JP2002091405A

JP2002091405A - 表示装置の駆動回路及びそれを用いた表示装置

Info

Publication number: JP2002091405A
Application number: JP2001209789A
Authority: JP
Inventors: Hisao Okada; 久夫岡田; Takeshi Takarada; 武寶田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-07-10
Filing date: 2001-07-10
Publication date: 2002-03-27

Abstract

(57)【要約】（修正有）【課題】基準電圧に容量の小さい電圧源を用いること
ができ、また、外部から入力される基準電圧の数を少な
くできる駆動回路及びそれを用いた表示装置を実現する
ことを目的とする。【解決手段】階調を示すディジタルの映像信号に応じ
て基準電圧源の基準電圧を選択して出力する基準電圧選
択回路を備え、基準電圧源によって生成される基準電圧
はＬＳＩの外部から供給される電圧と駆動回路１と同一
のＬＳＩ内部に設けられた分圧回路２によって得られる
電圧とからなり、基準電圧は同一ＬＳＩ内の複数の駆動
回路に供給され、基準電圧選択回路は駆動回路と同一の
ＬＳＩ内部に設けられたシフトクロック回路から発生さ
れるサンプリングパルスによってサンプリングされるデ
ィジタルの映像信号に応じて選択した電圧を入力インピ
ーダンスが大きく出力インピーダンスが小さいバッファ
アンプを介して表示装置に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、階調を示すディジ
タルの映像信号をＤ／Ａ変換して階調ごとに電圧の異な
るアナログ駆動信号を出力する表示装置の駆動回路及び
それを用いた表示装置に関する。

【０００２】

【従来の技術】液晶表示装置等のように応答速度の遅い
表示装置では、各絵素ごとにシリアルに送られて来る映
像信号をソースドライバＬＳＩの各駆動回路が一定期間
保持して出力し続けることができるようになっている。
カラー液晶表示装置に使用されるこのようなソースドラ
イバＬＳＩの構成を図７に示す。

【０００３】ＲＧＢの各色の映像信号は、それぞれ３ビ
ットずつのディジタルデータによって構成され、これに
よって各色ごとに８段階の階調を表示できるようになっ
ている。また、この３ビットずつのディジタルデータ
は、ＲＧＢの各色ごとに９ビットずつ順次シリアルに送
られて来る。

【０００４】駆動回路１は、上記映像信号におけるＲＧ
Ｂの３色に対応して３個ずつ設けられ、図ではこれらを
４０組、即ち１２０個備えた回路を示している。各駆動
回路１は、サンプリングパルスＴ_SMP1〜Ｔ_SMP40によっ
て３ビットのディジタルデータをそれぞれサンプリング
し保持すると共に、出力パルスＯＥによってこの３ビッ
トのディジタルデータをＤ／Ａ変換し、８段階の基準電
圧Ｖ₀〜Ｖ₇のいずれかの電圧を有するアナログ駆動信号
Ｏ₁〜Ｏ₁₂₀に変換して出力することができるようになっ
ている。

【０００５】上記サンプリングパルスＴ_SMP1〜Ｔ_SMP40
は、図示しないシフトクロック回路によって一定周期ご
とに発生される４０種類のパルスであり、この一定周期
の間に順次異なるタイミングで出力されるそれぞれのサ
ンプリングパルスＴ_SMP1〜Ｔ _SMP40が各組の３個の駆動
回路１に入力されるようなっている。従って、各組の駆
動回路１では、このサンプリングパルスＴ_SMP1〜Ｔ
_SMP40によってＲＧＢの各色のディジタルデータをサン
プリングし保持する。

【０００６】また、上記出力パルスＯＥは、サンプリン
グパルスＴ_SMP1〜Ｔ_SMP40の１周期ごとに発せられるパ
ルスである。従って、全ての駆動回路１は、それぞれの
タイミングでサンプリングしたディジタルデータを、こ
の出力パルスＯＥによって一斉にアナログ駆動信号Ｏ₁
〜Ｏ₁₂₀に変換し、この駆動信号Ｏ₁〜Ｏ₁₂₀の出力を次
の出力パルスＯＥが発せられるまで保持することができ
る。

【０００７】上記ソースドライバＬＳＩにおける第ｎ番
目の駆動信号Ｏ_nを出力する従来の駆動回路１を図８に
示す。

【０００８】３ビットのディジタルデータＤ₀〜Ｄ₂は、
サンプリングフリップフロップ１１に入力され、サンプ
リングパルスＴ_SMPnの立ち上がり時にラッチされるよう
になっている。また、このサンプリングフリップフロッ
プ１１にラッチされたディジタルデータＤ₀〜Ｄ₂は、出
力パルスＯＥの立ち上がり時にホールドフリップフロッ
プ１２にラッチされるようになっている。従って、この
ホールドフリップフロップ１２は、一旦ラッチしたディ
ジタルデータＤ₀〜Ｄ₂を次の出力パルスＯＥの立ち上が
り時まで出力し続けることができ、サンプリングフリッ
プフロップ１１は、この間に次のディジタルデータＤ₀
〜Ｄ₂のサンプリングを行うことができる。

【０００９】上記ホールドフリップフロップ１２が出力
するディジタルデータＤ₀〜Ｄ₂は、デコーダ１３に入力
されるようになっている。デコーダ１３は、３ビットの
ディジタルデータＤ₀〜Ｄ₂を復号して、８つの出力のう
ち１つのみを選択する回路である。そして、このデコー
ダ１３の８つの出力は、８個のアナログスイッチ１４の
制御入力にそれぞれ接続されている。従って、デコーダ
１３は、入力されたディジタルデータＤ₀〜Ｄ₂の値に対
応する１個のアナログスイッチ１４のみを選択して導通
させることになる。また、各アナログスイッチ１４に
は、それぞれ８段階の電圧を有する基準電圧Ｖ₀〜Ｖ₇が
入力されると共に、これら各アナログスイッチ１４の出
力が一括されて駆動回路１の出力を構成するようになっ
ている。従って、デコーダ１３によって１個のアナログ
スイッチ１４が選択されて導通すると、このアナログス
イッチ１４を介していずれか１つの基準電圧Ｖ₀〜Ｖ₇の
みが駆動回路から出力されることになり、これによって
Ｄ／Ａ変換したアナログ駆動信号Ｏ_nの出力を得ること
ができる。

【００１０】

【発明が解決しようとする課題】ところが、上記従来の
駆動回路１では、基準電圧Ｖ₀〜Ｖ₇がアナログスイッチ
１４を介してそのまま表示装置に送られるので、この基
準電圧Ｖ₀〜Ｖ₇を供給する電源が直接各絵素を駆動する
ことになる。しかも、液晶表示装置等では、上記のよう
に多数の駆動回路１が一斉にアナログ駆動信号Ｏ_nを出
力するため、この駆動電流が大きなものとなる。

【００１１】このため、従来の駆動回路１では、基準電
圧Ｖ₀〜Ｖ₇における８段階の各電圧ごとに大容量の電源
が必要となり、電源回路が複雑かつ高価なものになると
いう問題があった。しかも、映像信号の階調を表すディ
ジタルデータのビット数が増加すれば、この基準電圧の
段階数も指数的に増大する。従って、より豊富な階調を
有する映像信号を取り扱う駆動回路では、大容量の電源
がさらに多数必要となるだけでなく、これらの駆動回路
を集積化した場合に、外部から供給する電源の入力端子
数が多くなりすぎ、実質的にＬＳＩの製造が不可能にな
るという問題も生じていた。

【００１２】本発明は、上記事情に鑑み、駆動回路の出
力に電流増幅回路を設けることにより、容量の小さな電
源によって基準電圧を供給することができる駆動回路及
びそれを用いた表示装置を提供することを目的としてい
る。

【００１３】

【課題を解決するための手段】本発明の表示装置の駆動
回路は、階調を示すディジタルの映像信号に応じて基準
電圧源の基準電圧を選択して出力する基準電圧選択回路
を備えた表示装置の駆動回路において、該基準電圧源に
よって生成される基準電圧は、ＬＳＩの外部から供給さ
れる電圧と、駆動回路と同一のＬＳＩ内部に設けられた
分圧回路によって該ＬＳＩの外部から供給される電圧の
少なくとも２つの電圧間を分圧して得られる電圧と、か
らなり、該基準電圧は同一ＬＳＩ内の複数の駆動回路に
供給され、該基準電圧選択回路は、駆動回路と同一のＬ
ＳＩ内部に設けられたシフトクロック回路から発生され
るサンプリングパルスによってサンプリングされるディ
ジタルの映像信号に応じて選択した電圧を、入力インピ
ーダンスが大きく出力インピーダンスが小さいバッファ
アンプを介して表示装置に供給することを特徴としてお
り、そのことにより上記目的が達成される。

【００１４】また、本発明の表示装置の駆動回路は、階
調を示すディジタルの映像信号に応じて基準電圧源の基
準電圧を選択して出力する基準電圧選択回路を備えた表
示装置の駆動回路において、該基準電圧源によって生成
される基準電圧は、ＬＳＩの外部から供給される電圧
と、駆動回路と同一のＬＳＩ内部に設けられた分圧回路
によって該ＬＳＩの外部から供給される電圧の少なくと
も２つの電圧間を分圧して得られる電圧と、からなり、
該基準電圧は同一ＬＳＩ内の複数の駆動回路に供給さ
れ、該基準電圧選択回路は、２つの基準電圧を選択した
場合にこれらの電圧を非等分に分圧した電圧を、入力イ
ンピーダンスが大きく出力インピーダンスが小さいバッ
ファアンプを介して表示装置に供給することを特徴とし
ており、そのことにより上記目的が達成される。

【００１５】また、本発明の表示装置は、上記のいずれ
かの駆動回路を用いたことを特徴としており、そのこと
により上記目的が達成される。

【００１６】以下に作用を説明する。

【００１７】電流増幅器は入力インピーダンスが大きく
出力インピーダンスが小さいため、入力側に僅かな電流
を供給するだけで、表示装置が必要とする大きな電流を
出力させることができる。従って、基準電圧源は、ほと
んど電流を供給する必要がなくなり、容量の小さい電源
でも足りるようになる。

【００１８】この結果、本発明によれば、大容量の電源
を各階調に対応する電圧ごとにそれぞれ用意するという
必要がなくなり、電流増幅器にのみ大容量の電源を供給
すればよくなるので、電源の構成を簡素化することがで
きるようになる。

【００１９】また、例えば従来の駆動回路の多数の基準
電圧を抵抗等による分圧によって得たとすると、ここか
ら大きな電流を供給すれば、各抵抗等での電圧降下が変
化して出力電圧も大きく変動することになる。ところ
が、このように基準電圧源からほとんど電流を供給する
必要がなくなると、各階調に対応する多数の基準電圧を
それよりも少ない数の電源電圧を分圧して得たものとし
ても、出力電圧が変動するようなことはなくなる。ま
た、基準電圧選択回路が１又は２の基準電圧を選択し、
１つの基準電圧を選択した場合にこの電圧を出力し、２
つの基準電圧を選択した場合にはこれらの電圧を分圧し
た中間の電圧を出力するようにしたとしても、出力電圧
が変動するということがなくなる。そして、これらいず
れの場合にも少ない種類の電圧に基づいて各階調に対応
する多数の出力電圧を得ることができるようになる。

【００２０】この結果、本発明によれば、駆動回路を集
積化した場合に、外部から供給する電源の種類を少なく
して入力端子数を削減することができるようになる。し
かも、階調数は、ディジタルの映像信号のビット数の増
加に応じて指数的に増加するので、このビット数が大き
くなると、各階調に対応する電源電圧をそれぞれ別個に
ＬＳＩに供給することはほとんど不可能となる。このた
め、上記のようにして外部から供給する電源の種類を少
なくすることができれば、多数ビットによる豊富な階調
の映像信号を取り扱うことができる駆動回路のＬＳＩを
容易に作成することができるようになる。

【００２１】しかも、基準電圧源と電流増幅器との間の
基準電圧選択回路にも僅かな電流しか流れないため、こ
こで使用するアナログスイッチ等のインピーダンスが高
い場合にも電圧降下がほとんど生じないので、出力電圧
に影響を与えるようなことがなくなる。従って、駆動回
路を集積化した場合に、基準電圧選択回路にチップ上で
の占有面積が小さい素子を使用することができ、これに
よって電流増幅器を増設するための回路スペースを確保
して、ＬＳＩのチップ面積が増加するのを防止すること
もできる。

【００２２】

【発明の実施の形態】本発明を実施例について以下に説
明する。

【００２３】図１に本発明の第１実施例にかかる駆動回
路のブロック図を示す。なお、前記図８に示した従来例
と同様の機能を有する構成部材には同じ番号を付記す
る。

【００２４】本実施例は、カラー液晶表示装置のソース
ドライバＬＳＩに用いられ、前記図７と同様に、３ビッ
トのディジタルデータを８段階のアナログ駆動信号に変
換して出力する駆動回路１について説明する。

【００２５】３ビットのディジタルデータＤ₀〜Ｄ₂は、
サンプリングフリップフロップ１１にパラレルに入力さ
れるようになっている。サンプリングフリップフロップ
１１は、３個のＤフリップフロップをパラレルに配置し
た回路であり、各Ｄフリップフロップのデータ入力Ｄに
ディジタルデータＤ₀〜Ｄ₂の各ビットが入力されるよう
になっている。また、各Ｄフリップフロップのクロック
入力ＣＫには、対応するサンプリングパルスＴ_SMPnがそ
れぞれ入力されるようになっている。従って、このサン
プリングフリップフロップ１１は、サンプリングパルス
Ｔ_SMPnの立ち上がり時に３ビットのディジタルデータＤ
₀〜Ｄ₂をラッチしてサンプリングし、以降次のサンプリ
ングパルスＴ_SMPnの立ち上がりまでラッチしたディジタ
ルデータＤ₀〜Ｄ₂を出力Ｑから出力することになる。

【００２６】上記サンプリングフリップフロップ１１か
ら出力される３ビットのディジタルデータＤ₀〜Ｄ₂は、
ホールドフリップフロップ１２にパラレルに入力される
ようになっている。ホールドフリップフロップ１２も、
３個のＤフリップフロップをパラレルに配置した回路で
あり、各Ｄフリップフロップのデータ入力Ｄにディジタ
ルデータＤ₀〜Ｄ₂の各ビットが入力されるようになって
いる。また、各Ｄフリップフロップのクロック入力ＣＫ
には、出力パルスＯＥがそれぞれ入力されるようになっ
ている。従って、このホールドフリップフロップ１２
は、出力パルスＯＥの立ち上がり時に３ビットのディジ
タルデータＤ₀〜Ｄ₂をラッチし、以降次の出力パルスＯ
Ｅの立ち上がりまでラッチしたディジタルデータＤ₀〜
Ｄ₂を出力Ｑから出力し続けることになる。

【００２７】上記ホールドフリップフロップ１２から出
力される３ビットのディジタルデータＤ₀〜Ｄ₂は、デコ
ーダ１３にパラレルに入力されるようになっている。デ
コーダ１３は、３ビットのディジタルデータＤ₀〜Ｄ₂を
復号し、８つの出力のうちこのディジタルデータＤ₀〜
Ｄ₂の値（１０進法で０から７の値をとる）に１対１で
対応する１つの出力の論理値のみを“１”として選択
し、他の７つの出力の論理値を“０”とする回路であ
る。また、このデコーダ１３の８つの出力は、８個のア
ナログスイッチ１４の制御入力にそれぞれ接続されてい
る。アナログスイッチ１４は、ＭＯＳ・ＦＥＴを使用し
た無接点スイッチ回路であり、制御入力の論理値が
“１”となる場合に入出力間を導通させるようになって
いる。

【００２８】上記８個のアナログスイッチ１４の入力に
は、それぞれ基準電圧源から供給される８種類の基準電
圧Ｖ₀〜Ｖ₇が入力されるようになっている。この基準電
圧Ｖ ₀〜Ｖ₇は、各電圧がＶ₀＜Ｖ₁＜Ｖ₂＜Ｖ₃＜Ｖ₄＜Ｖ₅
＜Ｖ₆＜Ｖ₇の関係にあるＤ／Ａ変換のためのアナログ基
準電圧である。また、８個のアナログスイッチ１４の出
力は、一括されて電流増幅器１５の入力に接続されてい
る。電流増幅器１５は、入力インピーダンスが大きく出
力インピーダンスが小さいバッファアンプであり、入力
電圧がそのまま出力電圧となるが、入力側にはほとんど
電流が流入せず、出力側から大きな電流を取り出すこと
ができるようになっている。そして、この電流増幅器１
５の出力がアナログ駆動信号Ｏ_nとして駆動回路１から
出力されることになる。

【００２９】上記構成の駆動回路１の動作を説明する。

【００３０】３ビットのディジタルデータＤ₀〜Ｄ₂は、
サンプリングパルスＴ_SMPnの立ち上がり時にサンプリン
グフリップフロップ１１にラッチされサンプリングが行
われる。また、このサンプリングフリップフロップ１１
にラッチされたディジタルデータＤ₀〜Ｄ₂は、出力パル
スＯＥの立ち上がり時にホールドフリップフロップ１２
にラッチされる。そして、このホールドフリップフロッ
プ１２は、次の出力パルスＯＥが立ち上がるまでラッチ
したディジタルデータＤ₀〜Ｄ₂の出力を保持し続ける。
また、サンプリングフリップフロップ１１は、この間に
再びサンプリングパルスＴ_SMPnが立ち上がり次のディジ
タルデータＤ₀〜Ｄ₂をラッチして順次サンプリングを行
う。

【００３１】上記ホールドフリップフロップ１２から出
力されるディジタルデータＤ₀〜Ｄ₂は、デコーダ１３に
入力される。デコーダ１３は、このディジタルデータＤ
₀〜Ｄ₂の値に対応するいずれか１つの出力のみを“１”
として、この出力に制御入力が接続するアナログスイッ
チ１４を導通させる。すると、このアナログスイッチ１
４に入力されるいずれかの基準電圧Ｖ₀〜Ｖ₇が電流増幅
器１５に入力される。そして、この電流増幅器１５から
出力されるアナログ駆動信号Ｏ_nが駆動回路１の出力と
して図示しない液晶表示装置の絵素に送られることにな
る。

【００３２】ここで、電流増幅器１５は、入力インピー
ダンスが大きく出力インピーダンスが小さいため、入力
側にほとんど電流が流入することなく、液晶表示装置の
絵素に十分の大きさの電流を供給することができる。従
って、基準電圧Ｖ₀〜Ｖ₇を供給する基準電圧源は、電流
増幅器１５に僅かな電流を供給するだけでいいので、容
量の小さい電源でも足りるようになる。

【００３３】この結果、本実施例によれば、基準電圧源
は、８段階の各基準電圧Ｖ₀〜Ｖ₇ごとに大容量の電源を
用意する必要がなくなり、この基準電圧Ｖ₀〜Ｖ₇を電流
増幅する電流増幅器１５にのみ大容量の電源を供給すれ
ばよくなるので、電源の構成を簡素化することができる
ようになる。

【００３４】また、従来は、各アナログスイッチ１４に
大きな駆動電流がそのまま流れていたため、ＯＮ抵抗を
できるだけ小さくする必要があった（例えば３ｋΩ以
下）。しかしながら、本実施例では、アナログスイッチ
１４にほとんど電流が流れないため、ＯＮ抵抗が大きく
なっても電圧降下は僅かとなるので問題が生じない。従
って、各アナログスイッチ１４のＬＳＩチップ上に占め
るレイアウト面積を縮小することができるので、これに
よって電流増幅器１５の占有面積の増加分を補い、ソー
スドライバＬＳＩが従来よりも大きくなるのを防止する
ことができる。

【００３５】図２及び図３に本発明の第２実施例を示
す。図２は駆動回路のブロック図、図３は図２の駆動回
路を組み合わせたソースドライバＬＳＩのブロック図で
ある。なお、上記図７，図８及び図１に示した従来例及
び第１実施例と同様の機能を有する構成部材には同じ番
号を付記する。

【００３６】本実施例は、カラー液晶表示装置のソース
ドライバＬＳＩに用いられ、４ビットのディジタルデー
タを１６段階のアナログ駆動信号に変換して出力する駆
動回路１について説明する。

【００３７】４ビットのディジタルデータＤ₀〜Ｄ₃は、
サンプリングフリップフロップ１１及びホールドフリッ
プフロップ１２を介してデコーダ１３にパラレルに入力
されるようになっている。そして、サンプリングフリッ
プフロップ１１及びホールドフリップフロップ１２は、
それぞれ４個のＤフリップフロップをパラレルに配置し
た回路であり、また、デコーダ１３も４ビットのディジ
タルデータＤ₀〜Ｄ₃を復号し１６の出力を選択する回路
であるという点を除き、上記図１に示した第１実施例と
同様の構成である。

【００３８】上記デコーダ１３の１６の出力は、１６個
のアナログスイッチ１４の制御入力にそれぞれ接続され
ている。この１６個のアナログスイッチ１４の入力に
は、それぞれ分圧回路２から供給される１６段階の基準
電圧Ｖ₀〜Ｖ₁₅が入力されるようになっている。また、
この１６個のアナログスイッチ１４の出力は、一括され
て電流増幅器１５の入力に接続されている。このアナロ
グスイッチ１４及び電流増幅器１５も、図１に示した第
１実施例と同様のものである。そして、この電流増幅器
１５の出力がアナログ駆動信号Ｏ_nとして駆動回路１か
ら出力されることになる。

【００３９】上記基準電圧Ｖ₀〜Ｖ₁₅は、各電圧がＶ₀＜
Ｖ₁＜Ｖ₂＜〜＜Ｖ₁₄＜Ｖ₁₅の関係にあるＤ／Ａ変換のた
めのアナログ基準電圧であり、外部の電源から供給され
る５種類の電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅に基づき分
圧回路２によって生成されたものである。分圧回路２
は、１５個の抵抗Ｒを直列に接続し、各抵抗Ｒ間のノー
ド及びこれら直列接続された抵抗Ｒの両端のノードにそ
れぞれ電流増幅器２１を接続した回路である。そして、
外部からの５種類の電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ
₁₅は、それぞれ電圧Ｖ₀、Ｖ₄の間、電圧Ｖ₄、Ｖ₈の間及
び電圧Ｖ₈、Ｖ₁₂の間に４個の抵抗Ｒを介すと共に、電
圧Ｖ₁₂、Ｖ₁₅の間に３個の抵抗Ｒを介するように、これ
ら１５個の抵抗Ｒの直列回路に入力されるようになって
いる。また、この分圧回路２における各電流増幅器２１
の出力が上記基準電圧Ｖ₀〜Ｖ₁₅として、駆動回路１に
供給されることになる。

【００４０】ソースドライバＬＳＩは、図３に示すよう
に、映像信号におけるＲＧＢの３色にそれぞれ対応して
上記駆動回路１を３個ずつ１組とし、合計で４０組、即
ち１２０個備えている。ＲＧＢの各色の映像信号は、そ
れぞれ４ビットずつのディジタルデータによって構成さ
れ、これによって各色ごとに１６段階の階調を表示でき
るようになっている。また、この４ビットずつのディジ
タルデータは、ＲＧＢの各色ごとにそれぞれの駆動回路
１に１２ビットずつ順次シリアルに送られるようになっ
ている。

【００４１】サンプリングパルスＴ_SMP1〜Ｔ_SMP40は、
図示しないシフトクロック回路によって一定周期ごとに
発生される４０種類のパルスであり、この一定周期の間
に順次異なるタイミングで出力されるそれぞれのサンプ
リングパルスＴ_SMP1〜Ｔ_SMP4 ₀が各組の３個の駆動回路
１に入力されるようなっている。従って、各組の駆動回
路１では、このサンプリングパルスＴ_SMP1〜Ｔ_SMP40に
よってＲＧＢの各色のディジタルデータを４ビットずつ
順にサンプリングし保持する。

【００４２】また、出力パルスＯＥは、サンプリングパ
ルスＴ_SMP1〜Ｔ_SMP40の１周期ごとに発せられるパルス
である。従って、全ての駆動回路１は、それぞれのタイ
ミングでサンプリングしたディジタルデータを、この出
力パルスＯＥによって一斉にアナログ駆動信号Ｏ₁〜Ｏ
₁₂₀に変換し、この駆動信号Ｏ₁〜Ｏ₁₂₀の出力を次の出
力パルスＯＥが発せられるまで保持することができる。

【００４３】分圧回路２は、全ての駆動回路１に共通し
て１個だけ設けられ、図２に示すように外部の電源から
供給される電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅に基づいて
１６段階の基準電圧Ｖ₀〜Ｖ₁₅を生成し、電流増幅器２
１を介して各駆動回路１に供給するようになっている。

【００４４】上記構成の駆動回路１の動作を説明する。

【００４５】図２に示すように、ディジタルデータＤ₀
〜Ｄ₃は、サンプリングフリップフロップ１１でサンプ
リングされホールドフリップフロップ１２で保持され
て、デコーダ１３及びアナログスイッチ１４によってＤ
／Ａ変換され、電流増幅器１５を介しアナログ駆動信号
Ｏ_nとして駆動回路１から出力される。そして、入力さ
れるディジタルデータＤ₀〜Ｄ₃が４ビットであり、出力
されるアナログ駆動信号Ｏ _nが１６段階の階調を有する
点以外は、上記図１に示した実施例の場合と同様であ
る。

【００４６】ただし、本実施例では、外部の電源が供給
する５種類の電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅に基づい
て１６段階の基準電圧Ｖ₀〜Ｖ₁₅を生成する。即ち、基
準電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅は、外部からの電圧
をそのまま出力したものであるが、基準電圧Ｖ₁〜Ｖ₃、
Ｖ₅〜Ｖ₇、Ｖ₉〜Ｖ₁₁は、それぞれ４個の抵抗Ｒによっ
て分圧されたものとなる。また、基準電圧Ｖ₁₃、Ｖ
₁₄は、３個の抵抗Ｒによって分圧されたものとなる。従
って、これら１６段階の各基準電圧Ｖ₀〜Ｖ₁₅は、５種
類の電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅に基づきそれぞれ
表１の値を示すことになる。

【００４７】

【表１】

【００４８】そして、このようにして生成された基準電
圧Ｖ₀〜Ｖ₁₅は、それぞれ電流増幅器２１を介して各ア
ナログスイッチ１４に入力されることになる。

【００４９】ここで、上記基準電圧Ｖ₀〜Ｖ₁₅は、分圧
回路２の電流増幅器２１と駆動回路１の電流増幅器１５
を介して出力されることになる。従って、電流増幅器２
１の入力にほとんど電流を供給することなく、電流増幅
器１５の出力から大きな電流を取り出すことができるの
で、各基準電圧Ｖ₀〜Ｖ₁₅を分圧回路２の抵抗Ｒで分圧
して生成することが可能となる。

【００５０】この結果、本実施例の場合には、基準電圧
源の電流容量が小さなもので足りるだけでなく、外部の
電源から５種類の電圧Ｖ₀、Ｖ₄、Ｖ₈、Ｖ₁₂、Ｖ₁₅を供
給するだけで、ソースドライバＬＳＩ内部で１６段階の
基準電圧Ｖ₀〜Ｖ₁₅を生成することができるようになる
ので、ＬＳＩの入力端子数を削減することができるよう
になる。即ち、図１に示した第１実施例では、８段階の
基準電圧Ｖ₀〜Ｖ₇で足りたが、本実施例のように１６段
階の基準電圧Ｖ₀〜Ｖ₁₅を使用する場合には、そのまま
ではこの基準電圧Ｖ₀〜Ｖ₁₅の入力のために１６の入力
端子が必要となる。そして、さらにディジタルデータの
ビット数を増やすと、階調数も指数的に増加することに
なり、それに応じた数の入力端子を設けることは、現実
にはほとんど不可能となる。このため、本実施例のよう
にして外部から電源が供給する電圧の種類を少なくする
ことができれば、入力端子数に制約されることなく、多
数ビットによる豊富な階調の映像信号を取り扱うソース
ドライバＬＳＩを作成できるようになる。

【００５１】なお、本実施例では、分圧回路２における
各基準電圧Ｖ₀〜Ｖ₁₅の出力にそれぞれ電流増幅器２１
を設けたが、駆動回路１の電流増幅器１５の入力インピ
ーダンスが十分に大きい場合には、これらの電流増幅器
２１を省略することもできる。

【００５２】図４乃至図６に本発明の第３実施例を示
す。図４は駆動回路のブロック図、図５及び図６はそれ
ぞれアナログスイッチのＯＮ時における等価回路であ
る。なお、上記図７，図８及び図１〜図３に示した従来
例及び実施例と同様の機能を有する構成部材には同じ番
号を付記する。

【００５３】本実施例は、図１に示した第１実施例と同
様に、カラー液晶表示装置のソースドライバＬＳＩに用
いられ、３ビットのディジタルデータを８段階のアナロ
グ駆動信号に変換して出力する駆動回路１について説明
する。

【００５４】３ビットのディジタルデータＤ₀〜Ｄ₂は、
図１に示した第１実施例と同様に、サンプリングフリッ
プフロップ１１及びホールドフリップフロップ１２を介
してデコーダ１３にパラレルに入力されるようになって
いる。

【００５５】ただし、本実施例のデコーダ１３は、５つ
の出力によって構成され、ディジタルデータＤ₀〜Ｄ₂の
値に対応して出力を１つ又は２つだけ“１”とするよう
になっている。従って、このデコーダ１３の出力に制御
入力が接続されるアナログスイッチ１４も５個設けら
れ、各アナログスイッチ１４には、５種類の基準電圧Ｖ
₀、Ｖ₂、Ｖ₄、Ｖ₆、Ｖ₇がそれぞれ入力されるようにな
っている。そして、ディジタルデータＤ₀〜Ｄ₂がデコー
ダ１３に入力されると、１個又は２個のアナログスイッ
チ１４が導通して５種類の基準電圧Ｖ₀、Ｖ₂、Ｖ₄、
Ｖ₆、Ｖ₇のいずれか１又は２種類を出力することにな
る。

【００５６】また、上記各アナログスイッチ１４は、Ｏ
Ｎ抵抗が共に抵抗値Ｒとして等しくなるように形成され
ているが、基準電圧Ｖ₀を入力するアナログスイッチ１
４のみＯＮ抵抗が２倍の抵抗値２Ｒとなるように形成さ
れている。そして、この５個のアナログスイッチ１４の
出力は、一括されて電流増幅器１５の入力に接続され、
この電流増幅器１５の出力がアナログ駆動信号Ｏ_nとし
て駆動回路１から出力されることになる。

【００５７】上記構成の駆動回路１の動作を説明する。

【００５８】図１に示した第１実施例と同様に、ディジ
タルデータＤ₀〜Ｄ₂は、サンプリングフリップフロップ
１１でサンプリングされホールドフリップフロップ１２
で保持されてデコーダ１３に送られるようになってい
る。

【００５９】ただし、本実施例では、デコーダ１３がこ
のディジタルデータＤ₀〜Ｄ₂に対応して１個又は２個の
アナログスイッチ１４を導通させる。ここで、ＯＮ抵抗
が同じ抵抗値Ｒとなるアナログスイッチ１４が同時に導
通した場合には、例えば図５に示すように、これらのア
ナログスイッチ１４に入力される基準電圧が等分に分圧
された電圧が出力されることになる。また、例えば図６
に示すように、ＯＮ抵抗が２倍の抵抗値２Ｒとなるアナ
ログスイッチ１４と他のアナログスイッチ１４とが同時
に導通した場合には、これらのアナログスイッチ１４に
入力される基準電圧が２対１に分圧された電圧が出力さ
れることになる。そして、このデコーダ１３に入力する
ディジタルデータＤ₀〜Ｄ₂の各値に応じた出力電圧は、
表２に示す通りとなる。

【００６０】

【表２】

【００６１】この結果、本実施例の場合にも、基準電圧
源の電流容量が小さなもので足りるだけでなく、図２に
示した第２実施例と同様に、外部の電源から５種類の電
圧Ｖ ₀、Ｖ₂、Ｖ₄、Ｖ₆、Ｖ₇を供給するだけで、ソース
ドライバＬＳＩ内部で８段階の電圧を出力することがで
きるようになるので、ＬＳＩの入力端子数を削減するこ
とができるようになる。

【００６２】なお、本実施例で電圧Ｖ₀を入力するアナ
ログスイッチ１４のＯＮ抵抗のみを他のアナログスイッ
チ１４の２倍に設定したのは、液晶表示装置の低電圧部
分での特性が非線形となるので、これを補償するためで
ある。また、上記第２実施例や本実施例では、それぞれ
基準電圧源から５種類の電圧を供給するようにしている
が、これは、液晶表示装置における入力電圧と階調表示
との関係の非線形性の補正やガンマ補正を外部からこれ
らの電圧を調整して行うことができるようにするためで
ある。従って、外部の電源が供給する電圧の種類はさら
に少なくすることが可能であり、例えば第２実施例にお
ける電圧Ｖ₄と電圧Ｖ₁₂との間の特性が実用上線形とみ
なしてよいとすれば、電圧Ｖ₈を省略して４種類の電圧
を供給するだけでよくなる。

【００６３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、各階調ごとに大容量の電源を用意する必要が
なくなり、電源回路を簡素化することができるようにな
る。また、分圧によって各階調に対応する多数の電圧を
得ることができるので、駆動回路を集積化した場合に
も、電源用の入力端子数を少なくすることができるよう
になる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すものであって、駆動
回路のブロック図である。

【図２】本発明の第２実施例を示すものであって、駆動
回路のブロック図である。

【図３】本発明の第２実施例を示すものであって、図２
の駆動回路を組み合わせたソースドライバＬＳＩのブロ
ック図である。

【図４】本発明の第３実施例を示すものであって、駆動
回路のブロック図である。

【図５】本発明の第３実施例を示すものであって、アナ
ログスイッチのＯＮ時における等価回路である。

【図６】本発明の第３実施例を示すものであって、アナ
ログスイッチのＯＮ時における等価回路である。

【図７】従来例を示すものであって、ソースドライバＬ
ＳＩのブロック図である。

【図８】従来例を示すものであって、駆動回路のブロッ
ク図である。

【符号の説明】

１駆動回路２分圧回路１３デコーダ１４アナログスイッチ１５電流増幅器

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA51 NC23 ND39 5C006 AA01 AA16 AA22 AF83 BB11 BC11 BF25 BF26 BF43 EB05 FA41 FA45 FA47 5C080 AA06 AA10 BB05 CC03 DD23 DD24 DD25 DD26 DD27 EE29 JJ02 JJ03

Claims

【特許請求の範囲】

【請求項１】階調を示すディジタルの映像信号に応じ
て基準電圧源の基準電圧を選択して出力する基準電圧選
択回路を備えた表示装置の駆動回路において、該基準電圧源によって生成される基準電圧は、ＬＳＩの
外部から供給される電圧と、駆動回路と同一のＬＳＩ内
部に設けられた分圧回路によって該ＬＳＩの外部から供
給される電圧の少なくとも２つの電圧間を分圧して得ら
れる電圧と、からなり、該基準電圧は同一ＬＳＩ内の複数の駆動回路に供給さ
れ、該基準電圧選択回路は、駆動回路と同一のＬＳＩ内部に
設けられたシフトクロック回路から発生されるサンプリ
ングパルスによってサンプリングされるディジタルの映
像信号に応じて選択した電圧を、入力インピーダンスが
大きく出力インピーダンスが小さいバッファアンプを介
して表示装置に供給することを特徴とする表示装置の駆
動回路。
【請求項２】階調を示すディジタルの映像信号に応じ
て基準電圧源の基準電圧を選択して出力する基準電圧選
択回路を備えた表示装置の駆動回路において、該基準電圧源によって生成される基準電圧は、ＬＳＩの
外部から供給される電圧と、駆動回路と同一のＬＳＩ内
部に設けられた分圧回路によって該ＬＳＩの外部から供
給される電圧の少なくとも２つの電圧間を分圧して得ら
れる電圧と、からなり、該基準電圧は同一ＬＳＩ内の複数の駆動回路に供給さ
れ、該基準電圧選択回路は、２つの基準電圧を選択した場合
にこれらの電圧を非等分に分圧した電圧を、入力インピ
ーダンスが大きく出力インピーダンスが小さいバッファ
アンプを介して表示装置に供給することを特徴とする表
示装置の駆動回路。
【請求項３】請求項１または請求項２のいずれかに記
載の駆動回路を用いたことを特徴とする表示装置。