JP2002091366A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2002091366A
JP2002091366A JP2000282174A JP2000282174A JP2002091366A JP 2002091366 A JP2002091366 A JP 2002091366A JP 2000282174 A JP2000282174 A JP 2000282174A JP 2000282174 A JP2000282174 A JP 2000282174A JP 2002091366 A JP2002091366 A JP 2002091366A
Authority
JP
Japan
Prior art keywords
circuit
display
signal
display device
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000282174A
Other languages
English (en)
Other versions
JP3668115B2 (ja
Inventor
Michiru Senda
みちる 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000282174A priority Critical patent/JP3668115B2/ja
Priority to TW090119452A priority patent/TW507192B/zh
Priority to KR10-2001-0057102A priority patent/KR100462133B1/ko
Priority to US09/953,237 priority patent/US6853371B2/en
Priority to EP01122313A priority patent/EP1189193A3/en
Priority to CNB2005100641694A priority patent/CN100363829C/zh
Priority to CNB011331763A priority patent/CN1231792C/zh
Publication of JP2002091366A publication Critical patent/JP2002091366A/ja
Application granted granted Critical
Publication of JP3668115B2 publication Critical patent/JP3668115B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】1つの表示装置でフルカラーの動画像表示と低
消費電力の階調表示という2種類の表示に対応すること
を可能にすると共に、表示画素の高集積化を図る。 【解決手段】アナログ表示モードと、デジタル表示モー
ドを実現する2つの表示回路を1つの表示画素200内
に隣接して配置し、両者を回路選択回路40,43によ
り選択可能とした。また、デジタル表示モードで使用す
る保持回路110の高電位側電源線150を選択信号線
88と兼用しているので、表示画素200の高集積化を
図ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は表示装置に関し、特
に携帯可能な表示装置に用いて好適な表示装置に関す
る。
【0002】
【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、低
消費電力化に対応すべく研究開発が盛んに行われてい
る。
【0003】図6に従来例に係る液晶表示装置の一表示
画素の回路構成図を示す。絶縁性基板(不図示)上に、
ゲート信号線51、ドレイン信号線61とが交差して形
成されており、その交差部近傍に両信号線51、61に
接続されたTFT65が設けられている。TFT65の
ソース11sは液晶21の表示電極80に接続されてい
る。
【0004】また、表示電極80の電圧を1フィールド
期間、保持するための補助容量85が設けられており、
この補助容量85の一方の端子86はTFT65のソー
ス11sに接続され、他方の電極87には各表示画素に
共通の電位が印加されている。ここで、ゲート信号線5
1に走査信号が印加されると、TFT65はオン状態と
なり、ドレイン信号線61からアナログ映像信号が表示
電極80に伝達されると共に、補助容量85に保持され
る。表示電極80に印加された映像信号電圧が液晶21
に印加され、その電圧に応じて液晶21が配向すること
により液晶表示を得ることができる。したがって、動画
像、静止画像に関係なく表示を得ることができる。かか
る液晶表示装置に静止画像を表示する場合、例えば携帯
電話の液晶表示部の一部に携帯電話を駆動するためのバ
ッテリの残量表示として、乾電池の画像を表示すること
になる。
【0005】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、走査信号でTFT65を
オン状態にして、映像信号を各表示画素に再書き込みす
る必要が生じていた。そのため、走査信号及び映像信号
等の駆動信号を発生するためのドライバ回路、及びドラ
イバ回路の動作タイミングを制御するための各種信号を
発生する外部LSIは常時動作するため、常に大きな電
力を消費していた。このため、限られた電源しか備えて
いない携帯電話等では、その使用可能時間が短くなると
いう欠点があった。
【0006】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平8−19420
5号に開示されている。同公報の一部を引用して説明す
ると、この液晶表示装置は、図7に示すように、2段イ
ンバータINV1,INV2を正帰還させた形のメモ
リ、即ちスタティック型メモリをデジタル映像信号の保
持回路として用いることにより、消費電力を低減するも
のである。ここで、スタティック型メモリに保持された
2値デジタル映像信号に応じて、スイッチ素子24は参
照線Vrefと表示電極80との間の抵抗値を制御し、液
晶21のバイアス状態を調整している。一方、共通電極
には交流信号Vcomを入力する。本装置は理想上、静止
画像のように表示画像に変化がなければ、メモリへのリ
フレッシュは不要である。
【0007】
【発明が解決しようとする課題】上述したように、従来
の液晶表示装置ではアナログ映像信号に対応してフルカ
ラーの動画像を表示するのに適している。一方、デジタ
ル映像信号を保持するためのスタティック型メモリを備
えた液晶表示装置では、低階調度の静止画像を表示する
と共に、消費電力を低減するのに適している。
【0008】しかしながら、両液晶表示装置は映像信号
源を異にしているため、1つの表示装置において、フル
カラーの動画像表示と、低消費電力に対応した静止画像
表示とを同時に実現することができなかった。
【0009】そこで、本発明の目的とするところは、1
つの表示装置(例えば、1枚の液晶表示パネル)でフル
カラーの動画像表示と、低消費電力の静止画像表示とい
う2種類の表示に対応することを可能とした表示装置を
提供することである。
【0010】また、本発明の他の目的は、表示装置の表
示画素の高集積化を図ることである。
【0011】
【課題を解決するための手段】本発明の表示装置(請求
項1)は、基板上の一方向に配置された複数のゲート信
号線と、前記ゲート線と交差する方向に配置された複数
のドレイン信号線と、前記ゲート信号線からの走査信号
により選択されると共に前記ドレイン信号線から映像信
号が供給される表示画素がマトリックス状に配置された
表示装置において、前記表示画素内に配置された表示電
極と、前記表示画素毎に配置され、逐次入力される映像
信号を表示電極に逐次供給する第1の表示回路と、前記
表示画素に対応して配置され、映像信号を保持する保持
回路を備え、該保持回路が保持した信号に応じた電圧を
前記表示電極に供給する第2の表示回路と、回路選択信
号に応じて、第1及び第2の表示回路を選択する回路選
択回路と、を備え、前記保持回路に電源電位を供給する
電源線から、前記回路選択回路に前記回路選択信号を供
給することを特徴とするものである。
【0012】また、前記保持回路は正帰還された2段の
インバータ回路を有し、前記インバータ回路それぞれは
高電圧電源線と低電圧電源線が接続され、該高電圧電源
線又は低電圧電源線から前記回路選択回路に前記回路選
択信号を供給するものである。
【0013】また、前記回路選択回路は前記ドレイン線
と前記第1の表示回路の間に設けられた第1のスイッチ
ング素子と、前記ドレイン線と前記第2の表示回路の間
に設けられた第2のスイッチング素子とを含み、該第1
及び第2のスイッチング素子は前記高電圧電源線又は低
電圧電源線からの回路選択信号に応じて相補的にスイッ
チングすることを特徴とするものである。
【0014】また、前記第1のスイッチング素子は一導
電チャネル型薄膜トランジスタ、第2のスイッチング素
子は逆導電チャネル型薄膜トランジスタであって、前記
第1及び第2のスイッチング素子は前記高電圧電源線か
らの回路選択信号に応じて相補的にスイッチングするこ
とを特徴とするものである。
【0015】更にまた、前記第1のスイッチング素子は
Nチャネル型薄膜トランジスタ、第2のスイッチング素
子はPチャネル型薄膜トランジスタであって、前記第1
及び第2のスイッチング素子は前記低電圧電源線からの
回路選択信号に応じて相補的にスイッチングすることを
特徴とするものである。
【0016】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について説明する。図1に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
【0017】絶縁基板10上に、走査信号を供給するゲ
ートドライバ50に接続された複数のゲート信号線51
が一方向に配置されており、これらのゲート信号線51
と交差する方向に複数のドレイン信号線61が配置され
ている。
【0018】ドレイン信号線61には、ドレインドライ
バ60から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタSP1,SP2,
…,SPnがオンし、データ信号線62のデータ信号
(アナログ映像信号又はデジタル映像信号)が供給され
る。
【0019】液晶表示パネル100は、ゲート信号線5
1からの走査信号により選択されると共に、ドレイン信
号線61からのデータ信号が供給される複数の表示画素
200がマトリックス状に配置されて構成されている。
【0020】以下、表示画素200の詳細な構成につい
て説明する。ゲート信号線51とドレイン信号線61の
交差部近傍には、Pチャネル型TFT41及びNチャネ
ル型42から成る回路選択回路40が設けられている。
TFT41,42の両ドレインはドレイン信号線61に
接続されると共に、それらの両ゲートは回路選択信号線
88に接続されている。TFT41,42は、回路選択
信号線88からの選択信号に応じていづれか一方がオン
する。また、後述するように回路選択回路40と対を成
して、回路選択回路43が設けられている。
【0021】これにより、後述するアナログ映像信号表
示(フルカラー動画像対応)とデジタル映像表示(低消
費電力、静止画像対応)とを選択して切換えることが可
能となる。また、回路選択回路40に隣接して、Nチャ
ネル型TFT71及びNチャネル型TFT72から成る
画素選択回路70が配置されている。TFT71,72
はそれぞれ回路選択回路40のTFT41,42と縦列
に接続されると共に、それらの両ゲートにはゲート信号
線51が接続されている。TFT71,72はゲート信
号線51からの走査信号に応じて両方が同時にオンする
ように構成されている。
【0022】また、アナログ映像信号を保持するための
補助容量85が設けられている。補助容量85の一方の
電極86はTFT71のソース71sに接続されてい
る。他方の電極87は共通の補助容量線81に接続さ
れ、バイアス電圧Vscが供給されている。TFT71
のゲートが開いてアナログ映像信号が液晶21に印加さ
れると、その信号は1フィールド期間保持されなければ
ならないが、液晶21のみではその信号の電圧は時間経
過とともに次第に低下してしまう。そうすると、表示む
らとして現れてしまい良好な表示が得られなくなる。そ
こでその電圧を1フィールド期間保持するために補助容
量85を設けている。
【0023】この補助容量85と液晶21との間には、
回路選択回路43のPチャネル型TFT44が設けら
れ、回路選択回路40のTFT41と同時にオンオフす
るように構成されている。
【0024】また、画素選択回路70のTFT72と液
晶21の表示電極80との間には、保持回路110、信
号選択回路120が設けられている。保持回路110
は、正帰還された2つのインバータ回路から成り、デジ
タル2値を保持するスタティック型メモリを構成してい
る。2つのインバータ回路は低消費電力化のためにCM
OS型インバータであることが好ましい。
【0025】また、信号選択回路120は、保持回路1
10からの信号に応じて信号を選択する回路であって、
2つのNチャネル型TFT121、122で構成されて
いる。TFT121、122のゲートには保持回路11
0からの相補的な出力信号がそれぞれ印加されているの
で、TFT121、122は相補的にオンオフする。
【0026】ここで、TFT122がオンすると交流駆
動信号(信号B)が選択され、TFT121がオンする
とその対向電極信号VCOM(信号A)が選択され、回路
選択回路43のTFT45を介して、液晶21に電圧を
印加する表示電極80に供給される。ここで、液晶21
の対向電極32には対向電極信号VCOM(=信号A)が
供給されているものとする。
【0027】上述した構成を要約すれば、画素選択素子
であるTFT71及びアナログ映像信号を保持する補助
容量85から成る回路(第1の表示回路)と、画素選択
素子であるTFT72、2値のデジタル映像信号を保持
する保持回路110、信号選択回路120から成る回路
(第2の表示回路)とが1つの表示画素200内に設け
られ、更に、これら2つの回路を選択するための回路選
択回路40,43が設けられている。
【0028】次に、液晶パネル200の周辺回路につい
て説明する。液晶パネル200の絶縁性基板10とは別
基板の外付け回路基板90には、パネル駆動用LSI9
1が設けられている。この外付け回路基板90のパネル
駆動用LSI91から垂直スタート信号STVがゲート
ドライバ50に入力され、水平スタート信号STHがド
レインドライバ60に入力される。また映像信号がデー
タ線62に入力される。
【0029】図2は映像信号の切換回路の回路構成図で
ある。スイッチSW1が端子P2側と接続されると入力
端子Dinから入力されたnビットのデジタル映像信号
はDAコンバータ130によってアナログ映像信号に変
換された後、データ線62に出力される。一方、スイッ
チSW1が端子P1側に切り換わると、nビットのデジ
タル映像信号の例えば最上位ビットがデータ線62に出
力される。スイッチSW1の切換えは、アナログラッチ
表示モードと低消費電力対応のデジタルラッチ表示モー
ドの切換えを制御するモード切換信号MDに応じて行わ
れる。
【0030】図3に本発明の表示装置を液晶表示装置に
応用した場合のもう1つ他の回路構成図を示す。図1に
示した液晶表示装置では、保持回路110に高電圧Vd
dを供給する高電圧側電源線150と、低電圧Vssを
供給する低電圧側電源線151、回路選択回路40、4
3に供給される回路選択信号線88はそれぞれ独立した
配線である。そのため、これらの3本の線が占有する面
積分、表示画素200の集積度が低下していた。
【0031】そこで、図3に示すように、回路選択信号
線88を信号源から切断すると共に、保持回路110の
高電圧側電源線150とを接続するようにした。即ち、
保持回路110の高電圧側電源線150を回路選択信号
線88方向へ延長してこれと接続し、ゲートドライバ5
0に隣接した回路選択信号線88の配線部分を削除し
た。また、左右方向に隣接する表示画素200間の回路
選択信号線88も切断した。
【0032】これにより、信号線を1本削減することが
できると共に、隣接する表示画素200との間の回路選
択信号線88の接続も省略することができるので、表示
画素200の集積度を向上することができる。すなわ
ち、高電圧側電源線150と回路選択信号線88を兼用
したものである。
【0033】ここで、高電圧側電源線150の電位が
「L(ロウ)」(Vssレベル)の場合、回路選択回路
40、43のTFT41,44がオンして、第1の表示
回路が選択され、アナログ表示モードが選択される。こ
のときは、保持回路110は動作する必要はないので、
高電圧側電源線150の電位が「L」になっていても問
題ない。
【0034】一方、高電圧側電源線150の電位が「H
(ハイ)」(Vddレベル)の場合、回路選択回路4
0、43のTFT41,44がオフし、TFT42,4
5がオンすることにより、第2の表示回路が選択され、
デジタル表示モードが選択される。このとき同時に、保
持回路110に高電圧側電源線150から高電圧Vdd
が供給され、保持回路110は動作可能となる。
【0035】上述した回路構成は高電圧側電源線150
と回路選択信号線88を兼用したものであるが、低電圧
側電源線151と回路選択信号線88を兼用することも
できる。この場合、回路選択信号線88を信号源から切
断すると共に、保持回路110の低電圧側電源線151
とを接続する。さらに、回路選択回路40,43のTF
T41,42,44,45のチャネル極性を反転させ
る。
【0036】低電圧側電源線151の電位が「H」の場
合、回路選択回路40、43のTFT41,44がオン
して、第1の表示回路が選択され、アナログ表示モード
が選択される。このときは、保持回路110は動作する
必要はないので、低電圧側電源線151の電位が「H」
になっていても問題ない。
【0037】一方、低電圧側電源線151の電位が
「L」の場合、回路選択回路40、43のTFT41,
44がオフし、TFT42,45がオンすることによ
り、第2の表示回路が選択され、デジタル表示モードが
選択される。このとき同時に、保持回路110に高電圧
側電源線150から高電圧Vddが供給されると共に、
低電圧側電源線151から低電圧Vssが供給されるの
で、保持回路110は動作可能となる。
【0038】次に、図2、図3、及び図4を参照しなが
ら、上述した構成の表示装置の駆動方法について説明す
る。図4は、液晶表示装置がデジタル表示モードに選択
された場合のタイミング図である。ここでは、高電圧側
電源線150と回路選択信号線88を兼用した場合の動
作について説明する。 (1)アナログ表示モードの場合 モード信号MDに応じて、アナログ表示モードが選択さ
れると、データ信号線62にアナログ映像信号が出力さ
れる状態に設定されると共に、回路選択信号線を兼ねた
高電圧側電源線150の電位が「L」となり、回路選択
回路40,43のTFT41,44がオンする。
【0039】また、水平スタート信号STHに基づくサ
ンプリング信号に応じてサンプリングトランジスタSP
がオンしデータ信号線62のアナログ映像信号がドレイ
ン信号線61に供給される。
【0040】また、垂直スタート信号STVに基づい
て、走査信号がゲート信号線51に供給される。走査信
号に応じて、TFT71がオンすると、ドレイン信号線
61からアナログ映像信号Sigが表示電極80に伝達
されると共に、補助容量85に保持される。表示電極8
0に印加された映像信号電圧が液晶21に印加され、そ
の電圧に応じて液晶21が配向することにより液晶表示
を得ることができる。
【0041】このアナログ表示モードでは、入力される
映像信号が逐次入力されるので、フルカラーの動画像を
表示するのに好適である。ただし、外付け回路基板90
のLSI91、各ドライバ50,60にはそれらを駆動
するために、絶えず電力が消費されている。 (2)デジタル表示モード モード信号MDに応じて、デジタル表示モードが選択さ
れると、データ信号線62にデジタル映像信号が出力さ
れる状態に設定されると共に、回路選択信号線を兼ねた
高電圧側電源線150の電位が「H」となり、保持回路
110が動作可能な状態になる。また、回路選択回路4
0,43のTFT41,44がオフすると共に、TFT
42,45がオンする。
【0042】また、外付け回路基板90のパネル駆動用
LSI91から、ゲートドライバ50及びドレインドラ
イバ60にスタート信号STV,STHがそれぞれ入力
される。それに応じてサンプリング信号が順次発生し、
それぞれのサンプリング信号に応じてサンプリングトラ
ンジスタSP1,SP2,…,SPnが順にオンしてデ
ジタル映像信号Sigをサンプリングして各ドレイン信
号線61に供給する。
【0043】ここで第1行、即ち走査信号G1が印加さ
れるゲート信号線51について説明する。まず、走査信
号G1によってゲート信号線51に接続された各表示画
素P11、P12、…P1nの各TFTが1水平走査期
間オンする。
【0044】第1行第1列の表示画素P11に注目する
と、サンプリング信号SP1によってサンプリングした
デジタル映像信号S11がドレイン信号線61に入力さ
れる。そしてTFT72が走査信号G1によってオン状
態になるとそのドレイン信号D1が保持回路110に入
力される。
【0045】この保持回路110で保持された信号は、
信号選択回路120に入力されて、この信号選択回路1
20で信号A又は信号Bを選択して、その選択した信号
が表示電極80に印加され、その電圧が液晶21に印加
される。
【0046】こうしてゲート信号線51から最終行のゲ
ート信号線51まで走査することにより、1画面分(1
フィールド期間)のスキャン、即ち全ドットスキャンが
終了し1画面が表示される。
【0047】ここで、1画面が表示されると、ゲートド
ライバ50並びにドレインドライバ60及び外付けのパ
ネル駆動用LSI91への電圧供給を停止しそれらの駆
動を止める。保持回路110には常に電圧VDD,VSSを
供給して駆動し、また対向電極電圧を対向電極32に、
各信号A及びBを信号選択回路120に供給する。
【0048】即ち、保持回路110にこの保持回路を駆
動するためのVDD、VSSを供給し、対向電極には対向電
極電圧VCOM(信号A)を印加し、液晶表示パネル10
0がノーマリーホワイト(NW)の場合には、信号Aに
は対向電極32と同じ電位の電圧を印加し、信号Bには
液晶を駆動するための交流電圧(例えば60Hz)を印
加するのみである。そうすることにより、1画面分を保
持して静止画像として表示することができる。また他の
ゲートドライバ50、ドレインドライバ60及び外付け
LSI91には電圧が印加されていない状態である。
【0049】このとき、ドレイン信号線61にデジタル
映像信号で「H(ハイ)」が保持回路110に入力され
た場合には、信号選択回路120において第1のTFT
121には「L」が入力されることになるので第1のT
FT121はオフとなり、他方の第2のTFT122に
は「H」が入力されることになるので第2のTFT12
2はオンとなる。
【0050】そうすると、信号Bが選択されて液晶には
信号Bの電圧が印加される。即ち、信号Bの交流電圧が
印加され、液晶が電界によって立ち上がるため、NWの
表示パネルでは表示としては黒表示として観察できる。
【0051】ドレイン信号線61にデジタル映像信号で
「L」が保持回路110に入力された場合には、信号選
択回路120において第1のTFT121には「H」が
入力されることになるので第1のTFT121はオンと
なり、他方の第2のTFT122には「L」が入力され
ることになるので第2のTFT122はオフとなる。そ
うすると、信号Aが選択されて液晶には信号Aの電圧が
印加される。即ち、対向電極32と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、N
Wの表示パネルでは表示としては白表示として観察でき
る。
【0052】このように、1画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ50,60及びLSI91の駆動を
停止するので、その分低消費電力化することができる。
【0053】上述したように、本発明の実施形態によれ
ば、1つの液晶表示パネル100で逐次表示するフルカ
ラーの動画像表示(アナログ表示モードの場合)と、低
消費電力のデジタル階調表示(デジタル表示モードの場
合)という2種類の表示に対応することができると共
に、高電圧側電源線150又は低電圧側電源線151と
回路選択信号線88を兼用しているので、信号線の配線
領域を1本省くことができ、表示画素200の高集積化
を図ることができる。
【0054】本発明の表示装置は、液晶表示装置の中で
も特に、反射型液晶表示装置に適用することが好まし
い。そこで、この反射型液晶表示装置のデバイス構造に
ついて図5を参照しながら説明する。
【0055】図5に示すように、一方の絶縁性基板10
上に、多結晶シリコンから成り島化された半導体層11
上にゲート絶縁膜12を形成し、半導体層11の上方で
あってゲート絶縁膜12上にゲート電極13を形成す
る。
【0056】ゲート電極13の両側に位置する下層の半
導体層11には、ソース11s及びドレイン11dが形
成されている。ゲート電極13及びゲート絶縁膜12上
には層間絶縁膜14を堆積し、そのドレイン11dに対
応した位置及びソース11sに対応した位置にコンタク
トホール15、18が形成されており、そのコンタクト
ホール15を介してドレイン11dはドレイン電極16
に接続されており、ソース11sは層間絶縁膜14上に
設けた平坦化絶縁膜17に設けたコンタクトホール18
も介して表示電極19に接続されている。
【0057】平坦化絶縁膜17上に形成された各表示電
極19はアルミニウム(Al)等の反射材料から成って
いる。各表示電極19及び平坦化絶縁膜17上には液晶
21を配向するポリイミド等から成る配向膜20が形成
されている。
【0058】他方の絶縁性基板30上には、赤(R)、
緑(G)、青(B)の各色を呈するカラーフィルタ3
1、ITO(Indium Tin Oxide)等の透明導電性膜から
成る対向電極32、及び液晶21を配向する配向膜33
が順に形成されている。カラー表示としない場合にはカ
ラーフィルタ31は不要である。
【0059】こうして形成された一対の絶縁性基板1
0,30の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶21を充填して、反射型
液晶表示装置が完成する。
【0060】図中点線矢印で示すように、観察者1側か
ら入射した外光は、対向電極基板30から順に入射し、
表示電極19によって反射されて、観察者1側に出射
し、表示を観察者1が観察することができる。
【0061】このように、反射型液晶表示装置は外光を
反射させて表示を観察する方式であり、透過型の液晶表
示装置のように、観察者側と反対側にいわゆるバックラ
イトを用いる必要が無いため、そのバックライトを点灯
させるための電力を必要としない。従って、本発明の表
示装置として、バックライト不要で低消費電力化に適し
た反射型液晶表示装置であることが好ましい。
【0062】上述の実施の形態においては、1画面の全
ドットスキャン期間には、対向電極電圧及び信号A及び
Bの電圧は印加している場合について示したが、本発明
はそれに限定されるものではなく、この期間においても
これらの各電圧を印加しなくても良い。
【0063】また、上述の実施の形態においては、デジ
タル表示モードにおいて、1ビットのデジタルデータ信
号を入力した場合について説明したが、本発明はそれに
限定されるものではなく、複数ビットのデジタルデータ
信号の場合でも適用することが可能である。そうするこ
とにより、多階調の表示を行うことができる。その際、
入力するビット数に応じた保持回路及び信号選択回路の
数にする必要がある。
【0064】また、上述の実施の形態においては、静止
画像を液晶表示パネルの一部に表示する場合を説明した
が、本願はそれに限定されるものではなく、全表示画素
に静止画を表示することも可能であり、本願発明の特有
の効果を奏するものである。
【0065】上述の実施の形態においては、反射型液晶
表示装置の場合について説明したが、透過型でも全く同
様に実施できる。透過型の場合、1画素内でTFT、保
持回路、信号選択回路及び信号配線を除く領域に透明電
極を配置することにより、透過率を維持したまま寄生容
量を低減できる。また、透過型液晶表示装置に用いた場
合にも、1画面を表示した後に、ゲートドライバ50並
びにドレインドライバ60及び外付けのパネル駆動用L
SI91への電圧供給を停止することにより、その分の
消費電力の低減を図ることができる。
【0066】
【発明の効果】本発明の表示装置によれば、1つの表示
装置で、アナログ表示モードによるフルカラーの動画像
表示と、デジタル表示モードによる低消費電力の静止画
像表示という2種類の表示を選択することが可能となる
と共に、保持回路の高電圧側電源線又は低電圧側電源線
を上記モード選択のための回路選択信号線と兼用してい
るので、表示画素の高集積化を図ることができる。
【0067】特に、デジタル表示モードが選択された場
合には、表示装置全体としての消費電力を大幅に低減す
ることができるので、バッテリ等の限られた電源を用い
た携帯用テレビ、携帯電話に本発明の表示装置を用いた
場合には、消費電力が少ないので長時間の表示を可能と
することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る液晶表示装置の回路構
成図である。
【図2】本発明の実施形態に係る映像信号の切換回路の
回路構成図である。
【図3】本発明の実施形態に係る液晶表示装置の他の回
路構成図である。
【図4】本発明の実施形態に係る液晶表示装置のタイミ
ング図である。
【図5】反射型液晶表示装置の断面図である。
【図6】従来例に係る液晶表示装置の回路構成図であ
る。
【図7】従来例に係る液晶表示装置の他の回路構成図で
ある。
【符号の説明】
10 絶縁性基板 13 ゲート 21 液晶 40 回路選択回路 43 回路選択回路 50 ゲートドライバ 51 ゲート信号線 60 ドレインドライバ 61 ドレイン信号線 70 画素選択回路 85 補助容量 110 保持回路 120 信号選択回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/36 G02F 1/136 500 Fターム(参考) 2H092 JB22 JB31 JB43 JB44 NA26 5C006 AA22 AB05 AC02 AC21 AF69 BB16 BC06 BC12 BC13 EB05 EC13 FA42 FA47 5C080 AA10 BB05 CC03 DD23 DD26 EE26 FF09 JJ02 JJ03 JJ04 JJ06 KK07

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上の一方向に配置された複数のゲー
    ト信号線と、 前記ゲート線と交差する方向に配置された複数のドレイ
    ン信号線と、前記ゲート信号線からの走査信号により選
    択されると共に前記ドレイン信号線から映像信号が供給
    される表示画素がマトリックス状に配置された表示装置
    において、 前記表示画素内に配置された表示電極と、 前記表示画素毎に配置され、逐次入力される映像信号を
    表示電極に逐次供給する第1の表示回路と、 前記表示画素に対応して配置され、映像信号を保持する
    保持回路を備え、該保持回路が保持した信号に応じた電
    圧を前記表示電極に供給する第2の表示回路と、 回路選択信号に応じて、第1及び第2の表示回路を選択
    する回路選択回路と、を備え、 前記保持回路に電源電位を供給する電源線から、前記回
    路選択回路に前記回路選択信号を供給することを特徴と
    する表示装置。
  2. 【請求項2】 前記保持回路は正帰還された2段のイン
    バータ回路を有し、前記インバータ回路それぞれは高電
    圧電源線と低電圧電源線が接続され、該高電圧電源線又
    は低電圧電源線から前記回路選択回路に前記回路選択信
    号を供給することを特徴とする請求項1に記載の表示装
    置。
  3. 【請求項3】 前記回路選択回路は前記ドレイン線と前
    記第1の表示回路の間に設けられた第1のスイッチング
    素子と、前記ドレイン線と前記第2の表示回路の間に設
    けられた第2のスイッチング素子とを含み、該第1及び
    第2のスイッチング素子は前記高電圧電源線又は低電圧
    電源線からの回路選択信号に応じて相補的にスイッチン
    グすることを特徴とする請求項1に記載の表示装置。
  4. 【請求項4】 前記第1のスイッチング素子は第一導電
    型薄膜トランジスタ、第2のスイッチング素子は逆導電
    型薄膜トランジスタであって、前記第1及び第2のスイ
    ッチング素子は前記高電圧電源線からの回路選択信号に
    応じて相補的にスイッチングすることを特徴とする請求
    項3に記載の表示装置。
  5. 【請求項5】 前記第1のスイッチング素子はPチャネ
    ル型薄膜トランジスタ、第2のスイッチング素子はNチ
    ャネル型薄膜トランジスタであって、前記第1及び第2
    のスイッチング素子は前記低電圧電源線からの回路選択
    信号に応じて相補的にスイッチングすることを特徴とす
    る請求項3に記載の表示装置。
JP2000282174A 2000-09-18 2000-09-18 表示装置 Expired - Lifetime JP3668115B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000282174A JP3668115B2 (ja) 2000-09-18 2000-09-18 表示装置
TW090119452A TW507192B (en) 2000-09-18 2001-08-09 Display device
US09/953,237 US6853371B2 (en) 2000-09-18 2001-09-17 Display device
KR10-2001-0057102A KR100462133B1 (ko) 2000-09-18 2001-09-17 표시 장치
EP01122313A EP1189193A3 (en) 2000-09-18 2001-09-18 Active matrix display device
CNB2005100641694A CN100363829C (zh) 2000-09-18 2001-09-18 显示装置
CNB011331763A CN1231792C (zh) 2000-09-18 2001-09-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282174A JP3668115B2 (ja) 2000-09-18 2000-09-18 表示装置

Publications (2)

Publication Number Publication Date
JP2002091366A true JP2002091366A (ja) 2002-03-27
JP3668115B2 JP3668115B2 (ja) 2005-07-06

Family

ID=18766727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282174A Expired - Lifetime JP3668115B2 (ja) 2000-09-18 2000-09-18 表示装置

Country Status (1)

Country Link
JP (1) JP3668115B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459624B1 (ko) * 2001-04-11 2004-12-04 산요덴키가부시키가이샤 표시 장치
KR100465471B1 (ko) * 2001-04-11 2005-01-13 산요덴키가부시키가이샤 표시 장치
JP2014029538A (ja) * 2005-05-20 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8743093B2 (en) 2006-10-11 2014-06-03 Japan Display West Inc. Display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459624B1 (ko) * 2001-04-11 2004-12-04 산요덴키가부시키가이샤 표시 장치
KR100465471B1 (ko) * 2001-04-11 2005-01-13 산요덴키가부시키가이샤 표시 장치
JP2014029538A (ja) * 2005-05-20 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8847861B2 (en) 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
US8743093B2 (en) 2006-10-11 2014-06-03 Japan Display West Inc. Display apparatus

Also Published As

Publication number Publication date
JP3668115B2 (ja) 2005-07-06

Similar Documents

Publication Publication Date Title
KR100462133B1 (ko) 표시 장치
KR100481099B1 (ko) 표시 장치
JP5019668B2 (ja) 表示装置及びその制御方法
JP3629712B2 (ja) 電気光学装置及び電子機器
JP2012088737A (ja) 表示装置
JP2012088736A (ja) 表示装置
US7173589B2 (en) Display device
JP2001242819A6 (ja) 電気光学装置及び電子機器
JP2001242819A (ja) 電気光学装置及び電子機器
JP4115099B2 (ja) 表示装置
JP3863729B2 (ja) 表示装置
JP5004386B2 (ja) 表示装置及びその駆動方法
JP2002156922A (ja) アクティブマトリクス型表示装置
JP3668115B2 (ja) 表示装置
JP3768097B2 (ja) 表示装置
JP2003177717A (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP2012063790A (ja) 表示装置
JP2002091397A (ja) 表示装置
JP4963761B2 (ja) 表示装置
JP3856027B2 (ja) 電気光学装置及び電子機器
JP2002090777A (ja) アクティブマトリクス型表示装置
JP2001183998A (ja) 表示装置
JP2002091365A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

R151 Written notification of patent or utility model registration

Ref document number: 3668115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term