JP2002083689A - Luminescence device - Google Patents

Luminescence device

Info

Publication number
JP2002083689A
JP2002083689A JP2001196543A JP2001196543A JP2002083689A JP 2002083689 A JP2002083689 A JP 2002083689A JP 2001196543 A JP2001196543 A JP 2001196543A JP 2001196543 A JP2001196543 A JP 2001196543A JP 2002083689 A JP2002083689 A JP 2002083689A
Authority
JP
Japan
Prior art keywords
light
layer
transparent electrode
shielding portion
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001196543A
Other languages
Japanese (ja)
Other versions
JP2002083689A5 (en
Inventor
Hirokazu Yamagata
裕和 山形
Junya Maruyama
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001196543A priority Critical patent/JP2002083689A/en
Publication of JP2002083689A publication Critical patent/JP2002083689A/en
Publication of JP2002083689A5 publication Critical patent/JP2002083689A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a means which makes light extraction efficiency of a luminescence device enhanced, using an EL material. SOLUTION: In the luminescence device, which is prepared with a light- shading section 105 in contact with a transparent electrode 101 which a pixel has, a light (visible light) which the light generated in the EL layer 102 leeks from the end section of the transparent electrode 101, can be intercepted or reflected by preparing the light shading section 105 in the end of the transparent electrode 101. As a result this, loss of the light produced in the EL layer 102 and light leakage to next pixels can be prevented, and it becomes possible to significantly enhance the extraction efficiency of light.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、不透明電極(陰
極)と透明電極(陽極)の間に電界を加えることで蛍光
又は燐光から成る発光が得られる発光性材料(以下、E
L材料という)を挟んだEL(エレクトロルミネッセン
ス)素子を基板上に作り込んで形成された発光装置に関
する。具体的には、EL素子からの光の取り出し効率の
向上に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a luminescent material (hereinafter referred to as E) which is capable of emitting fluorescence or phosphorescence by applying an electric field between an opaque electrode (cathode) and a transparent electrode (anode).
The present invention relates to a light-emitting device formed by forming an EL (electroluminescence) element sandwiching an L material on a substrate. Specifically, the present invention relates to improvement of light extraction efficiency from an EL element.

【0002】尚、本発明において発光装置とは、EL素
子を用いた画像表示デバイスもしくは発光デバイスを指
す。また、EL素子にコネクター、例えば異方導電性フ
ィルム(FPC: Flexible Printed Circuit)もしくはT
AB(Tape Automated Bonding)テープもしくはTCP(T
ape Carrier Package)が取り付けられたモジュール、
TABテープやTCPの先にプリント配線板が設けられ
たモジュール、または発光素子にCOG(Chip On Glas
s)方式によりIC(集積回路)が直接実装されたモジ
ュールも全て発光装置に含むものとする。
[0002] In the present invention, a light emitting device refers to an image display device or a light emitting device using an EL element. Also, a connector such as an anisotropic conductive film (FPC: Flexible Printed Circuit) or T
AB (Tape Automated Bonding) tape or TCP (T
ape Carrier Package) mounted module,
A module with a printed wiring board at the end of a TAB tape or TCP, or a COG (Chip On Glas
s) All the modules in which an IC (integrated circuit) is directly mounted by the method are included in the light emitting device.

【0003】[0003]

【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置(発光
装置)への応用開発が進められている。特に、ポリシリ
コン膜を用いたTFTは、従来のアモルファスシリコン
膜を用いたTFTよりも電界効果移動度(モビリティと
もいう)が高いので、高速動作が可能である。そのた
め、従来、基板外の駆動回路で行っていた画素の制御
を、画素と同一の基板上に形成した駆動回路で行うこと
が可能となっている。
2. Description of the Related Art In recent years, the technology for forming a TFT on a substrate has been greatly advanced, and its application to an active matrix type display device (light emitting device) has been developed. In particular, a TFT using a polysilicon film has higher field-effect mobility (also referred to as mobility) than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. Therefore, the control of the pixel, which has been conventionally performed by the drive circuit outside the substrate, can be performed by the drive circuit formed on the same substrate as the pixel.

【0004】このようなアクティブマトリクス型の発光
装置は、同一基板上に様々な回路や素子を作り込むこと
で製造コストの低減、電気光学装置の小型化、歩留まり
の上昇、スループットの向上など、様々な利点が得られ
る。
[0004] Such active matrix light-emitting devices can be manufactured by forming various circuits and elements on the same substrate to reduce the manufacturing cost, downsize the electro-optical device, increase the yield, and improve the throughput. Advantages are obtained.

【0005】そしてさらに、自発光型素子としてEL素
子を有したアクティブマトリクス型の発光装置(ELデ
ィスプレイ)の研究が活発化している。
Further, active matrix type light-emitting devices (EL displays) having EL elements as self-luminous elements have been actively studied.

【0006】なお、本明細書では、発光装置の一例であ
るELディスプレイにおいて、EL素子は一対の電極
(陽極と陰極)間にEL層が挟まれた構造となっている
が、EL層は通常、積層構造となっている。代表的に
は、コダック・イーストマン・カンパニーのTangらが提
案した「正孔輸送層/発光層/電子輸送層」という積層
構造が挙げられる。この構造は非常に発光効率が高く、
現在、研究開発が進められているELディスプレイは殆
どこの構造を採用している。
In this specification, in an EL display which is an example of a light emitting device, an EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode). , And has a laminated structure. A typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. This structure has extremely high luminous efficiency,
At present, almost all EL displays that are being researched and developed adopt this structure.

【0007】また他にも、陽極上に正孔注入層/正孔輸
送層/発光層/電子輸送層、または正孔注入層/正孔輸
送層/発光層/電子輸送層/電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。
In addition, a hole injection layer / hole transport layer / light-emitting layer / electron transport layer, or a hole injection layer / hole transport layer / light-emitting layer / electron transport layer / electron injection layer may be provided on the anode. A structure in which layers are sequentially stacked may be used. The light emitting layer may be doped with a fluorescent dye or the like.

【0008】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してEL層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てEL層に含まれる。
In this specification, all layers provided between a cathode and an anode are collectively called an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light-emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.

【0009】そして、上記構造からなるEL層に一対の
電極から所定の電圧をかけ、それにより発光層において
キャリアの再結合が起こって発光する。なお本明細書中
では、陽極、EL層及び陰極で形成される発光素子をE
L素子と呼ぶ。
Then, a predetermined voltage is applied to the EL layer having the above-mentioned structure from a pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. In this specification, a light emitting element formed by an anode, an EL layer, and a cathode is referred to as E.
It is called an L element.

【0010】EL素子が有するEL層は熱、光、水分、
酸素等によって劣化が促進されることから、一般的にア
クティブマトリクス型のELディスプレイの作製におい
て、画素部に配線やTFTを形成した後にEL素子が形
成される。
The EL layer of the EL element has heat, light, moisture,
Since deterioration is promoted by oxygen or the like, generally, in manufacturing an active matrix type EL display, an EL element is formed after forming a wiring or a TFT in a pixel portion.

【0011】そしてEL素子が形成された後、EL素子
が設けられた基板(ELパネル)とカバー材とを、EL
素子が外気に曝されないように貼り合わせてシール材等
により封止(パッケージング)する。
After the EL element is formed, the substrate (EL panel) on which the EL element is provided and the cover material are separated by EL.
The elements are bonded so as not to be exposed to the outside air and sealed (packaged) with a sealing material or the like.

【0012】パッケージング等の処理により気密性を高
めたら、基板上に形成された素子又は回路から引き回さ
れた端子と外部信号端子とを接続するためのコネクター
(FPC、TAB等)を取り付けて、アクティブマトリ
クス型のELディスプレイが完成する。
After airtightness is improved by processing such as packaging, a connector (FPC, TAB, etc.) for connecting a terminal routed from an element or a circuit formed on the substrate to an external signal terminal is attached. Thus, an active matrix type EL display is completed.

【0013】[0013]

【発明が解決しようとする課題】近年、EL素子を有す
るEL表示装置の開発が進んでいる。これは、電圧の印
加によって両面の電極からEL層に注入される電子と正
孔の再結合により生じた発光を利用する電流駆動型の自
発光素子であり、発光は、面状発光として取り出され
る。しかし、EL層で発生した光をEL素子の外部に面
状発光として取り出す際の光の取り出し効率は極めて低
く、通常20%以下である。
In recent years, EL display devices having EL elements have been developed. This is a current-driven self-luminous element utilizing light emission generated by recombination of electrons and holes injected from the electrodes on both sides into the EL layer by application of a voltage, and the light emission is extracted as planar light emission. . However, when the light generated in the EL layer is extracted outside the EL element as planar light emission, the light extraction efficiency is extremely low, usually 20% or less.

【0014】また、EL層で発生した光は、その光の入
射角によっては透明電極の内部を導波する。このように
して導波する光を導波光というが、この導波光は一部が
吸収されて消失し、残りは透明電極を形成する固体薄膜
中を伝搬して端面に逃げてしまうため、画素において
は、その一部しか面状発光として取り出せず、また場合
によっては、隣の画素への光漏れが生じる。
Light generated in the EL layer is guided inside the transparent electrode depending on the incident angle of the light. The light guided in this way is called guided light, and this guided light is partially absorbed and disappears, and the rest propagates through the solid thin film forming the transparent electrode and escapes to the end face, so that the light is transmitted to the pixel. Can only be extracted as planar light emission, and in some cases, light leaks to adjacent pixels.

【0015】[0015]

【発明を解決するための手段】そこで、本発明では、E
L層で発生した光が透明電極の端面から光が逃げること
のない構造を形成することにより、光の取り出し効率を
向上させると共に、隣の画素への光漏れにより、画像が
ぼやけるといった問題を解決することを目的とする。
Therefore, in the present invention, E
By forming a structure in which the light generated in the L layer does not escape from the end face of the transparent electrode, the light extraction efficiency is improved, and the problem that the image is blurred due to light leakage to the adjacent pixels is solved. The purpose is to do.

【0016】本発明の構成を図1に示す。なお、本発明
の発光装置は、画素部に複数の画素がマトリクス状に形
成されており、各画素は、透明電極101、EL層10
2、不透明電極103からなる発光素子104とを有
し、発光素子を駆動するための薄膜トランジスター(T
FT)(図示せず)と配線を介して接続されている。な
お、ここでいう配線とは、電気的な接続を形成するため
に導電材料からなるもののことをいう。
FIG. 1 shows the configuration of the present invention. Note that in the light emitting device of the present invention, a plurality of pixels are formed in a matrix in a pixel portion, and each pixel includes a transparent electrode 101 and an EL layer 10.
A light emitting element 104 comprising an opaque electrode 103, and a thin film transistor (T) for driving the light emitting element.
FT) (not shown) via wiring. Note that the wiring here means a conductive material for forming an electrical connection.

【0017】絶縁表面100上に形成された透明電極1
01及び不透明電極103からそれぞれEL層102に
キャリアが注入されると、EL層102でキャリアが再
結合することにより発光が得られる。なお、透明電極1
01とは、EL層102で生じた光(可視光)を透過さ
せることができるために、光が放出される側に設けられ
る電極のことをいい、不透明電極103とは逆に光を透
過させることができないために光が放出されない側に設
けられる電極のことをいう。
The transparent electrode 1 formed on the insulating surface 100
When carriers are injected into the EL layer 102 from the opaque electrode 103 and the opaque electrode 103, light is obtained by recombination of the carriers in the EL layer 102. The transparent electrode 1
01 denotes an electrode provided on the side from which light is emitted because light (visible light) generated in the EL layer 102 can be transmitted therethrough, and transmits light opposite to the opaque electrode 103. An electrode provided on the side where light is not emitted because it cannot be performed.

【0018】そこで、画素1におけるEL層102で生
じた光が画素1と隣り合う画素2または画素3に漏れる
ことのないように隣り合う画素が有する透明電極間に遮
光部を設ける。なお、この時形成される遮光部は透明電
極の端部と接して形成されても良いが、必ずしも接して
いる必要はない。
Therefore, a light-shielding portion is provided between the transparent electrodes of adjacent pixels so that light generated in the EL layer 102 in the pixel 1 does not leak to the pixels 2 or 3 adjacent to the pixel 1. The light-shielding portion formed at this time may be formed in contact with the end of the transparent electrode, but does not necessarily have to be in contact.

【0019】また、本発明における遮光部105とは、
透明電極101が形成される絶縁表面100上に形成さ
れ、EL素子104のEL層102で発光した光が、透
明電極101の内部を導波してその端部から光漏れが生
じるのを遮断又は反射する機能を有する部分をいう。な
お、透明電極101の端部は、遮光部105と接して形
成されていても、接しないように形成されていても良
い。
The light-shielding portion 105 in the present invention is:
Light that is formed on the insulating surface 100 on which the transparent electrode 101 is formed and emitted by the EL layer 102 of the EL element 104 is guided through the inside of the transparent electrode 101 to block light from leaking from its end or Refers to a part that has a reflecting function. Note that the end portion of the transparent electrode 101 may be formed so as to be in contact with the light-shielding portion 105 or may be formed so as not to be in contact therewith.

【0020】本明細書中でいう遮光部105とは、光を
遮断する遮光性の材料からなり、これらの材料は、導電
材料であっても絶縁材料を有していても良い。なお、こ
こでいう導電材料とは電気伝導度を有する材料のことを
いうが、電気伝導度が十分小さく絶縁体に分類される材
料からなるもの絶縁材料として区別する。
The light-shielding portion 105 referred to in this specification is made of a light-shielding material that blocks light, and these materials may be a conductive material or an insulating material. Note that the conductive material referred to here refers to a material having electric conductivity, and a material having sufficiently small electric conductivity and classified as an insulator is distinguished as an insulating material.

【0021】なお、遮光部105に導電性の材料を用い
る場合には、TFTと透明電極を接続する配線を遮光部
105として機能させることができる。
When a conductive material is used for the light-shielding portion 105, a wiring connecting the TFT and the transparent electrode can function as the light-shielding portion 105.

【0022】遮光部105に用いる導電性の材料として
は、反射率の高い材料を用いることが好ましい。なお、
本明細書中でいう反射率とは、可視光領域において、そ
の材料表面に入射する光(入射光)のエネルギーに対す
る反射光のエネルギーの占める割合をいい、反射率の高
い材料としては、その光の反射率が少なくとも60%以
上、好ましくは80%以上である材料のことをいう。具
体的には、Ag、Al、Ta、Nb、Mo、Cu、M
g、Ni、Pbといった材料のことをいう。
As the conductive material used for the light shielding portion 105, it is preferable to use a material having a high reflectance. In addition,
The reflectance in this specification refers to the ratio of the energy of reflected light to the energy of light (incident light) incident on the surface of a material in the visible light region. Has a reflectance of at least 60% or more, preferably 80% or more. Specifically, Ag, Al, Ta, Nb, Mo, Cu, M
It refers to materials such as g, Ni, and Pb.

【0023】一方、絶縁性の材料を用いて遮光部105
を形成する場合には、黒色顔料やカーボンを分散させた
ポリイミド、ポリアミド、アクリル、BCB(ベンゾシ
クロブテン)といった材料を用いることができる。
On the other hand, the light shielding portion 105 is formed by using an insulating material.
In the case where is formed, a material such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene) in which black pigment or carbon is dispersed can be used.

【0024】また、本明細書中において、EL素子10
4とは、不透明な電極材料からなる不透明電極103、
透明な電極材料からなる透明電極101及びそれらに挟
まれたEL層102を含む構造を有する素子をいう。前
記EL層の構造としては、再結合の場を提供する発光層
だけでEL層としても良いし、必要に応じて電子注入
層、電子輸送層、正孔輸送層、電子阻止層、正孔阻止層
もしくは正孔注入層等を含めてEL層としても良い。即
ち、本明細書中では、電極からのキャリアの注入、輸送
または再結合が行われる層をすべて含めてEL層とい
う。
In this specification, the EL element 10
4 is an opaque electrode 103 made of an opaque electrode material;
An element having a structure including a transparent electrode 101 made of a transparent electrode material and an EL layer 102 interposed therebetween. As the structure of the EL layer, the EL layer may be composed of only the light emitting layer that provides a recombination field, or may be an electron injection layer, an electron transport layer, a hole transport layer, an electron blocking layer, and a hole blocking layer, if necessary. An EL layer including a layer or a hole injection layer may be used. That is, in this specification, an EL layer includes all layers in which carriers are injected, transported, or recombined from an electrode.

【0025】遮光部を設けることで、透明電極から遮光
部方向へ入射しようとする光は遮断され、反射もしくは
吸収される。これにより光の方向が制御される。
By providing the light-shielding portion, light that is going to enter from the transparent electrode toward the light-shielding portion is blocked and reflected or absorbed. This controls the direction of the light.

【0026】以上のように、本発明ではEL素子104
を形成する透明電極101の端部に遮光部105を形成
することによりEL層102で生じた光が透明電極10
1の端部から逃げることによる光の損失や隣の画素への
光漏れを防ぐことができ、光の取り出し効率を大幅に高
めることが可能となる。
As described above, according to the present invention, the EL element 104
The light generated in the EL layer 102 is formed by forming the light shielding portion 105 at the end of the transparent electrode 101 forming the transparent electrode 10.
Light loss due to escape from the end of the light-emitting device 1 and light leakage to an adjacent pixel can be prevented, and light extraction efficiency can be greatly increased.

【0027】[0027]

【発明の実施の形態】本発明の実施の形態について、図
1を用いて説明する。なお、図1は図2で示す構造を有
する場合を考慮しているが、説明の便宜上、簡略化して
示したものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. Although FIG. 1 considers the case of having the structure shown in FIG. 2, it is simplified for convenience of explanation.

【0028】図1において、101は透明な金属材料か
らなる透明電極であり、陽極としての機能を有する。な
お、透明電極101として酸化インジウム・スズ(IT
O)膜や酸化インジウムに2〜20[%]の酸化亜鉛(Z
nO)を混合した透明導電膜を用いると良い。さらに可
視光の透過率や導電率を高めるためにガリウム(Ga)
を添加した酸化亜鉛(ZnO:Ga)といった酸化物導
電膜を好適に用いることができる。
In FIG. 1, reference numeral 101 denotes a transparent electrode made of a transparent metal material, and has a function as an anode. In addition, indium tin oxide (IT
O) 2-20% zinc oxide (Z
It is preferable to use a transparent conductive film mixed with nO). Gallium (Ga) to further increase the transmittance and conductivity of visible light
An oxide conductive film such as zinc oxide (ZnO: Ga) to which is added is preferably used.

【0029】また、102はEL層であり、103は不
透明電極であり、陰極としての機能を有する。そして、
不透明電極103、EL層102及び透明電極101か
らなる素子を本明細書中では、EL素子と呼ぶ。
Reference numeral 102 denotes an EL layer, and reference numeral 103 denotes an opaque electrode, which has a function as a cathode. And
An element including the opaque electrode 103, the EL layer 102, and the transparent electrode 101 is referred to as an EL element in this specification.

【0030】EL素子のEL層において陰極から注入さ
れる電子と陽極から注入される正孔の再結合により発光
が生じる。なお、本実施の形態においては、EL層で発
光した光は、透明電極101を透過して、画素を発光さ
せる。
Light is generated by recombination of electrons injected from the cathode and holes injected from the anode in the EL layer of the EL element. Note that in this embodiment mode, light emitted from the EL layer is transmitted through the transparent electrode 101 to cause a pixel to emit light.

【0031】しかし、透明電極101を透過する際に光
の一部が透明電極の内部を導波し、すなわち導波光が発
生すると、透明電極の内部に光が閉じ込められ透明電極
の端部から光がもれるといったことが生じる。
However, when a part of the light is guided inside the transparent electrode when transmitting through the transparent electrode 101, that is, when guided light is generated, the light is confined inside the transparent electrode and the light is transmitted from the end of the transparent electrode. Leakage occurs.

【0032】これにより、光の損失による画素部の輝度
低下や、光漏れにより光の一部が隣の画素に入射される
と、画素のコントラストが低下し、画素がぼやけるとい
ったことが生じる。
As a result, when the luminance of the pixel portion is reduced due to the loss of light, or when a part of the light is incident on an adjacent pixel due to light leakage, the contrast of the pixel is reduced and the pixel is blurred.

【0033】そこで、透明電極101の端部に光を遮断
する機能を有する、遮光部105を設けることで、光の
損失や光漏れを防ぐ。
Therefore, by providing a light shielding portion 105 having a function of blocking light at an end of the transparent electrode 101, light loss and light leakage are prevented.

【0034】遮光部105としては、透明電極101の
端部から漏れる光を反射するような材料を用いても良い
し、単に光が漏れないように光を遮断する材料を用いて
も良い。
As the light-shielding portion 105, a material that reflects light leaking from the end of the transparent electrode 101 may be used, or a material that simply blocks light so as not to leak light may be used.

【0035】遮光部105に用いる材料としては、反射
率の高い材料を用いることが好ましい。なお、本明細書
中でいう反射率の高い材料としては、可視光領域におけ
る光の反射率が60%以上であることが好ましく、更に
好ましくは80%以上である材料のことをいう。具体的
には、Ag、Al、Ta、Nb、Mo、Cu、Mg、N
i、Pbといった材料のことをいう。
It is preferable to use a material having a high reflectivity as a material used for the light shielding portion 105. Note that a material having a high reflectance in the present specification preferably has a light reflectance of 60% or more in a visible light region, and more preferably 80% or more. Specifically, Ag, Al, Ta, Nb, Mo, Cu, Mg, N
It refers to materials such as i and Pb.

【0036】また、遮光部105は、EL素子を形成さ
せる構造により異なる形状を有してもよい。これについ
ては、実施例において後で詳しく述べることにする。
Further, the light-shielding portion 105 may have different shapes depending on the structure for forming the EL element. This will be described later in detail in an embodiment.

【0037】以上のように透明電極101と同一の層に
なるように遮光部105を設けることで、例えば図1で
示すように画素1を光らせるための光が、透明電極10
1の端部から画素2や画素3に入射しようとしても、こ
れを反射及び遮断させることができる。
As described above, by providing the light shielding portion 105 so as to be in the same layer as the transparent electrode 101, for example, as shown in FIG.
Even if the light enters the pixel 2 or the pixel 3 from the end of the pixel 1, the light can be reflected and blocked.

【0038】次に図2に遮光部を設けた画素付近の断面
構造を示す。まず絶縁表面上に薄膜トランジスター(T
FT:thin film transistor)を形成する。図2に示す
のは、画素内部に形成された透明電極201と電気的に
接続されている電流制御用TFT206である。
Next, FIG. 2 shows a cross-sectional structure near a pixel provided with a light-shielding portion. First, a thin film transistor (T
An FT (thin film transistor) is formed. FIG. 2 shows a current control TFT 206 electrically connected to the transparent electrode 201 formed inside the pixel.

【0039】ここでは、電流制御用TFT206を形成
した後で、ドレイン配線からなる遮光部205を形成す
る。そして、遮光部205を形成した後に透明電極20
1を形成する。これにより、透明電極201の端部が遮
光部205で覆われる構造を形成することができる。
Here, after forming the current control TFT 206, a light-shielding portion 205 formed of a drain wiring is formed. Then, after forming the light shielding portion 205, the transparent electrode 20 is formed.
Form one. Thus, a structure in which the end of the transparent electrode 201 is covered with the light shielding portion 205 can be formed.

【0040】なお、本明細書中において、遮光部205
とは、透明電極201が形成される絶縁表面と同一の面
に形成されると説明したが、図2に示すように遮光部2
05上の一部を透明電極201が覆うように形成される
場合もこれに含まれる。
In this specification, the light shielding unit 205 is used.
Has been described as being formed on the same surface as the insulating surface on which the transparent electrode 201 is formed, but as shown in FIG.
The case where the transparent electrode 201 is formed so as to cover a part of the transparent electrode 201 is included in this.

【0041】次に透明電極201及び遮光部205上の
一部に絶縁膜からなる層間絶縁膜204を形成し、さら
に、透明電極201上にEL層202及び不透明電極2
03を形成し、最後にパッシベーション膜207を設け
る。以上により、ELモジュールが完成する。そして、
このELモジュールに封止構造を設け、外部電源と電気
的な接続が可能となる構造にすることで本発明の発光装
置を完成することができる。
Next, an interlayer insulating film 204 made of an insulating film is formed on a part of the transparent electrode 201 and the light-shielding portion 205, and an EL layer 202 and an opaque electrode 2 are formed on the transparent electrode 201.
03 is formed, and finally a passivation film 207 is provided. Thus, the EL module is completed. And
The light emitting device of the present invention can be completed by providing a sealing structure in this EL module so that the EL module can be electrically connected to an external power supply.

【0042】[0042]

【実施例】〔実施例1〕ここでは、本発明を実施して同
一基板上に画素部と、画素部の周辺に設ける駆動回路の
TFT(nチャネル型TFT及びpチャネル型TFT)
を同時に作製する方法について詳細に図3〜図5を用い
て説明する。
[Embodiment 1] Here, the present invention is implemented, and a pixel portion and a driving circuit TFT (n-channel type TFT and p-channel type TFT) provided on the periphery of the pixel portion on the same substrate are implemented on the same substrate.
Will be described in detail with reference to FIGS. 3 to 5.

【0043】なお、ここではELモジュールの完成まで
を示すが、これを発光装置として完成させる方法につい
ては、後の実施例で詳しく示す。
Although the process up to the completion of the EL module is shown here, a method of completing the EL module as a light emitting device will be described in detail in a later embodiment.

【0044】まず、本実施例ではコーニング社の#70
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板300を用いる。なお、基板
300としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
First, in this embodiment, Corning # 70
A substrate 300 made of glass such as barium borosilicate glass represented by 59 glass or # 1737 glass, or aluminoborosilicate glass is used. Note that the substrate 300 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance enough to withstand the processing temperature of this embodiment may be used.

【0045】次いで、基板300上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜301を形成する。本実施例では下地膜
301として2層構造を用いるが、前記絶縁膜の単層膜
または2層以上積層させた構造を用いても良い。下地膜
301の一層目としては、プラズマCVD法を用い、S
iH4、NH3、及びN2Oを反応ガスとして成膜される
酸化窒化シリコン膜301aを10〜200nm(好まし
くは50〜100nm)形成する。本実施例では、膜厚5
0nmの酸化窒化シリコン膜301a(組成比Si=3
2%、O=27%、N=24%、H=17%)を形成し
た。次いで、下地膜301のニ層目としては、プラズマ
CVD法を用い、SiH4、及びN2Oを反応ガスとして
成膜される酸化窒化シリコン膜301bを50〜200
nm(好ましくは100〜150nm)の厚さに積層形成
する。本実施例では、膜厚100nmの酸化窒化シリコ
ン膜301b(組成比Si=32%、O=59%、N=
7%、H=2%)を形成した。
Next, a silicon oxide film is formed on the substrate 300,
A base film 301 including an insulating film such as a silicon nitride film or a silicon oxynitride film is formed. Although a two-layer structure is used as the base film 301 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. For the first layer of the base film 301, a plasma CVD
iH 4, NH 3, a and N 2 O silicon oxynitride film 301a is formed as the reaction gas 10 to 200 nm (preferably 50 to 100 nm) is formed. In this embodiment, the film thickness 5
0 nm silicon oxynitride film 301a (composition ratio Si = 3
2%, O = 27%, N = 24%, H = 17%). Next, as a second layer of the base film 301, a silicon oxynitride film 301 b formed using SiH 4 and N 2 O as a reaction gas by plasma CVD is used to form a 50-200 layer.
nm (preferably 100 to 150 nm). In this embodiment, a 100 nm-thick silicon oxynitride film 301b (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%).

【0046】次いで、下地膜上に半導体層302〜30
5を形成する。半導体層302〜305は、非晶質構造
を有する半導体膜を公知の手段(スパッタ法、LPCV
D法、またはプラズマCVD法等)により成膜した後、
公知の結晶化処理(レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等)を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層302〜305の厚さは2
5〜80nm(好ましくは30〜60nm)の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム(SiXGe
1-X(X=0.0001〜0.02))合金などで形成
すると良い。本実施例では、プラズマCVD法を用い、
55nmの非晶質シリコン膜を成膜した後、ニッケルを
含む溶液を非晶質シリコン膜上に保持させた。この非晶
質シリコン膜に脱水素化(500℃、1時間)を行った
後、熱結晶化(550℃、4時間)を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質シリコン膜を形成した。そして、この結晶質シリコン
膜をフォトリソグラフィ法によるパターニング処理によ
って、半導体層302〜305を形成した。
Next, the semiconductor layers 302 to 30 are formed on the underlying film.
5 is formed. The semiconductor layers 302 to 305 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCV
D method or plasma CVD method)
A crystalline semiconductor film obtained by performing a known crystallization treatment (such as a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) is patterned and formed into a desired shape. . The thickness of the semiconductor layers 302 to 305 is 2
It is formed with a thickness of 5 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x Ge).
It is good to form with 1-X (X = 0.0001-0.02) alloy etc. In this embodiment, a plasma CVD method is used,
After a 55-nm amorphous silicon film was formed, a solution containing nickel was held on the amorphous silicon film. After dehydrogenation (500 ° C., 1 hour) of this amorphous silicon film, thermal crystallization (550 ° C., 4 hours) is performed, and further, laser annealing treatment for improving crystallization is performed. Thus, a crystalline silicon film was formed. Then, semiconductor layers 302 to 305 were formed by patterning the crystalline silicon film by photolithography.

【0047】また、半導体層302〜305を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
After the formation of the semiconductor layers 302 to 305, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0048】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやYAGレーザー、YVO4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
300Hzとし、レーザーエネルギー密度を100〜4
00mJ/cm2(代表的には200〜300mJ/cm2)とする。
また、YAGレーザーを用いる場合にはその第2高調波
を用いパルス発振周波数30〜300Hzとし、レーザ
ーエネルギー密度を300〜600mJ/cm2(代表的には
350〜500mJ/cm2)とすると良い。そして幅100
〜1000μm、例えば400μmで線状に集光したレ
ーザー光を基板全面に渡って照射し、この時の線状レー
ザー光の重ね合わせ率(オーバーラップ率)を50〜9
0%として行えばよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 4.
(Typically 200~300mJ / cm 2) 00mJ / cm 2 to.
When a YAG laser is used, it is preferable that the second harmonic is used, the pulse oscillation frequency is 30 to 300 Hz, and the laser energy density is 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). And width 100
A laser beam condensed linearly at ~ 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 50-9.
What is necessary is just to set it as 0%.

【0049】次いで、半導体層302〜305を覆うゲ
ート絶縁膜306を形成する。ゲート絶縁膜306はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマCVD法により110nmの厚さ
で酸化窒化シリコン膜(組成比Si=32%、O=59
%、N=7%、H=2%)で形成した。勿論、ゲート絶
縁膜は酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
Next, a gate insulating film 306 covering the semiconductor layers 302 to 305 is formed. The gate insulating film 306 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59) having a thickness of 110 nm by a plasma CVD method.
%, N = 7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0050】また、酸化シリコン膜を用いる場合には、
プラズマCVD法でTEOS(Tetraethyl Orthosilica
te)とO2とを混合し、反応圧力40Pa、基板温度30
0〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、その
後400〜500℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
When a silicon oxide film is used,
TEOS (Tetraethyl Orthosilica) by plasma CVD
te) and O 2 , a reaction pressure of 40 Pa, and a substrate temperature of 30
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 at 0 to 400 ° C. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.

【0051】次いで、図3(A)に示すように、ゲート
絶縁膜306上に膜厚20〜100nmの第1の導電膜
307と、膜厚100〜400nmの第2の導電膜30
8とを積層形成する。本実施例では、膜厚30nmのT
aN膜からなる第1の導電膜307と、膜厚370nm
のW膜からなる第2の導電膜308を積層形成した。T
aN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、W膜
は、Wのターゲットを用いたスパッタ法で形成した。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
W膜の抵抗率は20μΩcm以下にすることが望まし
い。W膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、W膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のW(純度99.9999%)のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してW膜を形成
することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
Next, as shown in FIG. 3A, a first conductive film 307 having a thickness of 20 to 100 nm and a second conductive film 30 having a thickness of 100 to 400 nm are formed on the gate insulating film 306.
8 are laminated. In this embodiment, a 30 nm-thick T
a first conductive film 307 made of an aN film and a film thickness of 370 nm
A second conductive film 308 made of a W film was formed by lamination. T
The aN film was formed by a sputtering method, and was sputtered using a Ta target in an atmosphere containing nitrogen. The W film was formed by a sputtering method using a W target. In addition, thermal CV using tungsten hexafluoride (WF 6 )
It can also be formed by Method D. In any case, it is necessary to lower the resistance in order to use it as a gate electrode,
It is desirable that the resistivity of the W film be 20 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains. However, when the W film contains many impurity elements such as oxygen, the crystallization is inhibited and the resistance is increased. Therefore, in this embodiment, the W film is formed by a sputtering method using a high-purity W (purity of 99.9999%) target, and further taking into consideration that impurities from the gas phase are not mixed during film formation. By forming, a resistivity of 9 to 20 μΩcm could be realized.

【0052】なお、本実施例では、第1の導電膜307
をTaN、第2の導電膜308をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリ
コン膜に代表される半導体膜を用いてもよい。また、A
g、Pd、Cuからなる合金を用いてもよい。また、第
1の導電膜をタンタル(Ta)膜で形成し、第2の導電
膜をW膜とする組み合わせ、第1の導電膜を窒化チタン
(TiN)膜で形成し、第2の導電膜をW膜とする組み
合わせ、第1の導電膜を窒化タンタル(TaN)膜で形
成し、第2の導電膜をAl膜とする組み合わせ、第1の
導電膜を窒化タンタル(TaN)膜で形成し、第2の導
電膜をCu膜とする組み合わせとしてもよい。
In this embodiment, the first conductive film 307 is used.
Is TaN, and the second conductive film 308 is W. However, the present invention is not particularly limited, and any of Ta, W, Ti, Mo, Al, Cu,
It may be formed of an element selected from Cr and Nd, or an alloy material or a compound material containing the element as a main component.
Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Also, A
An alloy composed of g, Pd, and Cu may be used. A first conductive film formed of a tantalum (Ta) film, a second conductive film formed of a W film, a first conductive film formed of a titanium nitride (TiN) film, and a second conductive film formed of a titanium nitride (TiN) film; Are combined with a W film, the first conductive film is formed of a tantalum nitride (TaN) film, and the second conductive film is formed of an Al film, and the first conductive film is formed of a tantalum nitride (TaN) film. Alternatively, a combination of the second conductive film and the Cu film may be used.

【0053】次に、図3(B)に示すようにフォトリソ
グラフィ法を用いてレジストからなるマスク309〜3
12を形成し、電極及び配線を形成するための第1のエ
ッチング処理を行う。第1のエッチング処理では第1及
び第2のエッチング条件で行う。本実施例では第1のエ
ッチング条件として、ICP(Inductively CoupledPla
sma:誘導結合型プラズマ)エッチング法を用い、エッ
チング用ガスにCF4とCl2とO2とを用い、それぞれ
のガス流量比を25/25/10(sccm)とし、1
Paの圧力でコイル型の電極に500WのRF(13.56MH
z)電力を投入してプラズマを生成してエッチングを行
った。ここでは、松下電器産業(株)製のICPを用い
たドライエッチング装置(Model E645−□IC
P)を用いた。基板側(試料ステージ)にも150Wの
RF(13.56MHz)電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第1のエッチング条件により
W膜をエッチングして第1の導電層の端部をテーパー形
状とする。第1のエッチング条件でのWに対するエッチ
ング速度は200.39nm/min、TaNに対する
エッチング速度は80.32nm/minであり、Ta
Nに対するWの選択比は約2.5である。また、この第
1のエッチング条件によって、Wのテーパー角は、約2
6°となる。
Next, as shown in FIG. 3B, resist masks 309 to 309 are formed by photolithography.
12, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, the first etching condition is ICP (Inductively Coupled Platform).
sma: Inductively coupled plasma) etching method, using CF 4 , Cl 2, and O 2 as etching gases, and setting the respective gas flow ratios to 25/25/10 (sccm).
500W RF (13.56MHZ) on coil type electrode at pressure of Pa
z) The plasma was generated by applying power, and etching was performed. Here, a dry etching apparatus (Model E645-IC) using ICP manufactured by Matsushita Electric Industrial Co., Ltd.
P) was used. A 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under the first etching conditions to make the end of the first conductive layer tapered. Under the first etching conditions, the etching rate for W is 200.39 nm / min, the etching rate for TaN is 80.32 nm / min,
The selectivity ratio of W to N is about 2.5. Further, the taper angle of W is about 2 by the first etching condition.
6 °.

【0054】この後、図3(B)に示すようにレジスト
からなるマスク309〜312を除去せずに第2のエッ
チング条件に変え、エッチング用ガスにCF4とCl2
を用い、それぞれのガス流量比を30/30(scc
m)とし、1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成して約3
0秒程度のエッチングを行った。基板側(試料ステー
ジ)にも20WのRF(13.56MHz)電力を投入し、実質
的に負の自己バイアス電圧を印加する。CF4とCl 2
混合した第2のエッチング条件ではW膜及びTaN膜と
も同程度にエッチングされる。第2のエッチング条件で
のWに対するエッチング速度は58.97nm/mi
n、TaNに対するエッチング速度は66.43nm/
minである。なお、ゲート絶縁膜上に残渣を残すこと
なくエッチングするためには、10〜20%程度の割合
でエッチング時間を増加させると良い。
Thereafter, as shown in FIG.
Without removing the masks 309 to 312 made of
Change the etching conditions to CF gas for etching.FourAnd ClTwoWhen
And the respective gas flow ratios are 30/30 (scc
m) and 500 W of R on the coil-type electrode at a pressure of 1 Pa
F (13.56 MHz) power is applied to generate plasma and about 3
Etching was performed for about 0 seconds. Substrate side (sample stay
20) RF (13.56MHz) power input to
A negative self-bias voltage is applied. CFFourAnd Cl TwoTo
Under the mixed second etching condition, the W film and the TaN film
Are etched to the same extent. Under the second etching condition
Etching rate for W is 58.97 nm / mi
n, the etching rate for TaN is 66.43 nm /
min. Note that residue should be left on the gate insulating film
About 10 to 20%
It is good to increase the etching time.

【0055】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。こうし
て、第1のエッチング処理により第1の導電層と第2の
導電層から成る第1の形状の導電層314〜317(第
1の導電層314a〜317aと第2の導電層314b
〜317b)を形成する。319はゲート絶縁膜であ
り、第1の形状の導電層314〜317で覆われない領
域は20〜50nm程度エッチングされ薄くなった領域が
形成される。
In the first etching process, by making the shape of the resist mask appropriate,
The ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion may be 15 to 45 degrees. Thus, the first shape conductive layers 314 to 317 (the first conductive layers 314 a to 317 a and the second conductive layer 314 b) including the first conductive layer and the second conductive layer are formed by the first etching process.
To 317b). Reference numeral 319 denotes a gate insulating film, and a region which is not covered with the first shape conductive layers 314 to 317 is etched by about 20 to 50 nm to form a thinned region.

【0056】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図3(B))ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1015atoms/cm2とし、加速電圧を60〜100
keVとして行う。本実施例ではドーズ量を1.5×1
15atoms/cm2とし、加速電圧を80keVとして行っ
た。n型を付与する不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用いる
が、ここではリン(P)を用いた。この場合、導電層3
14〜317がn型を付与する不純物元素に対するマス
クとなり、自己整合的に高濃度不純物領域320〜32
3が形成される。高濃度不純物領域320〜323には
1×1020〜1×1021atoms/cm 3の濃度範囲でn型を
付与する不純物元素を添加する。
Then, the resist mask is removed.
First doping processing without adding an n-type semiconductor layer.
The added impurity element is added. (Fig. 3 (B)) Dopin
Can be done by ion doping or ion implantation
Good. The condition of the ion doping method is that the dose amount is 1 × 1013
~ 5 × 10Fifteenatoms / cmTwoAnd the acceleration voltage is 60 to 100
Performed as keV. In this embodiment, the dose is 1.5 × 1
0Fifteenatoms / cmTwoAnd the acceleration voltage is set to 80 keV.
Was. Element belonging to Group 15 as an impurity element imparting n-type
Using arsenic, typically phosphorus (P) or arsenic (As)
However, phosphorus (P) was used here. In this case, the conductive layer 3
14 to 317 are masses for impurity elements imparting n-type.
And the high-concentration impurity regions 320 to 32 are self-aligned.
3 is formed. In the high concentration impurity regions 320 to 323,
1 × 1020~ 1 × 10twenty oneatoms / cm ThreeN type in the concentration range of
An impurity element to be added is added.

【0057】次いで、図3(C)に示すようにレジスト
からなるマスクを除去せずに第2のエッチング処理を行
う。ここでは、エッチング用ガスにCF4とCl2とO2
とを用い、それぞれのガス流量比を25/25/10
(sccm)とし、1Paの圧力でコイル型の電極に50
0WのRF(13.56MHz)電力を投入してプラズマを生成
してエッチングを行った。基板側(試料ステージ)にも
20WのRF(13.56MHz)電力を投入し、実質的に負の
自己バイアス電圧を印加する。第2のエッチング処理で
のWに対するエッチング速度は124.62nm/mi
n、TaNに対するエッチング速度は20.67nm/
minであり、TaNに対するWの選択比は6.05で
ある。従って、W膜が選択的にエッチングされる。この
第2のエッチングによりWのテーパー角は70°となっ
た。この第2のエッチング処理により第2の導電層32
4b〜327bを形成する。一方、第1の導電層314
a〜318aは、ほとんどエッチングされず、第1の導
電層324a〜328aを形成する。
Next, as shown in FIG. 3C, a second etching process is performed without removing the resist mask. Here, CF 4 , Cl 2 and O 2 are used as etching gases.
And the respective gas flow ratios are 25/25/10
(Sccm) and a pressure of 1 Pa applies 50
An RF (13.56 MHz) power of 0 W was applied to generate plasma to perform etching. A 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage) and a substantially negative self-bias voltage is applied. The etching rate for W in the second etching process is 124.62 nm / mi.
n, the etching rate for TaN is 20.67 nm /
min and the selectivity ratio of W to TaN is 6.05. Therefore, the W film is selectively etched. The taper angle of W became 70 ° by the second etching. By this second etching process, the second conductive layer 32 is formed.
4b to 327b are formed. On the other hand, the first conductive layer 314
a to 318a are hardly etched to form first conductive layers 324a to 328a.

【0058】次いで、第2のドーピング処理を行う。ド
ーピングは第2の導電層324b〜328bを不純物元
素に対するマスクとして用い、第1の導電層のテーパー
部下方の半導体層に不純物元素が添加されるようにドー
ピングする。本実施例では、不純物元素としてP(リ
ン)を用い、ドーズ量3.5×1012、加速電圧90k
eVにてプラズマドーピングを行った。こうして、第1
の導電層と重なる低濃度不純物領域329〜332を自
己整合的に形成する。この低濃度不純物領域329〜3
32へ添加されたリン(P)の濃度は、1×1017〜1
×1018atoms/cm 3であり、且つ、第1の導電層のテー
パー部の膜厚に従って緩やかな濃度勾配を有している。
なお、第1の導電層のテーパー部と重なる半導体層にお
いて、第1の導電層のテーパー部の端部から内側に向か
って若干、不純物濃度が低くなっているものの、ほぼ同
程度の濃度である。また、高濃度不純物領域333〜3
36にも不純物元素が添加され、高濃度不純物領域33
3〜336を形成する。
Next, a second doping process is performed. Do
The second conductive layer 324b to 328b is an impurity source.
Used as a mask for silicon, the taper of the first conductive layer
Doping such that the impurity element is added to the semiconductor layer below the part
Ping. In this embodiment, as the impurity element, P (R
Using a dose of 3.5 × 1012, Acceleration voltage 90k
Plasma doping was performed at eV. Thus, the first
Low concentration impurity regions 329 to 332 overlapping with the conductive layer of
Form yourself. The low concentration impurity regions 329-3
The concentration of phosphorus (P) added to P.32 was 1 × 1017~ 1
× 1018atoms / cm ThreeAnd the first conductive layer
It has a gentle concentration gradient according to the thickness of the par portion.
Note that the semiconductor layer overlapping the tapered portion of the first conductive layer
And inward from the end of the tapered portion of the first conductive layer.
Although the impurity concentration is slightly lower,
Concentration. Further, the high-concentration impurity regions 333 to 3
The impurity element is also added to the high-concentration impurity region 33.
3 to 336 are formed.

【0059】次いで、図4(A)に示すようにレジスト
からなるマスクを除去せずに第3のエッチング処理を行
う。この第3のエッチング処理では第1の導電層のテー
パー部を部分的にエッチングして、半導体層と重なる領
域を縮小するために行われる。第3のエッチング処理
は、エッチングガスにCHF3を用い、反応性イオンエ
ッチング法(RIE法)を用いて行う。本実施例では、
チャンバー圧力6.7Pa、RF電力800W、CHF
3ガス流量35sccmで第3のエッチング処理を行っ
た。第3のエッチングにより、第1の導電層341〜3
44が形成される。
Next, as shown in FIG. 4A, a third etching process is performed without removing the resist mask. In the third etching treatment, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. The third etching treatment is performed using reactive ion etching (RIE) using CHF 3 as an etching gas. In this embodiment,
Chamber pressure 6.7 Pa, RF power 800 W, CHF
The third etching process was performed at a flow rate of 3 gas of 35 sccm. By the third etching, the first conductive layers 341 to 341 to 341
44 are formed.

【0060】この第3のエッチング処理時、同時に絶縁
膜319もエッチングされて、高濃度不純物領域333
〜336の一部は露呈し、絶縁膜346a〜346d、
347が形成される。なお、本実施例では、高濃度不純
物領域333〜336の一部が露呈するエッチング条件
を用いたが、絶縁膜の膜厚やエッチング条件を変更すれ
ば、高濃度不純物領域に薄く絶縁膜が残るようにするこ
ともできる。
At the time of the third etching process, the insulating film 319 is also etched at the same time, so that the high-concentration impurity regions 333 are formed.
To 336 are exposed and insulating films 346a to 346d,
347 are formed. In this embodiment, the etching conditions in which a part of the high-concentration impurity regions 333 to 336 are exposed are used. However, if the thickness of the insulating film and the etching conditions are changed, a thin insulating film remains in the high-concentration impurity region. You can also do so.

【0061】上記第3のエッチングによって、第1の導
電層341〜344と重ならない不純物領域(LDD領
域)337a〜340aが形成される。なお、不純物領
域(GOLD領域)337b〜340bは、第1の導電
層341〜344と重なったままである。
By the third etching, impurity regions (LDD regions) 337a to 340a which do not overlap with the first conductive layers 341 to 344 are formed. Note that the impurity regions (GOLD regions) 337b to 340b are still overlapped with the first conductive layers 341 to 344.

【0062】また、第1の導電層341と第2の導電層
324bとで形成された電極は、後の工程で形成される
駆動回路のnチャネル型TFTのゲート電極となり、第
1の導電層342と第2の導電層325bとで形成され
た電極は、後の工程で形成される駆動回路のpチャネル
型TFTのゲート電極となる。同様に、第1の導電層3
43と第2の導電層326bとで形成された電極は、後
の工程で形成される画素部のnチャネル型TFTのゲー
ト電極となり、第1の導電層344と第2の導電層32
7bとで形成された電極は、後の工程で形成される画素
部のnチャネル型TFTのゲート電極となる。さらに第
1の導電層345と第2の導電層328bとで形成され
た電極は、後の工程で形成される画素部の保持容量の一
方の電極となる。
Further, an electrode formed by the first conductive layer 341 and the second conductive layer 324b becomes a gate electrode of an n-channel TFT of a driving circuit formed in a later step, and becomes a first conductive layer. An electrode formed of the gate electrode 342 and the second conductive layer 325b serves as a gate electrode of a p-channel TFT of a driver circuit formed in a later step. Similarly, the first conductive layer 3
The electrode formed by the second conductive layer 43 and the second conductive layer 326b serves as a gate electrode of an n-channel TFT of a pixel portion formed in a later step, and the first conductive layer 344 and the second conductive layer 32
7b will be the gate electrode of the n-channel TFT of the pixel portion formed in a later step. Further, an electrode formed of the first conductive layer 345 and the second conductive layer 328b serves as one electrode of a storage capacitor of a pixel portion formed in a later step.

【0063】このようにして、本実施例は、第1の導電
層341〜344と重なる不純物領域(GOLD領域)
337b〜340bにおける不純物濃度と、第1の導電
層341〜344と重ならない不純物領域(LDD領
域)337a〜340aにおける不純物濃度との差を小
さくすることができ、TFT特性を向上させることがで
きる。
Thus, in this embodiment, the impurity regions (GOLD regions) overlapping the first conductive layers 341 to 344 are described.
The difference between the impurity concentration in 337b to 340b and the impurity concentration in the impurity regions (LDD regions) 337a to 340a that do not overlap with the first conductive layers 341 to 344 can be reduced, and the TFT characteristics can be improved.

【0064】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク348、349を
形成して第3のドーピング処理を行う。この第3のドー
ピング処理により、pチャネル型TFTの活性層となる
半導体層に前記一導電型(n型)とは逆の導電型(p
型)を付与する不純物元素が添加された不純物領域35
0〜355を形成する。(図4(B))第1の導電層3
42、344を不純物元素に対するマスクとして用い、
p型を付与する不純物元素を添加して自己整合的に不純
物領域を形成する。本実施例では、不純物領域350〜
355はジボラン(B26)を用いたイオンドープ法で
形成する。なお、この第3のドーピング処理の際には、
nチャネル型TFTを形成する半導体層はレジストから
なるマスク348、349で覆われている。第1のドー
ピング処理及び第2のドーピング処理によって、不純物
領域348、349にはそれぞれ異なる濃度でリンが添
加されているが、そのいずれの領域においてもp型を付
与する不純物元素の濃度が2×1020〜2×1021atom
s/cm3となるようにドーピング処理することにより、p
チャネル型TFTのソース領域およびドレイン領域とし
て機能するために何ら問題は生じない。本実施例では、
第3のエッチング処置によって、pチャネル型TFTの
活性層となる半導体層の一部が露呈されたため、不純物
元素(ボロン)を添加しやすい利点を有している。
Next, after removing the mask made of resist, masks 348 and 349 made of resist are newly formed, and a third doping process is performed. Due to this third doping process, the semiconductor layer serving as the active layer of the p-channel TFT has a conductivity type (p-type) opposite to the one conductivity type (n-type).
Region 35 to which an impurity element for imparting (type) is added
0 to 355 are formed. (FIG. 4B) First conductive layer 3
42 and 344 are used as masks for impurity elements,
An impurity element imparting p-type is added to form an impurity region in a self-aligned manner. In this embodiment, the impurity regions 350 to
355 is formed by an ion doping method using diborane (B 2 H 6 ). In the third doping process,
The semiconductor layer forming the n-channel TFT is covered with masks 348 and 349 made of resist. Phosphorus is added at different concentrations to the impurity regions 348 and 349 by the first doping process and the second doping process, and the concentration of the impurity element imparting p-type is 2 × in each of the regions. 10 20 to 2 × 10 21 atom
By doping to s / cm 3 ,
There is no problem because it functions as the source and drain regions of the channel type TFT. In this embodiment,
Since the third etching treatment exposes a part of the semiconductor layer serving as the active layer of the p-channel TFT, there is an advantage that an impurity element (boron) can be easily added.

【0065】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。
Through the above steps, impurity regions are formed in the respective semiconductor layers.

【0066】次いで、レジストからなるマスク348、
349を除去して第1の層間絶縁膜となる絶縁膜356
を形成する。この絶縁膜としては、プラズマCVD法ま
たはスパッタ法を用い、厚さを100〜200nmとし
てシリコンを含む絶縁膜で形成する。本実施例では、プ
ラズマCVD法により膜厚150nmの酸化窒化シリコ
ン膜を形成した。勿論、ここで形成される絶縁膜は酸化
窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良
い。
Next, a mask 348 made of resist is used.
349 is removed to form a first interlayer insulating film.
To form This insulating film is formed of a silicon-containing insulating film with a thickness of 100 to 200 nm by a plasma CVD method or a sputtering method. In this embodiment, a 150-nm-thick silicon oxynitride film is formed by a plasma CVD method. Needless to say, the insulating film formed here is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0067】次いで、図4(C)に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はファーネスアニール炉を
用いる熱アニール法で行う。熱アニール法としては、酸
素濃度が1ppm以下、好ましくは0.1ppm以下の
窒素雰囲気中で400〜700℃、代表的には500〜
550℃で行えばよく、本実施例では550℃、4時間
の熱処理で活性化処理を行った。なお、熱アニール法の
他に、レーザーアニール法、またはラピッドサーマルア
ニール法(RTA法)を適用することができる。
Next, as shown in FIG. 4C, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, the oxygen concentration is 400 to 700 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less, typically 500 to
The activation treatment may be performed at 550 ° C. In this embodiment, the activation treatment is performed by heat treatment at 550 ° C. for 4 hours. Note that, other than the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.

【0068】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域(333、335、350、
353)にゲッタリングされ、主にチャネル形成領域と
なる半導体層中のニッケル濃度が低減される。このよう
にして作製したチャネル形成領域を有するTFTはオフ
電流値が下がり、結晶性が良いことから高い電界効果移
動度が得られ、良好な特性を達成することができる。
In this embodiment, at the same time as the above-mentioned activation treatment, nickel used as a catalyst at the time of crystallization contains impurity regions (333, 335, 350, 350,
353), the nickel concentration in the semiconductor layer mainly serving as a channel formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and high crystallinity, so that a high field-effect mobility can be obtained and favorable characteristics can be achieved.

【0069】また、上述した絶縁膜を形成する前に活性
化処理を行っても良い。ただし、用いた配線材料が熱に
弱い場合には、本実施例のように配線等を保護するため
層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒
化珪素膜)を形成した後で活性化処理を行うことが好ま
しい。
An activation process may be performed before forming the above-mentioned insulating film. However, when the wiring material used is weak to heat, after forming an interlayer insulating film (an insulating film containing silicon as a main component, for example, a silicon nitride film) for protecting the wiring and the like as in this embodiment, the active material is activated. It is preferable to carry out a chemical treatment.

【0070】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マにより励起された水素を用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for one hour in a nitrogen atmosphere containing about 3% of hydrogen. In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0071】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやYAGレーザー等のレーザー光を照射するこ
とが望ましい。
When a laser annealing method is used as the activation treatment, it is preferable to irradiate a laser beam such as an excimer laser or a YAG laser after the above-mentioned hydrogenation.

【0072】なお、本実施例では図5(A)に示すよう
に先に形成した窒化酸化珪素膜からなる絶縁膜上に有機
絶縁物材料から成る絶縁膜を形成することにより積層構
造を有する第一の層間絶縁膜357を形成する。本実施
例では膜厚1.6μmのアクリル樹脂膜を形成した。次
いで、各不純物領域333、335、350、353に
達するコンタクトホールを形成するためのパターニング
を行う。
In this embodiment, as shown in FIG. 5A, an insulating film made of an organic insulating material is formed on an insulating film made of a silicon oxynitride film which has been formed earlier. One interlayer insulating film 357 is formed. In this embodiment, an acrylic resin film having a thickness of 1.6 μm was formed. Next, patterning for forming a contact hole reaching each of the impurity regions 333, 335, 350, 353 is performed.

【0073】なお、ここで用いる有機絶縁材料として
は、有機樹脂を材料とする膜を用い、その有機樹脂とし
ては、ポリイミド、ポリアミド、アクリル、BCB(ベ
ンゾシクロブテン)といった材料を用いることができ
る。特に有機絶縁材料は、平坦化の意味合いが強いの
で、平坦性に優れたアクリルが好ましい。アクリルの膜
厚として好ましくは1〜5μm(さらに好ましくは2〜
4μm)とすればよい。また、コンタクトホールの形成
には、ドライエッチングまたはウエットエッチングを用
いることができる。
As the organic insulating material used here, a film made of an organic resin is used, and as the organic resin, a material such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene) can be used. Particularly, an organic insulating material has a strong meaning of flattening, and therefore, acrylic having excellent flatness is preferable. The thickness of the acrylic film is preferably 1 to 5 μm (more preferably 2 to 5 μm).
4 μm). Further, dry etching or wet etching can be used for forming the contact hole.

【0074】そして、各不純物領域333、335、3
50、353とそれぞれ電気的に接続する配線358〜
365を形成する。なお、ここで形成される配線365
は、本発明における遮光部として機能する。そして、膜
厚50nmのTi膜と、膜厚500nmの合金膜(Al
とTiとの合金膜)との積層膜をパターニングして形成
するが、他の導電膜を用いても良い。
Then, each of the impurity regions 333, 335, 3
Wirings 358 to 358 to be electrically connected to 50 and 353, respectively.
365 are formed. Note that the wiring 365 formed here
Functions as a light shielding portion in the present invention. Then, a Ti film having a thickness of 50 nm and an alloy film (Al
And an alloy film of Ti and Ti) are formed by patterning, but another conductive film may be used.

【0075】具体的に遮光部に用いる材料としては、A
l、Ta、Nb、Mo、Agといった反射率の高い材料
を用いることが好ましい。なお、本明細書中でいう反射
率の高い材料としては、可視光領域における光の反射率
が60%以上であることが好ましく、更に好ましくは反
射率が80%以上である材料のことをいう。
As a material specifically used for the light shielding portion, A
It is preferable to use a material having a high reflectance such as 1, Ta, Nb, Mo, and Ag. In addition, as the material having a high reflectance in this specification, a material having a reflectance of 60% or more in a visible light region is preferable, and a material having a reflectance of 80% or more is more preferable. .

【0076】また、光を遮断する機能を有する材料を用
いる場合には、透過率の低い材料を用いることが望まし
い。
When a material having a function of blocking light is used, it is desirable to use a material having a low transmittance.

【0077】次いで、その上に透明導電膜を80〜12
0nmの厚さで形成し、パターニングすることによって透
明電極367を形成する。(図5(A))なお、本実施
例では、透明電極として酸化インジウム・スズ(IT
O)膜や酸化インジウムに2〜20[%]の酸化亜鉛(Z
nO)を混合した透明導電膜を用いる。以上により、透
明電極と遮光部を同一の層に形成することができる。
Next, a transparent conductive film is placed on the
A transparent electrode 367 is formed by patterning with a thickness of 0 nm and patterning. (FIG. 5A) In this example, indium tin oxide (IT) was used as the transparent electrode.
O) 2-20% zinc oxide (Z
A transparent conductive film mixed with nO) is used. As described above, the transparent electrode and the light shielding portion can be formed in the same layer.

【0078】また、透明電極367は、ドレイン配線3
65と接して重ねて形成することによって電流制御用T
FTのドレイン領域と電気的な接続が形成される。
The transparent electrode 367 is connected to the drain wiring 3
65 for current control by being formed in contact with
An electrical connection is formed with the drain region of the FT.

【0079】次に、図5(B)に示すように、珪素を含
む絶縁膜(本実施例では酸化珪素膜)を500[nm]の厚
さに形成し、透明電極367に対応する位置に開口部を
形成して、バンクとして機能する第2の層間絶縁368
を形成する。開口部を形成する際、ウエットエッチング
法を用いることで容易にテーパー形状の側壁とすること
が出来る。開口部の側壁が十分になだらかでないと段差
に起因するEL層の劣化が顕著な問題となってしまうた
め、注意が必要である。
Next, as shown in FIG. 5B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and is formed at a position corresponding to the transparent electrode 367. Opening is formed to form second interlayer insulation 368 functioning as a bank
To form When the opening is formed, a tapered side wall can be easily formed by using a wet etching method. Care must be taken because if the side wall of the opening is not sufficiently smooth, deterioration of the EL layer due to the step will become a significant problem.

【0080】次に、EL層369および陰極(MgAg
電極)370を、真空蒸着法を用いて大気解放しないで
連続形成する。なお、EL層369の膜厚は80〜20
0[nm](典型的には100〜120[nm])、陰極370
の厚さは180〜300[nm](典型的には200〜25
0[nm])とすれば良い。
Next, the EL layer 369 and the cathode (MgAg
The electrode 370 is continuously formed by using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 369 is 80 to 20.
0 [nm] (typically 100 to 120 [nm]), cathode 370
Has a thickness of 180 to 300 [nm] (typically 200 to 25 nm).
0 [nm]).

【0081】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、EL層および陰極を形成する。但し、EL層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にEL層および陰極を形成するのが好ましい。
In this step, an EL layer and a cathode are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable that a metal mask is used to hide portions other than the desired pixels, and that the EL layer and the cathode are selectively formed only in necessary portions.

【0082】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のEL層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のEL層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。
That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and an EL layer for emitting red light is selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and a green light-emitting EL layer is selectively formed using the mask. Next, a mask for covering all pixels other than the pixel corresponding to blue is similarly set, and an EL layer for emitting blue light is selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again.

【0083】ここではRGBに対応した3種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルターを組み合わせた方式、青色または青緑発
光のEL素子と蛍光体(蛍光性の色変換層:CCM)と
を組み合わせた方式、陰極(対向電極)に透明電極を利
用してRGBに対応したEL素子を重ねる方式などを用
いても良い。
Here, a method of forming three types of EL elements corresponding to RGB was used, but a method of combining a white light emitting EL element and a color filter, a blue or blue-green light emitting EL element and a phosphor (fluorescent And a method in which an EL element corresponding to RGB is stacked on a cathode (a counter electrode) using a transparent electrode.

【0084】なお、EL層369としては公知の材料を
用いることができる。例えば正孔注入層、正孔輸送層、
発光層および電子注入層でなる4層構造をEL層とすれ
ば良い。
A known material can be used for the EL layer 369. For example, a hole injection layer, a hole transport layer,
The four-layer structure including the light emitting layer and the electron injection layer may be an EL layer.

【0085】さらには、公知の高分子EL材料を用い
て、スピンコート法によりEL層を形成しても良い。
Further, an EL layer may be formed by spin coating using a known polymer EL material.

【0086】次に、同じゲート信号線にゲート電極が接
続されたスイッチング用TFTを有する画素(同じライ
ンの画素)上に、メタルマスクを用いて陰極370を形
成する。なお本実施例では陰極370としてMgAgを
用いたが、本発明はこれに限定されない。陰極370と
してLiF/Alといったような他の公知の材料を用い
ても良い。
Next, a cathode 370 is formed using a metal mask on a pixel having a switching TFT in which a gate electrode is connected to the same gate signal line (a pixel on the same line). In this embodiment, MgAg is used as the cathode 370, but the present invention is not limited to this. As the cathode 370, another known material such as LiF / Al may be used.

【0087】最後に、窒化珪素膜でなるパッシベーショ
ン膜371を300[nm]の厚さに形成する。パッシベー
ション膜371を形成しておくことで、EL層369を
水分等から保護することができ、EL素子の信頼性をさ
らに高めることが出来る。
Finally, a passivation film 371 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 371, the EL layer 369 can be protected from moisture and the like, and the reliability of the EL element can be further improved.

【0088】こうして図5(B)に示すような構造のE
Lモジュールが完成する。なお、本実施例におけるEL
モジュールの作成工程においては、回路の構成および工
程の関係上、ゲート電極を形成している材料であるT
a、Wによってソース信号線を形成し、ソース、ドレイ
ン電極を形成している配線材料であるAlによってゲー
ト信号線を形成しているが、異なる材料を用いても良
い。
Thus, the E of the structure as shown in FIG.
The L module is completed. Note that EL in this embodiment is
In the module manufacturing process, the material forming the gate electrode is T due to the relationship between the circuit configuration and the process.
Although the source signal line is formed by a and W, and the gate signal line is formed by Al which is a wiring material forming the source and drain electrodes, different materials may be used.

【0089】また、nチャネル型TFT401及びpチ
ャネル型TFT402を有する駆動回路406と、スイ
ッチング用TFT403、及び電流制御用TFT404
とを有する画素部407を同一基板上に形成することが
できる。
A driving circuit 406 having an n-channel TFT 401 and a p-channel TFT 402, a switching TFT 403, and a current control TFT 404
Can be formed over the same substrate.

【0090】駆動回路406のnチャネル型TFT40
1はチャネル形成領域372、ゲート電極の一部を構成
する第1の導電層341と重なる低濃度不純物領域33
7b(GOLD領域)、ゲート電極の外側に形成される
低濃度不純物領域337a(LDD領域)とソース領域
またはドレイン領域として機能する高濃度不純物領域3
33を有している。pチャネル型TFT402にはチャ
ネル形成領域373、ゲート電極の一部を構成する第1
の導電層342と重なる不純物領域338b、ゲート電
極の外側に形成される不純物領域338a、ソース領域
またはドレイン領域として機能する不純物領域334を
有している。
The n-channel TFT 40 of the drive circuit 406
Reference numeral 1 denotes a channel formation region 372 and a low-concentration impurity region 33 overlapping with a first conductive layer 341 forming a part of a gate electrode.
7b (GOLD region), a low concentration impurity region 337a (LDD region) formed outside the gate electrode, and a high concentration impurity region 3 functioning as a source region or a drain region.
33. The p-channel type TFT 402 has a channel forming region 373 and a first part forming a part of a gate electrode.
Impurity region 338b overlapping with the conductive layer 342, an impurity region 338a formed outside the gate electrode, and an impurity region 334 functioning as a source or drain region.

【0091】画素部407のスイッチング用TFT40
3にはチャネル形成領域374、ゲート電極を形成する
第1の導電層343と重なる低濃度不純物領域339b
(GOLD領域)、ゲート電極の外側に形成される低濃
度不純物領域339a(LDD領域)とソース領域また
はドレイン領域として機能する高濃度不純物領域335
を有している。電流制御用TFT404にはチャネル形
成領域375、ゲート電極を形成する第1の導電層34
4と重なる低濃度不純物領域355(GOLD領域)、
ゲート電極の外側に形成される低濃度不純物領域354
(LDD領域)とソース領域またはドレイン領域として
機能する高濃度不純物領域353を有している。また、
本実施例において、TFTを形成するのとは別に不純物
が添加される結晶質半導体膜を形成し、これを第1の電
極とし、ゲート電極作製時に絶縁膜を挟んで第一の電極
上に導電膜を形成して第2の電極とすることにより保持
容量を形成してもよい。
The switching TFT 40 of the pixel portion 407
3 includes a channel formation region 374 and a low-concentration impurity region 339b overlapping with the first conductive layer 343 forming a gate electrode.
(GOLD region), a low-concentration impurity region 339a (LDD region) formed outside the gate electrode, and a high-concentration impurity region 335 functioning as a source region or a drain region.
have. The channel forming region 375 and the first conductive layer 34 forming a gate electrode are formed in the current controlling TFT 404.
4, a low-concentration impurity region 355 (GOLD region),
Low concentration impurity region 354 formed outside gate electrode
(LDD region) and a high-concentration impurity region 353 functioning as a source region or a drain region. Also,
In this embodiment, a crystalline semiconductor film to which an impurity is added is formed separately from forming a TFT, and this is used as a first electrode, and a conductive film is formed on the first electrode with an insulating film interposed therebetween when a gate electrode is formed. A storage capacitor may be formed by forming a film to serve as the second electrode.

【0092】〔実施例2〕実施例1においては、遮光部
形成後に透明電極を形成する工程を用いて本発明を実施
する方法について説明したが、図6に示すように透明電
極601を形成してからドレイン配線としても機能する
遮光部605を設けてもよい。
[Embodiment 2] In the embodiment 1, the method of implementing the present invention using the step of forming the transparent electrode after the formation of the light-shielding portion has been described, but the transparent electrode 601 is formed as shown in FIG. After that, a light-blocking portion 605 which also functions as a drain wiring may be provided.

【0093】本実施例のように遮光部(ドレイン配線)
605をこれに対して膜厚の薄い透明電極601上に一
部重ねるように形成することで、遮光部(ドレイン配
線)605と透明電極601との電気的な接続部分が容
易に形成されるようにになる。なお、本実施例の構成
は、実施例1の構成と自由に組み合わせて用いることが
できる。
Light shielding part (drain wiring) as in this embodiment
By forming the 605 so as to partially overlap the transparent electrode 601 having a small thickness, an electrical connection between the light-shielding portion (drain wiring) 605 and the transparent electrode 601 is easily formed. Become Note that the configuration of the present embodiment can be freely combined with the configuration of the first embodiment.

【0094】〔実施例3〕次に透明電極の端部を覆うよ
うに形成される遮光部の形状を、その上面構造と断面構
造について図7に示す。なお、本実施例では、透明電極
703を陽極、不透明電極を陰極とした場合について説
明する。
[Embodiment 3] FIG. 7 shows the shape of a light-shielding portion formed so as to cover an end portion of a transparent electrode, with respect to its top structure and cross-sectional structure. In this embodiment, the case where the transparent electrode 703 is an anode and the opaque electrode is a cathode will be described.

【0095】図7(A)は、上面図であるが、遮光部7
01は、陽極702の端部全てを覆う形状である。この
ような形状にすることで、陽極の端部から漏れる光を全
て反射又は遮断することができる。なお、この時形成さ
れる遮光部の幅は、隣り合う陽極間の距離xに対して2
/3以上を占めるのが好ましい。なお、図7(A)に示
す陽極703は、陽極702の隣りの画素である。ま
た、ここでいう遮光部の幅とは、陽極702の遮光部の
幅(y)及び陽極703の各遮光部の幅(y’)を合わ
せた長さ(y+y’)である。
FIG. 7A is a top view, but the light shielding portion 7 is shown.
Reference numeral 01 denotes a shape that covers the entire end of the anode 702. With such a shape, all light leaking from the end of the anode can be reflected or blocked. The width of the light-shielding portion formed at this time is 2 times the distance x between the adjacent anodes.
Preferably, it occupies at least / 3. Note that an anode 703 illustrated in FIG. 7A is a pixel adjacent to the anode 702. Further, the width of the light-shielding portion here is a length (y + y ') obtained by adding the width (y) of the light-shielding portion of the anode 702 and the width (y') of each light-shielding portion of the anode 703.

【0096】次に図7(B)も上面図であるが、図7
(A)と異なり上面から見て4カ所に遮光部711a〜
711dを設ける形状である。このような形状にするこ
とで、隣り合う画素が一つの遮光部を兼用することがで
きるため、画素部の画素数が増えて高精細化した場合に
画素部を占有する遮光部の面積が少なくて済むので有効
である。
Next, FIG. 7B is also a top view.
Different from (A), light shielding portions 711a to
711d. By adopting such a shape, adjacent pixels can also serve as one light-shielding portion. Therefore, when the number of pixels in the pixel portion is increased and the definition is increased, the area of the light-shielding portion occupying the pixel portion is reduced. This is effective because

【0097】図7(C)には、遮光部の断面形状を示
す。ここでいう断面構造とは、図7(A)及び(B)に
おいてa−a’で紙面に垂直に切断したときに現れる面
の形状のことをいう。なお、aは、陽極702および7
12に対して外側であり、a’は、陽極702および7
12の内側をさす。図7(C)において、遮光部721
は、EL素子形成面722に対して垂直形成され、遮光
面723において陽極の端部と接している。
FIG. 7C shows a cross-sectional shape of the light shielding portion. The cross-sectional structure referred to here refers to the shape of a surface that appears when cut along the line aa ′ in FIGS. 7A and 7B perpendicularly to the paper surface. In addition, a is the anodes 702 and 7
12 and a 'is the distance between anodes 702 and 7
12 inside. In FIG. 7C, the light shielding portion 721
Are formed perpendicular to the EL element formation surface 722 and are in contact with the end of the anode at the light shielding surface 723.

【0098】次に図7(D)において、遮光部731
は、EL素子形成面732に対して逆テーパー状に形成
され、遮光面733において陽極の端部と接している。
Next, in FIG. 7D, the light shielding portion 731
Are formed in an inversely tapered shape with respect to the EL element forming surface 732, and are in contact with the end of the anode at the light shielding surface 733.

【0099】次に図7(E)において、遮光部741
は、EL素子形成面742に対して図に示すような凹凸
状に形成され、遮光面743において透明電極の端部と
接している。
Next, referring to FIG.
Are formed in an uneven shape as shown in the figure with respect to the EL element forming surface 742, and are in contact with the end of the transparent electrode on the light shielding surface 743.

【0100】なお、本実施例の構成は、実施例1および
実施例2の構成と自由に組み合わせて用いることができ
る。
The structure of this embodiment can be freely combined with the structures of the first and second embodiments.

【0101】〔実施例4〕本実施例では、実施例1で示
したようにドレイン配線からなる遮光部を設けるのでは
なく、実施例1に示した透明電極形成後に設けられる第
2層間絶縁膜を遮光性の絶縁材料で形成することにより
遮光部として機能させる。なお、本実施例では、透明電
極を陽極とし、不透明電極を陰極とした場合について説
明する。
[Embodiment 4] In this embodiment, instead of providing the light-shielding portion composed of the drain wiring as shown in Embodiment 1, the second interlayer insulating film provided after the formation of the transparent electrode shown in Embodiment 1 Is formed of a light-shielding insulating material to function as a light-shielding portion. In this embodiment, a case where the transparent electrode is used as an anode and the opaque electrode is used as a cathode will be described.

【0102】なお、本実施例でいう遮光性の絶縁材料と
しては、黒色顔料やカーボンを含むポリイミド、ポリア
ミド、アクリル、BCB(ベンゾシクロブテン)といっ
た材料が好ましい。
As the light-shielding insulating material in this embodiment, a material such as black pigment, carbon-containing polyimide, polyamide, acrylic, or BCB (benzocyclobutene) is preferable.

【0103】本実施例における構造を図8に示すが、こ
こでは、実施例1とは異なりドレイン配線の膜厚を薄く
して形成することができる。これによりドレイン配線8
00上に透明電極801の一部を重ねて形成することが
容易になる。また、意図的に遮光部を設けるのではない
ため、画素部の高精細化に対応できる。
FIG. 8 shows the structure in this embodiment. Here, unlike the first embodiment, the drain wiring can be formed with a small thickness. Thereby, the drain wiring 8
Thus, it is easy to form a part of the transparent electrode 801 on the metal layer 00. Further, since the light-shielding portion is not intentionally provided, it is possible to cope with higher definition of the pixel portion.

【0104】陽極801を形成した後、遮光性の第2層
間絶縁膜805を設け、さらにEL層802、陰極80
3およびパッシベーション膜806を積層することで本
実施例の構造を完成させる。なお、ここで示す電流制御
用TFT807は、実施例1で示したのと同じものを用
いればよい。
After forming the anode 801, a light-shielding second interlayer insulating film 805 is provided, and the EL layer 802 and the cathode 80
3 and the passivation film 806 are stacked to complete the structure of this embodiment. Note that the current control TFT 807 shown here may be the same as that shown in the first embodiment.

【0105】なお、本実施例の構成は、実施例1〜実施
例3の構成と自由に組み合わせて用いることができる。
The structure of this embodiment can be freely combined with the structures of Embodiments 1 to 3.

【0106】〔実施例5〕本実施例では、実施例1に示
したのと異なる構造のTFTにおいて本発明を実施した
場合について図9および図10を用いて説明する。
[Embodiment 5] In this embodiment, a case where the present invention is implemented in a TFT having a structure different from that shown in Embodiment 1 will be described with reference to FIGS.

【0107】図9に示すように、絶縁表面上に電流制御
用TFT906が形成される。なお、実施例1において
は、第1層間絶縁膜形成後に電流制御用TFTと透明電
極との接続配線を形成するという構造を示したが、本実
施例では、第1層間絶縁膜形成後に電流制御用TFTと
透明電極との接続配線を形成し、第2層間絶縁膜形成後
に透明電極を形成することにより得られる構造を本実施
例に用いる場合について説明する。また、本実施例にお
ける発光装置の作製方法については、後で詳しく説明す
る。また、本実施例では、透明電極を陽極とし、不透明
電極を陰極とした場合について説明する。
As shown in FIG. 9, a current controlling TFT 906 is formed on an insulating surface. In the first embodiment, the structure in which the connection wiring between the current controlling TFT and the transparent electrode is formed after the formation of the first interlayer insulating film is described. In the present embodiment, the current control is performed after the formation of the first interlayer insulating film. A case where a structure obtained by forming a connection wiring between a TFT for use and a transparent electrode and forming a transparent electrode after forming a second interlayer insulating film is used in this embodiment will be described. The method for manufacturing the light emitting device in this embodiment will be described later in detail. In this embodiment, a case will be described in which the transparent electrode is an anode and the opaque electrode is a cathode.

【0108】図9に示すように電流制御用TFT906
に電気的に接続した陽極901を形成した後で、陽極9
01に接しないように遮光部905をスパッタリング法
により形成する。この時の遮光部905の材料として
は、Al、Ta、Nb、Mo、Agといった反射率の高
い材料が好ましく、本実施例では、Agを用いて遮光部
を形成した。
As shown in FIG. 9, the current controlling TFT 906
After forming the anode 901 electrically connected to the
The light-shielding portion 905 is formed by a sputtering method so as not to come into contact with 01. At this time, a material having a high reflectivity such as Al, Ta, Nb, Mo, or Ag is preferable as a material of the light shielding portion 905. In this embodiment, the light shielding portion is formed using Ag.

【0109】なお、遮光部905を形成する膜厚は10
0〜800nmが好ましいが、更に好ましくは、300
〜600nmとするのがよい。また、本実施例において
は、陽極901と遮光部905は接しないように形成す
る必要がある。
The thickness of the light shielding portion 905 is 10.
The thickness is preferably from 0 to 800 nm, more preferably from 300 to 800 nm.
It is preferable to set it to 600 nm. In this embodiment, the anode 901 and the light-shielding portion 905 need to be formed so as not to be in contact with each other.

【0110】本実施例では、陽極901を先に形成した
後、遮光部905を形成するが、陽極901と遮光部9
05のどちらを先に形成させても良い。そして、陽極9
01と遮光部905を形成させた後でEL層902及び
陰極903を形成させ、最後に絶縁材料からなるパッシ
ベーション膜907を形成して、ELモジュールを完成
させる。
In this embodiment, after the anode 901 is formed first, the light shielding portion 905 is formed.
05 may be formed first. And the anode 9
After forming the light-shielding portion 905 and the EL layer 902, the EL layer 902 and the cathode 903 are formed. Finally, a passivation film 907 made of an insulating material is formed to complete the EL module.

【0111】次に、本実施例で示すELモジュールの構
造について、図10の断面構造により説明する。
Next, the structure of the EL module shown in this embodiment will be described with reference to the sectional structure of FIG.

【0112】図10において、11は基板、12は下地
となる絶縁膜(以下、下地膜という)である。基板11
としては透光性基板、代表的にはガラス基板、石英基
板、ガラスセラミックス基板、又は結晶化ガラス基板を
用いることができる。但し、作製プロセス中の最高処理
温度に耐えるものでなくてはならない。また、本実施例
の処理温度に耐えうる耐熱性を有するのであれば、プラ
スチック基板を用いてもよい。
In FIG. 10, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter, referred to as a base film). Substrate 11
A light-transmitting substrate, typically, a glass substrate, a quartz substrate, a glass ceramic substrate, or a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the manufacturing process. Further, a plastic substrate may be used as long as it has heat resistance enough to withstand the processing temperature of this embodiment.

【0113】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNy:x、yは任意の整数、で示さ
れる)など珪素に対して酸素若しくは窒素を所定の割合
で含ませた絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but may not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that, in this specification, the term “insulating film containing silicon” refers specifically to silicon such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (SiOxNy: x and y are arbitrary integers). On the other hand, it refers to an insulating film containing oxygen or nitrogen at a predetermined ratio.

【0114】1001はスイッチング用TFTであり、
nチャネル型TFTで形成されているが、スイッチング
用TFTは、pチャネル型としてもよい。また、100
2は電流制御用TFTであり、図10は、電流制御用T
FT1002がpチャネル型TFTで形成された場合を
示している。つまり、この場合は、電流制御用TFT1
002のドレイン電極は、EL素子の陽極に接続され
る。しかし、電流制御用TFTがnチャネル型TFTで
形成された場合には、電流制御用TFTはEL素子の陰
極に接続される。
Reference numeral 1001 denotes a switching TFT.
Although the switching TFT is formed by an n-channel TFT, the switching TFT may be a p-channel TFT. Also, 100
2 is a current control TFT, and FIG.
The case where the FT 1002 is formed by a p-channel TFT is shown. That is, in this case, the current controlling TFT 1
The drain electrode 002 is connected to the anode of the EL element. However, when the current control TFT is formed of an n-channel TFT, the current control TFT is connected to the cathode of the EL element.

【0115】nチャネル型TFTの電界効果移動度はp
チャネル型TFTの電界効果移動度よりも大きいため、
動作速度が早く大電流を流しやすい。また、同じ電流量
を流すにもTFTサイズはnチャネル型TFTの方が小
さくできる。
The field-effect mobility of an n-channel TFT is p
Because it is larger than the field effect mobility of the channel type TFT,
The operating speed is fast and a large current is easy to flow. Further, even when the same amount of current flows, the TFT size can be made smaller in the n-channel TFT.

【0116】ただし、本発明において、スイッチング用
TFTと電流制御用TFTをnチャネル型TFTに限定
する必要はなく、両方又はどちらか片方にpチャネル型
TFTを用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT and the current control TFT to n-channel TFTs, and it is also possible to use p-channel TFTs for both or any one of them.

【0117】スイッチング用TFT1001は、ソース
領域13、ドレイン領域14、LDD領域15a〜15
d、分離領域16及びチャネル形成領域17a、17bを
含む活性層、ゲート絶縁膜18、ゲート電極19a、1
9b、第1層間絶縁膜20、ソース配線21並びにドレ
イン配線22を有して形成される。なお、ゲート絶縁膜
18又は第1層間絶縁膜20は基板上の全TFTに共通
であっても良いし、回路又は素子に応じて異ならせても
良い。
The switching TFT 1001 includes a source region 13, a drain region 14, and LDD regions 15a to 15a.
d, an active layer including the isolation region 16 and the channel formation regions 17a and 17b, the gate insulating film 18, and the gate electrodes 19a and 19a.
9b, a first interlayer insulating film 20, a source wiring 21, and a drain wiring 22. Note that the gate insulating film 18 or the first interlayer insulating film 20 may be common to all TFTs on the substrate, or may be different depending on the circuit or element.

【0118】また、スイッチング用TFT1001はゲ
ート電極19a、19bが電気的に接続されており、いわ
ゆるダブルゲート構造となっている。勿論、ダブルゲー
ト構造だけでなく、トリプルゲート構造などいわゆるマ
ルチゲート構造(直列に接続された二つ以上のチャネル
形成領域を有する活性層を含む構造)であっても良い。
The switching TFT 1001 is electrically connected to the gate electrodes 19a and 19b, and has a so-called double gate structure. Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used.

【0119】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、スイッチング用TFTのオフ電流
を十分に低くすれば、それだけコンデンサ(図示せず)
に必要な容量を小さくすることができる。即ち、コンデ
ンサの専有面積を小さくすることができるので、マルチ
ゲート構造とすることはEL素子の有効発光面積を広げ
る上でも有効である。
The multi-gate structure is extremely effective in reducing the off-state current. If the off-state current of the switching TFT is sufficiently reduced, a capacitor (not shown) will be used.
Required capacity can be reduced. That is, since the area occupied by the capacitor can be reduced, a multi-gate structure is effective in increasing the effective light emitting area of the EL element.

【0120】さらに、スイッチング用TFT1001に
おいては、LDD領域15a〜15dは、ゲート絶縁膜1
8を介してゲート電極19a、19bと重ならないように
設ける。このような構造はオフ電流を低減する上で非常
に効果的である。また、LDD領域15a〜15dの長さ
(幅)は2.0〜12.0μm、代表的には6.0〜1
0.0μmとすれば良い。
Further, in the switching TFT 1001, the LDD regions 15a to 15d are
The gate electrodes 19a and 19b are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing off-state current. The length (width) of the LDD regions 15a to 15d is 2.0 to 12.0 μm, typically 6.0 to 1 μm.
The thickness may be 0.0 μm.

【0121】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流を下げる上でさらに好ましい。また、
二つ以上のゲート電極を有するマルチゲート構造の場
合、チャネル形成領域の間に設けられた分離領域16
(ソース領域又はドレイン領域と同一の濃度で同一の不
純物元素が添加された領域)がオフ電流の低減に効果的
である。
Note that it is more preferable to provide an offset region (a region formed of a semiconductor layer having the same composition as the channel formation region and to which a gate voltage is not applied) between the channel formation region and the LDD region in order to reduce off-state current. Also,
In the case of a multi-gate structure having two or more gate electrodes, an isolation region 16 provided between channel formation regions
(A region where the same impurity element is added at the same concentration as the source region or the drain region) is effective in reducing off-state current.

【0122】次に、電流制御用TFT1002は、ソー
ス領域26、ドレイン領域27、チャネル形成領域2
9、ゲート絶縁膜18、ゲート電極30、第1層間絶縁
膜20、ソース配線31並びにドレイン配線32を有し
て形成される。なお、ゲート電極30はシングルゲート
構造となっているが、マルチゲート構造であっても良
い。
Next, the current control TFT 1002 includes the source region 26, the drain region 27, and the channel formation region 2.
9, a gate insulating film 18, a gate electrode 30, a first interlayer insulating film 20, a source wiring 31 and a drain wiring 32. The gate electrode 30 has a single gate structure, but may have a multi-gate structure.

【0123】また、スイッチング用TFTのドレイン領
域は電流制御用TFTのゲートに接続されている。具体
的には電流制御用TFT1002のゲート電極30はス
イッチング用TFT1001のドレイン領域14とドレ
イン配線(接続配線とも言える)22を介して電気的に
接続されている。
The drain region of the switching TFT is connected to the gate of the current control TFT. Specifically, the gate electrode 30 of the current controlling TFT 1002 is electrically connected to the drain region 14 of the switching TFT 1001 via a drain wiring (also referred to as a connection wiring) 22.

【0124】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT1002の活性層(特
にチャネル形成領域)の膜厚を厚くする(好ましくは5
0〜100nm、さらに好ましくは60〜80nm)こ
とも有効である。逆に、スイッチング用TFT1001
の場合はオフ電流を小さくするという観点から見れば、
活性層(特にチャネル形成領域)の膜厚を薄くする(好
ましくは20〜50nm、さらに好ましくは25〜40
nm)ことも有効である。
Further, from the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 1002 is increased (preferably 5).
(0 to 100 nm, more preferably 60 to 80 nm) is also effective. Conversely, the switching TFT 1001
In the case of, from the viewpoint of reducing the off current,
The thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40).
nm) is also effective.

【0125】以上は画素内に設けられたTFTの構造に
ついて説明したが、このとき同時に駆動回路も形成され
る。図10には駆動回路を形成する基本単位となるCM
OS回路が図示されている。
In the above, the structure of the TFT provided in the pixel has been described. At this time, a driving circuit is also formed at the same time. FIG. 10 shows a CM as a basic unit for forming a drive circuit.
The OS circuit is shown.

【0126】図10においては極力動作速度を落とさな
いようにしつつホットキャリア注入を低減させる構造を
有するTFTをCMOS回路のnチャネル型TFT10
04として用いる。なお、ここでいう駆動回路として
は、データ信号駆動回路、ゲート信号駆動回路を指す。
勿論、他の論理回路(レベルシフタ、A/Dコンバー
タ、信号分割回路等)を形成することも可能である。
In FIG. 10, a TFT having a structure for reducing hot carrier injection while keeping the operating speed as low as possible is replaced with an n-channel TFT 10 of a CMOS circuit.
04. Note that a driving circuit here refers to a data signal driving circuit and a gate signal driving circuit.
Of course, other logic circuits (such as a level shifter, an A / D converter, and a signal dividing circuit) can be formed.

【0127】nチャネル型1004の活性層は、ソース
領域35、ドレイン領域36、LDD領域37及びチャ
ネル形成領域38を含み、LDD領域37はゲート絶縁
膜18を介してゲート電極39と重なっている。本明細
書中では、このLDD領域37をLov領域ともいう。
The active layer of the n-channel type 1004 includes a source region 35, a drain region 36, an LDD region 37, and a channel forming region 38. The LDD region 37 overlaps with the gate electrode 39 via the gate insulating film 18. In this specification, the LDD region 37 is also called a Lov region.

【0128】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT1004はオフ電流値を
あまり気にする必要はなく、それよりも動作速度を重視
した方が良い。従って、LDD領域37は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
The reason why the LDD region is formed only on the drain region side is to avoid lowering the operation speed.
In addition, the n-channel TFT 1004 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 37 is completely overlapped with the gate electrode and the resistance component is reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0129】また、CMOS回路のpチャネル型TFT
1005は、ホットキャリア注入による劣化が殆ど気に
ならないので、特にLDD領域を設けなくても良い。従
って活性層はソース領域40、ドレイン領域41及びチ
ャネル形成領域42を含み、その上にはゲート絶縁膜1
8とゲート電極43が設けられる。勿論、nチャネル型
TFT1004と同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。
Also, a p-channel type TFT of a CMOS circuit
In the case of 1005, there is almost no concern about deterioration due to hot carrier injection, so that an LDD region need not be particularly provided. Therefore, the active layer includes the source region 40, the drain region 41, and the channel forming region 42, and the gate insulating film 1 is formed thereon.
8 and a gate electrode 43 are provided. Needless to say, it is also possible to provide an LDD region similarly to the n-channel TFT 1004 and take measures against hot carriers.

【0130】また、nチャネル型TFT1004及びp
チャネル型TFT1005はそれぞれ第1層間絶縁膜2
0に覆われ、ソース配線44、45が形成される。ま
た、ドレイン配線46によって両者は電気的に接続され
る。そして、この上に第1パッシベーション膜47が形
成される。
The n-channel TFT 1004 and the p-channel TFT
Each of the channel type TFTs 1005 has a first interlayer insulating film 2
0, source wirings 44 and 45 are formed. Both are electrically connected by the drain wiring 46. Then, a first passivation film 47 is formed thereon.

【0131】また、48は第2層間絶縁膜であり、TF
Tによってできる段差の平坦化を行う平坦化膜としての
機能を有する。第2層間絶縁膜48としては、有機樹脂
膜が好ましく、ポリイミド、ポリアミド、アクリル、B
CB(ベンゾシクロブテン)等を用いると良い。これら
の有機樹脂膜は良好な平坦面を形成しやすく、比誘電率
が低いという利点を有する。EL層は凹凸に非常に敏感
であるため、TFTによる段差は第2層間絶縁膜で殆ど
吸収してしまうことが望ましい。また、ゲート配線やデ
ータ配線とEL素子の陰極との間に形成される寄生容量
を低減する上で、比誘電率の低い材料を厚く設けておく
ことが望ましい。従って、膜厚は0.5〜5μm(好ま
しくは1.5〜2.5μm)が好ましい。
Reference numeral 48 denotes a second interlayer insulating film, TF
It has a function as a flattening film for flattening a step formed by T. As the second interlayer insulating film 48, an organic resin film is preferable, and polyimide, polyamide, acrylic, B
It is preferable to use CB (benzocyclobutene) or the like. These organic resin films have an advantage that a good flat surface is easily formed and the relative dielectric constant is low. Since the EL layer is very sensitive to irregularities, it is desirable that the step due to the TFT is almost completely absorbed by the second interlayer insulating film. In order to reduce the parasitic capacitance formed between the gate wiring or data wiring and the cathode of the EL element, it is desirable to provide a thick material having a low relative dielectric constant. Therefore, the film thickness is preferably 0.5 to 5 μm (preferably 1.5 to 2.5 μm).

【0132】つぎに、パターニングにより遮光部51を
形成する。遮光部51を形成する材料としては、可視光
領域における光の反射率が60%以上である材料を用い
ることが好ましく、更に好ましくは光の反射率が80%
以上である材料を用いることが好ましい。具体的には、
Ag、Al、Ta、Nb、Mo、Cu、Mg、Ni、P
bといった材料のことをいうが、本実施例では、Alを
500nm成膜した後パターニングして画素の端部にか
からないような位置に遮光部51を設ける。
Next, the light shielding portion 51 is formed by patterning. As a material for forming the light shielding portion 51, a material having a light reflectance of 60% or more in a visible light region is preferably used, and more preferably, a light reflectance of 80%.
It is preferable to use the above materials. In particular,
Ag, Al, Ta, Nb, Mo, Cu, Mg, Ni, P
In this embodiment, the light shielding portion 51 is provided at a position where the light shielding portion 51 does not touch the edge of the pixel.

【0133】また、49は酸化物導電膜からなる陽極
(EL素子の陽極)であり、第2層間絶縁膜48にコン
タクトホール(開孔)を開けた後、形成された開孔部に
おいて電流制御用TFT1002のドレイン配線32に
接続されるように形成される。
Reference numeral 49 denotes an anode made of an oxide conductive film (anode of an EL element). After a contact hole (opening) is formed in the second interlayer insulating film 48, current control is performed at the formed opening. It is formed so as to be connected to the drain wiring 32 of the TFT 1002 for use.

【0134】陽極49の上にはEL層52が設けられ
る。EL層52は単層又は積層構造で用いられるが、積
層構造で用いた方が発光効率は良い。一般的には透明電
極上に正孔注入層/正孔輸送層/発光層/電子輸送層の
順に形成されるが、正孔輸送層/発光層/電子輸送層、
または正孔注入層/正孔輸送層/発光層/電子輸送層/
電子注入層のような構造でも良い。本発明では公知のい
ずれの構造を用いても良いし、EL層に対して蛍光性色
素等をドーピングしても良い。
The EL layer 52 is provided on the anode 49. Although the EL layer 52 is used in a single layer or a laminated structure, the luminous efficiency is better when used in a laminated structure. Generally, a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer are formed in this order on a transparent electrode.
Or a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer /
A structure like an electron injection layer may be used. In the present invention, any known structure may be used, and the EL layer may be doped with a fluorescent dye or the like.

【0135】有機EL材料としては、例えば、以下の米
国特許又は公開公報に開示された材料を用いることがで
きる。米国特許第4,356,429号、 米国特許第
4,539,507号、 米国特許第4,720,43
2号、 米国特許第4,769,292号、 米国特許
第4,885,211号、 米国特許第4,950,9
50号、 米国特許第5,059,861号、 米国特
許第5,047,687号、 米国特許第5,073,
446号、 米国特許第5,059,862号、 米国
特許第5,061,617号、 米国特許第5,15
1,629号、米国特許第5,294,869号、 米
国特許第5,294,870号、特開平10−1895
25号公報、特開平8−241048号公報、特開平8
−78159号公報。
As the organic EL material, for example, the materials disclosed in the following US patents or publications can be used. U.S. Patent No. 4,356,429, U.S. Patent No. 4,539,507, U.S. Patent No. 4,720,43
No. 2, U.S. Pat. No. 4,769,292; U.S. Pat. No. 4,885,211; U.S. Pat. No. 4,950,9
No. 50, U.S. Pat. No. 5,059,861, U.S. Pat. No. 5,047,687, U.S. Pat.
No. 446, U.S. Pat. No. 5,059,862, U.S. Pat. No. 5,061,617, U.S. Pat.
No. 1,629, U.S. Pat. No. 5,294,869, U.S. Pat. No. 5,294,870, JP-A-10-1895
No. 25, JP-A-8-241048, JP-A-8-241048
-78159.

【0136】なお、発光装置には大きく分けて四つのカ
ラー化表示方式があり、R(赤)G(緑)B(青)に対
応した三種類のEL素子を形成する方式、白色発光のE
L素子とカラーフィルターを組み合わせた方式、青色又
は青緑発光のEL素子と蛍光体(蛍光性の色変換層:C
CM)とを組み合わせた方式、陰極に透明電極を使用し
てRGBに対応したEL素子を重ねる方式がある。
The light emitting device can be roughly divided into four color display methods, a method of forming three kinds of EL elements corresponding to R (red), G (green), and B (blue), and a method of forming a white light emitting element.
A method in which an L element and a color filter are combined, a blue or blue-green light emitting EL element and a phosphor (fluorescent color conversion layer: C
CM) and a method in which a transparent electrode is used as a cathode and EL elements corresponding to RGB are stacked.

【0137】EL層52の上にはEL素子の陰極53が
設けられる。陰極53としては、仕事関数の小さいマグ
ネシウム(Mg)、リチウム(Li)若しくはカルシウ
ム(Ca)を含む材料を用いる。好ましくはMg:Ag
(MgとAgをMg:Ag=10:1で混合した材料)
でなる電極を用いれば良い。他にもMg:Ag:Al電
極、Li:Al電極、また、LiF:Al電極が挙げら
れる。
The cathode 53 of the EL element is provided on the EL layer 52. As the cathode 53, a material containing magnesium (Mg), lithium (Li), or calcium (Ca) having a small work function is used. Preferably Mg: Ag
(Material in which Mg and Ag are mixed at Mg: Ag = 10: 1)
May be used. Other examples include a Mg: Ag: Al electrode, a Li: Al electrode, and a LiF: Al electrode.

【0138】陰極53はEL層52を形成した後、大気
解放しないで連続的に形成することが望ましい。陰極5
3とEL層52との界面状態はEL素子の発光効率に大
きく影響するからである。なお、本実施例では、陽極4
9、EL層52及び陰極53で形成される発光素子をE
L素子1003と呼ぶ。
After forming the EL layer 52, the cathode 53 is preferably formed continuously without opening to the atmosphere. Cathode 5
This is because the state of the interface between 3 and the EL layer 52 greatly affects the luminous efficiency of the EL element. In this embodiment, the anode 4
9. The light emitting element formed by the EL layer 52 and the cathode 53 is E
Called L element 1003.

【0139】EL層52と陰極53からなる積層体は、
各画素で個別に形成する必要があるが、EL層52は水
分に極めて弱いため、通常のフォトリソグラフィ技術を
用いることができない。従って、メタルマスク等の物理
的なマスク材を用い、真空蒸着法、スパッタ法、プラズ
マCVD法等の気相法で選択的に形成することが好まし
い。
The laminate comprising the EL layer 52 and the cathode 53 is
Although it is necessary to form the EL layer 52 individually for each pixel, the EL layer 52 is extremely weak against moisture, so that ordinary photolithography cannot be used. Therefore, it is preferable to selectively form the film by a vapor phase method such as a vacuum evaporation method, a sputtering method, and a plasma CVD method using a physical mask material such as a metal mask.

【0140】なお、EL層52を選択的に形成する方法
として、インクジェット法やスクリーン印刷法等を用い
ることも可能である。
As a method for selectively forming the EL layer 52, an ink jet method, a screen printing method, or the like can be used.

【0141】また、54は保護電極であり、陰極53を
外部の水分等から保護すると同時に、各画素の陰極53
を接続するための電極である。保護電極54としては、
アルミニウム(Al)、銅(Cu)若しくは銀(Ag)
を含む低抵抗な材料を用いることが好ましい。この保護
電極54にはEL層の発熱を緩和する放熱効果も期待で
きる。また、上記EL層52、陰極53を形成した後、
大気解放しないで連続的に保護電極54まで形成するこ
とも有効である。
Reference numeral 54 denotes a protective electrode which protects the cathode 53 from external moisture and the like, and at the same time, the cathode 53 of each pixel.
Is an electrode for connecting. As the protection electrode 54,
Aluminum (Al), copper (Cu) or silver (Ag)
It is preferable to use a low-resistance material containing The protective electrode 54 can also be expected to have a heat radiation effect of reducing heat generation of the EL layer. After forming the EL layer 52 and the cathode 53,
It is also effective to form up to the protection electrode 54 continuously without opening to the atmosphere.

【0142】さらに保護電極54上に絶縁材料からなる
パッシベーション55を形成して、本実施例におけるE
Lモジュールを完成する。
Further, a passivation 55 made of an insulating material is formed on the protective electrode 54, and the passivation 55 in this embodiment is formed.
Complete the L module.

【0143】なお、本実施例の構成は、実施例1〜実施
例4の構成と自由に組み合わせて用いることができる。
The structure of this embodiment can be freely combined with the structures of Embodiments 1 to 4.

【0144】〔実施例6〕本実施例では、実施例5で示
したものとTFT構造の異なるELモジュールを用いる
場合について図11により説明する。すなわち、本実施
例ではボトムゲート型のTFTを用いた例について説明
する。なお、本実施例の場合には、構造上配線を遮光部
として用いることができないため、新たに遮光部を設け
る構造となる。また、本実施例では、透明電極を陽極と
し、不透明電極を陰極とした場合について説明する。
[Embodiment 6] In this embodiment, the case of using an EL module having a different TFT structure from that shown in Embodiment 5 will be described with reference to FIG. That is, in this embodiment, an example using a bottom gate type TFT will be described. In the case of the present embodiment, the wiring cannot be used as a light-shielding portion due to the structure, so that a new light-shielding portion is provided. In this embodiment, a case will be described in which the transparent electrode is an anode and the opaque electrode is a cathode.

【0145】図11では、画素TFTのうち電流制御用
TFTについてのみ説明する。1101は基板であり、
1102は下地となる絶縁膜(以下、下地膜という)で
ある。基板1101としては透光性基板、代表的にはガ
ラス基板、石英基板、ガラスセラミックス基板、又は結
晶化ガラス基板を用いることができる。但し、作製プロ
セス中の最高処理温度に耐えるものでなくてはならな
い。
In FIG. 11, only the current controlling TFT among the pixel TFTs will be described. 1101 is a substrate,
Reference numeral 1102 denotes an insulating film serving as a base (hereinafter, referred to as a base film). As the substrate 1101, a light-transmitting substrate, typically, a glass substrate, a quartz substrate, a glass ceramic substrate, or a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the manufacturing process.

【0146】また、下地膜1102は特に可動イオンを
含む基板や導電性を有する基板を用いる場合に有効であ
るが、石英基板には設けなくても構わない。下地膜11
02としては、珪素(シリコン)を含む絶縁膜を用いれ
ば良い。なお、本明細書において「珪素を含む絶縁膜」
とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化
酸化珪素膜(SiOxNy:x、yは任意の整数、で示
される)など珪素に対して酸素若しくは窒素を所定の割
合で含ませた絶縁膜を指す。
Although the base film 1102 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, the base film 1102 need not be provided on a quartz substrate. Underlayer 11
As 02, an insulating film containing silicon (silicon) may be used. In this specification, “an insulating film containing silicon”
Specifically, oxygen or nitrogen is contained at a predetermined ratio with respect to silicon such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (SiOxNy: x and y are represented by arbitrary integers). Refers to an insulating film.

【0147】1103は電流制御用TFTであり、pチ
ャネル型TFTで形成されている。ELの発光方向が基
板の下面(TFT及びEL層が設けられていない面)の
場合、スイッチング用TFTがnチャネル型TFTで形
成され、電流制御用TFTがpチャネル型TFTで形成
される構成であることが好ましい。しかし本発明はこの
構成に限定されない。スイッチング用TFTと電流制御
用TFTは、nチャネル型TFTでもpチャネル型TF
Tでも、どちらでも構わない。
Reference numeral 1103 denotes a current control TFT, which is formed by a p-channel TFT. When the EL emission direction is the lower surface of the substrate (the surface on which the TFT and the EL layer are not provided), the switching TFT is formed by an n-channel TFT, and the current control TFT is formed by a p-channel TFT. Preferably, there is. However, the present invention is not limited to this configuration. The switching TFT and the current control TFT are n-channel TFTs or p-channel TFs.
T or both.

【0148】電流制御用TFT1103は、ソース領域
1104、ドレイン領域1105及びチャネル形成領域
1106を含む活性層と、ゲート絶縁膜1107と、ゲ
ート電極1108と、第1層間絶縁膜1109と、配線
(1)1110並びに配線(2)1111を有して形成
される。本実施例において電流制御用TFT1103は
pチャネル型TFTである。
The current controlling TFT 1103 includes an active layer including a source region 1104, a drain region 1105, and a channel forming region 1106, a gate insulating film 1107, a gate electrode 1108, a first interlayer insulating film 1109, and a wiring (1). 1111 and the wiring (2) 1111 are formed. In this embodiment, the current control TFT 1103 is a p-channel TFT.

【0149】また、図示してはいないが、スイッチング
用TFTのドレイン領域は電流制御用TFT1103の
ゲート電極1108に接続されている。具体的には電流
制御用TFT1103のゲート電極1108はスイッチ
ング用TFTのドレイン領域(図示せず)とドレイン配
線(図示せず)を介して電気的に接続されている。な
お、ゲート電極1108はシングルゲート構造となって
いるが、マルチゲート構造であっても良い。また、電流
制御用TFT1103の配線(2)1111は電流供給
線(図示せず)に接続される。
Although not shown, the drain region of the switching TFT is connected to the gate electrode 1108 of the current control TFT 1103. Specifically, a gate electrode 1108 of the current controlling TFT 1103 is electrically connected to a drain region (not shown) of the switching TFT via a drain wiring (not shown). Note that the gate electrode 1108 has a single gate structure, but may have a multi-gate structure. The wiring (2) 1111 of the current controlling TFT 1103 is connected to a current supply line (not shown).

【0150】電流制御用TFT1103はEL素子に注
入される電流量を制御するための素子であり、比較的多
くの電流が流れる。そのため、チャネル幅(W)はスイ
ッチング用TFTのチャネル幅よりも大きく設計するこ
とが好ましい。また、電流制御用TFT1103に過剰
な電流が流れないように、チャネル長(L)は長めに設
計することが好ましい。望ましくは一画素あたり0.5
〜2μA(好ましくは1〜1.5μA)となるようにす
る。
The current controlling TFT 1103 is an element for controlling the amount of current injected into the EL element, and a relatively large amount of current flows. Therefore, it is preferable that the channel width (W) is designed to be larger than the channel width of the switching TFT. It is preferable that the channel length (L) is designed to be longer so that an excessive current does not flow through the current controlling TFT 1103. Desirably 0.5 per pixel
22 μA (preferably 1 to 1.5 μA).

【0151】またさらに、電流制御用TFT1103の
活性層(特にチャネル形成領域)の膜厚を厚くする(好
ましくは50〜100nm、さらに好ましくは60〜8
0nm)ことによって、TFTの劣化を抑えてもよい。
Further, the thickness of the active layer (particularly, the channel formation region) of the current controlling TFT 1103 is increased (preferably 50 to 100 nm, more preferably 60 to 8 nm).
0 nm), deterioration of the TFT may be suppressed.

【0152】ここまでが、実施例5で示したTFTと逆
スタガ型のTFTの構造上の相違点であり、これ以降
は、実施例5と同様にして本発明を実施することができ
る。
Up to this point, the structural differences between the TFT shown in the fifth embodiment and the inverted stagger type TFT are described. Thereafter, the present invention can be carried out in the same manner as in the fifth embodiment.

【0153】つまり、電流制御用TFT1103を形成
した後、第1層間絶縁膜及び第2層間絶縁膜が形成さ
れ、電流制御用TFT1103と電気的に接続された陽
極1113が形成される。そして、陽極1113が形成
された後に、遮光部1112を形成する。
That is, after forming the current control TFT 1103, a first interlayer insulating film and a second interlayer insulating film are formed, and an anode 1113 electrically connected to the current control TFT 1103 is formed. Then, after the anode 1113 is formed, the light shielding portion 1112 is formed.

【0154】具体的に遮光部に用いる材料としては、A
l、Ta、Nb、Mo、Agといった反射率の高い材料
を用いることが好ましい。なお、本明細書中でいう反射
率の高い材料としては、可視光領域における光の反射率
が60%以上であることが好ましく、更に好ましくは反
射率が80%以上である材料のことをいう。
As a material specifically used for the light shielding portion, A
It is preferable to use a material having a high reflectance such as 1, Ta, Nb, Mo, and Ag. In addition, as the material having a high reflectance in this specification, a material having a reflectance of 60% or more in a visible light region is preferable, and a material having a reflectance of 80% or more is more preferable. .

【0155】また、光を遮断する機能を有する材料を用
いる場合には、透過率の低い材料を用いることが望まし
い。
In the case of using a material having a function of blocking light, it is desirable to use a material having a low transmittance.

【0156】なお、遮光部1112はスパッタリング法
により成膜された後、パターニングにより形成される。
The light shielding portion 1112 is formed by patterning after being formed by a sputtering method.

【0157】つぎにEL層1114及び陰極1115が
形成され、さらに陰極1115上に絶縁材料からなるパ
ッシベーション膜を形成することにより、逆スタガ型の
TFT構造を有するELモジュールを形成することがで
きる。
Next, an EL layer 1114 and a cathode 1115 are formed, and a passivation film made of an insulating material is formed on the cathode 1115, whereby an EL module having an inverted staggered TFT structure can be formed.

【0158】なお、本実施例の構成は、実施例1〜実施
例5の構成と自由に組み合わせて用いることができる。
The configuration of this embodiment can be freely combined with the configurations of Embodiments 1 to 5.

【0159】〔実施例7〕本実施例では、これまでの実
施例において遮光部もしくは光を遮断する機能を備えた
ELモジュールをさらに発光装置として完成させる方法
について説明する。なお、本実施例では、透明電極を陽
極とし、不透明電極を陰極とした場合について説明す
る。
[Embodiment 7] In this embodiment, a method will be described in which an EL module having a light shielding portion or a function of blocking light in the above embodiments is further completed as a light emitting device. In this embodiment, a case where the transparent electrode is used as an anode and the opaque electrode is used as a cathode will be described.

【0160】図12(A)は、EL素子の封止までを行
った状態を示す上面図、図12(B)は図12(A)を
A−A’で切断した断面図である。点線で示された12
01はソース側駆動回路、1202は画素部、1203
はゲート側駆動回路である。また、1204はカバー
材、1205は第1シール材、1206は第2シール材
であり、第1シール材1205で囲まれた内側には封止
材1207が設けられる。
FIG. 12A is a top view showing a state in which the process up to sealing of the EL element has been performed, and FIG. 12B is a cross-sectional view taken along line AA ′ of FIG. 12A. 12 shown by dotted line
01 is a source side driving circuit, 1202 is a pixel portion, 1203
Is a gate side drive circuit. Reference numeral 1204 denotes a cover material, 1205 denotes a first seal material, 1206 denotes a second seal material, and a sealing material 1207 is provided inside a region surrounded by the first seal material 1205.

【0161】なお、1208はソース側駆動回路120
1及びゲート側駆動回路1203に入力される信号を伝
送するための配線であり、外部入力端子となるFPC
(フレキシブルプリントサーキット)1209からビデ
オ信号やクロック信号を受け取る。なお、ここではFP
Cしか図示されていないが、このFPCにはプリント配
線基盤(PWB)が取り付けられていても良い。本明細
書におけるEL表示装置には、EL表示装置本体だけで
なく、それにFPCもしくはPWBが取り付けられた状
態をも含むものとする。
Note that reference numeral 1208 denotes a source side drive circuit 120.
1 and a wiring for transmitting a signal input to the gate side driving circuit 1203, and an FPC which is an external input terminal.
(Flexible print circuit) 1209 receives a video signal and a clock signal. Note that here, FP
Although only C is shown, a printed wiring board (PWB) may be attached to this FPC. The EL display device in this specification includes not only the EL display device main body but also a state in which an FPC or a PWB is attached thereto.

【0162】次に、断面構造について図12(B)を用
いて説明する。基板1210の上方には画素部120
2、ゲート側駆動回路1203が形成されており、画素
部1202は電流制御用TFT1211とそのドレイン
に電気的に接続された透明電極1212を含む複数の画
素により形成される。また、ゲート側駆動回路1203
はnチャネル型TFT1213とpチャネル型TFT1
214とを組み合わせたCMOS回路(図5参照)を用
いて形成される。
Next, a cross-sectional structure will be described with reference to FIG. The pixel portion 120 is provided above the substrate 1210.
2. A gate side driver circuit 1203 is formed, and the pixel portion 1202 is formed by a plurality of pixels including a current control TFT 1211 and a transparent electrode 1212 electrically connected to a drain thereof. In addition, the gate side driving circuit 1203
Is an n-channel TFT 1213 and a p-channel TFT 1
It is formed using a CMOS circuit (see FIG. 5) in which the C.N.

【0163】陽極1212の両端にはバンク1215が
形成され、陽極1212上にはEL層1216およびE
L素子の陰極1217が形成される。
At both ends of the anode 1212, banks 1215 are formed. On the anode 1212, the EL layers 1216 and E
The cathode 1217 of the L element is formed.

【0164】陰極1217は全画素に共通の配線として
も機能し、接続配線1208を経由してFPC1209
に電気的に接続されている。さらに、画素部1202及
びゲート側駆動回路1203に含まれる素子は全て陰極
1217およびパッシベーション膜1218で覆われて
いる。
The cathode 1217 also functions as a wiring common to all pixels, and is connected to the FPC 1209 via the connection wiring 1208.
Is electrically connected to Further, the elements included in the pixel portion 1202 and the gate side driver circuit 1203 are all covered with the cathode 1217 and the passivation film 1218.

【0165】また、第1シール材1205によりカバー
材1204が貼り合わされている。なお、カバー材12
04とEL素子との間隔を確保するために樹脂膜からな
るスペーサを設けても良い。そして、第1シール材12
05の内側には封止材1207が充填されている。な
お、第1シール材1205、封止材1207としてはエ
ポキシ系樹脂を用いるのが好ましい。また、第1シール
材1205はできるだけ水分や酸素を透過しない材料で
あることが望ましい。さらに、封止材1207の内部に
吸湿効果をもつ物質や酸化を防止する効果をもつ物質を
含有させても良い。
The cover member 1204 is attached to the first seal member 1205. In addition, the cover material 12
A spacer made of a resin film may be provided in order to secure an interval between the element 04 and the EL element. Then, the first sealing material 12
The inside of 05 is filled with a sealing material 1207. Note that an epoxy resin is preferably used for the first sealant 1205 and the sealant 1207. Further, it is desirable that the first sealant 1205 be a material that does not transmit moisture and oxygen as much as possible. Further, a substance having a moisture absorbing effect or a substance having an effect of preventing oxidation may be contained in the sealing material 1207.

【0166】EL素子を覆うようにして設けられた封止
材1207はカバー材1204を接着するための接着剤
としても機能する。また、本実施例ではカバー材120
4を構成するプラスチック基板の材料としてFRP(Fi
berglass-Reinforced Plastics)、PVF(ポリビニル
フロライド)、マイラー、ポリエステルまたはアクリル
を用いることができる。
[0166] The sealing material 1207 provided so as to cover the EL element also functions as an adhesive for bonding the cover material 1204. In the present embodiment, the cover material 120 is used.
As a material of a plastic substrate constituting FRP (FRP (Fi
berglass-Reinforced Plastics), PVF (polyvinyl fluoride), mylar, polyester or acrylic can be used.

【0167】また、封止材1207を用いてカバー材1
204を接着した後、封止材1207の側面(露呈面)
を覆うように第2シール材1206を設ける。第2シー
ル材1206は第1シール材1205と同じ材料を用い
ることができる。
Further, the cover material 1 is formed by using the sealing material 1207.
After bonding 204, the side surface (exposed surface) of sealing material 1207
The second sealing material 1206 is provided so as to cover. The same material as the first sealant 1205 can be used for the second sealant 1206.

【0168】以上のような構造でEL素子を封止材12
07に封入することにより、EL素子を外部から完全に
遮断することができ、外部から水分や酸素等のEL層の
酸化による劣化を促す物質が侵入することを防ぐことが
できる。従って、信頼性の高い発光装置を得ることがで
きる。
With the above structure, the EL element is sealed with the sealing material 12.
By encapsulating the EL element in 07, the EL element can be completely shut off from the outside, and a substance such as moisture or oxygen that promotes deterioration of the EL layer due to oxidation can be prevented from entering from the outside. Therefore, a highly reliable light-emitting device can be obtained.

【0169】なお、本実施例の構成は、実施例1〜実施
例6の構成と自由に組み合わせて用いることができる。
The structure of this embodiment can be freely combined with the structures of Embodiments 1 to 6.

【0170】〔実施例8〕本発明の発光装置は、自発光
型であるため液晶ディスプレイに比べて明るい場所での
視認性に優れ、しかも視野角が広い。従って、様々な電
気器具の表示部として用いることができる。例えば、T
V放送等を大画面で鑑賞するには対角30インチ以上
(典型的には40インチ以上)のディスプレイの表示部
において本発明の発光装置を用いると良い。
[Embodiment 8] Since the light emitting device of the present invention is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle as compared with a liquid crystal display. Therefore, it can be used as a display portion of various electric appliances. For example, T
In order to watch V broadcasts or the like on a large screen, the light emitting device of the present invention is preferably used in a display portion of a display having a diagonal of 30 inches or more (typically 40 inches or more).

【0171】なお、本実施例に示すディスプレイには、
パソコン用表示装置、TV放送受信用表示装置、広告表
示用表示装置等の全ての情報表示用表示装置が含まれ
る。また、その他にも様々な電気器具の表示部に本発明
の発光装置を用いることができる。
Note that the display shown in this embodiment includes:
All information display devices such as a personal computer display device, a TV broadcast reception display device, and an advertisement display device are included. In addition, the light emitting device of the present invention can be used for display portions of various electric appliances.

【0172】その様な本発明の電気器具としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、
音響再生装置(カーオーディオ、オーディオコンポ
等)、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末(モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等)、記録媒体を備えた画像
再生装置(具体的にはデジタルビデオディスク(DV
D)等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置)などが挙げられる。特に、斜め
方向から見ることの多い携帯情報端末は視野角の広さが
重要視されるため、ELディスプレイを用いることが望
ましい。それら電気器具の具体例を図13および図14
に示す。
Examples of such an electric appliance of the present invention include a video camera, a digital camera, a goggle type display device (head mounted display), a navigation system,
Sound playback devices (car audio, audio components, etc.), notebook personal computers, game machines,
A portable information terminal (a mobile computer, a mobile phone, a portable game machine, an electronic book, or the like), and an image reproducing apparatus provided with a recording medium (specifically, a digital video disc (DV
D) and the like, a device having a display capable of reproducing a recording medium and displaying its image). In particular, for a portable information terminal that is often viewed from an oblique direction, a wide viewing angle is regarded as important, and it is desirable to use an EL display. FIGS. 13 and 14 show specific examples of these electric appliances.
Shown in

【0173】図13(A)はELディスプレイであり、
筐体1301、支持台1302、表示部1303等を含
む。本発明の発光装置は表示部1303にて用いること
が出来る。なお、本発明の発光装置は自発光型であるた
めバックライトが必要なく、液晶ディスプレイよりも薄
い表示部とすることができる。
FIG. 13A shows an EL display.
A housing 1301, a support 1302, a display unit 1303, and the like are included. The light emitting device of the present invention can be used for the display portion 1303. Note that the light-emitting device of the present invention is a self-luminous type, and does not require a backlight, and can be a display portion thinner than a liquid crystal display.

【0174】図13(B)はビデオカメラであり、本体
1311、表示部1312、音声入力部1313、操作
スイッチ1314、バッテリー1315、受像部131
6等を含む。本発明の発光装置は表示部1312にて用
いることができる。
FIG. 13B shows a video camera, which includes a main body 1311, a display unit 1312, an audio input unit 1313, operation switches 1314, a battery 1315, and an image receiving unit 131.
6 and so on. The light emitting device of the present invention can be used for the display portion 1312.

【0175】図13(C)はヘッドマウントELディス
プレイの一部(右片側)であり、本体1321、信号ケ
ーブル1322、頭部固定バンド1323、表示部13
24、光学系1325、表示装置1326等を含む。本
発明の発光装置は表示装置1326にて用いることがで
きる。
FIG. 13C shows a part (one side on the right) of the head mounted EL display, which includes a main body 1321, a signal cable 1322, a head fixing band 1323, and a display unit 13.
24, an optical system 1325, a display device 1326, and the like. The light emitting device of the present invention can be used for the display device 1326.

【0176】図13(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体133
1、記録媒体(DVD等)1332、操作スイッチ13
33、表示部(a)1334、表示部(b)1335等
を含む。表示部(a)1334は主として画像情報を表
示し、表示部(b)1335は主として文字情報を表示
するが、本発明の発光装置はこれら表示部(a)133
4、表示部(b)1335にて用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。
FIG. 13D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (DVD, etc.) 1332, operation switch 13
33, a display unit (a) 1334, a display unit (b) 1335, and the like. The display unit (a) 1334 mainly displays image information, and the display unit (b) 1335 mainly displays character information. The light emitting device of the present invention employs these display units (a) 133.
4. Can be used in the display portion (b) 1335. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0177】図13(E)はゴーグル型表示装置(ヘッ
ドマウントディスプレイ)であり、本体1341、表示
部1342、アーム部1343を含む。本発明の発光装
置は表示部1342にて用いることができる。
FIG. 13E shows a goggle type display device (head mounted display), which includes a main body 1341, a display portion 1342, and an arm portion 1343. The light-emitting device of the present invention can be used for the display portion 1342.

【0178】図13(F)はパーソナルコンピュータで
あり、本体1351、筐体1352、表示部1353、
キーボード1354等を含む。本発明の発光装置は表示
部1353にて用いることができる。
FIG. 13F shows a personal computer, which includes a main body 1351, a housing 1352, a display portion 1353,
A keyboard 1354 and the like. The light emitting device of the present invention can be used for the display portion 1353.

【0179】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型あるいはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material becomes high in the future, it becomes possible to enlarge and project the light containing the output image information with a lens or the like and use it for a front type or rear type projector.

【0180】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、本発明の発光装置は動画表示に好
ましい。
In addition, the above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is extremely high, the light emitting device of the present invention is preferable for displaying moving images.

【0181】図14(A)は携帯電話であり、本体14
01、音声出力部1402、音声入力部1403、表示
部1404、操作スイッチ1405、アンテナ1406
を含む。本発明の発光装置は表示部1404にて用いる
ことが出来る。なお、表示部1404は黒色の背景に白
色の文字を表示することで携帯電話の消費電力を抑える
ことができる。
FIG. 14A shows a portable telephone,
01, audio output unit 1402, audio input unit 1403, display unit 1404, operation switch 1405, antenna 1406
including. The light-emitting device of the present invention can be used for the display portion 1404. Note that the display portion 1404 can reduce power consumption of the mobile phone by displaying white characters on a black background.

【0182】図14(B)は音響再生装置、具体的には
カーオーディオであり、本体1411、表示部141
2、操作スイッチ1413、1414を含む。本発明の
発光装置は表示部1412にて用いることが出来る。ま
た、本実施例では車載用オーディオを示すが、携帯型や
家庭用の音響再生装置に用いても良い。なお、表示部1
414は黒色の背景に白色の文字を表示することで消費
電力を抑えられる。これは携帯型の音響再生装置におい
て特に有効である。
FIG. 14B shows a sound reproducing device, specifically, a car audio.
2, including operation switches 1413 and 1414. The light emitting device of the present invention can be used for the display portion 1412. In this embodiment, the in-vehicle audio is shown, but the present invention may be applied to a portable or home-use audio reproducing apparatus. The display unit 1
The power consumption 414 can be suppressed by displaying white characters on a black background. This is particularly effective in a portable sound reproducing device.

【0183】図14(C)はデジタルカメラであり、本
体1421、表示部(A)1422、接眼部1423、
操作スイッチ1424、表示部(B)1425、バッテ
リー1426を含む。本発明の発光装置は、表示部
(A)1422、表示部(B)1425にて用いること
ができる。また、表示部(B)1425を、主に操作用
パネルとして用いる場合、黒色の背景に白色の文字を表
示することで消費電力を抑えることができる。
FIG. 14C shows a digital camera, which includes a main body 1421, a display unit (A) 1422, an eyepiece unit 1423,
An operation switch 1424, a display portion (B) 1425, and a battery 1426 are included. The light emitting device of the present invention can be used for the display portion (A) 1422 and the display portion (B) 1425. In the case where the display portion (B) 1425 is mainly used as an operation panel, power consumption can be reduced by displaying white characters on a black background.

【0184】また、本実施例にて示した携帯型電気器具
においては、消費電力を低減するための方法としては、
外部の明るさを感知するセンサ部を設け、暗い場所で使
用する際には、表示部の輝度を落とすなどの機能を付加
するなどといった方法が挙げられる。
In the portable electric appliance shown in this embodiment, the method for reducing power consumption is as follows.
A method of providing a sensor unit for sensing external brightness and adding a function such as lowering the brightness of the display unit when used in a dark place is exemplified.

【0185】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜実施例7に
示したいずれの構成を適用しても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electric appliances in various fields. Further, any configuration shown in the first to seventh embodiments may be applied to the electric appliance of the present embodiment.

【0186】[0186]

【発明の効果】本発明を用いて、EL素子の透明電極の
端部に遮光部を設けることで、透明電極から遮光部方向
へ出射しようとする光が遮断される。これによりEL層
で生じた光が透明電極の端部から逃げることによる光の
損失や隣の画素への光漏れを防ぐことができ、光の取り
出し効率を大幅に高めることが可能となる。
According to the present invention, by providing a light-shielding portion at the end of the transparent electrode of the EL element, light that is to be emitted from the transparent electrode toward the light-shielding portion is blocked. As a result, it is possible to prevent light loss due to light emitted from the EL layer from escaping from the end of the transparent electrode and light leakage to an adjacent pixel, thereby greatly improving light extraction efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の遮光部の構成を示す図。FIG. 1 is a diagram showing a configuration of a light shielding unit of the present invention.

【図2】 発光装置の画素付近の断面構造を示す図。FIG. 2 is a diagram illustrating a cross-sectional structure in the vicinity of a pixel of a light-emitting device.

【図3】 発光装置の作成工程を示す図。FIG. 3 is a diagram illustrating a manufacturing process of a light-emitting device.

【図4】 発光装置の作成工程を示す図。FIG. 4 is a diagram showing a manufacturing process of a light-emitting device.

【図5】 発光装置の作成工程を示す図。FIG. 5 is a diagram showing a manufacturing process of a light-emitting device.

【図6】 発光装置の画素付近の断面構造を示す図。FIG. 6 is a diagram illustrating a cross-sectional structure near a pixel of a light-emitting device.

【図7】 遮光部の詳細を示す図。FIG. 7 is a diagram showing details of a light shielding unit.

【図8】 発光装置の画素付近の断面構造を示す図。FIG. 8 is a diagram showing a cross-sectional structure near a pixel of a light-emitting device.

【図9】 発光装置の画素付近の断面構造を示す図。FIG. 9 illustrates a cross-sectional structure in the vicinity of a pixel of a light-emitting device.

【図10】 発光装置の断面構造を示す図。FIG. 10 illustrates a cross-sectional structure of a light-emitting device.

【図11】 発光装置の画素付近の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure in the vicinity of a pixel of a light-emitting device.

【図12】 発光装置の外観を示す図。FIG. 12 illustrates an appearance of a light-emitting device.

【図13】 電気器具の一例を示す図。FIG. 13 illustrates an example of an electric appliance.

【図14】 電気器具の一例を示す図。FIG. 14 illustrates an example of an electric appliance.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/26 H05B 33/26 Z 33/28 33/28 Fターム(参考) 3K007 AB03 AB04 AB13 AB18 BA06 CA01 CA02 CA05 CB01 DA00 DB03 EA04 EB00 FA01 FA02 5C094 AA10 AA16 BA29 CA19 DA14 DA15 DB04 EA04 EA05 EA06 EA07 EB02 ED11 ED15 FB12 FB14 FB15 FB16 HA02 HA03 HA04 HA06 HA08 HA10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/26 H05B 33/26 Z 33/28 33/28 F term (Reference) 3K007 AB03 AB04 AB13 AB18 BA06 CA01 CA02 CA05 CB01 DA00 DB03 EA04 EB00 FA01 FA02 5C094 AA10 AA16 BA29 CA19 DA14 DA15 DB04 EA04 EA05 EA06 EA07 EB02 ED11 ED15 FB12 FB14 FB15 FB16 HA02 HA03 HA04 HA06 HA08 HA10

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面上に形成された透明電極と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 遮光部も前記絶縁表面上に形成されたことを特徴とする
発光装置。
1. A light emitting device comprising: a transparent electrode formed on an insulating surface; an EL layer formed on the transparent electrode; and an opaque electrode formed on the EL layer. A light-emitting device formed on the insulating surface.
【請求項2】絶縁表面上に形成された透明電極と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 前記遮光部は、前記透明電極と接して形成されたことを
特徴とする発光装置。
2. A transparent electrode formed on an insulating surface; a light-shielding portion formed on the insulating surface; an EL layer formed on the transparent electrode; and an opaque electrode formed on the EL layer. The light-emitting device according to claim 1, wherein the light-shielding portion is formed in contact with the transparent electrode.
【請求項3】絶縁表面上に形成された複数の透明電極
と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 遮光部も前記絶縁表面上に形成されたことを特徴とする
発光装置。
3. A light emitting device comprising: a plurality of transparent electrodes formed on an insulating surface; an EL layer formed on the transparent electrode; and an opaque electrode formed on the EL layer. A light emitting device, wherein a portion is also formed on the insulating surface.
【請求項4】絶縁表面上に形成された複数の透明電極
と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 前記遮光部は、前記透明電極と接して形成されることを
特徴とする発光装置。
4. A plurality of transparent electrodes formed on an insulating surface, a light-shielding portion formed on the insulating surface, an EL layer formed on the transparent electrode, and a plurality of transparent electrodes formed on the EL layer. A light emitting device having an opaque electrode, wherein the light shielding portion is formed in contact with the transparent electrode.
【請求項5】絶縁表面上に形成された複数の透明電極
と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 前記遮光部は、少なくとも二つの前記透明電極と接して
形成されることを特徴とする発光装置。
5. A plurality of transparent electrodes formed on an insulating surface; a light-shielding portion formed on the insulating surface; an EL layer formed on the transparent electrode; A light emitting device having an opaque electrode, wherein the light shielding portion is formed in contact with at least two of the transparent electrodes.
【請求項6】請求項1乃至請求項5のいずれか一におい
て、 前記遮光部が顔料または炭素を含む絶縁膜からなること
を特徴とする発光装置。
6. The light-emitting device according to claim 1, wherein the light-shielding portion is made of an insulating film containing pigment or carbon.
【請求項7】請求項1乃至請求項5のいずれか一におい
て、 前記遮光部が反射率の高い導電材料からなることを特徴
とする発光装置。
7. The light emitting device according to claim 1, wherein the light shielding portion is made of a conductive material having high reflectance.
【請求項8】請求項7において、 前記遮光部は、前記EL層で生じた光を反射させるもの
であることを特徴とする発光装置。
8. The light emitting device according to claim 7, wherein the light shielding portion reflects light generated in the EL layer.
【請求項9】薄膜トランジスターと配線を介して接続さ
れ、かつ絶縁表面上に形成された透明電極と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 遮光部も前記絶縁表面上に形成されたことを特徴とする
発光装置。
9. A transparent electrode connected to the thin film transistor via a wiring and formed on an insulating surface, an EL layer formed on the transparent electrode, and an opaque electrode formed on the EL layer. The light-emitting device according to claim 1, wherein a light-shielding portion is also formed on the insulating surface.
【請求項10】薄膜トランジスターと配線を介して接続
され、かつ絶縁表面上に形成された透明電極と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する発光装
置であって、 前記遮光部は前記透明電極と接して形成されたことを特
徴とする発光装置。
10. A transparent electrode connected to a thin film transistor via a wiring and formed on an insulating surface, a light-shielding portion formed on the insulating surface, and an EL layer formed on the transparent electrode. A light-emitting device having an opaque electrode formed on the EL layer, wherein the light-shielding portion is formed in contact with the transparent electrode.
【請求項11】薄膜トランジスターと配線を介して接続
され、かつ絶縁表面上に形成された透明電極と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する複数の
画素が形成された発光装置であって、 遮光部も前記絶縁表面上に形成されたことを特徴とする
発光装置。
11. A transparent electrode connected to the thin film transistor via a wiring and formed on an insulating surface, an EL layer formed on the transparent electrode, and an opaque electrode formed on the EL layer. A light emitting device in which a plurality of pixels are formed, wherein a light shielding portion is also formed on the insulating surface.
【請求項12】薄膜トランジスターと配線を介して接続
され、かつ絶縁表面上に形成された透明電極と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する複数の
画素が形成された発光装置であって、 前記遮光部は、前記透明電極と接して形成されたことを
特徴とする発光装置。
12. A transparent electrode connected to the thin film transistor via a wiring and formed on an insulating surface, a light-shielding portion formed on the insulating surface, and an EL layer formed on the transparent electrode. A light emitting device in which a plurality of pixels each having an opaque electrode formed on the EL layer are formed, wherein the light blocking portion is formed in contact with the transparent electrode.
【請求項13】薄膜トランジスターと配線を介して接続
され、かつ絶縁表面上に形成された透明電極と、 前記絶縁表面上に形成された遮光部と、 前記透明電極上に形成されたEL層と、 前記EL層上に形成された不透明電極とを有する複数の
画素が形成された発光装置であって、 前記遮光部は、少なくとも二つの前記透明電極と接して
形成されることを特徴とする発光装置。
13. A transparent electrode connected to a thin film transistor via a wiring and formed on an insulating surface, a light shielding portion formed on the insulating surface, and an EL layer formed on the transparent electrode. A light emitting device in which a plurality of pixels each having an opaque electrode formed on the EL layer are formed, wherein the light shielding portion is formed in contact with at least two of the transparent electrodes. apparatus.
【請求項14】請求項13において、前記複数の画素
は、接し合う画素であることを特徴とする発光装置。
14. The light emitting device according to claim 13, wherein said plurality of pixels are adjacent pixels.
【請求項15】請求項9乃至請求項14のいずれか一に
おいて、前記遮光部が顔料または炭素を含む絶縁膜から
なることを特徴とする発光装置。
15. The light emitting device according to claim 9, wherein said light shielding portion is made of an insulating film containing pigment or carbon.
【請求項16】請求項9乃至請求項14のいずれか一に
おいて、前記遮光部は、配線であり、かつ反射率の高い
導電材料からなることを特徴とする発光装置。
16. A light emitting device according to claim 9, wherein said light shielding portion is a wiring and is made of a conductive material having a high reflectance.
【請求項17】請求項16において、 前記遮光部は、前記EL層で生じた光を反射させるもの
であることを特徴とする発光装置。
17. The light emitting device according to claim 16, wherein the light shielding portion reflects light generated in the EL layer.
【請求項18】請求項1乃至請求項17のいずれか一に
おいて、 前記透明電極が陽極であり、前記不透明電極が陰極であ
ることを特徴とする発光装置。
18. The light emitting device according to claim 1, wherein the transparent electrode is an anode, and the opaque electrode is a cathode.
【請求項19】請求項1乃至請求項18のいずれか一に
おいて、 前記遮光部が60%以上の反射率を有する金属材料から
なることを特徴とする発光装置。
19. The light emitting device according to claim 1, wherein the light shielding portion is made of a metal material having a reflectance of 60% or more.
【請求項20】請求項1乃至請求項19のいずれか一に
記載の発光装置を表示部または光源として用いたことを
特徴とする電気器具。
20. An electric appliance using the light emitting device according to claim 1 as a display unit or a light source.
JP2001196543A 2000-06-29 2001-06-28 Luminescence device Pending JP2002083689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001196543A JP2002083689A (en) 2000-06-29 2001-06-28 Luminescence device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-197422 2000-06-29
JP2000197422 2000-06-29
JP2001196543A JP2002083689A (en) 2000-06-29 2001-06-28 Luminescence device

Publications (2)

Publication Number Publication Date
JP2002083689A true JP2002083689A (en) 2002-03-22
JP2002083689A5 JP2002083689A5 (en) 2008-08-07

Family

ID=26595035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001196543A Pending JP2002083689A (en) 2000-06-29 2001-06-28 Luminescence device

Country Status (1)

Country Link
JP (1) JP2002083689A (en)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332072A (en) * 2002-03-04 2003-11-21 Hitachi Displays Ltd Organic el light emitting display device
JP2004006332A (en) * 2002-04-24 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and its fabrication method
JP2004047446A (en) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd Light emitting device and manufacturing method thereof
JP2004165017A (en) * 2002-11-13 2004-06-10 Fuji Electric Holdings Co Ltd Organic el element and its manufacturing method
JP2005011573A (en) * 2003-06-17 2005-01-13 Seiko Epson Corp Organic el device, its manufacturing method, and electronic apparatus
JP2005019373A (en) * 2003-06-26 2005-01-20 Ind Technol Res Inst Active-matrix organic luminescent display
JP2005129415A (en) * 2003-10-24 2005-05-19 Semiconductor Energy Lab Co Ltd Display device and manufacturing method of display device
JP2005150105A (en) * 2003-10-24 2005-06-09 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
JP2005530319A (en) * 2002-06-14 2005-10-06 サムスン エレクトロニクス カンパニー リミテッド Organic electroluminescence device
JP2005322633A (en) * 2004-04-07 2005-11-17 Semiconductor Energy Lab Co Ltd Light-emitting device, electronic apparatus, and television apparatus
JP2006012768A (en) * 2004-06-28 2006-01-12 Samsung Sdi Co Ltd Organic electroluminescent display element and its manufacturing method
JP2006184873A (en) * 2004-12-03 2006-07-13 Semiconductor Energy Lab Co Ltd Display
JP2006237014A (en) * 2006-04-11 2006-09-07 Fuji Electric Holdings Co Ltd Organic electroluminescence light-emitting element and its manufacturing method
JP2007213026A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
US7417373B2 (en) 2004-04-07 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic device, and television device
US7474045B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
CN101901826A (en) * 2006-01-10 2010-12-01 株式会社半导体能源研究所 Display device
US8164099B2 (en) 2003-10-24 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2013025307A (en) * 2011-07-14 2013-02-04 Samsung Display Co Ltd Thin film transistor array substrate, organic light-emitting display device, and method of manufacturing thin film transistor array substrate
US8487840B2 (en) 2004-12-03 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2013186917A1 (en) * 2012-06-15 2013-12-19 パイオニア株式会社 Organic electroluminescence device
WO2013186919A1 (en) * 2012-06-15 2013-12-19 パイオニア株式会社 Organic electroluminescence device
US9000429B2 (en) 2002-04-24 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
WO2015146274A1 (en) * 2014-03-25 2015-10-01 ソニー株式会社 Display panel, display apparatus and method of manufacturing display panel
US9287330B2 (en) 2002-04-23 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
WO2016121258A1 (en) * 2015-01-29 2016-08-04 ソニー株式会社 Display device
KR20170079529A (en) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing the Same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999480A (en) * 1982-11-29 1984-06-08 日本電信電話株式会社 Display
JPH06325869A (en) * 1993-05-18 1994-11-25 Mitsubishi Kasei Corp Organic electroluminescent panel
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10214043A (en) * 1996-11-29 1998-08-11 Sanyo Electric Co Ltd Display device
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JPH1131590A (en) * 1997-07-09 1999-02-02 Tdk Corp Organic el element
JP2001196173A (en) * 2000-01-07 2001-07-19 Tdk Corp Organic el display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999480A (en) * 1982-11-29 1984-06-08 日本電信電話株式会社 Display
JPH06325869A (en) * 1993-05-18 1994-11-25 Mitsubishi Kasei Corp Organic electroluminescent panel
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10214043A (en) * 1996-11-29 1998-08-11 Sanyo Electric Co Ltd Display device
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JPH1131590A (en) * 1997-07-09 1999-02-02 Tdk Corp Organic el element
JP2001196173A (en) * 2000-01-07 2001-07-19 Tdk Corp Organic el display device

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332072A (en) * 2002-03-04 2003-11-21 Hitachi Displays Ltd Organic el light emitting display device
US9978811B2 (en) 2002-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9287330B2 (en) 2002-04-23 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9831459B2 (en) 2002-04-24 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Display module with white light
JP4683825B2 (en) * 2002-04-24 2011-05-18 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
US10454059B2 (en) 2002-04-24 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US9000429B2 (en) 2002-04-24 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US9362534B2 (en) 2002-04-24 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2004006332A (en) * 2002-04-24 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and its fabrication method
US9165987B2 (en) 2002-04-24 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP2004047446A (en) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd Light emitting device and manufacturing method thereof
US7474045B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
JP2005530319A (en) * 2002-06-14 2005-10-06 サムスン エレクトロニクス カンパニー リミテッド Organic electroluminescence device
US7592635B2 (en) 2002-06-14 2009-09-22 Samsung Electronics Co., Ltd. Organic electroluminescent device
JP2004165017A (en) * 2002-11-13 2004-06-10 Fuji Electric Holdings Co Ltd Organic el element and its manufacturing method
JP4552390B2 (en) * 2003-06-17 2010-09-29 セイコーエプソン株式会社 Manufacturing method of organic EL device
JP2005011573A (en) * 2003-06-17 2005-01-13 Seiko Epson Corp Organic el device, its manufacturing method, and electronic apparatus
JP2005019373A (en) * 2003-06-26 2005-01-20 Ind Technol Res Inst Active-matrix organic luminescent display
US8164099B2 (en) 2003-10-24 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4704006B2 (en) * 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 Display device, manufacturing method thereof, and electronic device
JP2005129415A (en) * 2003-10-24 2005-05-19 Semiconductor Energy Lab Co Ltd Display device and manufacturing method of display device
JP2005150105A (en) * 2003-10-24 2005-06-09 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
US7417373B2 (en) 2004-04-07 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic device, and television device
JP2005322633A (en) * 2004-04-07 2005-11-17 Semiconductor Energy Lab Co Ltd Light-emitting device, electronic apparatus, and television apparatus
JP4637568B2 (en) * 2004-06-28 2011-02-23 三星モバイルディスプレイ株式會社 Organic light emitting display device and method for manufacturing the same
US7626204B2 (en) 2004-06-28 2009-12-01 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
JP2006012768A (en) * 2004-06-28 2006-01-12 Samsung Sdi Co Ltd Organic electroluminescent display element and its manufacturing method
JP2006184873A (en) * 2004-12-03 2006-07-13 Semiconductor Energy Lab Co Ltd Display
US8487840B2 (en) 2004-12-03 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8466404B2 (en) 2006-01-10 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9590153B2 (en) 2006-01-10 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2007213026A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
US8304710B2 (en) 2006-01-10 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8642940B2 (en) 2006-01-10 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101901826A (en) * 2006-01-10 2010-12-01 株式会社半导体能源研究所 Display device
JP2006237014A (en) * 2006-04-11 2006-09-07 Fuji Electric Holdings Co Ltd Organic electroluminescence light-emitting element and its manufacturing method
JP2013025307A (en) * 2011-07-14 2013-02-04 Samsung Display Co Ltd Thin film transistor array substrate, organic light-emitting display device, and method of manufacturing thin film transistor array substrate
WO2013186919A1 (en) * 2012-06-15 2013-12-19 パイオニア株式会社 Organic electroluminescence device
WO2013186917A1 (en) * 2012-06-15 2013-12-19 パイオニア株式会社 Organic electroluminescence device
WO2015146274A1 (en) * 2014-03-25 2015-10-01 ソニー株式会社 Display panel, display apparatus and method of manufacturing display panel
JPWO2016121258A1 (en) * 2015-01-29 2017-11-09 ソニーセミコンダクタソリューションズ株式会社 Display device
WO2016121258A1 (en) * 2015-01-29 2016-08-04 ソニー株式会社 Display device
US10998300B2 (en) 2015-01-29 2021-05-04 Sony Semiconductor Solutions Corporation Display unit
KR20170079529A (en) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing the Same
TWI624052B (en) * 2015-12-30 2018-05-11 樂金顯示科技股份有限公司 Organic light emitting display device and method of manufacturing the same
US10026791B2 (en) 2015-12-30 2018-07-17 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US10418429B2 (en) 2015-12-30 2019-09-17 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102414593B1 (en) 2015-12-30 2022-06-30 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing the Same

Similar Documents

Publication Publication Date Title
JP6345837B2 (en) EL display device
JP2002083689A (en) Luminescence device
US6528824B2 (en) Light emitting device
JP4101511B2 (en) Light emitting device and manufacturing method thereof
KR100688049B1 (en) Electronic device
JP5957512B2 (en) Electric appliance
JP4942867B2 (en) EL display device and electronic device
KR101427615B1 (en) Semiconductor device, display module, and electronic device
JP2011071141A (en) El display device, and electronic device
KR20010029843A (en) Method of manufacturing an electro-optical device
JP2012109579A (en) Semiconductor device and manufacturing method for the same
JP4772228B2 (en) Method for manufacturing light emitting device
JP2003007722A (en) Semiconductor device and its manufacturing method
JP2002231728A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120807

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130111