JP2012109579A - Semiconductor device and manufacturing method for the same - Google Patents
Semiconductor device and manufacturing method for the same Download PDFInfo
- Publication number
- JP2012109579A JP2012109579A JP2011275474A JP2011275474A JP2012109579A JP 2012109579 A JP2012109579 A JP 2012109579A JP 2011275474 A JP2011275474 A JP 2011275474A JP 2011275474 A JP2011275474 A JP 2011275474A JP 2012109579 A JP2012109579 A JP 2012109579A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- region
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000012535 impurity Substances 0.000 claims abstract description 166
- 238000005530 etching Methods 0.000 claims abstract description 124
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 239000000956 alloy Substances 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 143
- 230000008569 process Effects 0.000 abstract description 78
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 20
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 352
- 239000010410 layer Substances 0.000 description 245
- 239000000758 substrate Substances 0.000 description 102
- 239000000463 material Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 239000011159 matrix material Substances 0.000 description 35
- 239000004973 liquid crystal related substance Substances 0.000 description 34
- 239000007789 gas Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 21
- 239000003566 sealing material Substances 0.000 description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 20
- 229910052698 phosphorus Inorganic materials 0.000 description 20
- 239000011574 phosphorus Substances 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 20
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 238000009616 inductively coupled plasma Methods 0.000 description 18
- 238000002425 crystallisation Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000001994 activation Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000000460 chlorine Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005984 hydrogenation reaction Methods 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 239000003054 catalyst Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- -1 CF 4 Chemical class 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネル、EL(エレクトロルミネッセンス)表示装置、EC表示装置等に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。 The present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a manufacturing method thereof. For example, the present invention relates to an electro-optical device typified by a liquid crystal display panel, an EL (electroluminescence) display device, an EC display device, and the like and an electronic apparatus in which such an electro-optical device is mounted as a component.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成し、このTFTで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、EL表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜(典型的にはポリシリコン膜)を活性層にしたTFT(以下、ポリシリコンTFTと記す)は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。 In recent years, a thin film transistor (TFT) is formed using a semiconductor thin film (thickness of about several to several hundred nm) formed on a substrate having an insulating surface, and a semiconductor device having a large-area integrated circuit formed using this TFT is developed. Is progressing. Active matrix liquid crystal display devices, EL display devices, and contact image sensors are known as representative examples. In particular, TFTs (hereinafter referred to as polysilicon TFTs) using a crystalline silicon film (typically polysilicon film) as an active layer have high field effect mobility, so that various functional circuits can be formed. It is.
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、CMOS回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。 For example, in an active matrix liquid crystal display device, a pixel circuit for displaying an image for each functional block, a pixel circuit such as a shift register circuit based on a CMOS circuit, a level shifter circuit, a buffer circuit, and a sampling circuit are controlled. A drive circuit is formed on a single substrate.
アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にTFT(画素TFT)が配置され、その画素TFTのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をTFTのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。 In a pixel circuit of an active matrix liquid crystal display device, a TFT (pixel TFT) is disposed in each of tens to millions of pixels, and a pixel electrode is provided in each of the pixel TFTs. A counter electrode is provided on the counter substrate side with the liquid crystal interposed therebetween, and a kind of capacitor using the liquid crystal as a dielectric is formed. Then, the voltage applied to each pixel is controlled by the switching function of the TFT, and the liquid crystal is driven by controlling the charge to this capacitor, and the transmitted light quantity is controlled to display an image.
画素TFTはnチャネル型TFTから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素TFTに要求される特性はオフ電流値(TFTがオフ動作時に流れるドレイン電流)を十分低くすることが重要である。 The pixel TFT is composed of an n-channel TFT, and is driven by applying a voltage to the liquid crystal as a switching element. Since the liquid crystal is driven by alternating current, a method called frame inversion driving is often employed. In this method, in order to keep power consumption low, it is important that the characteristics required for the pixel TFT have a sufficiently low off-current value (drain current that flows when the TFT is off).
オフ電流値を低減するためのTFTの構造として、低濃度ドレイン(LDD:Lightly Doped Drain)構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate-drain Overlapped LDD)構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。 As a TFT structure for reducing the off-current value, a lightly doped drain (LDD) structure is known. In this structure, a region to which an impurity element is added at a low concentration is provided between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration, and this region is referred to as an LDD region. I'm calling. A so-called GOLD (Gate-drain Overlapped LDD) structure in which an LDD region is disposed so as to overlap with a gate electrode through a gate insulating film is known as means for preventing deterioration of an on-current value due to hot carriers. . With such a structure, it is known that a high electric field in the vicinity of the drain is relaxed, hot carrier injection is prevented, and the deterioration phenomenon is effective.
また、GOLD構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のLDD構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素TFTに適用するには好ましい構造ではなかった。逆に通常のLDD構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような複数の集積回路を有する半導体装置において、このような問題点は、特に結晶質シリコンTFTにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。 In addition, the GOLD structure has a high effect of preventing deterioration of the on-current value, but on the other hand, there is a problem that the off-current value becomes larger than that of a normal LDD structure. Therefore, it is not a preferable structure for application to the pixel TFT. Conversely, the normal LDD structure has a high effect of suppressing the off-current value, but has a low effect of relaxing the electric field in the vicinity of the drain and preventing deterioration due to hot carrier injection. As described above, in a semiconductor device having a plurality of integrated circuits such as an active matrix liquid crystal display device, such a problem is enhanced particularly in a crystalline silicon TFT, and in the active matrix liquid crystal display device. It has become apparent as the required performance increases.
従来では、LDD構造を備えたTFTやGOLD構造を備えたTFTを形成しようとすると、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。 Conventionally, when a TFT having an LDD structure or a TFT having a GOLD structure is formed, there is a problem that the manufacturing process becomes complicated and the number of processes increases. It is clear that an increase in the number of processes not only increases the manufacturing cost but also decreases the manufacturing yield.
本発明はこのような問題点を解決するための技術であり、TFTを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。 The present invention is a technique for solving such problems. In an electro-optical device and a semiconductor device typified by an active matrix liquid crystal display device manufactured using TFTs, the operating characteristics and reliability of the semiconductor device are disclosed. It is intended to reduce the manufacturing cost and improve the yield by reducing the number of steps while reducing the power consumption.
製造コストの低減および歩留まりの向上を実現するためには、工程数を削減することが一つの手段として考えられる。具体的には、TFTの製造に要するフォトマスクの枚数を削減する。フォトマスクはフォトリソグラフィーの技術において、エッチング工程際、マスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを1枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。 In order to realize a reduction in manufacturing cost and an improvement in yield, reducing the number of processes can be considered as one means. Specifically, the number of photomasks required for manufacturing the TFT is reduced. A photomask is used in photolithography to form a resist pattern as a mask on a substrate during an etching process. Therefore, the use of a single photomask means that, in addition to steps such as film formation and etching in the steps before and after that, resist stripping, washing and drying steps are added, and even in the photolithography step, It means that complicated steps such as resist coating, pre-baking, exposure, development, and post-baking are performed.
本発明は、フォトマスクの枚数を従来より削減し、以下に示すような作製工程でTFTを作製することを特徴としている。なお、本発明の作製方法の一例を図1及び図2に示した。 The present invention is characterized in that the number of photomasks is reduced as compared with the prior art, and TFTs are manufactured by the following manufacturing process. An example of the manufacturing method of the present invention is shown in FIGS.
本明細書で開示する本発明の作製方法は、 絶縁表面上に半導体層12を形成する第1の工程と、 前記半導体層上に絶縁膜13を形成する第2の工程と、 前記絶縁膜13上に、第1の幅(W1)を有する第1の導電層18aと、第2の導電層17bとの積層からなる第1の電極を形成する第3の工程と、 前記第1の電極をマスクとして、前記半導体層12に不純物元素を添加して高濃度不純物領域20、21を形成する第4の工程と、 前記第2の導電層17bをエッチングして、前記第1の幅(W1)を有する第1の導電層18bと、第2の幅(W2)を有する第2の導電層17cとの積層からなる第2の電極を形成する第5の工程と、 前記第2の導電層をマスクとして、前記半導体層に不純物元素を添加して低濃度不純物領域24、25を形成する第6の工程と、 前記第1の導電層18bをエッチングして、第3の幅(W3)を有する第1の導電層18cと、前記第2の幅(W2)を有する第2の導電層17cとの積層からなる第3の電極を形成する第7の工程と、を有する半導体装置の作製方法である。
The manufacturing method of the present invention disclosed in this specification includes a first step of forming a
上記作製方法において、第1の導電膜及び第2の導電膜を形成する材料としては、耐熱性導電性材料を用い、代表的にはタングステン(W)、タンタル(Ta)、チタン(Ti)から選ばれた元素、または前記元素を成分とする化合物或いは合金から形成する。 In the above manufacturing method, as a material for forming the first conductive film and the second conductive film, a heat-resistant conductive material is used, which is typically made of tungsten (W), tantalum (Ta), or titanium (Ti). It is formed from a selected element or a compound or alloy containing the element as a component.
また、上記第3の工程において、第1の電極の形状は、端部において、端部から内側に向かって徐々に厚さが増加する形状、いわゆるテーパー形状とする。 In the third step, the shape of the first electrode is a so-called taper shape in which the thickness gradually increases from the end toward the inside at the end.
耐熱性導電性材料からなる第1の導電膜及び第2の導電膜を高速でかつ精度良くエッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法を適用する。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ(Inductively Coupled Plasma:ICP)を用いたエッチング装置が適している。特に、ICPエッチング装置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。 In order to etch the first conductive film and the second conductive film made of a heat-resistant conductive material at high speed and with high accuracy and to further taper the end portion, a dry etching method using high-density plasma is used. Apply. An etching apparatus using microwaves or inductively coupled plasma (ICP) is suitable for obtaining high-density plasma. In particular, the ICP etching apparatus can easily control the plasma and can cope with an increase in the area of the processing substrate.
ICPを用いたプラズマ処理方法やプラズマ処理装置に関しては特開平9−293600号公報で開示されている。同公報では、プラズマ処理を高精度に行うための手段として、高周波電力をインピーダンス整合器を介して4本の渦巻き状コイル部分が並列に接続されてなるマルチスパイラルコイルに印加してプラズマを形成する方法を用いている。ここで、各コイル部分の1本当たりの長さは、高周波の波長の1/4倍としている。さらに、被処理物を保持する下部電極にも、別途高周波電力を印加してバイアス電圧を付加する構成としている。 A plasma processing method and a plasma processing apparatus using ICP are disclosed in JP-A-9-293600. In this publication, as a means for performing plasma processing with high accuracy, high-frequency power is applied to a multi-spiral coil in which four spiral coil portions are connected in parallel via an impedance matching device to form plasma. The method is used. Here, the length of each coil portion is set to 1/4 times the wavelength of the high frequency. Further, a bias voltage is additionally applied to the lower electrode holding the object to be processed by separately applying high frequency power.
このようなマルチスパイラルコイルを適用したICPを用いたエッチング装置を用いると、テーパー部の角度(テーパー角)は基板側にかけるバイアス電力によって大きく変化を示し、バイアス電力をさらに高め、また、圧力を変化させることによりテーパー部の角度を5°〜45°まで変化させることができる。 When using an etching apparatus using an ICP to which such a multi-spiral coil is applied, the angle of the taper portion (taper angle) changes greatly depending on the bias power applied to the substrate side, further increasing the bias power, and increasing the pressure. By changing the angle, the angle of the tapered portion can be changed from 5 ° to 45 °.
また、上記第4の工程において、高濃度不純物領域20、21を自己整合的に形成するために、イオン化した不純物元素を、電界で加速してゲート絶縁膜(本発明では、第1の電極と半導体層とに密接してその両者の間に設けられる絶縁膜と、該絶縁膜からその周辺の領域に延在する絶縁膜を含めてゲート絶縁膜と称する)を通過させて、半導体層に添加する方法を用いる。本明細書中において、この不純物元素の添加方法を便宜上「スルードープ法」と呼ぶ。
In the fourth step, in order to form the high-
なお、本明細書において、不純物元素とは、半導体にn型を付与する不純物元素(リン、ヒ素)またはp型を付与する不純物元素(ボロン)のことを指している。 Note that in this specification, an impurity element refers to an impurity element imparting n-type conductivity (phosphorus or arsenic) or an impurity element imparting p-type conductivity (boron) to a semiconductor.
また、上記第5の工程により、ICPを用いたエッチング装置を用いて、第2の導電層を選択的にエッチングして、前記第2の電極を構成する第2の導電層17cの第2の幅(W2)を、前記第1の幅(W1)より狭くする。また、前記第2の電極における前記第1の導電層の端部におけるテーパー角は、前記第2の導電層の端部におけるテーパー角より小さくする。
In the fifth step, the second conductive layer is selectively etched using an etching apparatus using ICP, and the second
本発明は、このような形状の第2の電極とすることによって、前記第6の工程でスルードープ法を用い、第2の電極を構成する第1の導電層のテーパー形状となっている部分(テーパー部)の下方に存在する半導体層に、不純物元素の濃度がチャネル形成領域から遠ざかるにつれて連続的に高くなる低濃度不純物領域24、25を自己整合的に形成することを特徴としている。ただし、連続的に高くなっているといっても、低濃度不純物領域における濃度差は、ほとんど生じていない。
In the present invention, by using the second electrode having such a shape, the through-doping method is used in the sixth step, and the tapered portion of the first conductive layer constituting the second electrode ( Low
このように緩やかな濃度勾配を有する低濃度不純物領域24、25を自己整合的に形成するために、イオン化した不純物元素を、電界で加速して第2の電極を構成する第1の導電層のテーパー部とゲート絶縁膜を通過させて、半導体層に添加する。こうして、第2の電極を構成する第1の導電層のテーパー部にスルードープ法を行うことで、第1の導電層のテーパー部の厚さによって、半導体層に添加される不純物元素の濃度を制御することが可能となり、TFTのチャネル長方向に渡って不純物元素の濃度が徐々に変化する低濃度不純物領域24、25を形成することができる。
In order to form the low-
なお、上記スルードープを行った第6の工程直後において、低濃度不純物領域24、25は、ゲート絶縁膜を介して第2の電極を構成する第1の導電層のテーパー部と重なっている。
Note that immediately after the sixth step in which the through doping is performed, the low-
また、上記第7の工程により、第1の導電層のテーパー部を選択的にエッチングする。第7の工程のエッチングは、RIE法を用いたエッチングであり、第3の工程及び第5の工程で用いたエッチング方法と異なっている。ただし、RIE法に限定されず、適宜、条件を選択すればICP方式のドライエッチング装置を用いて行うことも可能であり、ICP法を用いた後にRIE法を用いるエッチングを行うことも可能である。この第7の工程により、前記第3の電極における前記第1の導電層のテーパー角は、前記第2の電極における前記第1の導電層のテーパー角とほぼ同じとなる。また、前記第3の幅(W3)は、前記第1の幅(W1)より狭く、且つ、前記第2の幅(W2)より広くする。また、前記第7の工程と同時に前記絶縁膜が除去されて高濃度不純物領域の一部が露呈する。 Further, the tapered portion of the first conductive layer is selectively etched by the seventh step. The etching in the seventh step is etching using the RIE method, and is different from the etching method used in the third step and the fifth step. However, the present invention is not limited to the RIE method, and can be performed using an ICP dry etching apparatus if conditions are appropriately selected. Etching using the RIE method can also be performed after using the ICP method. . By this seventh step, the taper angle of the first conductive layer in the third electrode becomes substantially the same as the taper angle of the first conductive layer in the second electrode. The third width (W3) is narrower than the first width (W1) and wider than the second width (W2). In addition, simultaneously with the seventh step, the insulating film is removed, and a part of the high concentration impurity region is exposed.
なお、上記7の工程直後において、低濃度不純物領域は、ゲート絶縁膜を介して第3の電極を構成する第1の導電層のテーパー部と重なる領域25aと、ゲート絶縁膜を介して第3の電極を構成する第1の導電層のテーパー部と重ならない領域25bとに区別することができる。
Note that immediately after the step 7, the low-concentration impurity region has a
また、第3の幅(W3)は、エッチング条件を適宜変更することで自由に調節できる。従って、本発明は、上記第7の工程におけるエッチング条件を適宜変更することで、第3の電極に重なる低濃度不純物領域の幅と、第3の電極に重ならない低濃度不純物領域の幅とを自由に調節できる。ただし、低濃度不純物領域は、この第3の電極の幅に関係なく、緩やかな濃度勾配を有しており、第3の電極と重なっている領域は、電界集中の緩和が達成されてホットキャリアによる防止ができるとともに、第3の電極と重なっていない領域は、オフ電流値を抑えることができる。 Further, the third width (W3) can be freely adjusted by appropriately changing the etching conditions. Therefore, according to the present invention, by appropriately changing the etching conditions in the seventh step, the width of the low concentration impurity region that overlaps the third electrode and the width of the low concentration impurity region that does not overlap the third electrode can be obtained. Can be adjusted freely. However, the low-concentration impurity region has a gradual concentration gradient regardless of the width of the third electrode, and the region overlapping the third electrode achieves relaxation of the electric field concentration and thus hot carriers. In addition, the off-current value can be suppressed in a region that does not overlap with the third electrode.
上記作製方法において、第1の工程に第1のフォトリソグラフィー工程を行い、第3の工程に第2のフォトリソグラフィー工程を行っているが、その他の工程(第4〜第7の工程)では、第2のフォトリソグラフィー工程で使用したレジストマスクをそのまま使用しているため、フォトリソグラフィー工程を行っていない。 In the above manufacturing method, the first photolithography process is performed in the first process and the second photolithography process is performed in the third process. In the other processes (fourth to seventh processes), Since the resist mask used in the second photolithography process is used as it is, the photolithography process is not performed.
従って、上記第7の工程の後、形成される層間絶縁膜にコンタクトホールを形成のための第3のフォトリソグラフィー工程と、半導体層に達するソース電極またはドレイン電極を形成するための第4のフォトリソグラフィー工程を行うことで、TFTを作製することができる。 Therefore, after the seventh step, a third photolithography step for forming a contact hole in the interlayer insulating film to be formed, and a fourth photo step for forming a source electrode or a drain electrode reaching the semiconductor layer. A TFT can be manufactured by performing a lithography process.
このようにフォトマスク数を削減しながらも、本発明はTFT構成を適切なものとすることができた。本発明の構成を以下に示す。 Thus, while reducing the number of photomasks, the present invention was able to make the TFT configuration appropriate. The configuration of the present invention is shown below.
本明細書に開示する本発明は、 絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶縁膜上に形成されたゲート電極とを含む半導体装置であって、 前記ゲート電極は、第1の幅(図2中、W3に相当する)を有する第1の導電層を下層とし、前記第1の幅より狭い第2の幅(図2中、W2に相当する)を有する第2の導電層を上層とする積層構造を有し、 前記半導体層は、前記第2の導電層と重なるチャネル形成領域と、前記第1の導電層と一部重なる低濃度不純物領域と、高濃度不純物領域からなるソース領域及びドレイン領域とを有していることを特徴とする半導体装置である。 The present invention disclosed in this specification is a semiconductor device including a semiconductor layer formed on an insulating surface, an insulating film formed on the semiconductor layer, and a gate electrode formed on the insulating film. The gate electrode has a first conductive layer having a first width (corresponding to W3 in FIG. 2) as a lower layer, and a second width narrower than the first width (W2 in FIG. 2). The semiconductor layer includes a channel formation region that overlaps with the second conductive layer, and a low concentration that partially overlaps with the first conductive layer. A semiconductor device having an impurity region and a source region and a drain region made of a high-concentration impurity region.
また、上記構成において、前記低濃度不純物領域は、前記チャネル形成領域と前記ソース領域の間、または前記チャネル形成領域と前記ドレイン領域との間に存在することを特徴としている。 In the above structure, the low-concentration impurity region is present between the channel formation region and the source region, or between the channel formation region and the drain region.
また、上記構成において、前記第1の導電層の端部は、テーパー形状であることを特徴としている。 In the above structure, an end portion of the first conductive layer has a tapered shape.
また、上記構成において、前記1の導電層の端部は、前記チャネル形成領域と前記ソース領域の間、または前記チャネル形成領域と前記ドレイン領域との間に前記絶縁膜を介して存在することを特徴としている。 In the above structure, an end portion of the one conductive layer exists between the channel formation region and the source region, or between the channel formation region and the drain region via the insulating film. It is a feature.
また、上記構成において、前記絶縁膜のうち、前記低濃度不純物領域と重なる領域の膜厚は、チャネル形成領域から遠ざかるにつれて薄くなっていることを特徴としている。 In the above structure, a thickness of a region of the insulating film that overlaps with the low-concentration impurity region decreases as the distance from the channel formation region increases.
また、図3に示すように、チャネル形成領域26とドレイン領域23との間に設けられる低濃度不純物領域25において、ドレイン領域に近づくにつれて徐々に導電型を付与する不純物元素の濃度が高くなるような濃度勾配を持たせる点と、緩やかな濃度勾配を有する低濃度不純物領域25において、ゲート電極18cと重なる領域25a(GOLD領域)と、ゲート電極と重ならない領域25b(LDD領域)とを備えている点である。
Further, as shown in FIG. 3, in the low-
なお、本明細書では、絶縁膜を介してゲート電極と重なる低濃度不純物領域をGOLD領域と呼び、ゲート電極と重ならない低濃度不純物領域をLDD領域と呼ぶ。 Note that in this specification, a low-concentration impurity region that overlaps with the gate electrode through the insulating film is referred to as a GOLD region, and a low-concentration impurity region that does not overlap with the gate electrode is referred to as an LDD region.
また、上記構成を備えたTFTを用いて液晶表示装置やEL表示装置に代表される電気光学装置を形成することを特徴としている。 In addition, an electro-optical device typified by a liquid crystal display device or an EL display device is formed using a TFT having the above structure.
本発明における第3のエッチング処理のエッチング条件によりゲート電極に重なる低濃度不純物領域(GOLD領域)の幅と、ゲート電極に重ならない低濃度不純物領域(LDD領域)の幅とを自由に調節できる。また、本発明により形成されたTFTのGOLD領域とLDD領域のにおける濃度差はほとんど生じていない。従って、ゲート電極と重なっているGOLD領域は、電界集中の緩和が達成されてホットキャリアによる防止ができるとともに、ゲート電極と重なっていないLDD領域は、オフ電流値を抑えることができる。 The width of the low-concentration impurity region (GOLD region) that overlaps with the gate electrode and the width of the low-concentration impurity region (LDD region) that does not overlap with the gate electrode can be freely adjusted by the etching conditions of the third etching process in the present invention. Further, there is almost no difference in concentration between the GOLD region and the LDD region of the TFT formed according to the present invention. Therefore, the GOLD region overlapping with the gate electrode can be mitigated by electric field concentration and prevented by hot carriers, and the LDD region not overlapping with the gate electrode can suppress the off-current value.
本発明の実施形態について、以下に図1〜図3を用いて説明する。 Embodiments of the present invention will be described below with reference to FIGS.
まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
First, the base insulating film 11 is formed on the
また、下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜11を形成する。ここでは下地膜11として2層構造(11a、11b)を用いた例を示したが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。 As the base insulating film 11, a base film 11 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed. Here, an example in which a two-layer structure (11a, 11b) is used as the base film 11 is shown, but a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. Note that the base insulating film is not necessarily formed.
次いで、下地絶縁膜上に半導体層12を形成する。半導体層12は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層12の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
Next, the
次いで、半導体層12を覆う絶縁膜13を形成する。
Next, an insulating
絶縁膜13はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜13はゲート絶縁膜となる。
The insulating
次いで、絶縁膜13上に膜厚20〜100nmの第1の導電膜14と、膜厚100〜400nmの第2の導電膜15とを積層形成する。(図1(A))ここでは、スパッタ法を用い、TaN膜からなる第1の導電膜14と、W膜からなる第2の導電膜15を積層形成した。なお、ここでは、第1の導電膜14をTaN、第2の導電膜15をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
Next, a first
次いで、第2のフォトマスクを用いてレジストマスク16aを形成し、ICPエッチング装置を用いて第1のエッチング工程を行う。この第1のエッチング工程によって、第2の導電膜15をエッチングして、図1(B)に示すように、端部においてテーパー形状を有する部分(テーパー部)を有する第2の導電層17aを得る。
Next, a resist
ここで、テーパー部の角度(テーパー角)は基板表面(水平面)とテーパー部の傾斜部とのなす角度として定義する。第2の導電層17aのテーパー角は、エッチング条件を適宜、選択することによって、5°〜45°の範囲とすることができる。
Here, the angle of the tapered portion (taper angle) is defined as the angle formed by the substrate surface (horizontal plane) and the inclined portion of the tapered portion. The taper angle of the second
次いで、レジストマスク16aをそのまま用い、ICPエッチング装置を用いて第2のエッチング工程を行う。この第2のエッチング工程によって、第1の導電膜14をエッチングして図1(C)に示すような第1の導電層18aを形成する。第1の導電層18aは、第1の幅(W1)を有している。なお、この第2のエッチング工程の際、レジストマスク、第2の導電層、及び絶縁膜もわずかにエッチングされて、それぞれレジストマスク16b、第2の導電層17b、絶縁膜19aが形成される。
Next, using the resist
なお、ここでは、絶縁膜13の膜減りを抑えるために、2回のエッチング(第1のエッチング工程と第2のエッチング工程)を行ったが、図2(C)に示すような電極構造(第2の導電層17bと第1の導電層18aの積層)が形成できるのであれば、特に限定されず、1回のエッチング工程で行ってもよい。
Here, in order to suppress the decrease in the thickness of the insulating
次いで、レジストマスク16bをそのままの状態にしたまま、第1のドーピング工程を行う。この第1のドーピング工程によって絶縁膜19aを介してスルードープを行い、高濃度不純物領域20、21を形成する。(図1(D))
Next, a first doping process is performed while the resist
次いで、レジストマスク16bを用いて、ICPエッチング装置を用いて第3のエッチング工程を行う。この第3のエッチング工程によって、第2の導電層17bをエッチングして図2(A)に示すような第2の導電層17cを形成する。
第2の導電層17cは、第2の幅(W2)を有する。なお、この第3のエッチング工程の際、レジストマスク、第1の導電層、及び絶縁膜もわずかにエッチングされて、それぞれレジストマスク16c、第1の導電層18b、絶縁膜19bが形成される。
Next, a third etching process is performed using the resist
The second
次いで、レジストマスク16cをそのままの状態にしたまま、第2のドーピング工程を行う。この第2のドーピング工程によって第1の導電層18bのテーパー部及び絶縁膜19bを介してスルードープを行い、低濃度不純物領域24、25を形成する。図2(B)なお、この第2のドーピングの際、高濃度不純物領域にもドーピングされ、高濃度不純物領域22、23が形成される。
Next, a second doping process is performed while the resist
次いで、レジストマスク16cをそのままの状態にしたまま、RIEエッチング装置を用いて第4のエッチング工程を行う。この第3のエッチング工程によって、第1の導電層18bのテーパー部を一部除去する。ここで、第1の幅(W1)を有していた第1の導電層18bが、第3の幅(W3)を有する第1の導電層18cとなった。本発明では、この第1の導電層18cとその上に積層された第2の導電層17cがゲート電極となる。なお、この第4のエッチングの際、絶縁膜19bもエッチングされて、絶縁膜19cが形成される。ここでは、絶縁膜の一部を除去して高濃度不純物領域を露呈させた例を示したが特に限定されない。
Next, a fourth etching process is performed using an RIE etching apparatus while the resist
この後、レジストマスク16cを除去し、半導体層に添加された不純物元素の活性化を行う。次いで、層間絶縁膜27を形成した後、第3のマスクを用いてコンタクトホールを形成し、第4のマスクを用いて電極28、29を形成する。
Thereafter, the resist
こうして、フォトマスク4枚で、図2(D)に示す構造のTFTを形成することができる。 In this manner, a TFT having a structure shown in FIG. 2D can be formed using four photomasks.
また、本発明により形成されたTFTの特徴は、チャネル形成領域26とドレイン領域23との間に設けられる低濃度不純物領域25において、ほとんど濃度差はなく、緩やかな濃度勾配を有し、ゲート電極18cと重なる領域25a(GOLD領域)と、ゲート電極と重ならない領域25b(LDD領域)とを備えている点である。また、絶縁膜19cの周縁部、即ち、ゲート電極と重ならない領域25b及び高濃度不純物領域20、21の上方の領域はテーパー状となっている。
The TFT formed according to the present invention is characterized in that there is almost no difference in concentration in the low-
なお、図2(B)の工程において、シュミレーションを行った。シュミレーションには、図4に示した構造模式図を用いた。ここでは、半導体層の膜厚42nm、ゲート絶縁膜の膜厚110nmとし、第1の導電層のテーパー部は、図4に示したような階段状の構造にモデル化して、加速電圧90keV、ドーズ量1.4×1013atoms/cm2でリンのドーピングを行った場合を想定した。 In addition, simulation was performed in the process of FIG. For the simulation, the structural schematic diagram shown in FIG. 4 was used. Here, the film thickness of the semiconductor layer is 42 nm, the film thickness of the gate insulating film is 110 nm, and the tapered portion of the first conductive layer is modeled into a stepped structure as shown in FIG. It was assumed that phosphorus was doped in an amount of 1.4 × 10 13 atoms / cm 2 .
そのシュミレーション結果を図5に示す。図5には、不純物元素(リン)の濃度は、チャネル形成領域から遠ざかるにつれて連続的に高くなることが示されている。ただし、その濃度勾配は緩やかであり、低濃度不純物領域における濃度差はほとんど生じていない。 The simulation result is shown in FIG. FIG. 5 shows that the concentration of the impurity element (phosphorus) continuously increases as the distance from the channel formation region increases. However, the concentration gradient is gentle, and there is almost no concentration difference in the low concentration impurity region.
また、図5により得られた濃度分布を有し、且つ、0.5μmのGOLD領域と、0.5μmのLLD領域として形成されたTFTの電圧/電流特性を図6に示した。なお、シュミレーションにより、TFTのしきい値(Vth)は、1.881V、S値は、0.2878V/dec、オン電流は、Vds(ソース領域とドレイン領域の電圧差)=1Vの時には、40μAとなり、Vds=14Vの時には119.6μAとなった。 FIG. 6 shows the voltage / current characteristics of a TFT having the concentration distribution obtained in FIG. 5 and formed as a 0.5 μm GOLD region and a 0.5 μm LLD region. By simulation, the TFT threshold (Vth) is 1.881 V, the S value is 0.2878 V / dec, and the on-current is 40 μA when Vds (voltage difference between the source region and the drain region) = 1V. Thus, when Vds = 14V, the value was 119.6 μA.
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 The present invention having the above-described configuration will be described in more detail with the following examples.
ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に図7〜図9を用いて説明する。 Here, a method for simultaneously manufacturing a pixel portion and TFTs (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion on the same substrate will be described in detail with reference to FIGS. .
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板100を用いる。なお、基板100としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
First, in this embodiment, a
次いで、基板100上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜101を形成する。本実施例では下地膜101として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜101の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜101aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化シリコン膜101a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜101のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜101bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化シリコン膜101b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
Next, a
次いで、下地膜上に半導体層102〜105を形成する。半導体層102〜105は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層102〜105の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層102〜105を形成した。 Next, semiconductor layers 102 to 105 are formed over the base film. The semiconductor layers 102 to 105 are formed by forming a semiconductor film having an amorphous structure by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like), and then a known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 102 to 105 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but it is preferably formed of silicon or silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.02)) alloy. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and then laser annealing treatment is performed to improve crystallization. Thus, a crystalline silicon film was formed. Then, the semiconductor layers 102 to 105 were formed by patterning the crystalline silicon film using a photolithography method.
また、半導体層102〜105を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。 In addition, after forming the semiconductor layers 102 to 105, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を80〜98%として行えばよい。 When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz, and the laser energy density is 100 to 400 mJ / cm 2 (typically 200 to 300 mJ / cm 2). ). In the case of using a YAG laser, the second harmonic is used and the pulse oscillation frequency is set to 1 to 10 kHz, and the laser energy density is set to 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 80 to 98%. Good.
次いで、半導体層102〜105を覆うゲート絶縁膜106を形成する。ゲート絶縁膜106はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, a
また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。 When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 are mixed by a plasma CVD method to a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density of 0. It can be formed by discharging at 5 to 0.8 W / cm 2 . The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.
次いで、図7(A)に示すように、ゲート絶縁膜106上に膜厚20〜100nmの第1の導電膜107と、膜厚100〜400nmの第2の導電膜108とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜107と、膜厚370nmのW膜からなる第2の導電膜108を積層形成した。
TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
Next, as illustrated in FIG. 7A, a first
The TaN film was formed by sputtering, and was sputtered in a nitrogen-containing atmosphere using a Ta target. The W film was formed by sputtering using a W target. In addition, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in the W film, the crystallization is hindered and the resistance is increased. Therefore, in this embodiment, a sputtering method using a target of high purity W (purity 99.9999%) is used, and the W film is formed with sufficient consideration so that impurities are not mixed in from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm could be realized.
なお、本実施例では、第1の導電膜107をTaN、第2の導電膜108をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
In this embodiment, the first
次に、フォトリソグラフィ法を用いてレジストからなるマスク109〜112を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第2の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。なお、ここでの第1のエッチング条件でのエッチングは、実施の形態に記載した第1のエッチング工程(図1(B))に相当する。
Next, resist
この後、レジストからなるマスク109〜112を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。なお、ここでの第2エッチング条件でのエッチングは、実施の形態に記載した第2のエッチング工程(図1(C))に相当する。
Thereafter, the
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15°〜45°とすればよい。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層113〜116(第1の導電層113a〜116aと第2の導電層113b〜116b)を形成する。ここでのチャネル長方向の第1の導電層の幅は、上記実施の形態に示したW1に相当する。117はゲート絶縁膜であり、第1の形状の導電層113〜116で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the taper portion may be 15 ° to 45 °. Thus, the first shape conductive layers 113 to 116 (the first
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図7(B))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015atoms/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015atoms/cm2とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、導電層113〜116がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域118〜121が形成される。高濃度不純物領域118〜121には1×1020〜1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。なお、ここでの第1のドーピング処理は、実施の形態に記載した第1のドーピング工程(図1(D))に相当する。
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer. (FIG. 7B) The doping process may be performed by an ion doping method or an ion implantation method. The conditions of the ion doping method are a dose amount of 1 × 10 13 to 5 × 10 15 atoms / cm 2 and an acceleration voltage of 60 to 100 keV. In this embodiment, the dosage is 1.5 × 10 15 atoms / cm 2 and the acceleration voltage is 80 keV. As an impurity element imparting n-type, an element belonging to
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。
なお、第1のエッチング処理や第2のエッチング処理に用いるエッチング用ガスにはCl2、BCl3、SiCi4、CCl4などの塩素化合物系ガス、CF4、SF6、NF3などのフッ素化合物系ガス及びO2から選ばれたガス、またはこれらを主成分とする混合ガスを用いればよい。ここでは、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)
とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
第2のエッチング処理でのWに対するエッチング速度は124.62nm/min、TaNに対するエッチング速度は20.67nm/minであり、TaNに対するWの選択比は6.05である。従って、W膜が選択的にエッチングされる。この第2のエッチング処理によりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層122b〜125bを形成する。一方、第1の導電層113a〜116aは、ほとんどエッチングされず、第1の導電層122a〜125aを形成する。なお、ここでの第2のエッチング処理は、実施の形態に記載した第3のエッチング工程(図2(A))に相当する。また、ここでのチャネル長方向の第2の導電層の幅が実施の形態に示したW2に相当する。
Next, a second etching process is performed without removing the resist mask.
The etching gas used for the first etching process and the second etching process is a chlorine compound gas such as Cl 2 , BCl 3 , SiCi 4 , or CCl 4 , or a fluorine compound such as CF 4 , SF 6 , or NF 3 . A gas selected from a system gas and O 2 or a mixed gas containing these as a main component may be used. Here, CF 4 , Cl 2, and O 2 are used as etching gases, and the respective gas flow ratios are 25/25/10 (sccm).
Etching was performed by applying 500 W of RF (13.56 MHz) power to the coil electrode at a pressure of 1 Pa to generate plasma. 20 W of RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
In the second etching process, the etching rate with respect to W is 124.62 nm / min, the etching rate with respect to TaN is 20.67 nm / min, and the selection ratio of W with respect to TaN is 6.05. Therefore, the W film is selectively etched. By this second etching process, the taper angle of W became 70 °. The second
次いで、第2のドーピング処理を行って図7(C)の状態を得る。ドーピングは第2の導電層122b〜125bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてP(リン)を用い、ドーズ量3.5×1012、加速電圧90keVにてプラズマドーピングを行った。こうして、第1の導電層と重なる低濃度不純物領域126〜129を自己整合的に形成する。
この低濃度不純物領域126〜129へ添加されたリン(P)の濃度は、1×1017〜1×1018atoms/cm3であり、且つ、第1の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第1の導電層のテーパー部と重なる半導体層において、第1の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域118〜121にも不純物元素が添加され、高濃度不純物領域130〜133を形成する。なお、ここでの第2のドーピング処理は、実施の形態に記載した第2のドーピング工程(図2(B))に相当する。
Next, a second doping process is performed to obtain the state of FIG. Doping is performed using the second
The concentration of phosphorus (P) added to the low-
次いで、レジストからなるマスクを除去せずに第3のエッチング処理を行う。
この第3のエッチング処理では第1の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第3のエッチング処理は、エッチングガスにCHF3を用い、反応性イオンエッチング法(RIE法)
を用いて行う。本実施例では、チャンバー圧力6.7Pa、RF電力800W、CHF3ガス流量35sccmで第3のエッチング処理を行った。第3のエッチング処理により、第1の導電層138〜141が形成される。(図8(A))なお、ここでの第3のエッチング処理は、実施の形態に記載した第4のエッチング工程(図2(C))に相当する。また、ここでのチャネル長方向の第1の導電層の幅が実施の形態に示したW3に相当する。
Next, a third etching process is performed without removing the resist mask.
In the third etching process, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. The third etching process uses CHF 3 as an etching gas and a reactive ion etching method (RIE method).
To do. In this example, the third etching process was performed at a chamber pressure of 6.7 Pa, an RF power of 800 W, and a CHF 3 gas flow rate of 35 sccm. By the third etching process, first
この第3のエッチング処理時、同時に絶縁膜117もエッチングされて、高濃度不純物領域130〜133の一部は露呈し、絶縁膜143a〜143c、144が形成される。なお、本実施例では、高濃度不純物領域130〜133の一部が露呈するエッチング条件を用いたが、絶縁膜の膜厚やエッチング条件を変更すれば、高濃度不純物領域に薄く絶縁膜が残るようにすることもできる。
At the same time as the third etching process, the insulating
上記第3のエッチング処理によって、第1の導電層138〜141と重ならない不純物領域(LDD領域)134a〜137aが形成される。なお、不純物領域(GOLD領域)134b〜137bは、第1の導電層138〜141と重なったままである。
By the third etching process, impurity regions (LDD regions) 134a to 137a that do not overlap with the first
また、第1の導電層138と第2の導電層122bとで形成された電極は、後の工程で形成される駆動回路のnチャネル型TFTのゲート電極となり、第1の導電層139と第2の導電層123bとで形成された電極は、後の工程で形成される駆動回路のpチャネル型TFTのゲート電極となる。同様に、第1の導電層140と第2の導電層124bとで形成された電極は、後の工程で形成される画素部のnチャネル型TFTのゲート電極となり、第1の導電層141と第2の導電層125bとで形成された電極は、後の工程で形成される画素部の保持容量の一方の電極となる。
In addition, an electrode formed by the first
このようにすることで、本実施例は、第1の導電層138〜141と重なる不純物領域(GOLD領域)134b〜137bにおける不純物濃度と、第1の導電層138〜141と重ならない不純物領域(LDD領域)134a〜137aにおける不純物濃度との差を小さくすることができ、TFT特性を向上させることができる。
In this way, in this embodiment, the impurity concentration in the impurity regions (GOLD regions) 134b to 137b overlapping with the first
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク145、146を形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型(n型)とは逆の導電型(p型)を付与する不純物元素が添加された不純物領域147〜152を形成する。(図8(B))第1の導電層139、141を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域147〜152はジボラン(B2H6)を用いたイオンドープ法で形成する。なお、この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク145、146で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域145、146にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度が2×1020〜2×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、第3のエッチング処理によって、pチャネル型TFTの活性層となる半導体層の一部が露呈されたため、不純物元素(ボロン)
を添加しやすい利点を有している。
Next, after removing the resist mask, new resist
Has the advantage of being easy to add.
この第3のドーピング処理は1回でもよいし、複数回でもよい。例えば、2回のドーピングを行う場合、1回目のドーピング条件を加速電圧5〜40keVとし、147、150を形成し、2回目のドーピング条件を加速電圧60〜120keVとし、148、149、151、152を形成することによって半導体膜における注入欠陥(イオンドーピングやイオン注入による欠陥)を最小限に抑えることができる。さらに、このように複数回でドーピングを行えば、ソース領域およびドレイン領域147とLDD領域148、149に対してそれぞれボロン元素の導入量を変えることができ、設計の自由度が向上する。
This third doping process may be performed once or a plurality of times. For example, when doping is performed twice, the first doping condition is 5 to 40 keV and 147 and 150 are formed, and the second doping condition is 60 to 120 keV and 148, 149, 151 and 152 are used. By forming, implantation defects (defects caused by ion doping or ion implantation) in the semiconductor film can be minimized. Furthermore, if doping is performed a plurality of times in this way, the amount of boron element introduced into the source and drain
以上までの工程でそれぞれの半導体層に不純物領域が形成される。 Through the above steps, impurity regions are formed in the respective semiconductor layers.
次いで、レジストからなるマスク145、146を除去して第1の層間絶縁膜153を形成する。この第1の層間絶縁膜153としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第1の層間絶縁膜153は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, the resist
次いで、図8(C)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。 Next, as shown in FIG. 8C, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, it may be performed at 400 to 700 ° C., typically 500 to 550 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. The activation treatment was performed by heat treatment. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域(130、132、147、150)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。 In this embodiment, at the same time as the activation treatment, nickel used as a catalyst during crystallization is gettered to impurity regions (130, 132, 147, 150) containing high-concentration phosphorus, and mainly the channel. The nickel concentration in the semiconductor layer that becomes the formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and good crystallinity, so that high field-effect mobility can be obtained and good characteristics can be achieved.
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。 In addition, an activation process may be performed before forming the first interlayer insulating film. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring and the like as in this embodiment. It is preferable to perform the conversion treatment.
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 Furthermore, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。 In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after performing the hydrogenation.
次いで、第1の層間絶縁膜153上に有機絶縁物材料から成る第2の層間絶縁膜154を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成した。次いで、各不純物領域130、132、147、150に達するコンタクトホールを形成するためのパターニングを行う。
Next, a second
そして、駆動回路205において、不純物領域130または不純物領域147とそれぞれ電気的に接続する電極155〜158を形成する。なお、これらの電極は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
Then, in the driver circuit 205,
また、画素部206においては、不純物領域132と接する接続電極160、またはソース電極159を形成し、不純物領域150と接する接続電極161を形成する。
In the pixel portion 206, the
次いで、その上に透明導電膜を80〜120nmの厚さで形成し、パターニングすることによって画素電極162を形成する。(図9)透明導電膜には酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)などを好適に用いることができる。
Next, a transparent conductive film is formed thereon with a thickness of 80 to 120 nm, and the
また、画素電極162は、接続電極160と接して重ねて形成することによって画素TFTのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層(不純物領域150)と電気的な接続が形成される。
Further, the
なお、ここでは、画素電極として、透明導電膜を用いた例を示したが、反射性を有する導電性材料を用いて画素電極を形成すれば、反射型の表示装置を作製することができる。その場合、電極を作製する工程で画素電極を同時に形成でき、その画素電極の材料としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。 Note that although an example in which a transparent conductive film is used as the pixel electrode is described here, a reflective display device can be manufactured if the pixel electrode is formed using a conductive material having reflectivity. In that case, the pixel electrode can be formed at the same time in the step of manufacturing the electrode, and the pixel electrode is made of a highly reflective material such as a film containing Al or Ag as a main component or a laminated film thereof. Is desirable.
以上の様にして、nチャネル型TFT201及びpチャネル型TFT202を有する駆動回路205と、画素TFT203及び保持容量204とを有する画素部206を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
As described above, the driver circuit 205 including the n-channel TFT 201 and the p-
駆動回路205のnチャネル型TFT201はチャネル形成領域163、ゲート電極の一部を構成する第1の導電層138と重なる低濃度不純物領域134b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域134a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域130を有している。pチャネル型TFT202にはチャネル形成領域164、ゲート電極の一部を構成する第1の導電層139と重なる不純物領域149、ゲート電極の外側に形成される不純物領域148、ソース領域またはドレイン領域として機能する不純物領域147を有している。
The n-channel TFT 201 of the driver circuit 205 includes a
画素部206の画素TFT203にはチャネル形成領域165、ゲート電極を形成する第1の導電層140と重なる低濃度不純物領域136b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域136a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域132を有している。また、保持容量204の一方の電極として機能する半導体層150〜152には、それぞれp型を付与する不純物元素が添加されている。保持容量204は、絶縁膜144を誘電体として、電極125、141と、半導体層150〜152、166とで形成している。
The pixel TFT 203 of the pixel portion 206 includes a
本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図10を用いる。
In this embodiment, a process for manufacturing an active matrix liquid crystal display device from the active matrix substrate manufactured in
まず、実施例1に従い、図9の状態のアクティブマトリクス基板を得た後、図9のアクティブマトリクス基板上に配向膜167を形成しラビング処理を行う。
なお、本実施例では配向膜167を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
First, after obtaining the active matrix substrate in the state of FIG. 9 according to Example 1, an
In this embodiment, before forming the
次いで、対向基板168を用意する。この対向基板には、着色層174、遮光層175が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層177を設けた。このカラーフィルタと遮光層177とを覆う平坦化膜176を設けた。次いで、平坦化膜176上に透明導電膜からなる対向電極169を画素部に形成し、対向基板の全面に配向膜170を形成し、ラビング処理を施した。
Next, a
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材171で貼り合わせる。シール材171にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料173を注入し、封止剤(図示せず)によって完全に封止する。液晶材料173には公知の液晶材料を用いれば良い。このようにして図10に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてFPCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate are attached to each other with a
こうして得られた液晶表示パネルの構成を図11の上面図を用いて説明する。
なお、図10と対応する部分には同じ符号を用いた。
The structure of the liquid crystal display panel thus obtained will be described with reference to the top view of FIG.
In addition, the same code | symbol was used for the part corresponding to FIG.
図11(A)で示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexible Printed Circuit)を貼り付ける外部入力端子207、外部入力端子と各回路の入力部までを接続する配線208などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板168とがシール材171を介して貼り合わされている。
11A is a top view, a pixel portion, a driving circuit, an
ゲート配線側駆動回路205aと重なるように対向基板側に遮光層177aが設けられ、ソース配線側駆動回路205bと重なるように対向基板側に遮光層177bが形成されている。また、画素部206上の対向基板側に設けられたカラーフィルタ209は遮光層と、赤色(R)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色(R)
の着色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
A
A color display is formed with three colors, a colored layer of green, a colored layer of green (G), and a colored layer of blue (B). The arrangement of the colored layers of these colors is arbitrary.
ここでは、カラー化を図るためにカラーフィルタ209を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
Here, the
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層177a、177bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
In addition, a light-shielding layer is provided between adjacent pixels in the color filter to shield light other than the display area. Here, the
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所(各画素電極の間隙)や、駆動回路を遮光してもよい。 Further, without providing the light-shielding layer, the light-shielding layer is appropriately disposed between the counter substrate and the counter electrode so as to be shielded from light by stacking a plurality of colored layers constituting the color filter. Or the drive circuit may be shielded from light.
また、外部入力端子にはベースフィルム210と配線211から成るFPCが異方性導電性樹脂212で貼り合わされている。さらに補強板で機械的強度を高めている。
Further, an FPC composed of a
図11(B)は図11(A)で示す外部入力端子207のA−A'線に対する断面図を示している。導電性粒子214の外径は配線215のピッチよりも小さいので、接着剤212中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するFPC側の配線と電気的な接続を形成することができる。
FIG. 11B is a cross-sectional view taken along the line AA ′ of the
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。 The liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices.
本実施例では実施例1とは異なるアクティブマトリクス基板の作製方法について図12〜15、及び図17を用いて説明する。実施例1では透過型の表示装置を形成したが、本実施例では、反射型の表示装置を形成し、実施例1よりもマスク数を減らすことを特徴としている。
In this embodiment, a method for manufacturing an active matrix substrate, which is different from that in
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板400を用いる。なお、基板400としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。 First, in this embodiment, a substrate 400 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. Note that the substrate 400 may be a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating film is formed. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
次いで、基板400上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜401を形成する。本実施例では下地膜401として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜401の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜401aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化シリコン膜401a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜401のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜401bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化シリコン膜401b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
Next, a
次いで、下地膜上に半導体層402〜406を形成する。半導体層402〜406は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層402〜406の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層402〜406を形成した。 Next, semiconductor layers 402 to 406 are formed over the base film. The semiconductor layers 402 to 406 are formed by forming a semiconductor film having an amorphous structure by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like), and then a known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 402 to 406 are formed to have a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and then laser annealing treatment is performed to improve crystallization. Thus, a crystalline silicon film was formed. Then, semiconductor layers 402 to 406 were formed by patterning the crystalline silicon film using a photolithography method.
また、半導体層402〜406を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。 Further, after forming the semiconductor layers 402 to 406, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を80〜98%として行えばよい。 When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz, and the laser energy density is 100 to 400 mJ / cm 2 (typically 200 to 300 mJ / cm 2). ). In the case of using a YAG laser, the second harmonic is used and the pulse oscillation frequency is set to 1 to 10 kHz, and the laser energy density is set to 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 80 to 98%. Good.
次いで、半導体層402〜406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, a
また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。 When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 are mixed by a plasma CVD method to a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density of 0. It can be formed by discharging at 5 to 0.8 W / cm 2 . The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.
次いで、図12(A)に示すように、ゲート絶縁膜407上に膜厚20〜100nmの第1の導電膜408と、膜厚100〜400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%または純度99.99%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができた。
Next, as illustrated in FIG. 12A, a first
なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
In this embodiment, the first
次に、フォトリソグラフィ法を用いてレジストからなるマスク410〜415を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第2の導電層の端部をテーパー形状とする。また、この第1のエッチング条件でのエッチング直後での、光学顕微鏡を用いた画素部における上面図を図17(A)に示した。
Next, resist
この後、レジストからなるマスク410〜415を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
Thereafter, the
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15°〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417〜422(第1の導電層417a〜422aと第2の導電層417b〜422b)を形成する。416はゲート絶縁膜であり、第1の形状の導電層417〜422で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。また、この第2のエッチング条件でのエッチング直後での、光学顕微鏡を用いた画素部における上面図を図17(B)に示した。
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the tapered portion is 15 ° to 45 °. Thus, the first shape conductive layers 417 to 422 (first conductive layers 417 a to 422 a and second conductive layers 417 b to 422 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form.
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図12(B))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015atoms/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015atoms/cm2とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、導電層417〜421がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域423〜427が形成される。高濃度不純物領域423〜427には1×1020〜1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer. (FIG. 12B) The doping process may be performed by an ion doping method or an ion implantation method. The conditions of the ion doping method are a dose amount of 1 × 10 13 to 5 × 10 15 atoms / cm 2 and an acceleration voltage of 60 to 100 keV. In this embodiment, the dosage is 1.5 × 10 15 atoms / cm 2 and the acceleration voltage is 80 keV. As an impurity element imparting n-type, an element belonging to
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。
ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第1の導電層428b〜433bを形成する。一方、第2の導電層417a〜422aは、ほとんどエッチングされず、第2の導電層428a〜433aを形成する。次いで、第2のドーピング処理を行って図12(C)の状態を得る。ドーピングは第2の導電層417a〜422aを不純物元素に対するマスクとして用い、第1の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第1の導電層と重なる不純物領域434〜438を形成する。この不純物領域へ添加されたリン(P)の濃度は、第1の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第1の導電層のテーパー部と重なる半導体層において、第1の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、不純物領域423〜427にも不純物元素が添加され、不純物領域439〜443を形成する。
Next, a second etching process is performed without removing the resist mask.
Here, CF 4 , Cl 2, and O 2 are used as the etching gas, and the W film is selectively etched. At this time, the first
次いで、レジストからなるマスクを除去せずに第3のエッチング処理を行う。
(図13(A))この第3のエッチング処理では第1の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第3のエッチング処理は、エッチングガスにCHF3を用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチング処理により、第1の導電層444〜449が形成される。この時、同時に絶縁膜416もエッチングされて、絶縁膜450a〜d、451が形成される。
Next, a third etching process is performed without removing the resist mask.
(FIG. 13A) In this third etching process, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. The third etching process is performed using a reactive ion etching method (RIE method) using CHF 3 as an etching gas. By the third etching process, first
上記第3のエッチング処理によって、第1の導電層444〜448と重ならない不純物領域(LDD領域)434a〜438aが形成される。なお、不純物領域(GOLD領域)434b〜438bは、第1の導電層444〜448と重なったままである。
By the third etching process, impurity regions (LDD regions) 434a to 438a that do not overlap with the first
このようにすることで、本実施例は、第1の導電層444〜448と重なる不純物領域(GOLD領域)434b〜438bにおける不純物濃度と、第1の導電層444〜448と重ならない不純物領域(LDD領域)434a〜438aにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
Thus, in this embodiment, the impurity concentration in the impurity regions (GOLD regions) 434b to 438b overlapping with the first
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク452〜454を形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型(n型)とは逆の導電型(p型)を付与する不純物元素が添加された不純物領域455〜460を形成する。第1の導電層445、448を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域455〜460はジボラン(B2H6)を用いたイオンドープ法で形成する。(図13(B))この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク452〜454で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域455〜460にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020〜2×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン)を添加しやすい利点を有している。
Next, after removing the resist mask, new resist
以上までの工程でそれぞれの半導体層に不純物領域が形成される。 Through the above steps, impurity regions are formed in the respective semiconductor layers.
次いで、レジストからなるマスク452〜454を除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第1の層間絶縁膜461は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, the resist
次いで、図13(C)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。 Next, as shown in FIG. 13C, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, it may be performed at 400 to 700 ° C., typically 500 to 550 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. The activation treatment was performed by heat treatment. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域439、441、442、455、458にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
In this embodiment, at the same time as the activation treatment, nickel used as a catalyst during crystallization is gettered to
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。 In addition, an activation process may be performed before forming the first interlayer insulating film. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring and the like as in this embodiment. It is preferable to perform the conversion treatment.
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 Furthermore, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。 In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after performing the hydrogenation.
次いで、第1の層間絶縁膜461上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜462を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10〜1000cp、好ましくは40〜200cpのものを用い、表面に凸凹が形成されるものを用いた。
Next, a second
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。 In this embodiment, in order to prevent specular reflection, the surface of the pixel electrode is formed with the unevenness by forming the second interlayer insulating film having the unevenness on the surface. In addition, a convex portion may be formed in a region below the pixel electrode in order to make the surface of the pixel electrode uneven to achieve light scattering. In that case, since the convex portion can be formed using the same photomask as that of the TFT, it can be formed without increasing the number of steps. In addition, this convex part should just be suitably provided on the board | substrate of pixel part area | regions other than wiring and a TFT part. Thus, irregularities are formed on the surface of the pixel electrode along the irregularities formed on the surface of the insulating film covering the convex portions.
また、第2の層間絶縁膜462として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
Alternatively, a film whose surface is planarized may be used as the second
そして、駆動回路506において、各不純物領域とそれぞれ電気的に接続する配線463〜467を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
In the driver circuit 506,
また、画素部507においては、画素電極470、ゲート配線469、接続電極468を形成する。(図14)この接続電極468によりソース配線(443bと449の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極470は、画素TFTのドレイン領域442と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接続が形成される。また、画素電極470としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
In the pixel portion 507, a
以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCMOS回路、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504、保持容量505とを有する画素部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
As described above, a CMOS circuit including an n-
駆動回路506のnチャネル型TFT501はチャネル形成領域471、ゲート電極の一部を構成する第1の導電層444と重なる低濃度不純物領域434b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域434a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域439を有している。このnチャネル型TFT501と電極466で接続してCMOS回路を形成するpチャネル型TFT502にはチャネル形成領域472、ゲート電極と重なる不純物領域457、ゲート電極の外側に形成される不純物領域456、ソース領域またはドレイン領域として機能する高濃度不純物領域455を有している。また、nチャネル型TFT503にはチャネル形成領域473、ゲート電極の一部を構成する第1の導電層446と重なる低濃度不純物領域436b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域436a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域441を有している。
The n-
画素部の画素TFT504にはチャネル形成領域474、ゲート電極の一部を構成する第1の導電層447と重なる低濃度不純物領域437b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域443を有している。また、保持容量505の一方の電極として機能する半導体層458〜460には、それぞれp型を付与する不純物元素が添加されている。保持容量505は、絶縁膜451を誘電体として、電極(448と432bの積層)と、半導体層458〜460とで形成している。
The pixel TFT 504 in the pixel portion includes a
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。 In the pixel structure of this embodiment, the end of the pixel electrode overlaps with the source wiring so that the gap between the pixel electrodes is shielded from light without using a black matrix.
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図15に示す。なお、図12〜図14に対応する部分には同じ符号を用いている。図14中の鎖線A−A’は図15中の鎖線A―A’で切断した断面図に対応している。また、図14中の鎖線B−B’は図15中の鎖線B―B’で切断した断面図に対応している。 A top view of a pixel portion of an active matrix substrate manufactured in this embodiment is shown in FIG. In addition, the same code | symbol is used for the part corresponding to FIGS. A chain line A-A ′ in FIG. 14 corresponds to a cross-sectional view taken along the chain line A-A ′ in FIG. 15. Further, a chain line B-B ′ in FIG. 14 corresponds to a cross-sectional view taken along the chain line B-B ′ in FIG. 15.
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を5枚とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。 Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing the active matrix substrate can be five. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
本実施例では、実施例3で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図16を用いる。 In this embodiment, a process for manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 3 will be described below. FIG. 16 is used for the description.
まず、実施例3に従い、図14の状態のアクティブマトリクス基板を得た後、図14のアクティブマトリクス基板上、少なくとも画素電極470上に配向膜471を形成しラビング処理を行う。なお、本実施例では配向膜471を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
First, after obtaining an active matrix substrate in the state shown in FIG. 14 according to Embodiment 3, an
次いで、対向基板471を用意する。次いで、対向基板471上に着色層472、473、平坦化膜474を形成する。赤色の着色層472と青色の着色層473とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
Next, a
本実施例では、実施例3に示す基板を用いている。従って、実施例3の画素部の上面図を示す図15では、少なくともゲート配線469と画素電極470の間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と画素電極470の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
In this embodiment, the substrate shown in Embodiment 3 is used. Therefore, in FIG. 15 showing a top view of the pixel portion of Example 3, at least the gap between the
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。 As described above, the number of steps can be reduced by shielding the gap between the pixels with the light shielding portion formed by the lamination of the colored layers without forming a light shielding layer such as a black mask.
次いで、平坦化膜474上に透明導電膜からなる対向電極475を少なくとも画素部に形成し、対向基板の全面に配向膜476を形成し、ラビング処理を施した。
Next, a
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材477で貼り合わせる。シール材477にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料478を注入し、封止剤(図示せず)によって完全に封止する。液晶材料478には公知の液晶材料を用いれば良い。なお、本実施例は反射型であるので実施例1よりも基板間隔は半分程度となる。このようにして図16に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached to each other with a
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。 The liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices.
本実施例では、本発明を用いてEL(エレクトロルミネセンス)表示装置を作製した例について説明する。なお、図18は本発明のEL表示装置の断面図である。 In this example, an example in which an EL (electroluminescence) display device is manufactured using the present invention will be described. FIG. 18 is a cross-sectional view of the EL display device of the present invention.
図18において、基板700上に設けられたスイッチングTFT603は図14のnチャネル型TFT503を用いて形成される。従って、構造の説明はnチャネル型TFT503の説明を参照すれば良い。
In FIG. 18, a switching TFT 603 provided over a
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。 Note that although a double gate structure in which two channel formation regions are formed is used in this embodiment, a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed may be used.
基板700上に設けられた駆動回路(nチャネル型TFT601及びpチャネル型TFT602)は図14のCMOS回路を用いて形成される。従って、構造の説明はnチャネル型TFT501とpチャネル型TFT502の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
A driver circuit (an n-
また、配線701、703はCMOS回路のソース配線、702はドレイン配線として機能する。また、配線704はソース配線708とスイッチングTFTのソース領域とを電気的に接続する配線として機能し、配線705はドレイン配線709とスイッチングTFTのドレイン領域とを電気的に接続する配線として機能する。
Further, the
なお、電流制御TFT604は図14のpチャネル型TFT502を用いて形成される。従って、構造の説明はpチャネル型TFT502の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
Note that the
また、配線706は電流制御TFTのソース配線(電流供給線に相当する)であり、707は電流制御TFTの画素電極710上に重ねることで画素電極710と電気的に接続する電極である。
A
なお、710は、透明導電膜からなる画素電極(EL素子の陽極)である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極710は、上記配線を形成する前に平坦な層間絶縁膜711上に形成する。本実施例においては、樹脂からなる平坦化膜711を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
配線701〜707を形成後、図18に示すようにバンク712を形成する。
バンク712は100〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
After the
The
なお、バンク712は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク712の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×106〜1×1012Ω・m(好ましくは1×108〜1×1010Ω・m)となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
Note that since the
画素電極710の上にはEL層713が形成される。なお、図18では一画素しか図示していないが、本実施例ではR(赤)、G(緑)、B(青)の各色に対応したEL層を作り分けている。また、本実施例では蒸着法により低分子系有機EL材料を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq3)膜を設けた積層構造としている。
Alq3にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
An
The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene, or DCM1 to Alq 3 .
但し、以上の例はEL層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例では低分子系有機EL材料をEL層として用いる例を示したが、高分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。
これらの有機EL材料や無機材料は公知の材料を用いることができる。
However, the above example is an example of an organic EL material that can be used as an EL layer, and is not necessarily limited to this. An EL layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light-emitting layer, a charge transport layer, or a charge injection layer. For example, in this embodiment, an example in which a low molecular weight organic EL material is used as an EL layer is shown, but a high molecular weight organic EL material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer or the charge injection layer.
As these organic EL materials and inorganic materials, known materials can be used.
次に、EL層713の上には導電膜からなる陰極714が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
Next, a
この陰極714まで形成された時点でEL素子715が完成する。なお、ここでいうEL素子715は、画素電極(陽極)710、EL層713及び陰極714で形成されたコンデンサを指す。
When the
EL素子715を完全に覆うようにしてパッシベーション膜716を設けることは有効である。パッシベーション膜716としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
It is effective to provide a
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC(ダイヤモンドライクカーボン)膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低いEL層713の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、EL層713の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にEL層713が酸化するといった問題を防止できる。
At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC (diamond-like carbon) film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the
さらに、パッシベーション膜716上に封止材717を設け、カバー材718を貼り合わせる。封止材717としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材718はガラス基板や石英基板やプラスチック基板(プラスチックフィルムも含む)の両面に炭素膜(好ましくはダイヤモンドライクカーボン膜)を形成したものを用いる。
Further, a sealing
こうして図18に示すような構造のEL表示装置が完成する。なお、バンク712を形成した後、パッシベーション膜716を形成するまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材718を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
Thus, an EL display device having a structure as shown in FIG. 18 is completed. Note that it is effective to continuously process the steps from the formation of the
こうして、プラスチック基板を母体とする絶縁体700上にnチャネル型TFT601、602、スイッチングTFT(nチャネル型TFT)603および電流制御TFT(nチャネル型TFT)604が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型EL表示装置よりも少ない。
Thus, the n-
即ち、TFTの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。 That is, the TFT manufacturing process is greatly simplified, and the yield can be improved and the manufacturing cost can be reduced.
さらに、図14を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いnチャネル型TFTを形成することができる。そのため、信頼性の高いEL表示装置を実現できる。 Furthermore, as described with reference to FIGS. 14A and 14B, an n-channel TFT which is resistant to deterioration due to the hot carrier effect can be formed by providing an impurity region overlapping with the gate electrode through an insulating film. Therefore, a highly reliable EL display device can be realized.
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。 Further, in this embodiment, only the configuration of the pixel portion and the drive circuit is shown. However, according to the manufacturing process of this embodiment, other logic circuits such as a signal dividing circuit, a D / A converter, an operational amplifier, and a γ correction circuit are provided. Can be formed on the same insulator, and a memory and a microprocessor can also be formed.
さらに、EL素子を保護するための封止(または封入)工程まで行った後の本実施例のEL発光装置について図19を用いて説明する。なお、必要に応じて図18で用いた符号を引用する。 Furthermore, the EL light-emitting device of this example after performing the sealing (or sealing) process for protecting the EL element will be described with reference to FIG. In addition, the code | symbol used in FIG. 18 is quoted as needed.
図19(A)は、EL素子の封止までを行った状態を示す上面図、図19(B)は図19(A)をA−A’で切断した断面図である。点線で示された801はソース側駆動回路、806は画素部、807はゲート側駆動回路である。また、901はカバー材、902は第1シール材、903は第2シール材であり、第1シール材902で囲まれた内側には封止材907が設けられる。
FIG. 19A is a top view illustrating a state where the EL element is sealed, and FIG. 19B is a cross-sectional view taken along line A-A ′ in FIG. 19A.
なお、904はソース側駆動回路801及びゲート側駆動回路807に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)905からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書におけるEL表示装置には、EL表示装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
次に、断面構造について図19(B)を用いて説明する。基板700の上方には画素部806、ゲート側駆動回路807が形成されており、画素部806は電流制御TFT604とそのドレインに電気的に接続された画素電極710を含む複数の画素により形成される。また、ゲート側駆動回路807はnチャネル型TFT601とpチャネル型TFT602とを組み合わせたCMOS回路(図14参照)を用いて形成される。
Next, a cross-sectional structure will be described with reference to FIG. A
画素電極710はEL素子の陽極として機能する。また、画素電極710の両端にはバンク712が形成され、画素電極710上にはEL層713およびEL素子の陰極714が形成される。
The
陰極714は全画素に共通の配線としても機能し、接続配線904を経由してFPC905に電気的に接続されている。さらに、画素部806及びゲート側駆動回路807に含まれる素子は全て陰極714およびパッシベーション膜716で覆われている。
The
また、第1シール材902によりカバー材901が貼り合わされている。なお、カバー材901とEL素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第1シール材902の内側には封止材907が充填されている。なお、第1シール材902、封止材907としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材902はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材907の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
Further, a
EL素子を覆うようにして設けられた封止材907はカバー材901を接着するための接着剤としても機能する。また、本実施例ではカバー材901を構成するプラスチック基板901aの材料としてFRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリルを用いることができる。
The sealing
また、封止材907を用いてカバー材901を接着した後、封止材907の側面(露呈面)を覆うように第2シール材903を設ける。第2シール材903は第1シール材902と同じ材料を用いることができる。
In addition, after the
以上のような構造でEL素子を封止材907に封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。
By encapsulating the EL element in the sealing
上記各実施例1乃至5のいずれか一を実施して形成されたTFTは様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。 The TFT formed by implementing any one of the first to fifth embodiments can be used for various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図20、図21及び図22に示す。 Such electronic devices include video cameras, digital cameras, projectors, head-mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Can be mentioned. Examples of these are shown in FIGS. 20, 21, and 22.
図20(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明を表示部2003に適用することができる。
FIG. 20A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a
図20(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102に適用することができる。
FIG. 20B illustrates a video camera, which includes a main body 2101, a display portion 2102, an
図20(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205に適用できる。
FIG. 20C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an
図20(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303等を含む。本発明は表示部2302に適用することができる。
FIG. 20D illustrates a goggle type display, which includes a
図20(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部2402に適用することができる。
FIG. 20E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a
The present invention can be applied to the
図20(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本発明を表示部2502に適用することができる。
FIG. 20F illustrates a digital camera, which includes a main body 2501, a
図21(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。
FIG. 21A illustrates a front type projector including a
図21(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の駆動回路に適用することができる。
FIG. 21B shows a rear projector, which includes a main body 2701, a
なお、図21(C)は、図21(A)及び図21(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図21(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
FIG. 21C is a diagram showing an example of the structure of the
また、図21(D)は、図21(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図21(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
FIG. 21D illustrates an example of the structure of the light source
ただし、図21に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は図示していない。 However, the projector shown in FIG. 21 shows a case where a transmissive electro-optical device is used, and an application example in a reflective electro-optical device and an EL display device is not shown.
図22(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本発明を表示部2904に適用することができる。
FIG. 22A illustrates a mobile phone, which includes a
図22(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003に適用することができる。
FIG. 22B illustrates a portable book (electronic book) which includes a
図22(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
FIG. 22C shows a display, which includes a
ちなみに図22(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。 Incidentally, the display shown in FIG. 22C is a medium or small-sized display, for example, a screen size of 5 to 20 inches. Further, in order to form a display portion having such a size, it is preferable to use a substrate having a side of 1 m and perform mass production by performing multiple chamfering.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合わせからなる構成を用いても実現することができる。 As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-5.
Claims (3)
前記半導体層上に設けられた絶縁膜と、
前記絶縁膜上に設けられたゲート電極と、を有する半導体装置であって、
前記ゲート電極は、第1の幅を有する第1の導電層を下層とし、前記第1の幅より狭い第2の幅を有する第2の導電層を上層として設けられた積層構造を有し、
前記第1の導電層及び前記第2の導電層は、タングステン、タンタル、チタンから選ばれた元素、または前記元素を成分とする化合物或いは合金を用いて形成され、
前記半導体層は、前記第2の導電層と重なるチャネル形成領域と、前記第1の導電層と一部重なる低濃度不純物領域と、前記低濃度不純物領域よりも高濃度の不純物が添加されたソース領域及びドレイン領域とを有し、
前記絶縁膜の端部は、テーパー形状を有することを特徴とする半導体装置。 A semiconductor layer provided on an insulating surface;
An insulating film provided on the semiconductor layer;
A semiconductor device having a gate electrode provided on the insulating film,
The gate electrode has a stacked structure in which a first conductive layer having a first width is formed as a lower layer, and a second conductive layer having a second width smaller than the first width is formed as an upper layer,
The first conductive layer and the second conductive layer are formed using an element selected from tungsten, tantalum, and titanium, or a compound or alloy containing the element as a component,
The semiconductor layer includes a channel formation region that overlaps the second conductive layer, a low concentration impurity region that partially overlaps the first conductive layer, and a source to which an impurity having a higher concentration than the low concentration impurity region is added. A region and a drain region;
The semiconductor device is characterized in that an end portion of the insulating film has a tapered shape.
前記第1の工程の後、前記半導体層上に絶縁膜を形成する第2の工程と、
前記第2の工程の後、前記絶縁膜上に第1の導電層及び第2の導電層の積層からなる第1の電極を形成する第3の工程と、
前記第3の工程の後、前記第1の電極をマスクとして、前記半導体層に不純物元素を添加して高濃度不純物領域を形成する第4の工程と、
前記第4の工程の後、前記第2の導電層をエッチングして、前記第3の工程における前記第2の導電層の幅より狭い第2の導電層を形成する第5の工程と、
前記第5の工程の後、前記第2の導電層をマスクとして、前記半導体層に不純物元素を添加して低濃度不純物領域を形成する第6の工程と、
前記第6の工程の後、前記第1の導電層をエッチングして、前記第3の工程おける前記第1の電極の幅より狭く且つ前記第5の工程における前記第2の導電層の幅より広い第1の導電層を形成し、かつ前記絶縁膜をエッチングする第7の工程と、を有し、
前記第1の導電層及び前記第2の導電層は、タングステン、タンタル、チタンから選ばれた元素、または前記元素を成分とする化合物或いは合金を用いて形成されることを特徴とする半導体装置の作製方法。 A first step of forming a semiconductor layer on the insulating surface;
A second step of forming an insulating film on the semiconductor layer after the first step;
After the second step, a third step of forming a first electrode comprising a stack of a first conductive layer and a second conductive layer on the insulating film;
A fourth step of forming a high concentration impurity region by adding an impurity element to the semiconductor layer using the first electrode as a mask after the third step;
After the fourth step, a fifth step of etching the second conductive layer to form a second conductive layer that is narrower than the width of the second conductive layer in the third step;
After the fifth step, a sixth step of forming a low concentration impurity region by adding an impurity element to the semiconductor layer using the second conductive layer as a mask;
After the sixth step, the first conductive layer is etched so that it is narrower than the width of the first electrode in the third step and larger than the width of the second conductive layer in the fifth step. Forming a wide first conductive layer and etching the insulating film,
In the semiconductor device, the first conductive layer and the second conductive layer are formed using an element selected from tungsten, tantalum, and titanium, or a compound or alloy containing the element as a component. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275474A JP5292453B2 (en) | 2000-05-12 | 2011-12-16 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000140695 | 2000-05-12 | ||
JP2000140695 | 2000-05-12 | ||
JP2011275474A JP5292453B2 (en) | 2000-05-12 | 2011-12-16 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001143714A Division JP5046439B2 (en) | 2000-05-12 | 2001-05-14 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109579A true JP2012109579A (en) | 2012-06-07 |
JP5292453B2 JP5292453B2 (en) | 2013-09-18 |
Family
ID=46494803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275474A Expired - Fee Related JP5292453B2 (en) | 2000-05-12 | 2011-12-16 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292453B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016204055A1 (en) * | 2015-06-16 | 2016-12-22 | シャープ株式会社 | Display device, and method for manufacturing display device |
US10014324B2 (en) | 2013-12-12 | 2018-07-03 | Sony Corporation | Thin film transistor, with shaped base device, electronic apparatus and method of manufacturing thin film transistor |
JP7393112B2 (en) | 2014-02-05 | 2023-12-06 | 株式会社半導体エネルギー研究所 | transistor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116065A (en) * | 1994-10-12 | 1996-05-07 | Sony Corp | Thin film semiconductor device |
JPH0955508A (en) * | 1995-08-10 | 1997-02-25 | Sanyo Electric Co Ltd | Thin film transistor and its manufacture |
JP2000047263A (en) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | Etching method, thin film transistor matrix substrate and its production |
-
2011
- 2011-12-16 JP JP2011275474A patent/JP5292453B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116065A (en) * | 1994-10-12 | 1996-05-07 | Sony Corp | Thin film semiconductor device |
JPH0955508A (en) * | 1995-08-10 | 1997-02-25 | Sanyo Electric Co Ltd | Thin film transistor and its manufacture |
JP2000047263A (en) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | Etching method, thin film transistor matrix substrate and its production |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014324B2 (en) | 2013-12-12 | 2018-07-03 | Sony Corporation | Thin film transistor, with shaped base device, electronic apparatus and method of manufacturing thin film transistor |
US10707235B2 (en) | 2013-12-12 | 2020-07-07 | Sony Corporation | Thin film transistor, display device, electronic apparatus and method of manufacturing thin film transistor |
US11637128B2 (en) | 2013-12-12 | 2023-04-25 | Sony Group Corporation | Bottom-gate TFT including gate sidewall spacers formed to relax the local electric field concentration |
JP7393112B2 (en) | 2014-02-05 | 2023-12-06 | 株式会社半導体エネルギー研究所 | transistor |
WO2016204055A1 (en) * | 2015-06-16 | 2016-12-22 | シャープ株式会社 | Display device, and method for manufacturing display device |
US10310334B2 (en) | 2015-06-16 | 2019-06-04 | Sharp Kabushiki Kaisha | Display device and method of producing display device |
Also Published As
Publication number | Publication date |
---|---|
JP5292453B2 (en) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100793044B1 (en) | Method of manufacturing semiconductor device | |
KR100803231B1 (en) | Semiconductor device and manufacturing method thereof | |
JP4831885B2 (en) | Method for manufacturing semiconductor device | |
US20140332251A1 (en) | Metal Wiring and Method of Manufacturing the Same, and Metal Wiring Substrate and Method of Manufacturing the Same | |
JP4869509B2 (en) | Method for manufacturing semiconductor device | |
JP2012089839A (en) | Manufacturing method for semiconductor device | |
JP2003152086A (en) | Semiconductor device | |
JP5046439B2 (en) | Method for manufacturing semiconductor device | |
JP4064075B2 (en) | Method for manufacturing semiconductor device | |
JP5292453B2 (en) | Method for manufacturing semiconductor device | |
JP4845309B2 (en) | Laser annealing method and manufacturing method of semiconductor device | |
JP4850328B2 (en) | Method for manufacturing semiconductor device | |
JP5019677B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4954387B2 (en) | Method for manufacturing semiconductor device | |
JP5520911B2 (en) | Method for manufacturing semiconductor device | |
JP6087970B2 (en) | Display device, display module, and electronic device | |
JP2012142571A (en) | Semiconductor device | |
JP4968996B2 (en) | Method for manufacturing semiconductor device | |
JP4641598B2 (en) | Method for manufacturing semiconductor device | |
JP4573953B2 (en) | Method for manufacturing semiconductor device | |
JP4302357B2 (en) | Method for manufacturing semiconductor device | |
JP6553114B2 (en) | Semiconductor device, display module, and electronic device | |
JP4968982B2 (en) | Method for manufacturing semiconductor device | |
JP2020074442A (en) | Semiconductor device | |
JP5799132B2 (en) | Display device, display module, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |