JP2002082744A - モジュールメモリ用終端回路 - Google Patents
モジュールメモリ用終端回路Info
- Publication number
- JP2002082744A JP2002082744A JP2000270758A JP2000270758A JP2002082744A JP 2002082744 A JP2002082744 A JP 2002082744A JP 2000270758 A JP2000270758 A JP 2000270758A JP 2000270758 A JP2000270758 A JP 2000270758A JP 2002082744 A JP2002082744 A JP 2002082744A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mode
- memory
- termination
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 良好な波形品質をもたらすモジュールメモリ
用終端回路を得る。 【解決手段】 モジュールメモリ用終端回路は、「アナ
ログＳＷ部１」と「回路部２」とにより構成される。
「アナログＳＷ部１」は、外部より入力されるセレクト
信号５により、どのモードと接続するか決定する部分と
なる。「回路部２」は、例えば、「Ｓｅｒｉｅｓ終端」
「ショート」「オープン」の３回路を備える。本構成の
終端回路がモジュールメモリ用終端回路として適用さ
れ、メモリＳＩＭＭｏｒＤＩＭＭの全段へ連結され、駆
動デバイスにより切り替え動作が制御される。スロット
毎に本回路を設けることにより、必要なＳｌｏｔのみ終
端回路を動作させることが出来、良好な波形を確保する
ことが出来る。「Ｓｅｒｉｅｓ終端」には、抵抗値のバ
リエーションがあれば、よりチューニングをし易くする
ことができる。
用終端回路を得る。 【解決手段】 モジュールメモリ用終端回路は、「アナ
ログＳＷ部１」と「回路部２」とにより構成される。
「アナログＳＷ部１」は、外部より入力されるセレクト
信号５により、どのモードと接続するか決定する部分と
なる。「回路部２」は、例えば、「Ｓｅｒｉｅｓ終端」
「ショート」「オープン」の３回路を備える。本構成の
終端回路がモジュールメモリ用終端回路として適用さ
れ、メモリＳＩＭＭｏｒＤＩＭＭの全段へ連結され、駆
動デバイスにより切り替え動作が制御される。スロット
毎に本回路を設けることにより、必要なＳｌｏｔのみ終
端回路を動作させることが出来、良好な波形を確保する
ことが出来る。「Ｓｅｒｉｅｓ終端」には、抵抗値のバ
リエーションがあれば、よりチューニングをし易くする
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、モジュールメモリ
用終端回路に関し、例えば、モジュールメモリ用に構成
された終端回路に関する。
用終端回路に関し、例えば、モジュールメモリ用に構成
された終端回路に関する。
【０００２】
【従来の技術】従来、モジュールメモリ用終端回路は、
例えば、複数のメモリボード（ＳＩＭＭ／ＤＩＭＭ）ス
ロットを備えた回路へ適用される。
例えば、複数のメモリボード（ＳＩＭＭ／ＤＩＭＭ）ス
ロットを備えた回路へ適用される。
【０００３】上記複数のメモリボード（ＳＩＭＭ／ＤＩ
ＭＭ）スロットを備えたシステムでは、動作周波数に従
い波形品質を確保する配慮がなされる。この配慮として
は、波形シミュレーションや実波形観測、インピーダン
スマッチング対応等、例えば、シリーズ終端を挿入す
る、Ｓｔａｂ抵抗を挿入する、といった静的な方法で波
形品質を確保してきた。なお、上記の略語ＳＩＭＭ／Ｄ
ＩＭＭ、Ｓｔａｂの意味を、以下に記載する。
ＭＭ）スロットを備えたシステムでは、動作周波数に従
い波形品質を確保する配慮がなされる。この配慮として
は、波形シミュレーションや実波形観測、インピーダン
スマッチング対応等、例えば、シリーズ終端を挿入す
る、Ｓｔａｂ抵抗を挿入する、といった静的な方法で波
形品質を確保してきた。なお、上記の略語ＳＩＭＭ／Ｄ
ＩＭＭ、Ｓｔａｂの意味を、以下に記載する。
【０００４】ＳＩＭＭ（single in-line memory modul
e）に関して； １）いくつかのメモリー・チップを小さな基板に搭載
し、モジュール化したもの。マザー・ボードなどに用意
されているメモリー・ソケットに装着して利用する。ユ
ーザーが自由にメモリーを交換したり、増設したりでき
る。通常、２枚一組で使用する（デジタル用語辞典／日
系ＢＰ社）。
e）に関して； １）いくつかのメモリー・チップを小さな基板に搭載
し、モジュール化したもの。マザー・ボードなどに用意
されているメモリー・ソケットに装着して利用する。ユ
ーザーが自由にメモリーを交換したり、増設したりでき
る。通常、２枚一組で使用する（デジタル用語辞典／日
系ＢＰ社）。
【０００５】２）複数の独立した論理デバイスを小型回
路ボード上に取り付け、プリント基板の一つの側面付近
のみに電極を備えたメモリーモジュール。より大きな装
置に接続可能な回路モジュールを形成する（情報・通信
略語辞典／日刊工業新聞社）。
路ボード上に取り付け、プリント基板の一つの側面付近
のみに電極を備えたメモリーモジュール。より大きな装
置に接続可能な回路モジュールを形成する（情報・通信
略語辞典／日刊工業新聞社）。
【０００６】ＤＩＭＭ（dual line memory module）に
関して； １）いくつかのメモリー・チップを小さな基板に搭載
し、モジュール化したもの。基板に端子が並んでいて、
マザー・ボードなどにあるメモリー・ソケットに装着し
て利用する。ＳＩＭＭ（single in-line memory modul
e）より端子数が多く、通常は１６８ピン。基板の両面
に端子を設けることで集積度を高めることができるた
め、現在のメモリー・モジュールの主流となっている
（デジタル用語辞典／日系ＢＰ社）。
関して； １）いくつかのメモリー・チップを小さな基板に搭載
し、モジュール化したもの。基板に端子が並んでいて、
マザー・ボードなどにあるメモリー・ソケットに装着し
て利用する。ＳＩＭＭ（single in-line memory modul
e）より端子数が多く、通常は１６８ピン。基板の両面
に端子を設けることで集積度を高めることができるた
め、現在のメモリー・モジュールの主流となっている
（デジタル用語辞典／日系ＢＰ社）。
【０００７】Ｓｔａｂに関して；信号の安定器（Ｓｔａ
ｂｉｌｉｚｅｒ）として挿入する回路を差す。
ｂｉｌｉｚｅｒ）として挿入する回路を差す。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の方式では、動作周波数の向上、搭載スロット数の増
加（メモリ量の増加）に伴い、波形品質を確保していく
ことが困難である。また、終端回路を搭載しただけで
は、常時、終端回路に電流が流れ、無用に電流を消費す
ることになる。
来の方式では、動作周波数の向上、搭載スロット数の増
加（メモリ量の増加）に伴い、波形品質を確保していく
ことが困難である。また、終端回路を搭載しただけで
は、常時、終端回路に電流が流れ、無用に電流を消費す
ることになる。
【０００９】さらに、上記従来技術では、動作周波数の
向上、搭載スロット数の増加（メモリ量の増加）に伴
い、終端回路なしに波形品質を確保していくことが困難
である。しかも、単に終端回路を搭載しただけでは、無
用に電流を消費し、システムの消費電力を増加させる結
果となるという問題点を伴う。
向上、搭載スロット数の増加（メモリ量の増加）に伴
い、終端回路なしに波形品質を確保していくことが困難
である。しかも、単に終端回路を搭載しただけでは、無
用に電流を消費し、システムの消費電力を増加させる結
果となるという問題点を伴う。
【００１０】本発明は、かかる問題を鑑み、良好な波形
品質をもたらす、モジュールメモリ用終端回路を提供す
ることを目的とする。
品質をもたらす、モジュールメモリ用終端回路を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１に記載の発明のモジュールメモリ用終端回
路は、オプション用メモリスロットを複数装備して、ス
ロット毎に終端回路を具備して構成されたことを特徴と
している。
め、請求項１に記載の発明のモジュールメモリ用終端回
路は、オプション用メモリスロットを複数装備して、ス
ロット毎に終端回路を具備して構成されたことを特徴と
している。
【００１２】請求項２に記載の発明では、請求項１に記
載の終端回路において、「終端モード」「ショートモー
ド」「開放モード」の各モード用の回路を備えるとよ
い。
載の終端回路において、「終端モード」「ショートモー
ド」「開放モード」の各モード用の回路を備えるとよ
い。
【００１３】請求項３に記載の発明では、請求項２記載
のモジュールメモリ用終端回路は、アクセスする際に、
各モードをダイナミックに切り替えるとよい。
のモジュールメモリ用終端回路は、アクセスする際に、
各モードをダイナミックに切り替えるとよい。
【００１４】
【発明の実施の形態】次に添付図面を参照して本発明に
よるモジュールメモリ用終端回路の実施の形態を詳細に
説明する。図１および図２を参照すると本発明のモジュ
ールメモリ用終端回路の一実施形態が示されている。
よるモジュールメモリ用終端回路の実施の形態を詳細に
説明する。図１および図２を参照すると本発明のモジュ
ールメモリ用終端回路の一実施形態が示されている。
【００１５】図１は、本発明の実施形態のモジュールメ
モリ用終端回路の回路構成例を示す。また、図２は、図
１の終端回路をモジュールメモリに適用した全体のブロ
ック構成図を示す。本実施形態のモジュールメモリ用終
端回路は、モジュールメモリ用終端回路１０、駆動デバ
イス２０、メモリＳＩＭＭｏｒＤＩＭＭ３０、を有して
構成される。
モリ用終端回路の回路構成例を示す。また、図２は、図
１の終端回路をモジュールメモリに適用した全体のブロ
ック構成図を示す。本実施形態のモジュールメモリ用終
端回路は、モジュールメモリ用終端回路１０、駆動デバ
イス２０、メモリＳＩＭＭｏｒＤＩＭＭ３０、を有して
構成される。
【００１６】（動作例）以下に、動作のモードを説明す
る。なお、説明を簡単にするため、本動作例では２スロ
ットを例にする。本実施形態に適用されるモジュールメ
モリ用終端回路は、図示したように、「アナログＳＷ部
１」と「回路部２」と、信号端子の入出力信号３、４お
よびセレクト信号５とにより構成される。
る。なお、説明を簡単にするため、本動作例では２スロ
ットを例にする。本実施形態に適用されるモジュールメ
モリ用終端回路は、図示したように、「アナログＳＷ部
１」と「回路部２」と、信号端子の入出力信号３、４お
よびセレクト信号５とにより構成される。
【００１７】「アナログＳＷ部１」は、外部より入力さ
れるセレクト信号５により、どのモードと接続するか決
定する部分となる。
れるセレクト信号５により、どのモードと接続するか決
定する部分となる。
【００１８】「回路部２」は、図中では「Ｓｅｒｉｅｓ
終端」「ショート」「オープン」の３回路を図示してい
る。しかし、例えば、テブナン終端、アクティブ終端と
いった他の終端方法であっても、３回路以上の回路構成
であっても良い。
終端」「ショート」「オープン」の３回路を図示してい
る。しかし、例えば、テブナン終端、アクティブ終端と
いった他の終端方法であっても、３回路以上の回路構成
であっても良い。
【００１９】「Ｓｅｒｉｅｓ終端」には、抵抗値のバリ
エーションがあれば、よりチューニングをし易くするこ
とが出来る。
エーションがあれば、よりチューニングをし易くするこ
とが出来る。
【００２０】本動作説明ではＳｌｏｔ数を２Ｓｌｏｔで
説明しているが、このＳｌｏｔ数は限定するものではな
い。また、回路数も上述したように限定するものではな
い。
説明しているが、このＳｌｏｔ数は限定するものではな
い。また、回路数も上述したように限定するものではな
い。
【００２１】まず、アクセスに応じて、「駆動デバイス
２０」よりアクセスモードに応じて、下記動作モード表
に示したように、それぞれの回路のモードを決定するセ
レクト信号５を発生し、その後、アクセスを行う。
２０」よりアクセスモードに応じて、下記動作モード表
に示したように、それぞれの回路のモードを決定するセ
レクト信号５を発生し、その後、アクセスを行う。
【００２２】動作モードの構成例を表形式で以下に掲げ
る。 No. 動作モード 回路Ａ / 回路Ｂ / 回路Ｃ １ ＃１スロットメモリーライト Series終端モード/Shortモード/Openモード ２ ＃１スロットメモリーリード Shortモード/Series終端モード/Openモード ３ ＃２スロットメモリーライト Series終端モード/Openモード/Shortモード ４ ＃２スロットメモリーリード Shortモード/Open モード/Series終端モード
る。 No. 動作モード 回路Ａ / 回路Ｂ / 回路Ｃ １ ＃１スロットメモリーライト Series終端モード/Shortモード/Openモード ２ ＃１スロットメモリーリード Shortモード/Series終端モード/Openモード ３ ＃２スロットメモリーライト Series終端モード/Openモード/Shortモード ４ ＃２スロットメモリーリード Shortモード/Open モード/Series終端モード
【００２３】ここで、セレクト信号５を２進数にて下記
の様に設定する Ｓｅｒｉｅｓ終端モード； ００ Ｓｈｏｒｔモード ； ０１ Ｏｐｅｎモード ； １０
の様に設定する Ｓｅｒｉｅｓ終端モード； ００ Ｓｈｏｒｔモード ； ０１ Ｏｐｅｎモード ； １０
【００２４】このような、セレクト信号５を回路Ａ，回
路Ｂ，回路Ｃに与え、全体の回路を決定する。前述し
た、動作モード表に応じて、それぞれの、回路系の特徴
を以下に示す。
路Ｂ，回路Ｃに与え、全体の回路を決定する。前述し
た、動作モード表に応じて、それぞれの、回路系の特徴
を以下に示す。
【００２５】１）＃１スロットメモリーライトの場合
は、下記となる。 駆動デバイスが回路系を駆動するため、駆動デバイスか
ら見たインピーダンスのマッチングを行うため、回路Ａ
をＳｅｒｉｅｓ終端モードとし、インピーダンスマッチ
ングを行う。この場合、＃１スロットへのアクセスのた
め、回路ＢはＳｈｏｒｔモードとし、単純に接続する物
とする。回路Ｃはアクセス対象でないため、不要な接続
をカットする意味で、Ｏｐｅｎモードとする。Ｏｐｅｎ
モードとすることによって、＃２スロットに接続された
ＳＩＭＭ／ＤＩＭＭからの不要な反射波を生じない。
は、下記となる。 駆動デバイスが回路系を駆動するため、駆動デバイスか
ら見たインピーダンスのマッチングを行うため、回路Ａ
をＳｅｒｉｅｓ終端モードとし、インピーダンスマッチ
ングを行う。この場合、＃１スロットへのアクセスのた
め、回路ＢはＳｈｏｒｔモードとし、単純に接続する物
とする。回路Ｃはアクセス対象でないため、不要な接続
をカットする意味で、Ｏｐｅｎモードとする。Ｏｐｅｎ
モードとすることによって、＃２スロットに接続された
ＳＩＭＭ／ＤＩＭＭからの不要な反射波を生じない。
【００２６】２）＃１スロットメモリーリードの場合
は、下記となる。 ＳＭＭ／ＤＩＭＭが回路系を駆動するため、ＳＩＭＭ／
ＤＩＭＭから見たインピーダンスのマッチングを行うた
め、回路ＣをＳｅｒｉｅｓ終端モードとし、インピーダ
ンスマッチングを行う。この場合、＃１スロットからの
アクセスのため、回路ＡはＳｈｏｒｔモードとし、単純
に接続する物とする。回路Ｃはアクセス対象でないた
め、不要な接続をカットする意味で、Ｏｐｅｎモードと
する。Ｏｐｅｎモードとすることによって、＃２スロッ
トに接続されたＳＩＭＭ／ＤＩＭＭからの不要な反射波
を生じない。
は、下記となる。 ＳＭＭ／ＤＩＭＭが回路系を駆動するため、ＳＩＭＭ／
ＤＩＭＭから見たインピーダンスのマッチングを行うた
め、回路ＣをＳｅｒｉｅｓ終端モードとし、インピーダ
ンスマッチングを行う。この場合、＃１スロットからの
アクセスのため、回路ＡはＳｈｏｒｔモードとし、単純
に接続する物とする。回路Ｃはアクセス対象でないた
め、不要な接続をカットする意味で、Ｏｐｅｎモードと
する。Ｏｐｅｎモードとすることによって、＃２スロッ
トに接続されたＳＩＭＭ／ＤＩＭＭからの不要な反射波
を生じない。
【００２７】３）＃２スロットメモリーライトの場合
は、下記となる。 駆動デバイスが回路系を駆動するため、駆動デバイスか
ら見たインピーダンスのマッチングを行うため、回路Ａ
をＳｅｒｉｅｓ終端モードとし、インピーダンスマッチ
ングを行う。この場合、＃２スロットへのアクセスのた
め、回路ＣはＳｈｏｒｔモードとし、単純に接続する物
とする。回路Ｂはアクセス対象でないため、不要な接続
をカットする意味で、Ｏｐｅｎモードとする。Ｏｐｅｎ
モードとすることによって、＃１スロットに接続された
ＳＩＭＭ／ＤＩＭＭからの不要な反射波を生じない。
は、下記となる。 駆動デバイスが回路系を駆動するため、駆動デバイスか
ら見たインピーダンスのマッチングを行うため、回路Ａ
をＳｅｒｉｅｓ終端モードとし、インピーダンスマッチ
ングを行う。この場合、＃２スロットへのアクセスのた
め、回路ＣはＳｈｏｒｔモードとし、単純に接続する物
とする。回路Ｂはアクセス対象でないため、不要な接続
をカットする意味で、Ｏｐｅｎモードとする。Ｏｐｅｎ
モードとすることによって、＃１スロットに接続された
ＳＩＭＭ／ＤＩＭＭからの不要な反射波を生じない。
【００２８】４）＃２スロットメモリーリードの場合
は、下記となる。 ＳＭＭ／ＤＩＭＭが回路系を駆動するため、ＳＩＭＭ／
ＤＩＭＭから見たインピーダンスのマッチングを行うた
め、回路ＣをＳｅｒｉｅｓ終端モードとし、インピーダ
ンスマッチングを行う。この場合、＃２スロットからの
アクセスのため、回路ＡはＳｈｏｒｔモードとし、単純
に接続する物とする。回路Ｂはアクセス対象でないた
め、不要な接続をカットする意味で、Ｏｐｅｎモードと
する。Ｏｐｅｎモードとすることによって、＃１スロッ
トに接続されたＳＩＭＭ／ＤＩＭＭからの不要な反射波
を生じない。
は、下記となる。 ＳＭＭ／ＤＩＭＭが回路系を駆動するため、ＳＩＭＭ／
ＤＩＭＭから見たインピーダンスのマッチングを行うた
め、回路ＣをＳｅｒｉｅｓ終端モードとし、インピーダ
ンスマッチングを行う。この場合、＃２スロットからの
アクセスのため、回路ＡはＳｈｏｒｔモードとし、単純
に接続する物とする。回路Ｂはアクセス対象でないた
め、不要な接続をカットする意味で、Ｏｐｅｎモードと
する。Ｏｐｅｎモードとすることによって、＃１スロッ
トに接続されたＳＩＭＭ／ＤＩＭＭからの不要な反射波
を生じない。
【００２９】すべてに共通する事柄として、以下の事項
が挙げられる。すべてのアクセスは、駆動デバイス−＃
ｎスロットの１対１接続に設定できる。よって回路系の
負荷を軽減でき、インピーダンス低下による、伝達遅延
を防ぐことが可能となる。さらに、不要な反射波を生じ
ないため、良好な信号品質を確保することが可能とな
る。
が挙げられる。すべてのアクセスは、駆動デバイス−＃
ｎスロットの１対１接続に設定できる。よって回路系の
負荷を軽減でき、インピーダンス低下による、伝達遅延
を防ぐことが可能となる。さらに、不要な反射波を生じ
ないため、良好な信号品質を確保することが可能とな
る。
【００３０】
【発明の効果】以上の説明より明らかなように、請求項
１に記載の発明のモジュールメモリ用終端回路は、オプ
ション用メモリスロットを複数装備して、スロット毎に
終端回路を具備している。スロット毎に本回路を設ける
ことにより、必要なＳｌｏｔのみ終端回路を動作させる
ことが出来、良好な波形を確保することが出来る。
１に記載の発明のモジュールメモリ用終端回路は、オプ
ション用メモリスロットを複数装備して、スロット毎に
終端回路を具備している。スロット毎に本回路を設ける
ことにより、必要なＳｌｏｔのみ終端回路を動作させる
ことが出来、良好な波形を確保することが出来る。
【００３１】請求項２に対する作用・効果としては、終
端回路として、「ショートモード」「終端モード」「開
放モード」を備えるため、無意味な終端処理や有害な接
続を回避できる。また、スロット数を増やすことが可能
となる。
端回路として、「ショートモード」「終端モード」「開
放モード」を備えるため、無意味な終端処理や有害な接
続を回避できる。また、スロット数を増やすことが可能
となる。
【００３２】請求項３に対する作用・効果として、本回
路はアクセスに応じてダイナミックに所望のモードに変
更するため、良好な接続条件が可能となり、結果として
良好な波形品質を得ることができる。さらに、無用な電
流消費を低減できる。
路はアクセスに応じてダイナミックに所望のモードに変
更するため、良好な接続条件が可能となり、結果として
良好な波形品質を得ることができる。さらに、無用な電
流消費を低減できる。
【図面の簡単な説明】
【図１】本発明のモジュールメモリ用終端回路の実施形
態の構成例を示す回路図である。
態の構成例を示す回路図である。
【図２】図１の終端回路をモジュールメモリに適用した
全体のブロック構成図を示す。
全体のブロック構成図を示す。
１ アナログＳＷ部 ２ 回路部 ３、４ 入出力信号（端子） ５ セレクト信号（端子） １０ 終端回路 ２０ 駆動デバイス ３０ メモリＳＩＭＭｏｒＤＩＭＭ
Claims (3)
- 【請求項１】 オプション用メモリスロットを複数装備
し、 前記スロット毎に終端回路を具備して構成されたことを
特徴とするモジュールメモリ用終端回路。 - 【請求項２】 「終端モード」「ショートモード」「開
放モード」の各モード用の回路を備えたことを特徴とす
る請求項１に記載のモジュールメモリ用終端回路。 - 【請求項３】 アクセスする際に、前記各モードをダイ
ナミックに切り替えることを特徴とする請求項２記載の
モジュールメモリ用終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000270758A JP2002082744A (ja) | 2000-09-06 | 2000-09-06 | モジュールメモリ用終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000270758A JP2002082744A (ja) | 2000-09-06 | 2000-09-06 | モジュールメモリ用終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002082744A true JP2002082744A (ja) | 2002-03-22 |
Family
ID=18757142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000270758A Pending JP2002082744A (ja) | 2000-09-06 | 2000-09-06 | モジュールメモリ用終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002082744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| US8732425B2 (en) | 2005-01-11 | 2014-05-20 | Samsung Electronics Co., Ltd. | Electronic apparatus |
-
2000
- 2000-09-06 JP JP2000270758A patent/JP2002082744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| US8732425B2 (en) | 2005-01-11 | 2014-05-20 | Samsung Electronics Co., Ltd. | Electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6026456A (en) | System utilizing distributed on-chip termination | |
| EP0892945B1 (en) | Method and apparatus for automatically controlling intergrated circuit supply voltages | |
| JP2006129423A (ja) | オンダイターミネーション回路を備えた半導体メモリ装置 | |
| US20120131243A1 (en) | Multiplexing pin control circuit for computer system | |
| US6516381B1 (en) | Supplying voltage to a memory module | |
| US7508236B2 (en) | Line driver device | |
| US7400164B2 (en) | Integrated circuit and method of improving signal integrity | |
| JP4020680B2 (ja) | 半導体集積回路 | |
| JP2002082744A (ja) | モジュールメモリ用終端回路 | |
| US20030218605A1 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
| CN111338453B (zh) | 一种兼容单片gpu以及两片gpu供电装置及方法 | |
| JPH1173800A (ja) | 半導体装置、そのテスト方法 | |
| US7208977B2 (en) | Tristate startup operating mode setting device | |
| CN218772052U (zh) | 一种栅极驱动器和栅极驱动系统 | |
| JP2007072922A (ja) | メモリカード用レベルシフタ | |
| US20100161874A1 (en) | Multiple slot memory system | |
| US20030122575A1 (en) | Circuit board configured to provide multiple interfaces | |
| CN216930297U (zh) | 一种双音源输出切换装置 | |
| TW200926171A (en) | Memory device | |
| JPH0278319A (ja) | 半導体集積回路装置 | |
| JP3826784B2 (ja) | 集積回路 | |
| JPH07312384A (ja) | 信号線切替回路 | |
| JPH04313892A (ja) | メモリのアドレス制御回路 | |
| US20020024361A1 (en) | Control circuit and chipset on motherboard for saving terminal resistors and method for realizing the same | |
| KR900008959Y1 (ko) | 컴퓨터 주변장치의 입/출력 포트 전환회로 |