JP2002076864A - 駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力の増大を抑制しつつ出力波形の立上
り／立下りの特性の改善および波形応答特性の改善を図
る。 【解決手段】 定電流源トランジスタ１３に接続し差動
対を成すトランジスタ１１，１２により形成され、入力
端子３，４それぞれからの相補的な入力信号に基づいて
トランジスタ１２の出力端子６に接続する負荷素子１０
を駆動する差動回路１に、負荷素子１０を駆動する側と
逆側の出力端子５に一方を接続し、他方を定電流源トラ
ンジスタ１３のゲート端子に接続する容量素子のコンデ
ンサ１４を備えている。コンデンサ１４が負荷素子１０
を駆動する出力側と逆側の信号出力に接続され、入力信
号の立上げ／立ち下げの際に生じるエッジパルスが出力
波形を補完している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一つの定電流源ト
ランジスタに差動対を成す二つのトランジスタを接続し
て形成し入力端子からの相補的な入力信号に基づいて前
記二つのトランジスタのいずれか一方の出力端子に接続
する負荷を駆動する差動回路を備える差動型駆動回路に
関し、特に、寄生容量の大きい負荷素子を高速で駆動す
ることができる駆動回路に関する。

【０００２】

【従来の技術】従来、この種の駆動回路では、寄生容量
の大きい負荷素子として、例えばレーザダイオード（Ｌ
Ｄ）などの発光素子または半導体変調器等を高速で駆動
することが要求されている。

【０００３】例えば、図６に示されるような差動対トラ
ンジスタ回路を適用した差動回路１が挙げられる。この
負荷素子１０は発光素子であるものとする。トランジス
タ１１，１２が差動対を構成する。負荷素子１０は差動
対を構成する一方のトランジスタ１２の負荷として働
く。入力端子３、４から差動対トランジスタ１１，１２
に相補的な入力を与えることで負荷素子１０の発光素子
を点滅させることができる。

【０００４】図７に示すように、このような駆動回路で
は、発光素子または半導体変調器等が有する寄生容量に
蓄積される電荷の充放電により、出力パルス信号の立上
りおよび立ち下りが緩慢になる。また、上記寄生容量
が、波形応答特性を劣化させて駆動パルスの立上りを本
来の位置からずらし、ジッタを増加させるなどの問題が
ある。このため、発光素子の場合、駆動パルスがゼロ
「０」レベルになったあとでも、次のパルスの立上りま
でに前のパルスの影響が残ってしまい、完全に消光しな
くなるという問題が発生する。

【０００５】上記のような問題を解決するため、一般的
に、差動回路を構成するトランジスタのサイズを大きく
することにより駆動能力の向上及び高速化が図られてい
る。しかしながらこのようなトランジスタのサイズの増
大は、同時に回路の増大、更に回路の消費電力の増大を
引き起こす。このため、回路の発熱によって発光素子や
変調器の特性が影響を受けないように、実装間隔をある
程度大きくする必要を生じる。この結果、実装面積が大
きくなり、小型化および低コスト化などへの大きな妨げ
となっている。

【０００６】これを解決する提案として、特開昭６０−
２５０３２号公報にレーザ駆動回路が開示されている。
このレーザ駆動回路では、図８に示すようにレーザを駆
動する最終段差動対トランジスタ４６への入力端子４４
と最終段差動回路の定電流源トランジスタ４７のベース
端子とを、可変抵抗器４９および容量素子４８を介して
接続した構成となっている。コンデンサ４８は可変抵抗
器４９の電圧パルスの変化分のみを定電流源トランジス
タ４７に加えている。

【０００７】この構成では最終段差動対トランジスタ４
６に供給される信号の立上りの際には、定電流源トラン
ジスタ４７のベース端子に正のエッジパルスが一時的に
加えられる。従って、出力側で一時的に電流が上昇する
ので、出力波形のすそ引きの立下り特性が高速化され
る。他方、トランジスタ４６に供給される信号が立ち下
がる際には、定電流源トランジスタ４７のベース端子に
負のエッジパルスが一時的に加えられる。従って、出力
側で電流が一時的に減少するので出力波形の不感帯幅が
減少し、立上り特性が高速化される。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た公開公報に基づく従来の駆動回路では、入力波形が緩
慢になりまたは負荷回路からノイズがのって波形が劣化
した場合には、結果的にレーザ駆動側の出力波形が劣化
しまたは高速化の妨げになるような問題点がある。

【０００９】その理由は、定電流源トランジスタのベー
ス端子にコンデンサを介して入力する信号に、最終段差
動回路への入力信号が用いられているからである。この
ため最終段差動回路への入力部に負荷回路が接続される
ので、出力波形に対して入力波形の影響が避けられな
い。

【００１０】本発明の課題は、このような問題点を解決
し、消費電力の増大を抑制しつつ出力波形の立上りおよ
び立ち下り特性の改善並びに波形応答特性の改善を図る
ことができる駆動回路を提供することである。

【００１１】

【課題を解決するための手段】本発明による駆動回路
は、一つの定電流源トランジスタに差動対を成す二つの
トランジスタを接続して形成し入力端子からの相補的な
入力信号に基づいて前記二つのトランジスタのいずれか
一方の出力端子に接続する負荷素子を駆動する差動回路
を備える差動型のものであって、前記負荷素子として発
光素子または半導体変調器が接続される側の出力端子と
は逆側の出力端子と、定電流源トランジスタの電流制御
電極とを容量素子を介して接続する構成を有している。

【００１２】このような構成によれば、差動対トランジ
スタへ入力信号が立ち上がる際には、発光素子または変
調器の駆動側と逆側の出力もロウレベルからハイレベル
に信号が遷移するため、定電流源トランジスタの電流制
御電極に正のエッジパルスが加わり一時的に電流が上昇
する。従って、発光素子または変調器を接続する端子に
おける出力波形のすそ引きの立下り特性が高速化され
る。他方、差動対トランジスへの入力信号が立ち下がる
際は、同じく負荷素子を駆動する側と逆側の出力もハイ
レベルからロウレベルに信号が遷移するため、定電流源
トランジスタの電流制御電極に負のエッジパルスが加わ
り電流が一時的に減少する。従って、負荷素子駆動側の
出力の不感帯幅が減少し、出力波形の立上り特性が高速
化される。

【００１３】この際、本発明の構成では、容量素子が発
光素子等を駆動する出力側と逆側の信号出力に接続され
るため、駆動側へ余分な負荷回路を接続することがない
ので、駆動波形の劣化を防ぐことができ、高速でかつ良
好な波形を得ることが可能となるとともに、消費電力を
増大させることなく、急峻な立上りおよび立ち下り波形
を得ることができる。

【００１４】なお、本発明における駆動回路は、上記説
明で発光素子または半導体変調器などが負荷素子となる
としたが、上記説明に限定されず、抵抗負荷による一般
的な差動出力回路でも効果を得ることが可能である。

【００１５】また、本発明の駆動回路を構成するトラン
ジスタとしては、電界効果トランジスタまたはバイポー
ラトランジスタのいずれを用いた場合でも同様な効果を
得ることができる。なお、本発明における駆動回路の定
電流源トランジスタの電流制御電極には、内部で抵抗分
割およびレベルシフト回路等を用いた電位発生回路が内
部発生した電位を印加することが望ましい。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１７】図1は本発明の基本となる実施形態を説明
する回路図である。図1において、本発明による駆動回
路は、差動回路１および電位発生回路２、並びに発光素
子などによる負荷素子１０および本発明により追加され
た容量素子であるコンデンサ１４により構成されてい
る。差動回路１は、差動対を構成する入力端子３,４、
出力端子５，６、およびトランジスタ１１、１２、並び
に定電流源トランジスタ１３を有している。

【００１８】負荷素子１０はトランジスタ１２の側の出
力端子６に接続されている。従って、負荷素子１０を駆
動する側とは逆側に出力端子５があり、負荷素子１０を
駆動する側に出力端子６がある。コンデンサ１４は、出
力端子５と一方を接続し、他方を定電流源トランジスタ
１３のゲート端子と接続している。

【００１９】差動回路１は、入力端子３,４それぞれに
入力する正相/逆相による相補の入力信号に基づいて出
力端子６に接続される負荷素子１０を駆動する。電位発
生回路２は、抵抗の分割回路により差動回路１の定電流
源トランジスタ１３の電流制御電極に対するゲート電位
を発生する。

【００２０】図示される駆動回路を構成するトランジス
タは電界効果トランジスタであるが、他のトランジス
タ、例えばバイポーラトランジスタを用いた場合でも動
作可能である。容量素子としてコンデンサと記載する
が、容量素子はこの駆動回路を構成するＩＣ（集積回
路）を作成する際に同一プロセスで形成することが望ま
しい。また、このコンデンサは配線層の層間絶縁膜を用
いたＭＩＭ（metal-insulator-metal）コンデンサを利
用してもよい。なお、説明では負荷素子として発光素子
を用いた構成としたが、半導体変調器、あるいは抵抗な
どが負荷素子である場合も動作可能である。また、電位
発生回路には、抵抗分割回路を図示して説明したが所定
の電位を供給出力できる回路、例えばレベルシフト回路
を用いることができる。

【００２１】次に、図１に図２を併せ参照して、本回路
の動作について説明する。

【００２２】この回路では、差動回路１で入力端子３へ
の入力信号が立ち上がる際には、出力端子５の出力でロ
ウレベルからハイレベルに信号が遷移するため、定電流
源トランジスタ１３のゲート電位に、コンデンサ１４に
よって正のエッジパルスが加わり一時的に電流が上昇す
る。従って、出力端子６の出力波形はすそ引きの立ち下
り特性が急峻になり高速化される。

【００２３】また、差動回路１で入力端子３への入力信
号が立ち下がる際には、出力端子５の出力でハイレベル
からロウレベルに信号が遷移するため、定電流源トラン
ジスタ１３のゲート電位に負のエッジパルスが加わり電
流が一時的に減少する。従って、出力端子６の出力の不
感帯幅が減少し、出力波形の立上り特性が急峻になり高
速化される。

【００２４】上述したように、この回路構成では、コン
デンサ１４は、負荷素子１０を駆動する側とは逆側の出
力端子５に接続されているため、負荷素子１０を駆動す
る側への余分な負荷は接続されない。従って、入力波形
の劣化に起因する出力波形の劣化を防ぐことができ、図
示するように高速でかつ良好な波形を得ることが可能と
なるとともに、消費電力を増大させることなく、急峻な
立上りおよび立ち下り波形を得ることができる。

【００２５】次に、図３に図１を併せ参照して図１とは
別の実施の形態について説明する。

【００２６】図３において、図１との相違点は差動回路
１に接続されるコンデンサ１４に、更にコンデンサ１５
を追加したことである。すなわち、出力端子５に一方を
接続し、他方を差動対のトランジスタ１２へ接続する第
２の容量素子となるコンデンサ１５が図１に示される差
動回路１に追加されている。

【００２７】この駆動回路は、差動回路１および電位発
生回路２と負荷素子１０とコンデンサ１４、１５とから
構成されている。差動回路１は、図１と同一構成であ
り、入力端子３，４それぞれに入力する正相/逆相によ
る相補の入力信号に基づいて負荷素子１０を駆動する。
負荷素子１０は出力端子５，６の一方の出力端子６に接
続されている。電位発生回路２は、差動回路１の定電流
源トランジスタ１３にゲート電位を供給する。

【００２８】しかし、上述したように、差動回路１で、
出力端子５に、第１の容量素子となるコンデンサ１４に
加えて第２の容量素子であるコンデンサ１５が接続され
ている。コンデンサ１４は定電流源トランジスタ１３の
電流制御電極にゲート端子を介して接続している。コン
デンサ１５は差動対のトランジスタ１２の電流制御電極
にゲート端子を介して接続している。

【００２９】この構成では、入力端子４に入力される信
号が立ち上がる際には、出力端子５の出力で同じくロウ
レベルからハイレベルに電位が遷移しているので、コン
デンサ１５によって一時的に正のパルスが差動対のトラ
ンジスタ１２に加えられる。従って、差動回路１の駆動
力が一時的に上がる。同時に、定電流源トランジスタ１
３と出力端子５との間に接続されたコンデンサ１４によ
り、定電流源トランジスタ１３に対しても一時的に正の
エッジパルスが加わり、一時的に電流が上昇する。この
ような一時的な駆動力の向上と、電流の上昇との両方の
効果により、出力端子６における出力波形のすそ引きの
立ち下り特性が急峻になり、出力波形の高速化が可能と
なる。

【００３０】他方、入力端子４の信号が立ち下がる際に
は、出力端子５も同様にハイレベルからロウレベルに電
位が遷移しているので、コンデンサ１５によって一時的
に負のパルスが差動対のトランジスタ１２に加えらるこ
とにより差動回路１の立ち下りの際の駆動力が一時的に
上がる。この際、定電流源トランジスタ１３と出力端子
５との間に接続されたコンデンサ１４が定電流源トラン
ジスタ１３に負のエッジパルスを加え、電流が一時的に
減少する。従って、出力端子６の出力の不感帯幅が減少
する。このように、立下り時においても一時的な駆動力
の向上と不感帯幅減少との両方の効果で、出力端子６の
出力波形の立上り特性が急峻になり高速化される。

【００３１】次に、図４に図１を併せ参照して上述した
駆動回路とは別の実施の形態を説明する。

【００３２】図４において、駆動回路は、図１に示され
る差動回路１、電位発生回路２、負荷素子１０、および
第１の容量素子としてのコンデンサ１４に加えて、更に
レベル変換回路８および第２の容量素子としてのコンデ
ンサ１６を備えている。

【００３３】すなわち、差動回路１は、レベル変換回路
８のレベル変換により得られた信号に基づいて出力端子
６に接続される負荷を駆動する。電位発生回路２は、差
動回路１における定電流源トランジスタ１３のゲート電
位を発生する。また、第１の容量素子であるコンデンサ
１４は、差動回路１の出力端子５に一方を接続し、他方
を定電流源トランジスタ１３のゲート端子と接続してい
る。

【００３４】追加されたレベル変換回路８は、入力端子
３，４それぞれから入力する相補的な入力信号をそれぞ
れ所定のレベルにレベル変換する二組の直列接続された
トランジスタ２４，２６およびトランジスタ２５，２７
を有している。トランジスタ２４，２６は、入力端子３
からの入力信号を、作動回路１で負荷素子１０を駆動す
る側と逆側にある差動対のトランジスタ１１に所定のレ
ベルに変換して供給する。トランジスタ２５，２７は、
入力端子４からの入力信号を、作動回路１で負荷素子１
０を駆動する側にある差動対のトランジスタ１２に所定
のレベルに変換して供給する。

【００３５】また、第２の容量素子となるコンデンサ１
６は、差動回路１の出力端子５に一方を接続し、他方を
レベル変換回路８で差動対のトランジスタ１２に変換レ
ベルを接続する側の入力トランジスタ２５のゲート端子
に接続している。

【００３６】この構成では、入力端子２２に入力された
信号が立ち上がるときは、出力端子５も同様に電位がロ
ウレベルからハイレベルに上がるため、コンデンサ１６
によってレベル変換回路８の入力トランジスタ２２に一
時的に正のパルスが加えられ、レベル変換回路８での駆
動力が一時的に上がる。同時に更に、定電流源トランジ
スタ１３と出力端子５とに接続されたコンデンサ１４に
より、定電流源トランジスタ１３に対しても一時的に正
のエッジパルスが加わり、一時的に電流が上昇する。こ
のような駆動力の向上と一時的な電流量増加との両方の
効果により、出力端子６の出力波形においてすそ引きの
立ち下り特性が急峻になり、出力特性の高速化が図られ
る。

【００３７】他方、入力端子２２の信号が立ち下がる際
は、出力端子５でも電位がハイレベルからロウレベルに
変化するので、コンデンサ１６によってレベル変換回路
８の入力トランジスタ２５に一時的に負のパルスが加え
られ、出力端子６の出力において、立ち下りの際の駆動
力が一時的に上がり、それと同時に、定電流源トランジ
スタ１３に対しても、コンデンサ１４によって負のエッ
ジパルスが加わり、電流が一時的に減少することで、出
力端子６の出力において不感帯幅が減少する。上述した
駆動力向上と不感帯幅の減少との２つの効果で、出力端
子６の出力波形の立上り特性が急峻になり高速化される
ことになる。

【００３８】次に、図５に図１を併せ参照して上述した
駆動回路とは別の実施の形態について説明する。

【００３９】図５において、駆動回路は、図１に示され
る差動回路１、電位発生回路２、負荷素子１０、および
コンデンサ１４に加え、更にレベル変換回路９を備えて
いる。

【００４０】すなわち、差動回路１は、レベル変換回路
９のレベル変換により得られた信号に基づいて出力端子
６に接続される負荷を駆動する。電位発生回路２は、差
動回路１の定電流源トランジスタ１３のゲート電位を発
生する。また、容量素子であるコンデンサ１４は、差動
回路１の出力端子５に一方を接続し、他方を定電流源ト
ランジスタ１３のゲート端子と接続している。

【００４１】追加されたレベル変換回路９は、入力端子
３，４それぞれから入力する相補的な入力信号をそれぞ
れ所定のレベルにレベル変換する二組の直列接続された
トランジスタ２４，２６およびトランジスタ２５，２７
を有している。トランジスタ２４，２６は、入力端子３
からの入力信号を、差動回路１で負荷素子１０を駆動す
る側と逆側にある差動対のトランジスタ１１に所定のレ
ベルに変換して供給する。トランジスタ２５，２７は、
入力端子４からの入力信号を、作動回路１で負荷素子１
０を駆動する側にある差動対のトランジスタ１２に所定
のレベルに変換して供給する。

【００４２】このレベル変換回路９が上記図４と相違す
る点は、定電流源トランジスタ２６，２７それぞれに入
力と逆相の信号が容量素子であるコンデンサ２８，２９
を介して入力されるアクティブプルダウン型回路で構成
されていることである。

【００４３】この構成により、入力端子３，４に入力さ
れる信号の立上りまたは立ち下りの際に、レベル変換回
路９の電流源トランジスタ２６，２７に対してコンデン
サ２８，２９から逆相信号が加えられるため、高速信号
に対してプッシュプル動作を行なうことになる。従っ
て、レベル変換回路９の駆動力向上が図られている。更
に、差動回路１における定電流源トランジスタ１３と出
力端子５とに接続されたコンデンサ１４により、入力端
子３における入力信号の立上りの際には、定電流源トラ
ンジスタ１３に対して一時的に正のエッジパルスが加わ
り、一時的に電流が上昇する。従って、出力端子６にお
ける出力波形のすそ引きの立ち下り特性が急峻になる。
他方、入力信号が立ち下がる際は、定電流源トランジス
タ１３にコンデンサ１４によって負のエッジパルスが加
わり、電流が一時的に減少する。従って、出力端子６に
おける出力の不感帯幅が減少し、立上り特性が急峻にな
る。

【００４４】以上説明したように、差動回路における高
速化と同時に、その前段に設けられたレベル変換回路の
駆動力を向上させておくことにより、回路サイズの増大
および消費電力の増加なしで、出力波形の立上りおよび
立ち下りの特性に対して一層の改善を図ることができ
る。

【００４５】

【発明の効果】以上説明したように本発明によれば、入
力信号が変化する際に、差動回路の電流源トランジスタ
にコンデンサを介して一時的に入力信号の遷移パルスを
加えることにより出力波形の立上りおよび立下りを補完
している。従って、消費電力を増加させることなく出力
波形の立上りおよび立下りの特性を急峻にできるという
効果を得ることができる。

【図面の簡単な説明】

【図１】本発明による駆動回路の実施の一形態を示す回
路図である。

【図２】図１における駆動回路の入力波形および出力駆
動波形の一形態を示す波形図である。

【図３】図１とは別の本発明による駆動回路の実施の一
形態を示す回路図である。

【図４】図１および図３とは別の本発明による駆動回路
の実施の一形態を示す回路図である。

【図５】図１および図３，４とは別の本発明による駆動
回路の実施の一形態を示す回路図である。

【図６】従来における駆動回路の一例を示す回路図であ
る。

【図７】図６における駆動回路の入力波形および出力駆
動波形の一形態を示す波形図である。

【図８】図６とは別の従来における駆動回路の一例を示
す回路図である。

【符号の説明】

１ 差動回路 ２ 電位発生回路 ３、４ 入力端子 ５、６ 出力端子 ８、９ レベル変換回路 １０ 負荷素子 １１、１２、１３、２４、２５、２６、２７ トラン
ジスタ １４、１５、１６、２８、２９ コンデンサ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX03 AX04 AX12 BX16 CX12 CX29 DX12 EX07 EY01 EY03 EY10 EY21 EZ08 EZ20 FX08 FX12 FX32 GX01 5J056 AA05 BB02 CC01 CC04 CC09 CC21 DD12 DD51 DD52 FF08 GG05

Claims (8)

【特許請求の範囲】
1. 【請求項１】 一つの定電流源トランジスタに差動対を
   成す二つのトランジスタを接続して形成し入力端子から
   の相補的な入力信号に基づいて前記二つのトランジスタ
   のいずれか一方の出力端子に接続する負荷素子を駆動す
   る差動回路を備える差動型駆動回路において、出力側に
   前記負荷素子を接続するトランジスタと逆側のトランジ
   スタの出力端子に一方を接続しかつ他方を前記定電流源
   トランジスタの電流制御電極に接続する容量素子を更に
   備えることを特徴とする駆動回路。
2. 【請求項２】 前記定電流源トランジスタの電流制御電
   極に印可される電位を、抵抗分割およびレベルシフト回
   路の何れか一方を用いて供給する電位発生回路を備える
   ことを特徴とする請求項１に記載の駆動回路。
3. 【請求項３】 前記駆動回路を構成するトランジスタ
   が、電界効果トランジスタであることを特徴とする請求
   項１に記載の駆動回路。
4. 【請求項４】 前記駆動回路を構成するトランジスタ
   が、バイポーラトランジスタであることを特徴とする請
   求項１に記載の駆動回路。
5. 【請求項５】 前記駆動回路に接続される負荷素子が、
   半導体により形成される光素子であることを特徴とする
   請求項1記載の駆動回路。
6. 【請求項６】 一つの定電流源トランジスタに差動対を
   成す第１および第２のトランジスタを接続して形成し入
   力端子からの相補的な入力信号に基づいて前記第２のト
   ランジスタの出力端子に接続する負荷素子を駆動する差
   動回路を備える差動型駆動回路において、前記負荷素子
   が接続される側と逆側の第１のトランジスタの出力端子
   に一方を接続し他方を前記定電流源トランジスタの電流
   制御電極に接続する第１の容量素子と、前記第１のトラ
   ンジスタの出力端子に一方を接続し他方を該第１のトラ
   ンジスタの対となる前記第２のトランジスタの電流制御
   電極に接続する第２の容量素子とを備えることを特徴と
   する駆動回路。
7. 【請求項７】 入力端子からの相補的な入力信号それぞ
   れを所定のレベルにレベル変換するレベル変換回路と一
   つの定電流源トランジスタに差動対を成す第１および第
   ２のトランジスタを接続して形成し前記レベル変換回路
   によるレベル変換により得られた信号に基づいて前記第
   ２のトランジスタの出力端子に接続される負荷素子を駆
   動する差動回路とを備える駆動回路において、前記差動
   回路で前記負荷素子が接続される側と逆側に設けられる
   前記第１のトランジスタの出力端子に一方を接続し他方
   を前記定電流源トランジスタの電流制御電極に接続する
   第１の容量素子と、前記第１のトランジスタの出力端子
   に一方を接続し他方を前記レベル変換回路に設けられ前
   記第２のトランジスタの電流を制御する側にある入力ト
   ランジスタの電流制御電極に接続する第２の容量素子と
   を備えることを特徴とする駆動回路。
8. 【請求項８】 入力端子からの相補的な入力信号それぞ
   れを所定のレベルにレベル変換するレベル変換回路と一
   つの定電流源トランジスタに差動対を成す第１および第
   ２のトランジスタを接続して形成し前記レベル変換回路
   によるレベル変換により得られた信号に基づいて前記第
   ２のトランジスタの出力端子に接続される負荷素子を駆
   動する差動回路とを有する駆動回路において、前記レベ
   ル変換回路は、二つの入力それぞれに対して入力と逆相
   の信号が容量素子を介して定電流源トランジスタに入力
   されるアクティブプルダウン回路構成を成し、かつ前記
   差動回路で、前記負荷素子を駆動する側と逆側にある前
   記第１のトランジスタの出力端子に一方を接続し他方を
   前記定電流源トランジスタの電流制御電極に接続する容
   量素子を備えることを特徴とする駆動回路。