JP2002076553A - プリント配線基板及びそれを用いて成る電子部品パッケージ - Google Patents

プリント配線基板及びそれを用いて成る電子部品パッケージ

Info

Publication number
JP2002076553A
JP2002076553A JP2000257511A JP2000257511A JP2002076553A JP 2002076553 A JP2002076553 A JP 2002076553A JP 2000257511 A JP2000257511 A JP 2000257511A JP 2000257511 A JP2000257511 A JP 2000257511A JP 2002076553 A JP2002076553 A JP 2002076553A
Authority
JP
Japan
Prior art keywords
plating
electronic component
component package
electroless
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000257511A
Other languages
English (en)
Inventor
Hirobumi Tanaka
博文 田中
Naoki Kuwabara
直樹 桑原
Kazuto Fujita
和人 藤田
Moriji Morita
守次 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2000257511A priority Critical patent/JP2002076553A/ja
Publication of JP2002076553A publication Critical patent/JP2002076553A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】封止用樹脂とメッキ面の密着度を高め、実装歩
留まりを低下させることなく、環境負荷の低いPbフリ
ーの高融点ハンダを用い得るようにする。 【解決手段】無電解Niメッキの平均リン濃度を7〜10wt
%と高めることにより、下地のNiメッキの粒界密度を低
下させ、上層のAuメッキ層と封止用樹脂の密着度を高
め、モールド樹脂の充填を完全にして、ハンダボール形
成時にモールド部が破裂することのないようにし、Pb
フリーの高融点ハンダを用い得るようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属基板にポリイ
ミド絶縁層を介して金属箔を積層し、その金属箔層をエ
ッチング加工して成るプリント配線基板及びそれを用い
て成る電子部品パッケージ、特にPbフリーハンダを用い
たボールグリッドアレー型及びランドグリッドアレー型
の電子部品パッケージに関する。
【0002】
【従来の技術】今日では、可能な限り環境負荷を軽減す
るため、半導体パッケージで用いるハンダボールにおい
ても、Pbを含まないハンダを使用することが要請され
ている。然しながら、Sn-Ag-Cuからなる代表的なPbフ
リーのハンダは融点が230〜270℃と高く、ハンダとメッ
キ層の接合強度の問題があり、そのため、接合強度を向
上させる目的で、Niメッキ層の平均リン濃度を1〜7wt%
と低く抑える必要があった。
【0003】然しながら、この方法で形成したNiメッキ
層では、ボンディングパット部で空隙が発生しやすく、
場合によってはワイヤが切断すると言う問題があった。
特に外部接続端子に搭載するハンダボールにPbフリー
ハンダを用いるような場合、そのようなハンダはリフロ
ー温度が高いので、ハンダボール搭載時の高温にさらさ
れたたとき、特にボンディングパット部で剥離が発生
し、樹脂モールド部が破裂して、実装歩留まりが低下す
ると言う問題が生じていた。
【0004】
【発明が解決しようとする課題】封止用樹脂とメッキ面
の密着度を高め、環境負荷は低いが、リフロー温度の高
いPbフリーハンダを用いても、モールド樹脂の剥離が
発生せず、実装歩留まりを高く維持できるようにする。
【0005】
【課題を解決する手段】無電解Niメッキの平均リン濃度
を7〜10wt%と高めることにより、下地のNiメッキの粒
界密度を低下させ、上層のAuメッキ層と封止用樹脂の密
着度を高め、モールド樹脂の充填を完全にし、Pbフリー
ハンダのリフロー温度にさらされても、モールド部が破
裂することのないようにし、高融点のPbフリーハンダ
を用い得るようにする。本発明者らは、従来の無電解N
iメッキで剥離が生じる原因を調べた結果、従来のメッ
キ膜は粒界密度が高いため樹脂とメッキ膜との密着性が
粒界部で不完全になるためと考えた。また粒界に水分が
残留しやすく、このことも密着性を低下させると考え
た。そこで、粒界密度を低下させることに想到し本発明
に至った。
【0006】
【発明の実施の形態】以下、図面により、本発明の構成
及び効果について説明する。図1は本発明が適用される
半導体パッケージを形成するためのプリント配線基板の
一例を示す平面図、図2(写真1)は、本発明にかかる
半導体パッケージのNiメッキ部のSEM写真、図3(写真
2)は、公知の半導体パッケージのNiメッキ部のSEM写
真、図4(写真3)は、本発明にかかる半導体パッケー
ジの加湿耐熱ショックテスト後の超音波顕微鏡写真、図
5(写真4)は、公知の半導体パッケージの同様な超音
波顕微鏡写真である。
【0007】而して、図1中、10は、プリント配線基
板、11は半導体チップが取付けられるダイパッド、12は
グランドパッド、13は電源パッド、14はワイヤボンディ
ングパッド、15はリード、16は外部接続端子である。こ
のプリント配線基板10は、スティフナーとして用いられ
る金属基板に、ポリイミド絶縁層を介して銅箔を積層
し、その銅箔をエッチングして得たものである。配線基
板としては例えば、銅箔(厚さ18μm)/ポリイミド接
着シート(厚さ31μm;三井化学製)/表面処理付き銅
合金基板(厚さ0.35mm、C1220)/ポリイミド接着シー
ト(厚さ12μm;三井化学製)/銅箔(厚さ18μm)を主
構成とするクールベース基板等が推奨される。
【0008】この基板に常法によりプリント回路を成形
し、裁断、プレス加工を施した後、銅箔部に無電解Ni
メッキを施し、更に必要個所に無電解Auメッキを施して
電子部品パッケージを得る。このパッケージに搭載され
る電子部品は限定されない。LSIなどの半導体素子、
受光素子や発光素子などの光電素子、その他センサー素
子などを含む。このとき、無電解Niメッキ層中のリン
濃度が7〜10wt%と、高めになるようなメッキ液を用い
てメッキ層を形成する。市販品として一般に手にはいる
無電解Niメッキ浴を用い、リン濃度を各種調整して実験
をした。
【0009】無電解Niメッキ層のリン含有率が低いと、
結晶粒度の小さい膜が成長するため、粒界密度が高くな
り、メッキ表面と充填樹脂の密着性が低下するが、逆
に、リン含有率が高くなりすぎると、Niメッキの質が低
下するので好ましくない。この点からリン含有率は7wt%
以上、10wt%以下であることが望ましい。図2は、EPMA
元素ライン分析により定量されたNiメッキ層中のリン
濃度が平均8.5%であるサンプルのSEM写真である。この
サンプルのNiメッキ層の厚みを蛍光X線を用いて測定
したところ、平均4.5μmであり、Auメッキの厚みはダ
イパット中心部で平均0.56μmであった。この写真か
ら、横方向10μm当り平均で0.3個所程度の割合でスパイ
ク状の形状が観察された。これは粒界であると考えられ
る。又、Niメッキの内部応力を測定したところ、圧縮
側の応力であった。
【0010】このサンプルと同様にして製造した半導体
パッケージにLSIを実装し、モールド樹脂(ナミック
ス社製G8345)を充填、熱硬化させ、封止した後、加湿
耐熱ショック性を調べるため、30℃、相対湿度70%
の雰囲気中に82時間放置し、半導体パッケージを加湿
し、そして、加湿器から取り出して3時間以内に、ハン
ダボールを形成する際の熱ショックをシュミュレートし
たシーケンス加熱炉を通過させた後、超音波顕微鏡を用
いてAuメッキとモールド樹脂の剥離の有無を観察した。
この加熱炉の温度プロファイルは、 プリヒート: 150〜200℃に3分 テスト温度:250℃以上に30秒、ピーク温度:265℃ であった。これは、Pbフリーの高融点ハンダを使用し
てハンダボールを搭載する際の温度プロファイルをトレ
ースしたものである。12個のサンプルをテストした
が、何れも図4に示す如く、剥離は見られなかった。こ
のことは、ハンダボールに、Pbフリーの高融点ハンダ
を使用しても、実装歩留まりが低下する恐れがないこと
を示している。
【0011】図3及び図5は、Niメッキのリン濃度
が、5.2%である以外は、上記のサンプルと同様に作成
された比較例のSEM写真及び超音波顕微鏡写真である。
この図3から、横方向10μm当たり平均で2.6個の粒界と
思われるスパイク状条溝が観察された。又、Ni内部応力
を測定したところ、引っ張り応力であった。又、ダイバ
ッド中央部のAuメッキの厚みは平均で0.58μmであっ
た。この半導体パッケージの加湿耐熱ショック性を実施
例1と同じ条件で調べたところ、12ピース中9ピースで
剥離が認められた。これは、ハンダボールにPbフリー
の高融点ハンダを使用した際の熱ショックに耐え得ない
ことを示すものである。
【0012】
【発明の効果】本発明は叙上の如く構成されるから、本
発明によるときは、無電解Niメッキの平均リン濃度を7
〜10wt%と高めることにより、その上層のAuメッキ層と
封止用樹脂の密着度が高められ、モールド樹脂が隙間な
く完全に充填されるようになるので、環境負荷の低いP
bフリーの高融点ハンダを用いてもハンダボール形成時
にモールド部が破裂するようなことがなく、実装歩留ま
りが損なわれることがない。
【図面の簡単な説明】
【図1】本発明が適用される半導体パッケージを形成す
るためのプリント配線基板の一例を示す平面図である。
【図2】本発明にかかる半導体パッケージのNiメッキ部
のSEM写真である。
【図3】公知の半導体パッケージのNiメッキ部のSEM写
真である。
【図4】本発明にかかる半導体パッケージの加湿耐熱シ
ョックテスト後の超音波顕微鏡写真である。
【図5】公知の半導体パッケージの加湿耐熱ショックテ
スト後の超音波顕微鏡写真である。
【符号の説明】
10 プリント配線基板 11 半導体パッケージ導体チップが取付けられるダイ
パッド部 12 グランドパッド 13 電源パッド 14 ワイヤボンディングパッド 15 リード 16 外部接続端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 和人 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 (72)発明者 森田 守次 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 Fターム(参考) 4E351 AA04 AA14 BB01 BB24 BB38 CC06 CC07 DD04 DD06 DD12 DD13 DD19 DD21 DD24 GG01 GG15 5E343 AA02 AA18 AA22 AA38 BB09 BB17 BB18 BB22 BB23 BB24 BB33 BB34 BB44 BB52 BB61 BB71 CC78 DD33 DD43 GG01

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】金属基板にポリイミド絶縁層を介して導電
    層を積層して成る基板の導電層をエッチング加工して所
    望のプリント回路を形成し、回路を構成する導電部に無
    電解Ni及びAuメッキを施して成るプリント配線基板にお
    いて、無電解Niメッキの表面の粒界密度が、沿面距離10
    μm当り1個以下であることを特徴とするプリント配線基
    板。
  2. 【請求項2】無電解Niメッキ膜が、平均7〜10wt%のリ
    ンを含有することを特徴とする請求項1に記載のプリン
    ト配線基板。
  3. 【請求項3】請求項1又は2に記載のプリント配線基板
    を加工し、外部接続端子に融点230〜270℃のPbフリーハ
    ンダを用いてハンダボールを形成して成る電子部品バッ
    ケージ。
  4. 【請求項4】ボールグリツドアレー型である請求項3に
    記載の電子部品パッケージ。
  5. 【請求項5】ランドグリッドアレー型である請求項3に
    記載の電子部品パッケージ。
JP2000257511A 2000-08-28 2000-08-28 プリント配線基板及びそれを用いて成る電子部品パッケージ Pending JP2002076553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000257511A JP2002076553A (ja) 2000-08-28 2000-08-28 プリント配線基板及びそれを用いて成る電子部品パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000257511A JP2002076553A (ja) 2000-08-28 2000-08-28 プリント配線基板及びそれを用いて成る電子部品パッケージ

Publications (1)

Publication Number Publication Date
JP2002076553A true JP2002076553A (ja) 2002-03-15

Family

ID=18745959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000257511A Pending JP2002076553A (ja) 2000-08-28 2000-08-28 プリント配線基板及びそれを用いて成る電子部品パッケージ

Country Status (1)

Country Link
JP (1) JP2002076553A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026525B2 (en) * 2004-03-05 2011-09-27 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026525B2 (en) * 2004-03-05 2011-09-27 Showa Denko K.K. Boron phosphide-based semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
US6873043B2 (en) Electronic assembly having electrically-isolated heat-conductive structure
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6236108B1 (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
JP2001326304A (ja) 半導体装置及びその製造方法
JP3506211B2 (ja) 絶縁性配線基板及び樹脂封止型半導体装置
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
US20130285238A1 (en) Stud bump structure for semiconductor package assemblies
JP2002124533A (ja) 電極材料、半導体装置及び実装装置
US7498195B2 (en) Multi-chip semiconductor connector assembly method
US20140299995A1 (en) Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device
TW200805515A (en) Method of making exposed pad ball grid array package
US11270974B2 (en) Embedded copper structure for microelectronics package
US7557453B2 (en) Semiconductor device, method of manufacturing a semiconductor device and substrate to be used to manufacture a semiconductor device
JPH08264581A (ja) パッケージ及びその製造方法
JP2002076553A (ja) プリント配線基板及びそれを用いて成る電子部品パッケージ
JP2010135501A (ja) 半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JPH09148484A (ja) 半導体装置及びその製造方法
JP3448010B2 (ja) 半導体パッケージ用チップ支持基板
JPH08321565A (ja) 半導体装置
JP2003017624A (ja) 半導体装置