JP2002064064A - プラズマ処理装置 - Google Patents

プラズマ処理装置

Info

Publication number
JP2002064064A
JP2002064064A JP2000250058A JP2000250058A JP2002064064A JP 2002064064 A JP2002064064 A JP 2002064064A JP 2000250058 A JP2000250058 A JP 2000250058A JP 2000250058 A JP2000250058 A JP 2000250058A JP 2002064064 A JP2002064064 A JP 2002064064A
Authority
JP
Japan
Prior art keywords
substrate
plasma
gas
film
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000250058A
Other languages
English (en)
Inventor
Tateshi Ueda
立志 上田
Masayuki Asai
優幸 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000250058A priority Critical patent/JP2002064064A/ja
Publication of JP2002064064A publication Critical patent/JP2002064064A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 基板の周辺部から排気通路側に延びやすいプ
ラズマシースを基板上に留めることで、基板上へプラズ
マを閉じ込める。 【解決手段】 真空容器内のアノード電極3上に基板4
を保持し、基板4の処理面に向けてカソード電極2の貫
通孔5から処理ガスを供給し、両電極2、3間に高周波
電力を印加して電極2、3間にプラズマを発生させるこ
とで、基板4の処理面に所定の処理を施し、処理後のガ
スをアノード電極3の周辺に確保した排気通路7Aから
真空容器1外に排気するプラズマCVD装置において、
プラズマを媒体とする高周波電力の通過経路の等電位面
が基板4の周辺部で終端されるように、アノード電極3
上の空間の周囲に、ガス排気用スリット31を備えた絶
縁遮蔽体30を配置した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プラズマを利用し
て、真空容器内においてシリコン基板やガラス基板など
の被処理物に対して薄膜を形成したり、薄膜のエッチン
グを行ったりするプラズマ処理装置に関する。
【0002】
【従来の技術】たとえば、半導体製造工程の一つに、ウ
ェーハ(基板)上にプラズマを利用して所定の成膜を施
すプラズマCVD(Chemical Vapor deposition)成膜工
程がある。これは、真空保持された反応室内にウェーハ
を配置し、反応室内に処理ガスを供給しながら、高周波
電力を放電用コイルや放電用電極に印加して、反応室内
にプラズマを発生させ、該プラズマにより処理ガスを分
解して化学反応を起こさせ、それによりウェーハの表面
上に薄膜を形成するというものであり、このCVD成膜
工程にはプラズマ処理装置が使用されている。
【0003】図7は各種タイプのプラズマ処理装置のう
ちの平行平板型プラズマCVD装置を示している。図に
おいて、1は反応室を構成する真空容器で、真空容器1
の内部には、共に平板状をなすカソード電極2とアノー
ド電極3とが互いに平行に上下に対向配置されている。
下側のアノード電極3は基板保持台を兼ねるもので、そ
の上面に、処理すべき基板4が載置される。上側のカソ
ード電極2は、アノード電極3の上面に載置された基板
4の処理面(上面)に対してシャワー状に処理ガスを供
給する機能を兼ね備えるもので、そのために多数のガス
吹出用の貫通孔5を有している。また、カソード電極2
のアノード電極3と対向する下面には、前記貫通孔5を
避けた位置に非貫通の凹部(非貫通孔)14が多数設け
られている。
【0004】カソード電極2は、導体よりなるガス導入
部材15の下側に、ガス導入部材15と導通状態で配さ
れており、ガス導入部材15及びカソード電極2は、真
空容器1の内部上側に筒状に配されたインナケース18
の内部に、絶縁材8及び絶縁リング20で取り囲まれた
状態で設置されている。ガス導入部材15の中には、上
端のガス導入孔6と連通したガス導入空間が確保されて
おり、そのガス導入空間内には、上部ヒータ10と、カ
ソード電極2の貫通孔5に向けてガス導入孔6から導入
された処理ガスを分散する分散板12とが設けられてい
る。
【0005】真空容器1内の下部には、前記インナケー
ス18の下端と周縁部が合致するアノードサセプタ13
が配置されており、このアノードサセプタ13の上面
に、下部ヒータ11を介して前記アノード電極3が設け
られている。上部ヒータ10と下部ヒータ11は、基板
4を一定の温度に均一に加熱するためのものである。ま
た、アノードサセプタ13には、図示略の真空ポンプに
つながるガス排気孔7が設けられており、基板4の周囲
に確保された環状の排気通路7Aを介して、基板4上に
供給された処理ガスをガス排気孔7に排気できるように
なっている。
【0006】また、アノード電極3の周縁部にも絶縁リ
ング16が設けられている。このアノード電極3側の絶
縁リング16は、カソード電極2側の絶縁リング20と
対向しており、いずれの絶縁リング16、20も、カソ
ード電極2やアノード電極3の不必要な部分(基板4を
処理する上で露出していると不都合な部分)が露出しな
いように覆っている。
【0007】また、カソード電極2は、結合コンデンサ
19を介して高周波電源9に接続され、カソード電極2
とアノード電極3間に、ガス導入部材15及びアノード
サセプタ13を経由して高周波電力を印加できるように
なっている。
【0008】次に基板処理の流れについて説明する。ま
ず、真空容器1内のアノード電極3の上に基板4を装填
し、真空容器1内をガス排気孔7を通して真空に排気す
る。次に上部ヒータ10及び下部ヒータ11によって基
板4を加熱し、加熱したら、ガス導入孔6からカソード
電極2の貫通孔5を通して、成膜用の処理ガスを基板4
の上面(処理面)に向けて供給し、ガスを供給しながら
同時に、カソード電極2とアノード電極3間に高周波電
力を印加することで、カソード電極2とアノード電極3
間にプラズマを発生させ、このプラズマにより、基板4
上に所定の成膜処理を行う。
【0009】プラズマにより処理された処理ガスの残ガ
スは、基板4の周囲の排気通路7Aを介してガス排気孔
7を通り、真空容器1外の排気処理系へと送られる。な
お、真空容器1内の圧力は、ガス導入孔6より導入され
る処理ガスの流量と、ガス排気孔7に接続されているポ
ンプ(図示略)の能力と、ポンプまでの排気コンダクタ
ンスにより決まる。
【0010】このようなプラズマ処理の例としては、ア
モルファスシリコン膜と総称される薄膜〔SiN、Si
2 、水素化a−Si、水素化a−Si(n+)など〕
を形成する処理がある。その処理時の成膜ガスとして
は、SiN形成時はSiH4 ,NH3 ,N2 の混合ガス
が使用され、a−Si形成時はSiH4 ,H2 の混合ガ
スが使用され、SiO2 形成時はSiH4 ,N2 Oまた
はTEOS,O2 の混合ガスが使用される。成膜ガスの
中には、それ自身の単独反応のみでは成膜することがで
きないガス(非成膜ガス)が含まれており、上記の例で
はNH3 ,N2 ,H2 ,N2 O,O2 が非成膜ガスであ
り、これに対して、SiH4 ,TEOSなど単独で成膜
できるガスを主成膜ガスと呼ぶ。
【0011】
【発明が解決しようとする課題】ところで、上記従来の
プラズマCVD装置では、アノード電極3上の空間の周
囲に確保された排気通路7Aの絶縁性が不足するため、
排気通路7A内まで高周波電力パス(通過経路)が形成
され、排気通路7Aの中までプラズマシースが維持され
てしまうという問題があった。
【0012】その点を、図8に示す簡略化した図面を用
いて具体的に説明する。上下のカソード電極2とアノー
ド電極3は、基板4を載せる部分と、それに対向する面
だけが露出するように、絶縁材8や絶縁リング20、1
6で取り囲まれている。しかし、上下の絶縁リング2
0、16によってカソード電極2とアノード電極3の周
縁部の表面自体は覆われているものの、ガス排気のため
に絶縁リング20、16の間隔が大きく開いているの
で、基板4の周囲の排気通路7Aの絶縁性が不足して、
高周波電力の通過経路(高周波電力パス)の等電位面3
5が、基板4の周辺部で終端されずに、排気通路7A側
まで侵入する。その結果、排気通路7Aの中まで、プラ
ズマPのシースが容易に侵入してしまうという問題があ
った。
【0013】この傾向は、成膜時の圧力が低圧であるほ
ど、また、印加電力が高パワーになるほど顕著に現れ
る。また、カソード電極2とアノード電極3の電極間ギ
ャップHが大きくなった場合にも同様に現れる。そのた
め、上記従来の装置では、排気通路7A内まで侵入する
プラズマシースによるパワーロスのため、高パワーを効
率よく基板4上に印加することが難しかった。
【0014】また、一方で、TEOS−O2 酸化膜等の
膜質検討において結合組成比を検討した場合、膜中にS
i−OH結合が存在することが、従来よりFT−lR等
の分析手法により知られている。Si−OH結合の存在
は、膜の電気的特性に少なからず悪影響を及ぼすことが
わかっており、従って、膜中のSi−OH結合を低減す
ることが、膜質向上を考える上で急務となっている。S
i−OH結合の低減のためには、従来よりさまざまな方
法が試行されているが、一つの例として、カソード電極
2とアノード電極3間のギャップHの拡大が有効である
ことが知られている。しかし、前述した理由により、カ
ソード電極2とアノード電極3間のギャップHを拡大す
ると、高パワーを効率よく基板4に印加することが難し
くなり、膜質向上を図るのには限界が生じる。
【0015】また、上記のプラズマ処理による薄膜は、
基板4上を含む接プラズマ域(プラズマに接する領域)
に広く堆積するという性質を持つため、上記の構造のプ
ラズマCVD装置では、排気通路7A内まで侵入するプ
ラズマシースにより、排気通路7A側にも薄膜21、2
2が堆積し、しかも、この薄膜21、22が基板4や電
極2、3上に形成される薄膜と著しく性質が異なること
から、パーティクル発生の原因となるという別の問題も
生じていた。
【0016】例えば、平行平板型プラズマCVD装置に
おいて、図9に示すように、成膜ガスをカソード電極2
からアノード電極3に向けて流通させていて、図示のよ
うにプラズマPが発生している場合、電極2、3の背面
側に堆積する薄膜M3は、基板4上に形成される薄膜M
1やカソード電極2のアノード電極3側の面に形成され
る薄膜M2に比して著しく緻密性が低下して(比重が小
さくなって)おり、条件によっては膜状とならず、粉状
(Φ数μmに気相成長した粒子の集合体)になる場合も
ある。このようなプラズマによる不要な生成物は、振
動、圧力変化、温度変化などにより簡単に剥離、落下、
あるいは浮遊したりするため、成膜パーティクルと呼ば
れている。成膜パーティクルは、基板上を汚染し、生産
性低下をもたらすばかりでなく、排気系を汚染し、排気
能力の低下というトラブル要因となる。
【0017】そこで、従来では、このような成膜パーテ
ィクルを防ぐために、図8に示すように、カソード電極
2の背面並びに周縁部やアノード電極3の背面並びに周
縁部を絶縁材8や絶縁リング20、16で覆い隠し、そ
れにより、基板4外ヘブラズマが広がることを極力防ぐ
ようにしている。
【0018】しかしながら、それでも、前述したよう
に、低圧力かつ大電力のプロセスや、電極間隔の大きな
低圧プロセス、また、高周波電力の周波数が高く、絶縁
物と金属が電気的に区別が付かなくなるようなプロセス
などにおいては、効率的に成膜パーティクルの発生を抑
制することが難しかった。
【0019】そのため、対策として、エッチング性ガス
(CF4 ,NF3 などフッ素系ガス)を導入しながらプ
ラズマを発生させたり、フッ素ラジカルを反応室へ直接
導入したりして、成膜パーティクルを気体に変換して除
去しているのが現状である。しかし、このような方法
は、一般的に効率が非常に悪く、大量のエッチング性ガ
スを消費するという問題があった。
【0020】本発明は、上記事情を考慮し、基板の周辺
部から排気通路側に延びやすいプラズマシースを基板上
に留めておくことができ、基板上へのプラズマの閉じ込
め効果により、印加する高周波電力の低減と、膜質の向
上と、成膜パーティクルの抑制とを図ることのできるプ
ラズマ処理装置を提供することを目的とする。
【0021】
【課題を解決するための手段】請求項1の発明は、真空
容器内の基板保持台に基板を保持し、基板の処理面に向
けて処理ガスを供給し、該処理ガスに高周波電力を印加
してプラズマを発生させることで、前記基板の処理面に
所定の処理を施し、処理後のガスを前記基板保持台の周
辺から真空容器外に排気するプラズマ処理装置におい
て、前記プラズマを媒体とする高周波電力の通過経路の
等電位面が前記基板の周辺部で終端されるように、前記
基板保持台上の空間の周囲に、ガス排気のための隙間を
備えた絶縁遮蔽体を配置したことを特徴とする。
【0022】この発明では、ガス排気のための隙間を持
った絶縁遮蔽体で基板保持台上の空間の周囲を包囲した
ので、排気通路側にプラズマシースが維持されにくい状
態を作り出すことができる。つまり、残ガスは絶縁遮蔽
体の隙間を通して排気することができるが、プラズマシ
ースは絶縁遮蔽体の遮蔽作用で基板上の空間に留めてお
くことができる。従って、基板上にプラズマを閉じ込め
ることで、基板への効率の良い成膜が可能となり、高周
波電力の低減と、膜質の向上とを図ることができる。ま
た、排気通路側へのプラズマの回り込みを防止できるか
ら、成膜パーティクルの抑制を図ることもできる。
【0023】請求項2の発明は、請求項1において、前
記真空容器内のガスクリーニング時に、前記基板保持台
と絶縁遮蔽体との間の間隔を開くことを特徴とする。
【0024】前記の請求項1の発明によれば、排気通路
側へのプラズマシースの侵入を防止して、成膜パーティ
クルの発生を抑制することができるが、ガスクリーニン
グ時にプラズマシースが排気通路側にまで全く届かない
と、排気通路側に付着した副生成物(成膜パーティク
ル)を取り除くことができない。そこで、請求項2の発
明では、ガスクリーニング時には、基板保持台と絶縁遮
蔽体との間の間隔を開くようにしている。こうすること
で、基板保持台の周辺部で高周波電力の通過経路の等電
位面が終端されなくなり、プラズマシースが排気通路側
にまで届くことになる。従って、クリーニングガスのプ
ラズマにより、排気通路側に形成された副生成物(成膜
パーティクル)を効率良く除去することができ、クリー
ニング効果が上がる。
【0025】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は本発明の実施形態としての平
行平板型プラズマCVD装置の構成を示す断面図、図2
はその主要部の構成を簡略化して示す断面図である。
【0026】このプラズマCVD装置は、図7に示した
従来のプラズマCVD装置におけるアノード電極3上の
空間の周囲に、プラズマを媒体とする高周波電力の通過
経路の等電位面がアノード電極3上の基板4の周辺部で
終端されるように、ガス排気用のスリット(隙間)31
を備えた絶縁遮蔽体30を配置したものである。それ以
外の点は、図7の装置と全く同様であるので、同一要素
に同一符号を付して説明を簡略化する。
【0027】反応室を形成する真空容器1の内部には、
カソード電極2とアノード電極(基板保持台)3とが上
下に対向配置され、カソード電極2にはガス吹出用の多
数の貫通孔5が設けられると共に、下面に非貫通孔とし
ての凹部14が多数設けられている。カソード電極2は
ガス導入部材15と導通しており、ガス導入部材15と
カソード電極2は、真空容器1のインナケース18内に
絶縁材8及び絶縁リング20で取り囲まれた状態で設置
されている。ガス導入孔6を有するガス導入部材15の
内部空間には、上部ヒータ10と分散板12が設けられ
ている。
【0028】アノード電極3は、アノードサセプタ13
の上面に下部ヒータ11を介して設けられ、アノードサ
セプタ13には、アノード電極3の周囲の環状の排気通
路7Aを介して、反応室内のガスを真空容器1外に排気
するガス排気孔7が設けられている。そして、アノード
電極3の周縁の絶縁リング16とカソード電極2の周縁
の絶縁リング20間に確保された排気通路7Aの入口部
分に、アノード電極3に載置された基板4上の空間を取
り囲むように、前述のスリット31付きの絶縁遮蔽体3
0が設けられている。また、カソード電極2は、結合コ
ンデンサ19を介して高周波電源9に接続され、カソー
ド電極2とアノード電極3間に、ガス導入部材15及び
アノードサセプタ13を経由して高周波電力を印加でき
るようになっている。
【0029】前記スリット31付き絶縁遮蔽体30は、
図2に示すように、環状の絶縁材に水平方向に貫通した
ガス排気用のスリット(隙間)31を、数段、上下方向
に一定の間隔をおいて形成したものである。あるいは、
スリット31を確保するように、上下方向に多段に環状
板を等間隔に積層配備したものである。
【0030】ここで、スリット31の幅(図2では高
さ)は、生成されるプラズマシースの厚さに応じて決め
られるべきもので、例えば0.5〜2.0mm程度であ
る。これは、排気スリット31の幅よりも実効シース厚
が大きいために、シースが排気経路側へ侵入できなくな
ると考えるからである。従って、スリット31の幅は実
効シース厚の2倍よりは小さくする必要がある。例え
ば、圧力1.O〜2.O(Torr)前後の成膜時の実効シ
ース厚はO.3〜1.Ommと見積られるので、これに
対するスリット幅は、O.6〜2.0mm程度となる。
また、絶縁遮蔽体30の厚さは、約6cm程度に設定さ
れている。
【0031】このように、排気通路7Aの入口部分にガ
ス排気スリット31付きの絶縁遮蔽体30を配置したこ
とによって、排気通路7A側へのシースの浸入を阻むこ
とができる。つまり、排気通路7A側にシースが維持さ
れにくい状態を作り出すことができて、アノード電極3
上の基板4の周辺から排気通路7A側へ延びやすいプラ
ズマシースを基板4上に留めておくことができる。この
ため、図3に示すように、カソード電極2とアノード電
極3間に発生するプラズマを媒体とした全ての高周波電
力の通過経路における等電位面35が、アノード電極3
上の基板4の周辺部で終端される状態となり、基板4の
周辺部で実質的にプラズマが閉じ込められることにな
り、基板4外への不要な成膜を抑えることができるよう
になる。なお、基板4上でプラズマ処理された成膜ガス
の残ガスは、絶縁遮蔽体30のスリットを通してガス排
気孔7へ排気される。
【0032】次に、実験データの比較により効果を検証
する。実験に使用した基板のサイズは37×47cm
2 、基板の温度は300℃に設定し、以下の条件により
比較した。
【0033】(1)成膜条件は次の通りである。 本発明装置:・TRlES/O2 流量=70/1400(SCCM) ・圧力 =3(Torr) ・高周波電力 =1000(W) 従来の装置:・TRlES/O2 流量=70/1400(SCCM) ・圧力 =0.8(Torr) ・高周波電力 =1000(W)
【0034】(2)ガスクリーニング条件は共通、残差
条件は各々成膜条件に同じである。 (3)多孔カソード電極の仕様は次の通りである。 貫通孔 :Φ0.8mm、個数956均等配置 非貫通孔(凹部):Φ4mm、深さ6mm、個数128
60均等配置 (4)カソードシーズ面積/アノードシーズ面積比≒3
とした。
【0035】本発明の装置では、上下の絶縁リング2
0、16間の隙間10mmのスペースに、幅1mmの4
段のスリット31をほぼ均等に形成するように、絶縁遮
蔽体30を配置した。一方、従来の装置にスリット付き
の絶縁遮蔽体は存在しない。
【0036】以上の条件で成膜を実験的に行った結果、
次のことが分かった。膜質については、図6に示すFT
−1R(フーリエ変換赤外分光分析)のデータから、従
来の装置で成膜した場合に比べて、本発明の装置で成膜
した場合の方が、Si−OH結合の減少が少なくなるこ
とが認められた。膜中におけるSi−OH結合は膜の電
気特性に少なからず悪影響を及ぼすため、膜組成におけ
る結合比率は少なければ少ないほどよい。従って、基板
に印加する電力が同等である場合、本発明の装置による
場合の方が、膜質の向上が確かめられた。
【0037】また、事象1として、同一の成膜条件に対
して基板にかかる有効電力を調べて見たところ、表1に
示すように、従来の装置の場合は、排気通路側へのシー
スの発生により有効電力が50%であったものが、本発
明の装置の場合は、排気通路側へのシースの侵入を抑制
することにより90%に上昇した。これにより、高パワ
ーを基板上へ効率良く印加できることが分かる。
【0038】
【表1】
【0039】また、事象2として、従来の装置と比較し
て本発明の装置の場合は、基板に印加することができる
電力の上限を上げられることがわかった。即ち、表2に
示すように、従来の装置の場合、印加可能電力は500
Wであったものが、本発明の装置では、1500Wに上
昇できた。一般的に基板に印加できる電力は高ければ高
いほど緻密な膜を形成できると考えられる。従って、本
発明によって、より緻密な成膜を行うことが可能である
ことが見込まれる。
【0040】
【表2】
【0041】また、成膜パーティクルと膜厚分布を実験
して計測したところ、次の表3のようなデータを得るこ
とができた。成膜条件は次の通りである。 基板サイズ:37×47cm2 処理ガス :SiH4=100(SCCM) 圧力 :1.0(Torr) 高周波電力:50(W) 基板温度 :300℃ 電極間隔 :20mm
【0042】
【表3】
【0043】この結果から、成膜パーティクルが従来に
比して大幅に減少していることが分かる。また、成膜分
布の改善は、等電位面が基板上で平坦化されたことを示
している。
【0044】次に本発明の別の実施形態を説明する。前
記の実施形態のプラズマCVD装置では、カソード電極
2とアノード電極3間のギャップHを固定的に設定した
場合を示したが、この実施形態のプラズマCVD装置で
は、図4に示すように、スリット31付きの絶縁遮蔽体
30とアノード電極3側の絶縁リング16とを相互に干
渉しない大きさに設定することによって、アノード電極
3を自在に昇降できるようにしている。これにより、ス
リット付きの絶縁遮蔽体30の機能を生かしながら、電
極2、3間のギャップHを適当に調整できるようにな
る。
【0045】また、アノード電極3を昇降可能に装備し
た場合には、図5に示すように、ガスクリーニング時
に、アノード電極3を下げて、アノード電極3とスリッ
ト付き絶縁遮蔽体30の間隔を開くことにより、プラズ
マPのシースが排気通路側へ浸入できるようにすること
ができる。従って、広範囲に広がるプラズマによって、
排気通路側へ堆積した副生成物を効率良く除去すること
ができる。
【0046】なお、上記実施形態では、カソード電極2
とアノード電極3の周縁部に、ある程度の厚み(例えば
10mm前後の厚み)のある絶縁リング20、16を配
置した場合を示しているが、カソード電極2側の絶縁物
やアノード電極3側の絶縁物を、数μm〜数十μmの表
面コートで置き換えることもできる。その場合も、スリ
ット付き絶縁遮蔽体30の配置によって、前記と同様な
効果が得られる。
【0047】
【発明の効果】以上説明したように、請求項1の発明に
よれば、ガス排気のための隙間を持った絶縁遮蔽体を、
基板保持台上の空間の周囲(排気通路の入口部分)に配
置して同空間を包囲したので、排気通路側にプラズマシ
ースが維持されにくい状態を作り出すことができ、基板
上にプラズマを閉じ込めることができるようになる。従
って、基板への効率の良い成膜が可能となり、印加する
高周波電力の低減と、膜質の向上とを図ることができ
る。また、排気通路側へのプラズマの回り込みを防止で
きるから、成膜パーティクルの抑制を図ることができ
る。
【0048】請求項2の発明によれば、クリーニング時
には、基板保持台と絶縁遮蔽体との間の間隔を開くよう
にしているので、プラズマシースを排気通路側にまで届
かせることができて、排気通路側に形成された副生成物
(成膜パーティクル)を効率良く除去することができ、
広範囲に及ぶクリーニング処理が可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態のプラズマCVD装置の構成
を示す断面図である。
【図2】同プラズマCVD装置の要部を簡略化して示す
断面図である。
【図3】同プラズマCVD装置において、高周波電力の
通過経路の等電位面が基板の周辺部で終端されることを
示す断面図である。
【図4】本発明の他の実施形態のプラズマCVD装置に
おける要部を簡略化して示す断面図である。
【図5】同プラズマCVD装置のガスクリーニング時の
状態を示す断面図である。
【図6】従来装置を使用した場合(a)と本発明の装置
を使用した場合(b)の膜の分析結果を比較して示す図
である。
【図7】従来のプラズマCVD装置の構成を示す断面図
である。
【図8】同プラズマCVD装置の要部を簡略化して示す
断面図である。
【図9】平行平板電極の背面側に生成される膜と、基板
及び基板と対向する電極面に生成される膜の性質の違い
を説明するために示す断面図である。
【符号の説明】
1 真空容器 2 カソード電極 3 アノード電極(基板保持台) 4 基板 7 ガス排気孔 7A 排気通路 30 絶縁遮蔽体 31 ガス排気用スリット(隙間) 35 等電位面
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/31 H05H 1/46 M H05H 1/46 H01L 21/302 N Fターム(参考) 4K030 AA06 AA09 AA14 BA44 DA06 EA11 FA03 KA12 4K057 DA01 DA16 DD01 DD03 DD07 DD08 DG16 DM02 DM06 DM13 DM28 DM38 DN01 5F004 AA15 BA04 BA07 BB11 BB18 BB28 BC08 5F045 AA08 AC01 AC09 AC11 AC12 AC15 BB15 DP03 DQ10 EB06 EF04 EF05 EF20 EH05 EH14 EM10

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 真空容器内の基板保持台に基板を保持
    し、基板の処理面に向けて処理ガスを供給し、該処理ガ
    スに高周波電力を印加してプラズマを発生させること
    で、前記基板の処理面に所定の処理を施し、処理後のガ
    スを前記基板保持台の周辺から真空容器外に排気するプ
    ラズマ処理装置において、 前記プラズマを媒体とする高周波電力の通過経路の等電
    位面が前記基板の周辺部で終端されるように、前記基板
    保持台上の空間の周囲に、ガス排気のための隙間を備え
    た絶縁遮蔽体を配置したことを特徴とするプラズマ処理
    装置。
  2. 【請求項2】 前記真空容器内のガスクリーニング時
    に、前記基板保持台と絶縁遮蔽体との間の間隔を開くこ
    とを特徴とする請求項1記載のプラズマ処理装置。
JP2000250058A 2000-08-21 2000-08-21 プラズマ処理装置 Pending JP2002064064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000250058A JP2002064064A (ja) 2000-08-21 2000-08-21 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000250058A JP2002064064A (ja) 2000-08-21 2000-08-21 プラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2002064064A true JP2002064064A (ja) 2002-02-28

Family

ID=18739699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000250058A Pending JP2002064064A (ja) 2000-08-21 2000-08-21 プラズマ処理装置

Country Status (1)

Country Link
JP (1) JP2002064064A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040110685A (ko) * 2003-06-20 2004-12-31 삼성전자주식회사 건식 박막식각장치
JP2005523385A (ja) * 2002-04-22 2005-08-04 アイクストロン、アーゲー 高さ調節可能な処理チャンバ内における基板上への薄膜層堆積プロセス及び装置
JP2005220424A (ja) * 2004-02-06 2005-08-18 Mitsubishi Heavy Ind Ltd 製膜カバーおよび真空処理装置
JP2006032344A (ja) * 2004-07-13 2006-02-02 Nordson Corp 超高速均一プラズマ処理装置
JP2007535817A (ja) * 2004-04-30 2007-12-06 ラム リサーチ コーポレーション シャワーヘッド電極及びヒータを備えるプラズマ処理用の装置
JP2008184662A (ja) * 2007-01-30 2008-08-14 Tdk Corp プラズマcvd装置、及び、薄膜製造方法
JP2010192197A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2014070257A (ja) * 2012-09-28 2014-04-21 Tokyo Ohka Kogyo Co Ltd 積層体の製造方法、および分離層形成装置
JP2017515286A (ja) * 2014-03-06 2017-06-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ホール効果が促進された容量結合プラズマ源、軽減システム、および真空処理システム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005523385A (ja) * 2002-04-22 2005-08-04 アイクストロン、アーゲー 高さ調節可能な処理チャンバ内における基板上への薄膜層堆積プロセス及び装置
JP4664598B2 (ja) * 2002-04-22 2011-04-06 アイクストロン、アーゲー 高さ調節可能な処理チャンバ内における基板上への薄膜層堆積プロセス及び装置
KR20040110685A (ko) * 2003-06-20 2004-12-31 삼성전자주식회사 건식 박막식각장치
JP2005220424A (ja) * 2004-02-06 2005-08-18 Mitsubishi Heavy Ind Ltd 製膜カバーおよび真空処理装置
JP2007535817A (ja) * 2004-04-30 2007-12-06 ラム リサーチ コーポレーション シャワーヘッド電極及びヒータを備えるプラズマ処理用の装置
JP2006032344A (ja) * 2004-07-13 2006-02-02 Nordson Corp 超高速均一プラズマ処理装置
JP2008184662A (ja) * 2007-01-30 2008-08-14 Tdk Corp プラズマcvd装置、及び、薄膜製造方法
JP2010192197A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2014070257A (ja) * 2012-09-28 2014-04-21 Tokyo Ohka Kogyo Co Ltd 積層体の製造方法、および分離層形成装置
JP2017515286A (ja) * 2014-03-06 2017-06-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ホール効果が促進された容量結合プラズマ源、軽減システム、および真空処理システム

Similar Documents

Publication Publication Date Title
CN110391122B (zh) 基底加工装置以及基底加工方法
JP7259017B2 (ja) Rfシールドが埋め込まれた半導体基板支持体
US5885356A (en) Method of reducing residue accumulation in CVD chamber using ceramic lining
JP5274229B2 (ja) プラズマcvd装置及びその方法
JP6679591B2 (ja) プロセス均一性を高めるための方法およびシステム
US7392759B2 (en) Remote plasma apparatus for processing substrate with two types of gases
US20090017635A1 (en) Apparatus and method for processing a substrate edge region
US4962727A (en) Thin film-forming apparatus
US6344420B1 (en) Plasma processing method and plasma processing apparatus
TWI684217B (zh) 基板處理裝置
TW201809347A (zh) 電漿成膜裝置及基板載置台
JP2006279058A (ja) 熱処理装置および半導体装置の製造方法
JP2002064064A (ja) プラズマ処理装置
JP4123428B2 (ja) エッチング方法
JP2000223429A (ja) 成膜装置、成膜方法及びクリ―ニング方法
TW202343534A (zh) 半導體處理腔室適配器
JPS62218577A (ja) 気相反応装置用電極
US20240191354A1 (en) Method of Selective Metal Deposition Using Separated Reactant Activation and Plasma Discharging Zone
JP4093336B2 (ja) 半導体装置の製造方法
JP3282326B2 (ja) プラズマ処理装置
TW202342806A (zh) 具有加熱噴頭的噴頭組件
JPH08139037A (ja) 気相反応装置
JP2000114256A (ja) 薄膜形成方法
TW202421824A (zh) 具有加熱的噴淋頭的噴淋頭組件
JPH0745539A (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置