JP2002062338A

JP2002062338A - 電子装置およびその検査方法

Info

Publication number: JP2002062338A
Application number: JP2000252297A
Authority: JP
Inventors: Koichi Tsutamura; 孝一蔦村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-23
Filing date: 2000-08-23
Publication date: 2002-02-28

Abstract

(57)【要約】【課題】非同期回路を含んだＬＳＩのスキャンテストを
実行できる。【解決手段】図１はスキャンフリップフロップの回路図
を示す。通常モードにおいて、検査入力端子ＴＩに受け
たデータがクロック端子ＣＫのクロックに同期してラッ
チされて出力端子Ｑから出力される。スキャンテストモ
ードにおいては、検査入力端子ＴＩに受けた検査データ
がマスタークロック端子ＭＳＫのクロックに同期して保
持され、スレーブクロック入力端子ＳＣＫのクロックに
同期して出力端子Ｑから出力される。スキャンフリップ
フロップは検査入力端子ＴＩと出力端子Ｑとが互いに縦
続接続されており、検査データはマスターとスレーブの
２相クロックに同期して転送される。検査データの転送
後、入力端子Ｄに受けた検査結果データがシステムクロ
ック入力端子ＳＹＳのデータ取り込み信号に応じて保持
され、この検査結果データが再び転送されてＬＳＩから
出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、互いに縦続接続さ
れた複数のフリップフロップを含み、縦続接続の初段の
フリップフロップから終段のフリップフロップへ検査デ
ータを順次転送させて検査を行う電子装置およびその検
査方法に係り、例えば、スキャンフリップフロップを用
いたスキャンテストを行う電子装置およびその検査方法
に関するものである。

【０００２】

【従来の技術】ＬＳＩの出荷時において良品と不良品を
選別させるためのテストプログラムの性能を示す指標と
して、故障検出率と呼ばれる指標がある。故障検出率と
は、論理回路中の全ての回路に発生し得る論理機能の故
障数に対する、テストプログラムで検出できる論理機能
の故障数の割合をいう。故障検出率の高いテストプログ
ラムを用いてＬＳＩの出荷検査を行うことにより、出荷
される不良品の割合を減らすことができるので、製品の
品質を高めることができる。

【０００３】従来このテストプログラムは、ＬＳＩ設計
者が回路を参照しながら自力で作成していた。しかしな
がら、近年におけるＬＳＩの大規模化と高集積化にとも
なって、作成されるテストプログラムの量も膨大になっ
ている。また、比較的小規模なＬＳＩであっても、非同
期回路を多く含む場合にはテストプログラムが複雑にな
るため、結果としてプログラム量が膨大になる事もあ
る。さらに、テスト回路をＬＳＩに挿入させる場合、レ
イアウト前にタイミングなどの細かい検討が必要とな
る。このように、テストプログラムの作成はＬＳＩ設計
者の大きな負担となっており、テストプログラム作成に
要する工程がＬＳＩの設計開発工程を長期化させる原因
の一つになっている。

【０００４】故障検出率の向上を図るとともに設計者の
テストプログラム作成にかかる負担を軽減させるため、
近年においてはＣＡＤを使って自動的に生成させたテス
トプログラムを用いてＬＳＩの検査を行うスキャンテス
トと呼ばれる手法が一般的になっている。

【０００５】スキャンテストにおいては、回路中の全て
のフリップフロップがスキャンテスト用のフリップフロ
ップ（スキャンフリップフロップ）に変換される。スキ
ャンフリップフロップは、通常のフリップフロップの動
作に使用される端子とは別に、検査データを転送させる
ための端子を有している。そして、スキャンテストを行
うＬＳＩの内部には、この検査用の端子を介して縦続接
続されたスキャンフリップフロップによる１本または複
数本のシフトレジスタが形成される。

【０００６】スキャンテストを実行させる場合、テスト
プログラムに基づいて生成される検査データがスキャン
フリップフロップによるシフトレジスタ中を転送され
て、それぞれのスキャンフリップフロップに設定され
る。そして、この設定値に応じたデータをスキャンフリ
ップフロップにラッチさせ、再びスキャンフリップフロ
ップによるシフトレジスタで転送させて、ＬＳＩ外部に
出力させる。これにより、フリップフロップに任意の値
を設定できるとともに、各フリップフロップに設定され
ている値を直接観測することができる。

【０００７】このように、フリップフロップに対して任
意にデータの入出力ができるので、全てのフリップフロ
ップは擬似的に入出力回路と見なすことができ、フリッ
プフロップを検査対象の論理機能から除外させることが
できる。これにより、例えばフリップフロップ以外の回
路が状態遷移のない組み合わせ回路である場合には、組
合せ回路用のテストプログラム生成アルゴリズムが適用
可能となり、完全故障検出効率を達成できるテストプロ
グラムを短時間で生成させることができる。

【０００８】図４は、従来のスキャンフリップフロップ
を有したＬＳＩの概略的な構成を示す図である。図４に
示すＬＳＩは、ロジック部１０１と、ｎ個（所定のｎは
自然数を示す）のスキャンフリップフロップＦＦ１ａ〜
スキャンフリップフロップＦＦｎａとを有している。

【０００９】ロジック部１０１は、ＬＳＩ中におけるフ
リップフロップ以外の論理回路であり、各スキャンフリ
ップフロップから出力されるデータＳ−Ｑｋ（ｋは１〜
ｎの自然数を示す）を受けて、これに応じたデータＳ−
Ｄｋを各スキャンフリップフロップに入力している。

【００１０】スキャンフリップフロップＦＦ１ａ〜スキ
ャンフリップフロップＦＦｎａは、テストモード選択端
子ＴＭＯＤＥから入力される信号に応じて、データ入力
端子Ｄまたは検査入力端子ＴＩの何れか一方を有効にす
る。有効にされた端子に入力されたデータが、クロック
端子ＣＫに入力されるクロック信号のエッジに同期して
スキャンフリップフロップに保持され、データ出力端子
Ｑから出力される。

【００１１】各スキャンフリップフロップは互いのデー
タ出力端子Ｑと検査入力端子ＴＩとが縦続に接続されて
おり、初段のスキャンフリップフロップＦＦ１ａの検査
入力端子ＴＩは外部端子ＳＣＡＮＩＮと、終段のフリッ
プフロップＦＦｎａのデータ出力端子Ｑは外部端子ＳＣ
ＡＮＯＵＴとそれぞれ接続されている。また、スキャン
フリップフロップＦＦ１ａ〜スキャンフリップフロップ
ＦＦｎａのテストモード選択端子ＴＭＯＤＥは外部端子
ＴＥＳＴＭＯＤＥと接続され、クロック端子ＣＫは外部
端子ＣＬＯＣＫと接続されている。

【００１２】上述した構成を有するＬＳＩは、外部端子
ＴＥＳＴＭＯＤＥから入力される信号に応じて、動作モ
ードを通常モードとスキャンシフトモードに切り換えら
れる。通常モードに設定された場合、外部端子ＣＬＯＣ
Ｋから入力されるクロック信号のエッジに同期して、ロ
ジック部１０１から出力されるデータＳ−Ｄｋが各スキ
ャンフリップフロップに保持されるとともに出力端子Ｑ
からデータＳ−Ｑｋとして出力される。このデータＳ−
Ｑｋを受けてロジック部１０１から出力されるデータＳ
−Ｄｋが更新され、これが次のクロック信号のエッジで
再び各スキャンフリップフロップに保持される。通常モ
ードにおいては以上の動作が反復される。

【００１３】スキャンシフトモードに設定された場合、
外部端子ＣＬＯＣＫから入力されるクロック信号のエッ
ジに同期して、外部端子ＳＣＡＮＩＮから入力される検
査データがスキャンフリップフロップＦＦ１ａに保持さ
れるとともにデータ出力端子Ｑから出力され、次段のス
キャンフリップフロップＦＦ２ａの検査入力端子ＴＩに
入力される。この検査データは、次のクロック信号のエ
ッジに同期してスキャンフリップフロップＦＦ２ａに保
持される。以上の動作を繰り返すことにより、ｎ回のク
ロックパルスの入力を経て、外部端子ＳＣＡＮＩＮから
入力された検査データがスキャンフリップフロップＦＦ
ｎａに保持される。この状態において、各スキャンフリ
ップフロップには所定の検査データがそれぞれ設定さ
れ、これがデータＳ−Ｑ１〜データＳ−Ｑｎとしてロジ
ック部１０１に入力される。

【００１４】スキャンテストにおいては、この状態にお
いて動作モードがスキャンシフトモードから一旦通常モ
ードに変更され、所定数のクロックパルスが各スキャン
フリップフロップに入力される。これにより、ロジック
部１０１から出力されるデータＳ−Ｄ１〜データＳ−Ｄ
ｎが各スキャンフリップフロップに保持される。その後
再び動作モードがスキャンシフトモードに戻され、各ス
キャンフリップフロップに保持されたデータが順次転送
されて、外部端子ＳＣＡＮＯＵＴから出力される。この
出力されたデータが解析されることにより、ＬＳＩの故
障が検出される。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
た従来のスキャンフリップフロップによるＬＳＩのスキ
ャンテストには、以下に述べる問題がある。

【００１６】ゲート数が増大傾向にある近年のＬＳＩに
おいては、設計や動作検証の容易性から、全てのフリッ
プフロップが同一のクロック信号に同期して動作する同
期式回路による設計が一般的になっている。その一方
で、クロック信号に同期させる制限の無い非同期回路で
設計することにより、同期式回路では冗長になる回路構
成が単純化されることがあるので、例えば、消費電力の
低減や回路規模の縮小を目的として、非同期回路による
設計が行われる場合がある。また、消費電力を低減させ
る等の目的から、回路の処理速度に応じた複数のクロッ
ク信号を用いて同期式回路が設計される場合もある。

【００１７】ところが上述した場合に、図４に示すスキ
ャンフリップフロップを有したＬＳＩにおいて１つでも
クロック端子ＣＫが共通の端子ＣＬＯＣＫに接続されて
いないスキャンフリップフロップがあると、そのスキャ
ンフリップフロップより後段に検査データを転送させる
ことができないので、スキャンテストを実行させること
ができなくなる。そこで、例えば非同期のスキャンフリ
ップフロップについてはクロック端子ＣＫの前にセレク
タを挿入し、通常モードとスキャンシフトモードとでク
ロック信号を切り換えさせる方法が考えられるが、この
方法では挿入されたセレクタの伝搬時間によってクロッ
クスキューが生じてしまうので、回路の動作が不安定に
なってしまう問題がある。

【００１８】また、図４に示すスキャンフリップフロッ
プにおいては、検査データの転送後に通常モードでクロ
ックパルスを与えてデータＳ−Ｄ１〜データＳ−Ｄｎを
取り込むときに、取り込んだデータがそのままデータ出
力端子Ｑに伝搬して出力されてしまう。したがって、ク
ロック信号にスキューがある場合、この伝搬したデータ
によってデータＳ−Ｄ１〜データＳ−Ｄｎが変化し、こ
の変化したデータが他のスキャンフリップフロップに取
り込まれてしまう可能性がある。すなわち、クロックス
キューによってロジック部１０１の正しい状態を観測で
きない問題がある。

【００１９】さらに、スキャンシフトモードにおいて
も、前段のスキャンフリップフロップの出力データを次
段の検査入力端子ＴＩから取り込むときに、取り込んだ
データがそのままデータ出力端子Ｑに伝搬して出力され
てしまうので、クロック信号にスキューがあると、伝搬
されたデータを次段の次の段で取り込んでしまう可能性
がある。すなわち、クロックスキューによって検査デー
タを正常に転送できない問題がある。

【００２０】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、互いに縦続接続された複数のフリ
ップフロップを含み、縦続接続の初段のフリップフロッ
プから終段のフリップフロップへ検査データを順次転送
させて検査を行う電子装置において、通常動作において
クロックスキューを発生させることなく非同期回路を検
査でき、また、クロックスキューに影響されることな
く、フリップフロップの状態を正常に観測できるととも
に検査データを正常に転送できる電子装置およびその検
査方法を提供することにある。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の電子装置は、複数のフリップフロップを含
み、当該フリップフロップの第１の入力端子と出力端子
とが互いに縦続接続され、検査モードにおいて、上記縦
続接続の初段のフリップフロップに入力される検査デー
タを終段のフリップフロップへ順次転送し、当該検査デ
ータに応じた検査結果データを上記複数のフリップフロ
ップの第２の入力端子から入力し、当該検査結果データ
を順次転送して上記終段のフリップフロップの出力端子
から出力する電子装置であって、上記フリップフロップ
は、通常モードにおいて、上記第２の入力端子に受けた
データをクロック信号に同期して保持するとともに上記
出力端子から出力し、上記検査モードにおいて、上記第
１の入力端子に受けた上記検査データを第１の検査クロ
ック信号に同期して保持し、上記第２の入力端子に受け
た上記検査結果データをデータ取り込み信号に応じて保
持し、保持された当該検査データまたは当該検査結果デ
ータを、第２の検査クロック信号に同期して保持すると
ともに上記出力端子から出力している。

【００２２】また、上記フリップフロップは、上記通常
モードにおいて、上記第２の入力端子に受けたデータ
を、上記クロック信号に同期して保持し、上記検査モー
ドにおいて、上記第１の入力端子に受けたデータを上記
第１の検査クロック信号に同期して保持し、上記第２の
入力端子に受けたデータを上記データ取り込み信号に応
じて保持する第１のラッチ回路と、上記通常モードにお
いて、上記第１のラッチ回路に保持されたデータを上記
クロック信号に同期して保持するとともに上記出力端子
へ出力し、上記検査モードにおいて、上記第１のラッチ
回路に保持されたデータを上記第２の検査クロック信号
に同期して保持するとともに上記出力端子へ出力する第
２のラッチ回路とを含んでいる。

【００２３】本発明の電子装置によれば、上記フリップ
フロップでは、上記通常モードにおいて、上記第２の入
力端子に受けたデータがクロック信号に同期して保持さ
れるとともに上記出力端子から出力される。上記検査モ
ードにおいては、上記第１の入力端子に受けた上記検査
データが上記第１の検査クロック信号に同期して保持さ
れ、上記第２の入力端子に受けた上記検査結果データが
上記データ取り込み信号に応じて保持される。保持され
た当該検査データまたは当該検査結果データは、上記第
２の検査クロック信号に同期して保持されるとともに上
記出力端子から出力される。また、上記第１のラッチ回
路では、上記通常モードにおいて、上記第２の入力端子
に受けたデータが、上記クロック信号に同期して保持さ
れる。上記検査モードにおいては、上記第１の入力端子
に受けたデータが上記第１の検査クロック信号に同期し
て保持され、上記第２の入力端子に受けたデータが上記
データ取り込み信号に応じて保持される。上記第２のラ
ッチ回路では、上記通常モードにおいて、上記第１のラ
ッチ回路に保持されたデータが上記クロック信号に同期
して保持されるとともに上記出力端子へ出力される。上
記検査モードにおいては、上記第１のラッチ回路に保持
されたデータが上記第２の検査クロック信号に同期して
保持されるとともに上記出力端子へ出力される。

【００２４】本発明の電子装置の検査方法は、互いに縦
続接続された複数のフリップフロップを含む電子装置の
検査方法であって、上記縦続接続の初段のフリップフロ
ップに検査データを入力し、当該検査データを終段のフ
リップフロップへ順次転送させる第１の手順と、上記検
査データを上記複数のフリップフロップから出力させる
とともに、当該出力を保持させた状態で、当該検査デー
タに応じた検査結果データを上記複数のフリップフロッ
プに保持させる第２の手順と、上記検査結果データを上
記フリップフロップに順次転送させ、上記終段のフリッ
プフロップから出力させる第３の手順とを有している。

【００２５】また、上記第１の手順は、入力された上記
検査データを上記フリップフロップに保持させる第４の
手順と、上記第４の手順において保持された検査データ
を上記フリップフロップに保持させるとともに次段のフ
リップフロップへ出力させる第５の手順とを含み、上記
第３の手順は、保持された上記検査結果データを上記フ
リップフロップに保持させるとともに次段のフリップフ
ロップへ出力させる第６の手順と、上記第６の手順にお
いて入力された検査データを上記フリップフロップに保
持させる第７の手順を含んでいる。

【００２６】本発明の電子装置の検査方法によれば、上
記第１の手順において、上記縦続接続の初段のフリップ
フロップに上記検査データが入力され、当該検査データ
が終段のフリップフロップへ順次転送される。また、上
記第２の手順において、上記検査データが上記複数のフ
リップフロップから出力される。そして、この出力が保
持された状態で、当該検査データに応じた上記検査結果
データが上記複数のフリップフロップに保持される。上
記第３の手順では、上記検査結果データが上記フリップ
フロップに順次転送されて、上記終段のフリップフロッ
プから出力される。また、上記第１の手順に含まれる上
記第４の手順において、入力された上記検査データが上
記フリップフロップに保持され、この保持された検査デ
ータが上記第５の手順において上記フリップフロップに
保持されるとともに次段のフリップフロップへ出力され
る。また、上記第３の手順に含まれる上記第６の手順に
おいて、保持された上記検査結果データが上記フリップ
フロップに保持されるとともに次段のフリップフロップ
へ出力され、次段のフリップフロップに入力された当該
検査データが、上記第７の手順において当該フリップフ
ロップに保持される。

【００２７】

【発明の実施の形態】図１は、本発明の電子装置におけ
るフリップフロップの一実施形態を示す回路図である。
図１に示すフリップフロップは、トランスミッションゲ
ート１１〜トランスミッションゲート２１、ＮＯＴ回路
３１〜ＮＯＴ回路４２、ＮＯＲ回路５１、データ入力端
子Ｄ、検査入力端子ＴＩ、マスタークロック入力端子Ｍ
ＳＫ、スレーブクロック入力端子、システムクロック入
力端子ＳＹＳ、テストモード選択端子ＴＭＯＤＥ、デー
タ出力端子Ｑおよびデータ出力端子ＸＱを有している。
トランスミッションゲート１１、トランスミッションゲ
ート１２、トランスミッションゲート１３、トランスミ
ッションゲート１６、トランスミッションゲート１８、
トランスミッションゲート１９、トランスミッションゲ
ート２１、ＮＯＴ回路３１、ＮＯＴ回路３２、ＮＯＴ回
路３３、ＮＯＴ回路３６、ＮＯＴ回路３７、ＮＯＴ回路
４１、およびＮＯＲ回路５１からなる回路は、本発明の
第１のラッチ回路の一実施形態である。トランスミッシ
ョンゲート１４、トランスミッションゲート１５、トラ
ンスミッションゲート１７、トランスミッションゲート
２０、ＮＯＴ回路３４、ＮＯＴ回路３５、ＮＯＴ回路３
８、ＮＯＴ回路３９、およびＮＯＴ回路４０からなる回
路は、本発明の第２のラッチ回路の一実施形態である。
データ入力端子Ｄは、本発明の第２の入力端子の一実施
形態である。検査入力端子ＴＩは、本発明の第１の入力
端子の一実施形態である。データ出力端子Ｑは、本発明
の出力端子の一実施形態である。

【００２８】トランスミッションゲート１１〜２１は、
ゲート信号に応じて導通と非導通が制御されるスイッチ
の機能を有している。正ゲート端子に論理値”１”が与
えられ、かつ負ゲート端子に論理値”０”が与えられた
場合に導通し、その他の論理値が与えられた場合には非
導通となる。

【００２９】データ入力端子Ｄからの信号は、トランス
ミッションゲート１１を介してＮＯＴ回路３６に入力さ
れる。また、検査入力端子ＴＩからの信号も、トラトラ
ンスミッションゲート１２を介してＮＯＴ回路３６に入
力される。このＮＯＴ回路３６からの出力信号は、ＮＯ
Ｔ回路３７によって論理を反転されてから、トランスミ
ッションゲート１３を介してＮＯＴ回路３６の入力に帰
還される。

【００３０】また、ＮＯＴ回路３６からの出力信号は、
トランスミッションゲート１４を介してＮＯＴ回路３８
およびＮＯＴ回路３９に入力される。ＮＯＴ回路３９か
らの出力信号はＮＯＴ回路４０において反転されてデー
タ出力端子ＸＱから出力されるとともに、この反転され
た信号がトランスミッションゲート１５を介してＮＯＴ
回路３９の入力に帰還される。ＮＯＴ回路３８からの出
力信号は、データ出力端子Ｑから出力される。

【００３１】マスタークロック入力端子ＭＳＫから入力
される信号は、トランスミッションゲート１２の正ゲー
ト端子に入力され、この負ゲート端子には、正ゲート端
子の信号がＮＯＴ回路３２によって論理を反転されて入
力される。さらに、マスタークロック入力端子ＭＳＫか
ら入力される信号は、ＮＯＲ回路５１の一方の端子に入
力され、この他方の端子には、システムクロック入力端
子ＳＹＳからの信号が入力される。また、ＮＯＲ回路５
１の出力信号は、トランスミッションゲート１６を介し
てトランスミッションゲート１３の正ゲート端子に入力
され、この負ゲート端子には、正ゲート端子の信号がＮ
ＯＴ回路３３により論理を反転されて入力される。

【００３２】スレーブクロック入力端子ＳＣＫから入力
される信号は、トランスミッションゲート１７を介して
トランスミッションゲート１４の正ゲート端子に入力さ
れ、この負ゲート端子には、正ゲート端子の信号がＮＯ
Ｔ回路３４によって論理を反転されて入力される。ま
た、スレーブクロック入力端子ＳＣＫから入力される信
号は、トランスミッションゲート１７を介してトランス
ミッションゲート１５の負ゲート端子に入力され、この
正ゲート端子には、負ゲート端子の信号がＮＯＴ回路３
５によって論理を反転されて入力される。

【００３３】システムクロック入力端子ＳＹＳから入力
される信号は、ＮＯＴ回路４１により論理を反転されて
からトランスミッションゲート１８を介してトランスミ
ッションゲート１１の負ゲート端子に入力され、この正
ゲート端子には、負ゲート端子の信号がＮＯＴ回路３１
により論理を反転されて入力される。

【００３４】テストモード選択端子ＴＭＯＤＥから入力
される信号は、トランスミッションゲート１６、トラン
スミッションゲート１７、およびトランスミッションゲ
ート１８の正ゲート端子に入力されるとともに、トラン
スミッションゲート１９、トランスミッションゲート２
０、およびトランスミッションゲート２１の負ゲート端
子に入力される。また、テストモード選択端子ＴＭＯＤ
Ｅから入力される信号は、ＮＯＴ回路４２により論理を
反転されて、トランスミッションゲート１６、トランス
ミッションゲート１７、およびトランスミッションゲー
ト１８の負ゲート端子に入力されるとともに、トランス
ミッションゲート１９、トランスミッションゲート２
０、およびトランスミッションゲート２１の正ゲート端
子に入力される。

【００３５】クロック端子ＣＫから入力される信号は、
トランスミッションゲート１９を介してトランスミッシ
ョンゲート１１の負ゲート端子に入力されている。ま
た、クロック端子ＣＫから入力される信号は、トランス
ミッションゲート２０を介してトランスミッションゲー
ト１４の正ゲート端子、およびトランスミッションゲー
ト１５の負ゲート端子にそれぞれ接続されている。さら
に、クロック端子ＣＫから入力される信号は、トランス
ミッションゲート２１を介してトランスミッションゲー
ト１３の正ゲート端子に入力されている。

【００３６】図２は、図１に示したフリップフロップを
含む本発明の電子装置の概略的な構成を示す図である。
図２に示す電子装置は、ｎ個のフリップフロップＦＦ１
〜フリップフロップＦＦｎ（ｎは所定の自然数を示
す）、ロジック部１００、外部端子ＳＣＡＮＩＮ、外部
端子ＳＣＡＮＯＵＴ、外部端子ＭＡＳＴＣＫ、外部端子
ＳＬＡＣＬＫ、外部端子ＳＹＳＣＬＫ、および外部端子
ＴＥＳＴＭＯＤＥを有している。フリップフロップＦＦ
１〜フリップフロップＦＦｎは、本発明のフリップフロ
ップの一実施形態である。

【００３７】フリップフロップＦＦ１〜フリップフロッ
プＦＦｎは、図１において示したものと同一のフリップ
フロップであり、図２に示す各端子名は、図１における
同一符号の端子とそれぞれ対応している。

【００３８】ロジック部１００は、電子装置に含まれる
フリップフロップ以外の論理回路を含むブロックであ
り、各フリップフロップのデータ出力端子Ｑから出力さ
れるデータを受けて、これに応じたデータを各フリップ
フロップのデータ入力端子Ｄに入力している。また、各
フリップフロップのクロック端子ＣＫにクロック信号を
供給している。これらのクロック信号は、全て共通のク
ロック信号でも、幾つかの異なるクロック信号でも良
く、あるいは、ゲートなどにより生成されるパルス信号
でも良い。

【００３９】各フリップフロップは互いのデータ出力端
子Ｑと検査入力端子ＴＩとが縦続に接続されており、初
段のスキャンフリップフロップＦＦ１の検査入力端子Ｔ
Ｉは外部端子ＳＣＡＮＩＮと、終段のフリップフロップ
ＦＦｎのデータ出力端子Ｑは外部端子ＳＣＡＮＯＵＴと
それぞれ接続されている。また、スキャンフリップフロ
ップＦＦ１〜スキャンフリップフロップＦＦｎのマスタ
ークロック入力端子ＭＳＫ端子は外部端子ＭＡＳＴＣＫ
と、スレーブクロック入力端子ＳＣＫは外部端子ＳＬＡ
ＣＬＫと、システムクロック入力端子ＳＹＳは外部端子
ＳＹＳＣＬＫと、テストモード選択端子ＴＭＯＤＥは外
部端子ＴＥＳＴＭＯＤＥとそれぞれ接続されている。

【００４０】次に、上述した構成を有する本発明の電子
装置の動作について、図面を参照しながら説明する。

【００４１】図３は、図１に示すフリップフロップの動
作を説明するタイミングチャートである。図３に示すタ
イミングチャートは、データ入力端子Ｄ、検査入力端子
ＴＩ、図１のノードＡ、データ出力端子Ｑ、クロック端
子ＣＫ、マスタークロック入力端子ＭＳＫ、スレーブク
ロック入力端子ＳＣＫ、システムクロック入力端子ＳＹ
Ｓ、図１の信号Ｓ−ＣＬＫ１、信号Ｓ−ＣＬＫ２、信号
Ｓ−ＳＬＫ３、テストモード選択端子ＴＭＯＤＥの波形
をそれぞれ示している。また、図３の波形のハイレベル
は論理値”１”を、ローレベルは論理値”０”を示して
いる。

【００４２】図３のタイミングチャートにおいて、テス
トモード選択端子ＴＭＯＤＥが論理値”０”である時刻
Ｔ３より前は通常の動作を示し、テストモード選択端子
ＴＭＯＤＥが論理値”１”となる時刻Ｔ３以降はスキャ
ンテストの動作を示している。

【００４３】まず、通常の動作について説明する。通常
の動作においては、テストモード選択端子ＴＭＯＤＥが
論理値”０”に設定される。この場合、トランスミッシ
ョンゲート１６〜トランスミッションゲート１８は非導
通状態となる一方、トランスミッションゲート１９〜ト
ランスミッションゲート２１は導通状態となる。したが
って、スレーブクロック入力端子ＳＣＫ、システムクロ
ック入力端子ＳＹＳからの入力信号は無効となり、クロ
ック端子ＣＫからの入力信号が有効となる。また、通常
の動作において、マスタークロック入力端子ＭＳＫは論
理値”０”に保持され、これによりトランスミッション
ゲート１２が非導通状態となって、検査入力端子ＴＩか
らの入力信号は無効になる。

【００４４】（時刻Ｔ０〜時刻Ｔ１）トランスミッショ
ンゲート１１が非導通状態から導通状態に変化するとと
もに、トランスミッションゲート１３が導通状態から非
導通状態に変化する。これにより、データ入力端子Ｄの
データの反転値がノードＡに出力される。図３において
は、論理値”Ｄ２”の反転値”ＸＤ２”がノードＡに出
力される。またこの時、トランスミッションゲート１４
が導通状態から非導通状態に変化するとともに、トラン
スミッションゲート１５が非導通状態から導通状態に変
化する。これにより、時刻Ｔ０の直前にノードＡに保持
されていたデータがＮＯＴ回路３９およびＮＯＴ回路４
０によるラッチ回路に保持され、その反転値がデータ出
力端子Ｑから出力される。図３においては、論理値”Ｘ
Ｄ１”の反転値”Ｄ１”がデータ出力端子Ｑに出力され
ている。（時刻Ｔ１〜時刻Ｔ２）トランスミッションゲート１１
が導通状態から非導通状態に変化するとともに、トラン
スミッションゲート１３が非導通状態から導通状態に変
化する。これにより時刻Ｔ１の直前にデータ入力端子Ｄ
に入力されていたデータがＮＯＴ回路３６およびＮＯＴ
回路３７によるラッチ回路に保持され、その反転値がノ
ードＡに出力される。図３においては、論理値”Ｄ２”
の反転値”ＸＤ２”がノードＡに出力されている。また
この時、トランスミッションゲート１４が非導通状態か
ら導通状態に変化するとともに、トランスミッションゲ
ート１５が導通状態から非導通状態に変化する。これに
より、ノードＡのデータの反転値がデータ出力端子Ｑに
出力される。図３においては論理値”ＸＤ２”の反転
値”Ｄ２”がデータ出力端子Ｑから出力されている。

【００４５】以上のように、テストモード選択端子ＴＭ
ＯＤＥに論理値”０”が設定された場合、図１に示すフ
リップフロップは単相のクロック信号によるマスタース
レーブ型のフリップフロップとして動作する。すなわ
ち、クロック端子ＣＫが論理値”１”のときにデータ出
力端子Ｑから出力されていたデータは、論理値”０”へ
の立ち下がり時にＮＯＴ回路３９とＮＯＴ回路４０によ
るラッチ回路に保持される。そして、論理値”０”のと
きにデータ入力端子Ｄから取り込まれたデータが、論理
値”１”への立ち上がり時にＮＯＴ回路３６とＮＯＴ回
路３７によるラッチ回路に保持されてデータ出力端子Ｑ
から出力される。

【００４６】次に、スキャンテストの動作について説明
する。スキャンテストの動作においては、テストモード
選択端子ＴＭＯＤＥが論理値”１”に設定される。この
場合、トランスミッションゲート１６〜トランスミッシ
ョンゲート１８は導通状態となる一方、トランスミッシ
ョンゲート１９〜トランスミッションゲート２１は非導
通状態となる。したがって、クロック端子ＣＫからの入
力信号は無効となり、マスタークロック入力端子ＭＳ
Ｋ、スレーブクロック入力端子ＳＣＫ、およびシステム
クロック入力端子ＳＹＳからの入力信号が有効となる。

【００４７】またスキャンテストの動作において、各フ
リップフロップに検査データを転送させる場合には、シ
ステムクロック入力端子ＳＹＳが論理値”０”に保たれ
る。これにより、トランスミッションゲート１１が非導
通状態となってデータ入力端子Ｄがロジック部１００か
ら切り離され、各フリップフロップが検査入力端子ＴＩ
と出力端子Ｑとが縦続接続されたシフトレジスタとして
動作する。次に述べる時刻Ｔ４〜時刻Ｔ８において、各
フリップフロップは検査データを転送させるシフトレジ
スタとして動作している。

【００４８】（時刻Ｔ４〜時刻Ｔ５）マスタークロック
入力端子ＭＳＫが論理値”１”なのでトランスミッショ
ンゲート１２が導通状態となり、トランスミッションゲ
ート１３が非導通状態となる。これにより、検査入力端
子ＴＩのデータの反転値がノードＡに出力される。図３
においては論理値”ＴＤ４”の反転値”ＸＴＤ４”がノ
ードＡに出力されている。また、スレーブクロック入力
端子ＳＣＫが論理値”０”なのでトランスミッションゲ
ート１４が非導通状態、トランスミッションゲート１５
が導通状態となる。これにより、時刻Ｔ４直前のノード
ＡのデータがＮＯＴ回路３９およびＮＯＴ回路４０によ
るラッチ回路に保持され、その反転値がデータ出力端子
Ｑに出力される。図３においては、論理値”ＸＴＤ３”
の反転値”ＴＤ３”がデータ出力端子Ｑに出力されてい
る。

【００４９】（時刻Ｔ５〜時刻Ｔ６）マスタークロック
入力端子ＭＳＫが論理値”０”に変化するので、トラン
スミッションゲート１２が非導通状態、トランスミッシ
ョンゲート１３が導通状態となる。これにより時刻Ｔ５
直前の検査入力端子ＴＩのデータがＮＯＴ回路３６およ
びＮＯＴ回路３７によるラッチ回路に保持され、その反
転値がノードＡに出力される。図３においては、検査入
力端子ＴＩのデータが変化していないので、ノードＡの
値は時刻Ｔ４〜時刻Ｔ５と同じ”ＸＴＤ４”のままであ
る。また、スレーブクロック入力端子ＳＣＫは論理値”
０”のままなので、データ出力端子Ｑの出力値も変わら
ない。

【００５０】（時刻Ｔ６〜時刻Ｔ７）マスタークロック
入力端子ＭＳＫは論理値”０”のままなので、ノードＡ
の値は変わらない。また、スレーブクロック入力端子Ｓ
ＣＫが論理値”１”に変化するので、トランスミッショ
ンゲート１４が導通状態、トランスミッションゲート１
５が非導通状態となる。これにより、ノードＡのデータ
の反転値がデータ出力端子Ｑに出力される。図３におい
ては、論理値”ＸＴＤ４”の反転値”ＴＤ４”がデータ
出力端子Ｑに出力されている。

【００５１】（時刻Ｔ７〜時刻Ｔ８）マスタークロック
入力端子ＭＳＫは論理値”０”のままなので、ノードＡ
の値は変わらない。また、スレーブクロック入力端子Ｓ
ＣＫが論理値”０”に変化するので、トランスミッショ
ンゲート１４が非導通状態、トランスミッションゲート
１５が導通状態となる。これにより、時刻Ｔ７直前のノ
ードＡのデータがＮＯＴ回路３９およびＮＯＴ回路４０
によるラッチ回路に保持され、その反転値がデータ出力
端子Ｑに出力される。このとき、ノードＡのデータはＮ
ＯＴ回路３６およびＮＯＴ回路３７によるラッチ回路に
保持されたまま変わっていないので、データ出力端子Ｑ
の出力値も変わらない。

【００５２】以上のように、スキャンテストにおいて検
査データを各フリップフロップに転送させる場合、図１
に示すフリップフロップは２相のクロック信号によるマ
スタースレーブ型のフリップフロップとして動作する。
すなわち、マスタークロック入力端子ＭＳＫが論理値”
１”から論理値”０”へ立ち下がるときにＮＯＴ回路３
６とＮＯＴ回路３７によるラッチ回路に検査入力端子Ｔ
Ｉのデータが保持され、スレーブクロック入力端子ＳＣ
Ｋが論理値”１”から論理値”０”に立ち下がる時にＮ
ＯＴ回路３９とＮＯＴ回路４０のラッチ回路にノードＡ
のデータが保持される。

【００５３】また、時刻Ｔ５〜時刻Ｔ６および時刻Ｔ７
〜時刻Ｔ８において、トランスミッションゲート１１お
よびトランスミッションゲート１４がともに非導通状態
となる期間がある。この期間においてはデータ出力端子
Ｑの値が変化せず、検査入力端子ＴＩの入力信号が無効
になる。したがって、例えばクロックスキューのために
マスタークロック入力端子ＭＳＫが論理値”１”から論
理値”０”へ立ち下がる時刻が他に比べて遅くなるフリ
ップフロップがある場合でも、次にスレーブクロック入
力端子ＳＣＫが論理値”０”から論理値”１”へ立ち上
がるまでの期間はデータ出力端子Ｑの出力値が変化する
ことはない。すなわち、マスタークロック入力端子ＭＳ
Ｋのクロック信号とスレーブクロック入力端子ＳＣＫの
クロック信号とがともに論理値”０”となる期間におい
ては、検査入力端子ＴＩの変化がデータ出力端子Ｑに伝
搬されない。これにより、クロックスキューによるデー
タの不正な転送が防止される。

【００５４】時刻Ｔ４〜時刻Ｔ８における動作の繰り返
しにより各フリップフロップに検査データが転送された
あと、次に、システムクロック入力端子ＳＹＳが論理
値”０”から論理値”１”に変化して、データ入力端子
Ｄのデータがフリップフロップに取り込まれる。

【００５５】（時刻Ｔ９〜時刻Ｔ１０）マスタークロッ
ク入力端子ＭＳＫおよびスレーブクロック入力端子ＳＣ
Ｋがいずれも論理値”０”に保たれているので、データ
出力端子Ｑの出力値が一定に保持されるとともに、検査
入力端子ＴＩの入力信号は無効になっている。この状態
で、システムクロック入力端子ＳＹＳが論理値”０”か
ら論理値”１”に立ち上がると、トランスミッションゲ
ート１１が非導通状態から導通状態に変化するととも
に、トランスミッションゲート１３が導通状態から非導
通状態に変化する。これにより、データ入力端子Ｄのデ
ータがフリップフロップに入力され、ノードＡにはデー
タ入力端子Ｄの反転値が出力される。図３においては論
理値”Ｄ１０”の反転値”ＸＤ１０”がノードＡに出力
されている。

【００５６】（時刻Ｔ１０〜時刻Ｔ１１）システムクロ
ック入力端子ＳＹＳが論理値”１”から論理値”０”に
立ち下がると、トランスミッションゲート１１が導通状
態から非導通状態に変化するとともに、トランスミッシ
ョンゲート１３が非導通状態から導通状態に変化する。
これにより、時刻Ｔ１０直前のデータ入力端子Ｄのデー
タがＮＯＴ回路３６およびＮＯＴ回路３７によるラッチ
回路に保持される。図３においては論理値”ＸＤ１０”
の値がノードＡに保持されている。

【００５７】（時刻Ｔ１１〜時刻Ｔ１２）スレーブクロ
ック入力端子ＳＣＫが論理値”０”から論理値”１”に
立ち上がると、トランスミッションゲート１４が非導通
状態から導通状態に変化するとともに、トランスミッシ
ョンゲート１５が導通状態から非導通状態に変化する。
これにより、ＮＯＴ回路３６およびＮＯＴ回路３７のラ
ッチ回路に保持されていたデータがデータ出力端子Ｑか
ら出力される。図３においては、ノードＡの論理値”Ｘ
Ｄ１０”の反転値”Ｄ１０”がデータ出力端子Ｑに出力
されている。

【００５８】以上のように、スキャンテストにおいてロ
ジック部１００のデータが各フリップフロップに取り込
まれる場合、システムクロック入力端子ＳＹＳの立ち下
がりでＮＯＴ回路３６およびＮＯＴ回路３７によるラッ
チ回路に保持されたあと、時刻Ｔ１０〜時刻Ｔ１１の期
間の後に、この保持されたデータがデータ出力端子Ｑへ
出力される。したがって、例えばクロックスキューのた
めにシステムクロック入力端子ＳＹＳが論理値”１”か
ら論理値”０”へ立ち下がる時刻が他に比べて遅くなる
フリップフロップがある場合でも、次にスレーブクロッ
ク入力端子ＳＣＫが論理値”０”から論理値”１”へ立
ち上がるまでの期間はデータ出力端子Ｑの出力値が変化
することはない。すなわち、システムクロック入力端子
ＳＹＳのクロック信号とスレーブクロック入力端子ＳＣ
Ｋのクロック信号とがともに論理値”０”となる期間に
おいては、検査入力端子ＴＩの変化がデータ出力端子Ｑ
に伝搬されない。これにより、クロックスキューによる
不正なデータの取り込みが防止される。

【００５９】時刻Ｔ１２以降のサイクルにおいては、時
刻Ｔ４〜時刻Ｔ８と同様の動作の繰り返しにより、時刻
Ｔ１０で取り込まれたデータ入力端子Ｄのデータが順次
転送されて、外部端子ＳＣＡＮＯＵＴから出力される。
この出力されるデータが解析されることによって、電子
装置の故障が検出される。

【００６０】以上説明したように、本発明によれば、通
常の動作において各フリップフロップに供給されるクロ
ック信号が共通であるか否かに係わらず、スキャンテス
トにおいて検査データを各フリップフロップに設定させ
ることができる。また、通常動作時とスキャンテスト時
のクロック信号は各フリップフロップ毎に設けられた回
路により切り換えられており、例えば集積回路において
この回路を同一形状に形成させることができるので、ク
ロックスキューの発生を抑えることができる。すなわ
ち、通常動作においてクロックスキューを発生させるこ
となく、非同期回路を含んだ電子装置のスキャンテスト
を実行できる。

【００６１】また、スキャンテストにおいて検査データ
を各フリップフロップに転送させる場合、互いに位相を
ずらした２相のクロック信号を用いて、検査入力端子Ｔ
Ｉから取り込んだデータがデータ出力端子Ｑに伝搬され
ない期間を設けているので、クロックスキューによる検
査データの不正な転送を防止できる。

【００６２】さらに、スキャンテストにおいて検査デー
タに応じたロジック部１００の出力データを各フリップ
フロップに取り込む場合、検査入力端子ＴＩから取り込
んだデータがデータ出力端子Ｑに伝搬されない期間を設
けているので、クロックスキューによる不正なデータの
取り込みを防止できる。

【発明の効果】本発明によれば、通常動作においてクロ
ックスキューを発生させることなく、非同期回路を含ん
だ電子装置のスキャンテストを実行できる。また、スキ
ャンテストにおいてクロックスキューによる検査データ
の不正な転送を防止できる。さらに、スキャンテストに
おいてクロックスキューによる不正なデータの取り込み
を防止できる。

【図面の簡単な説明】

【図１】本発明の電子装置におけるフリップフロップの
一実施形態を示す回路図である。

【図２】図１に示したフリップフロップを含む本発明の
電子装置の概略的な構成を示す図である。

【図３】図１に示すフリップフロップの動作を説明する
タイミングチャートである。

【図４】従来のスキャンフリップフロップを有したＬＳ
Ｉの概略的な構成を示す図である。

【符号の説明】

１１〜２１…トランスミッションゲート、３１〜４２…
ＮＯＴ回路、５１…ＮＯＲ回路、Ｄ…データ入力端子、
ＴＩ…検査入力端子、Ｑ，ＸＱ…データ出力端子、ＦＦ
１〜ＦＦｎ…フリップフロップ、１００…ロジック部

Claims

【特許請求の範囲】

【請求項１】複数のフリップフロップを含み、当該フ
リップフロップの第１の入力端子と出力端子とが互いに
縦続接続され、検査モードにおいて、上記縦続接続の初
段のフリップフロップに入力される検査データを終段の
フリップフロップへ順次転送し、当該検査データに応じ
た検査結果データを上記複数のフリップフロップの第２
の入力端子から入力し、当該検査結果データを順次転送
して上記終段のフリップフロップの出力端子から出力す
る電子装置であって、上記フリップフロップは、通常モードにおいて、上記第
２の入力端子に受けたデータをクロック信号に同期して
保持するとともに上記出力端子から出力し、上記検査モ
ードにおいて、上記第１の入力端子に受けた上記検査デ
ータを第１の検査クロック信号に同期して保持し、上記
第２の入力端子に受けた上記検査結果データをデータ取
り込み信号に応じて保持し、保持された当該検査データ
または当該検査結果データを、第２の検査クロック信号
に同期して保持するとともに上記出力端子から出力す
る、電子装置。
【請求項２】上記フリップフロップは、上記通常モードにおいて、上記第２の入力端子に受けた
データを、上記クロック信号に同期して保持し、上記検
査モードにおいて、上記第１の入力端子に受けたデータ
を上記第１の検査クロック信号に同期して保持し、上記
第２の入力端子に受けたデータを上記データ取り込み信
号に応じて保持する第１のラッチ回路と、上記通常モードにおいて、上記第１のラッチ回路に保持
されたデータを上記クロック信号に同期して保持すると
ともに上記出力端子へ出力し、上記検査モードにおい
て、上記第１のラッチ回路に保持されたデータを上記第
２の検査クロック信号に同期して保持するとともに上記
出力端子へ出力する第２のラッチ回路とを含む請求項１
に記載の電子装置。
【請求項３】入力データを保持する第１のラッチ回路
と、上記第１のラッチ回路に保持されたデータを保持す
るとともに出力する第２のラッチ回路とを有する、互い
に縦続接続された複数のフリップフロップを含む電子装
置の検査方法であって、上記縦続接続の初段のフリップフロップに入力した検査
データを次段のフリップフロップへ順次転送させ、上記
複数のフリップフロップの上記第２のラッチ回路に上記
検査データを保持させるとともに出力させる第１の手順
と、出力された上記検査データに応じた検査結果データを、
上記複数のフリップフロップの上記第１のラッチ回路に
保持させる第２の手順と、保持された上記検査結果データを次段のフリップフロッ
プへ順次転送させて、上記終段のフリップフロップから
出力させる第３の手順と、を有する電子装置の検査方法。
【請求項４】上記第１の手順は、上記第２のラッチ回路に出力データを保持させた状態
で、上記フリップフロップに入力された上記検査データ
を上記第１のラッチ回路に保持させる第４の手順と、上記第１のラッチ回路に保持された上記検査データを、
上記第２のラッチ回路に保持させるとともに次段のフリ
ップフロップへ出力させる第５の手順とを含み、上記第３の手順は、上記第２のラッチ回路の出力データを保持させた状態
で、上記フリップフロップに入力された上記検査結果デ
ータを上記第１のラッチ回路に保持させる第６の手順
と、上記第１のラッチ回路に保持された上記検査結果データ
を、上記第２のラッチ回路に保持させるとともに次段の
フリップフロップへ出力させる第７の手順とを含む、請求項３に記載の電子装置の検査方法。