JP2002057265A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2002057265A
JP2002057265A JP2000242236A JP2000242236A JP2002057265A JP 2002057265 A JP2002057265 A JP 2002057265A JP 2000242236 A JP2000242236 A JP 2000242236A JP 2000242236 A JP2000242236 A JP 2000242236A JP 2002057265 A JP2002057265 A JP 2002057265A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
mold
mounting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000242236A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Furukawa
光浩 古川
Yoshihiko Shimanuki
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2000242236A priority Critical patent/JP2002057265A/en
Publication of JP2002057265A publication Critical patent/JP2002057265A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase yield and connection reliability at mounting by preventing the crawling of leads, in a resin-encapsulated semiconductor device. SOLUTION: The semiconductor device comprises a sealed section 3 where a semiconductor chip 2 is resin-encapsulated, a tab 1b for supporting the semiconductor chip 2, a plurality of leads 1a which are disposed in parallel with each other in the periphery of a rear face 3a of the sealed section 3 with mounting faces 1d being exposed, and wires 4 for connecting pads 2a of the semiconductor chip 2 and corresponding leads 1a. When assembling the semiconductor device, each lead 1a is molded, by making the mounting face 1d of the lead 1a adhere closely to a cavity formation face 6d of a lower metal mold 6b and then clamping it to the mold, using a lead frame 1 which is bent, in advance towards the mounting face 1d side of the lead 1a. Thereby, the mounting face 1d of each lead 1a can be exposed surely on the rear face 3a of the sealed section 3, so that crawling of the leads into the encapsulated section 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置のリード潜り
込み防止に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique which is effective when applied to a semiconductor device of a peripheral type to prevent lead penetration.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】小形化を図った半導体装置として、QFN
(Quad Flat Non-leaded Package)と呼ばれる半導体チ
ップより若干大きい程度の小形半導体パッケージが開発
されており、このQFNは、薄板状のリードフレームを
使用して組み立てられるものである。
As a miniaturized semiconductor device, QFN
A small semiconductor package called a “Quad Flat Non-leaded Package” slightly larger than a semiconductor chip has been developed, and this QFN is assembled using a thin plate-like lead frame.

【0004】QFNでは、モールドによって形成された
封止部の裏面(半導体装置実装側の面)の周縁部に外部
端子となる複数のリードがその被実装面を露出して配置
されており、このような構造の半導体パッケージは、ペ
リフェラル形と呼ばれている。
In the QFN, a plurality of leads serving as external terminals are arranged on a peripheral portion of a back surface (a surface on a semiconductor device mounting side) of a sealing portion formed by molding so that a mounting surface thereof is exposed. A semiconductor package having such a structure is called a peripheral type.

【0005】なお、リードフレームを用いて組み立てる
QFNの構造については、例えば、株式会社プレスジャ
ーナル1998年7月27日発行、「月刊Semico
nductor World増刊号'99半導体組立・検
査技術」、53〜57頁に記載されている。
[0005] The structure of QFN assembled using a lead frame is described in, for example, “Journal of Semico,” published by Press Journal on July 27, 1998.
Nector World Special Issue '99 Semiconductor Assembly and Inspection Technology ", pp. 53-57.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記した技
術のQFNでは、その組み立ての際のモールドの段階で
リードが上方に変形しているとモールド金型によってリ
ードフレームをクランプした際に、リードが、封止部の
裏面に対応したキャビティ形成面に密着せずにキャビテ
ィ形成面から僅かに浮いた状態となる。
However, in the QFN of the above-mentioned technique, if the lead is deformed upward at the stage of molding during the assembly, the lead is clamped by a mold when the lead frame is clamped. In this state, the surface of the sealing portion is slightly floated from the cavity forming surface without being in close contact with the cavity forming surface.

【0007】この現象は、リードに変形がみられない場
合であってもモールド金型によるクランプ状態などによ
って起こる場合があり、このような状態でモールドを行
うと、モールド金型のキャビティ内でリードの下側(裏
側)に封止用樹脂が回り込んで封止部が形成され、した
がって、封止部完成時には、リードが封止部内に潜り込
んでしまい、これにより、封止部の裏面におけるリード
の被実装面の露出が不十分となる。
[0007] This phenomenon may occur due to the clamping state of the mold even if the lead is not deformed. If the molding is performed in such a state, the lead will be formed in the cavity of the mold. The sealing resin forms around the lower side (back side) of the sealing portion, and therefore, when the sealing portion is completed, the lead sneaks into the sealing portion, whereby the lead on the back surface of the sealing portion is formed. Becomes insufficiently exposed.

【0008】その結果、リードの被実装面にめっきが塗
布されずにめっき不良による不良品が発生してQFNの
歩留りが低下することや、実装時の接続信頼性が低下す
ることが問題となる。
As a result, there is a problem that a defective product due to plating failure occurs without plating being applied to the mounting surface of the lead and the yield of QFN is reduced, and that connection reliability during mounting is reduced. .

【0009】また、QFNにおいてリード潜り込みを防
止する対策として、フィルムシートを用いてモールドを
行う方法も考案されているが、フィルムシートを用いた
モールドはコストが高いことやモールド装置の改造にも
コストや手間がかかることが問題となる。
[0009] As a measure for preventing lead sneaking in the QFN, a method of performing molding using a film sheet has been devised. However, molding using a film sheet is expensive and costly for remodeling a molding apparatus. It takes a lot of time and trouble.

【0010】本発明の目的は、リード潜りを防止して歩
留りおよび実装時の接続信頼性の向上を図る半導体装置
およびその製造方法を提供することにある。
An object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which prevent lead dive and improve yield and connection reliability during mounting.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】すなわち、本発明の半導体装置は、半導体
チップを支持するタブと、前記半導体チップが樹脂封止
されて形成された封止部と、前記封止部の半導体装置実
装側の面に露出する被実装面と、前記封止部の側面に僅
かに突出する突出部とを備え、前記突出部が前記封止部
の前記半導体装置実装側の面と反対の面側に向いた複数
のリードと、前記半導体チップの表面電極とこれに対応
する前記リードとを接続する接続部材とを有するもので
ある。
That is, in the semiconductor device of the present invention, a tab for supporting the semiconductor chip, a sealing portion formed by sealing the semiconductor chip with a resin, and an exposed surface of the sealing portion on the semiconductor device mounting side. A plurality of leads including a mounting surface to be mounted and a protruding portion slightly protruding from a side surface of the sealing portion, wherein the protruding portion faces a surface of the sealing portion opposite to a surface on the semiconductor device mounting side. And a connection member for connecting the surface electrode of the semiconductor chip and the corresponding lead.

【0014】また、本発明の半導体装置の製造方法は、
半導体チップを支持するタブと、樹脂封止された際に封
止部の半導体装置実装側の面に露出する被実装面を備え
るとともに前記被実装面側に折り曲げられた複数のリー
ドとを有したリードフレームを準備する工程と、前記リ
ードフレームの前記タブと前記半導体チップとを接合す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記リードフレームの前記リードとを接続部材によっ
て接続する工程と、前記リードの折り曲げによって前記
リードの前記被実装面をモールド金型の前記半導体装置
実装側の面に対応したキャビティ形成面に密着させて前
記モールド金型をクランプする工程と、前記モールド金
型のキャビティに封止用樹脂を供給して前記リードの前
記被実装面が前記封止部の前記半導体装置実装側の面に
露出するように前記封止部を形成して前記半導体チップ
を樹脂封止する工程と、前記リードを前記リードフレー
ムから切断分離する工程とを有するものである。
Further, a method of manufacturing a semiconductor device according to the present invention
A tab that supports the semiconductor chip, and a plurality of leads that have a mounting surface that is exposed to the semiconductor device mounting side surface of the sealing portion when sealed with resin and are bent toward the mounting surface. A step of preparing a lead frame; a step of joining the tab of the lead frame to the semiconductor chip; and a step of connecting a surface electrode of the semiconductor chip and the corresponding lead of the lead frame by a connection member. Clamping the mold by bringing the mounting surface of the lead into close contact with a cavity forming surface corresponding to the surface of the mold on the semiconductor device mounting side by bending the lead; and The sealing resin is supplied to the cavity so that the mounting surface of the lead is exposed to the semiconductor device mounting side surface of the sealing portion. Those having a step of resin-sealing said semiconductor chip to form a sealing portion, and a step of cutting and separating the lead from the lead frame.

【0015】本発明によれば、モールド時にモールド金
型によってリードフレームをクランプした際に、リード
の折り曲げによってリードがモールド金型の半導体装置
実装側の面に対応したキャビティ形成面に押し付けられ
るため、モールド金型のクランプ時にリードの被実装面
をモールド金型の前記キャビティ形成面に密着させるこ
とができる。
According to the present invention, when the lead frame is clamped by the mold during the molding, the lead is pressed against the cavity forming surface corresponding to the semiconductor device mounting side of the mold by bending the lead. When the mold is clamped, the mounting surface of the lead can be brought into close contact with the cavity forming surface of the mold.

【0016】これにより、モールド時に、封止用樹脂が
リードの裏面側(下側)に回り込まないため、封止部を
形成した際に、封止部の裏面に確実にリードの被実装面
を露出できる。
Accordingly, the sealing resin does not flow to the back side (lower side) of the lead during molding, so that when the sealing portion is formed, the mounting surface of the lead is securely attached to the back surface of the sealing portion. Can be exposed.

【0017】したがって、封止部へのリード潜り込みを
防止できる。その結果、リードの被実装面にめっきを十
分に塗布することができるため、リードの潜り込み起因
によるめっき不良の発生も防ぐことができ、これによ
り、半導体装置の歩留りを向上できる。
Accordingly, it is possible to prevent the lead from getting into the sealing portion. As a result, the plating can be sufficiently applied to the mounting surface of the lead, so that it is possible to prevent the occurrence of plating failure due to the lead sunk, thereby improving the yield of the semiconductor device.

【0018】さらに、本発明の半導体装置の製造方法
は、半導体チップを支持するタブと、封止部の半導体装
置実装側の面に露出可能な被実装面を備えた複数のリー
ドとを有したリードフレームを準備する工程と、前記リ
ードフレームの前記タブと前記半導体チップとを接合す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記リードフレームの前記リードとを接続部材によっ
て接続する工程と、第1および第2金型からなるモール
ド金型において前記リードをクランプするクランプ面が
キャビティ形成面の際から外側に向かってキャビティ凹
側に屈曲した前記第1および第2金型の前記クランプ面
によって前記リードフレームをクランプして前記リード
の前記被実装面を前記モールド金型の前記半導体装置実
装側の面に対応した前記キャビティ形成面に密着させる
工程と、前記モールド金型の前記キャビティに封止用樹
脂を供給して前記リードの前記被実装面が前記封止部の
前記半導体装置実装側の面に露出するように前記封止部
を形成して前記半導体チップを樹脂封止する工程と、前
記リードを前記リードフレームから切断分離する工程と
を有するものである。
Further, the method of manufacturing a semiconductor device according to the present invention has a tab for supporting a semiconductor chip and a plurality of leads having a mounting surface that can be exposed on a surface of the sealing portion on the semiconductor device mounting side. A step of preparing a lead frame; a step of joining the tab of the lead frame to the semiconductor chip; and a step of connecting a surface electrode of the semiconductor chip and the corresponding lead of the lead frame by a connection member. And a clamp surface of the first and second molds, wherein a clamp surface for clamping the lead is bent outward from the cavity forming surface toward the concave side of the cavity in the mold including the first and second molds. The lead frame is clamped by a surface, and the mounting surface of the lead corresponds to the surface of the molding die on the semiconductor device mounting side. Contacting the cavity forming surface, and supplying a sealing resin to the cavity of the mold so that the mounting surface of the lead is exposed on the semiconductor device mounting side surface of the sealing portion. A step of forming the sealing portion and sealing the semiconductor chip with a resin; and a step of cutting and separating the lead from the lead frame.

【0019】また、本発明の半導体装置の製造方法は、
半導体チップを支持するタブと、封止部の半導体装置実
装側の面に露出可能な被実装面を備えた複数のリードと
を有したリードフレームを準備する工程と、前記リード
フレームの前記タブと前記半導体チップとを接合する工
程と、前記半導体チップの表面電極とこれに対応する前
記リードフレームの前記リードとを接続部材によって接
続する工程と、モールド金型のクランプ面に前記リード
の前記被実装面と反対側の面を押圧する凸部が設けられ
た前記モールド金型の前記クランプ面によって前記リー
ドフレームをクランプして前記凸部により前記リードの
前記被実装面と反対側の面を押圧して前記リードの前記
被実装面を前記モールド金型の前記半導体装置実装側の
面に対応したキャビティ形成面に密着させる工程と、前
記モールド金型の前記キャビティに封止用樹脂を供給し
て前記リードの前記被実装面が前記封止部の前記半導体
装置実装側の面に露出するように前記封止部を形成して
前記半導体チップを樹脂封止する工程と、前記モールド
金型の前記凸部によって形成された前記リードの凹部で
前記リードを切断して前記リードを前記リードフレーム
から分離する工程とを有するものである。
Further, a method of manufacturing a semiconductor device according to the present invention
A step of preparing a lead frame having a tab supporting the semiconductor chip and a plurality of leads having a mounting surface that can be exposed on the surface of the sealing portion on the semiconductor device mounting side, and the tab of the lead frame; Bonding the semiconductor chip to the semiconductor chip, connecting the surface electrode of the semiconductor chip and the corresponding lead of the lead frame by a connecting member, and mounting the lead on a clamp surface of a mold. The lead frame is clamped by the clamp surface of the mold provided with a protrusion for pressing the surface opposite to the surface, and the surface of the lead opposite to the mounting surface of the lead is pressed by the protrusion. Bringing the mounting surface of the lead into close contact with a cavity forming surface corresponding to the surface of the molding die on the semiconductor device mounting side, and A sealing resin is supplied to the cavity to form the sealing portion so that the mounting surface of the lead is exposed on the semiconductor device mounting side surface of the sealing portion, and the semiconductor chip is sealed with a resin. Stopping the lead and cutting the lead at a concave portion of the lead formed by the convex portion of the mold to separate the lead from the lead frame.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0021】(実施の形態1)図1は本発明の実施の形
態1による半導体装置(QFN)の構造の一例を示す図
であり、(a)は平面図、(b)は側面図、(c)は底
面図、図2は図1に示す半導体装置の構造を示す拡大断
面図、図3は図1に示す半導体装置の製造方法における
主要工程に対応した組み立て状態の一例を示す断面図で
あり、(a)はリードフレームの図、(b)はワイヤボ
ンディング工程、図4は図1に示す半導体装置の製造方
法における主要工程に対応した組み立て状態の一例を示
す断面図であり、(a)はモールド工程の金型クランプ
前の状態、(b)はモールド工程の金型クランプ後の樹
脂注入状態、(c)は切断工程である。
(Embodiment 1) FIGS. 1A and 1B are views showing an example of the structure of a semiconductor device (QFN) according to Embodiment 1 of the present invention, wherein FIG. 1A is a plan view, FIG. c) is a bottom view, FIG. 2 is an enlarged cross-sectional view showing the structure of the semiconductor device shown in FIG. 1, and FIG. 3 is a cross-sectional view showing an example of an assembled state corresponding to main steps in the method of manufacturing the semiconductor device shown in FIG. FIG. 4A is a sectional view showing an example of an assembled state corresponding to a main step in the method of manufacturing the semiconductor device shown in FIG. () Shows a state before the mold clamping in the molding step, (b) shows a resin injection state after the mold clamping in the molding step, and (c) shows a cutting step.

【0022】図1に示す本実施の形態1の半導体装置
は、樹脂封止形で、かつ面実装形の小形半導体パッケー
ジであるとともに、モールドによって形成された封止部
3の裏面(半導体装置実装側の面)3aの周縁部に外部
端子である複数のリード1aの被実装面1dを露出させ
て配置したペリフェラル形のものであり、前記半導体装
置の一例として、QFN5を取り上げて説明する。
The semiconductor device according to the first embodiment shown in FIG. 1 is a small semiconductor package of a resin-sealed type and a surface-mounted type, and a back surface of a sealing portion 3 formed by molding (semiconductor device mounting). This is a peripheral type in which a mounting surface 1d of a plurality of leads 1a, which are external terminals, is exposed and arranged on a peripheral portion of a side surface 3a. A QFN 5 will be described as an example of the semiconductor device.

【0023】したがって、QFN5の各リード1aは、
封止部3に埋め込まれたインナリードと、封止部3の裏
面3aの周縁部に露出したアウタリードとの両者の機能
を兼ねている。
Therefore, each lead 1a of QFN5 is
The inner lead buried in the sealing portion 3 and the outer lead exposed at the peripheral portion of the back surface 3a of the sealing portion 3 have both functions.

【0024】また、ここでのQFN5は、半導体チップ
2を支持するタブ1bが封止部3内に埋め込まれたタブ
埋め込み構造のものである。
The QFN 5 here has a tab embedded structure in which a tab 1 b for supporting the semiconductor chip 2 is embedded in the sealing portion 3.

【0025】図1、図2を用いて、QFN5の詳細構成
について説明すると、半導体チップ2が樹脂封止されて
形成された封止部3と、半導体チップ2を支持するチッ
プ支持面1cを備えたタブ1bと、タブ1bを支持する
とともに封止部3の裏面3aの周縁部の4つの角部に露
出して配置されたタブ吊りリード1eと、タブ1bの周
囲に配置され、かつ封止部3の裏面3aの周縁部に並ん
で被実装面1dを露出して配置された複数のリード1a
と、半導体チップ2のパッド(表面電極)2aとこれに
対応するリード1aとを接続するボンディング用のワイ
ヤ(接続部材)4とからなり、QFN5組み立ての際
に、図3(a)に示すような各リード1aがその被実装
面1d側に予め折り曲げられたリードフレーム1を用
い、モールド工程において、図4(b)に示すように、
リード1aの被実装面1dをモールド金型6の下金型
(第1金型)6bのキャビティ形成面6dに密着させて
上金型(第2金型)6aと下金型6bとをクランプして
モールドを行って組み立てられたものである。
The detailed configuration of the QFN 5 will be described with reference to FIGS. 1 and 2. The QFN 5 includes a sealing portion 3 formed by resin-sealing the semiconductor chip 2 and a chip supporting surface 1c for supporting the semiconductor chip 2. Tab 1b, a tab suspending lead 1e that supports the tab 1b and is exposed at four corners of a peripheral edge of the back surface 3a of the sealing portion 3, and is disposed around the tab 1b and sealed. A plurality of leads 1a arranged so as to expose the surface to be mounted 1d side by side with the peripheral portion of the back surface 3a of the portion 3
And a bonding wire (connecting member) 4 for connecting a pad (surface electrode) 2a of the semiconductor chip 2 and a corresponding lead 1a. When assembling the QFN 5, as shown in FIG. As shown in FIG. 4 (b), in the molding process, each lead 1a uses a lead frame 1 which is bent in advance to the mounting surface 1d side.
The mounting surface 1d of the lead 1a is brought into close contact with the cavity forming surface 6d of the lower die (first die) 6b of the molding die 6, and the upper die (second die) 6a and the lower die 6b are clamped. It was assembled by performing molding.

【0026】これにより、図1(c)に示すように、封
止部3の裏面3aの周縁部には、それぞれのリード1a
の被実装面1dが確実に露出しており、封止部3へのリ
ード潜り込みを防ぐ構造のものである。
As a result, as shown in FIG. 1 (c), each lead 1a is provided on the peripheral portion of the back surface 3a of the sealing portion 3.
The mounting surface 1d is surely exposed to prevent the lead from slipping into the sealing portion 3.

【0027】なお、図2に示すように、半導体チップ2
は、タブ1bのチップ支持面1c上にダイボンド材(例
えば、銀ペーストなど)12によって固定されている。
Note that, as shown in FIG.
Is fixed on the chip supporting surface 1c of the tab 1b by a die bonding material (for example, silver paste) 12.

【0028】また、タブ1b、タブ吊りリード1eおよ
び各リード1aは、例えば、銅などの薄板材によって形
成され、その厚さは、0.15〜0.2mm程度である。
The tab 1b, the tab suspension lead 1e and each lead 1a are formed of a thin plate material such as copper, for example, and have a thickness of about 0.15 to 0.2 mm.

【0029】さらに、半導体チップ2のパッド2aとこ
れに対応するリード1aとを接続するワイヤ4は、例え
ば、金線などである。
Further, the wire 4 connecting the pad 2a of the semiconductor chip 2 and the corresponding lead 1a is, for example, a gold wire.

【0030】また、封止部3は、モールド方法による樹
脂封止によって形成され、その際用いられる図4(b)
に示す封止用樹脂7は、例えば、熱硬化性のエポキシ樹
脂などである。
Further, the sealing portion 3 is formed by resin sealing by a molding method, and FIG.
Is a thermosetting epoxy resin, for example.

【0031】次に、本実施の形態1によるQFN5の製
造方法について説明する。
Next, a method of manufacturing the QFN 5 according to the first embodiment will be described.

【0032】まず、半導体チップ2を支持可能なチップ
支持面1cを備えたタブ1bと、樹脂封止された際に封
止部3の裏面3aの周縁部に露出する被実装面1dを備
えるとともに被実装面1d側に折り曲げられた複数のリ
ード1aとを有した図3(a)に示すリードフレーム1
を準備する。
First, a tab 1b having a chip supporting surface 1c capable of supporting the semiconductor chip 2 and a mounting surface 1d which is exposed at a peripheral portion of the back surface 3a of the sealing portion 3 when sealed with resin are provided. A lead frame 1 shown in FIG. 3A having a plurality of leads 1a bent toward the mounting surface 1d.
Prepare

【0033】なお、リードフレーム1におけるリード1
aの折り曲げ位置は、被実装面1dを除き、被実装面1
dより外側方向(タブ1bから離れる方向)の位置であ
り、図3(a)に示すように、その際の折り曲げ角度
(θ)は、被実装面1dの反対側の面であるボンディン
グ面1fを基準として、被実装面1d側に、例えば、0.
1〜30°程度であるが、30°を超えていてもよい。
The lead 1 of the lead frame 1
The bending position of “a” is the same as that of the mounting surface 1 except for the mounting surface 1 d.
3 (a), the bending angle (θ) at that time is the bonding surface 1f, which is the surface on the opposite side of the mounting surface 1d. On the mounting surface 1d side, for example, 0.
It is about 1 to 30 °, but may exceed 30 °.

【0034】ここで、リードフレーム1は、1枚のリー
ドフレーム1から複数個のQFN5を製造することが可
能な短冊状の細長い多連のものであり、したがって、1
枚のリードフレーム1には、1個のQFN5に対応した
パッケージ領域が複数個形成されている。
Here, the lead frame 1 is a strip-shaped elongated multiple unit capable of manufacturing a plurality of QFNs 5 from one lead frame 1.
A plurality of package regions corresponding to one QFN 5 are formed on one lead frame 1.

【0035】また、リードフレーム1は、例えば、銅
(Cu)などによって形成された薄板材であり、その厚
さは、例えば、0.15〜0.2mm程度であるが、前記材
料や前記厚さなどは、これらに限定されるものではな
い。
The lead frame 1 is a thin plate made of, for example, copper (Cu) and has a thickness of, for example, about 0.15 to 0.2 mm. However, the present invention is not limited to these.

【0036】続いて、主面2bに半導体集積回路が形成
された半導体チップ2を準備し、その後、リードフレー
ム1のタブ1bのチップ支持面1cと半導体チップ2の
裏面2c(主面2bと反対側の面)とを接合するダイボ
ンディング(ペレットボンディングまたはチップマウン
トともいう)を行う。
Subsequently, a semiconductor chip 2 having a semiconductor integrated circuit formed on the main surface 2b is prepared. Thereafter, the chip supporting surface 1c of the tab 1b of the lead frame 1 and the back surface 2c of the semiconductor chip 2 (opposite to the main surface 2b). Die bonding (also referred to as pellet bonding or chip mounting).

【0037】その際、リードフレーム1のタブ1bにダ
イボンド材(例えば、銀ペーストなど)12を介して主
面2bを上方に向けて半導体チップ2を固定する。
At this time, the semiconductor chip 2 is fixed to the tab 1b of the lead frame 1 via the die bonding material (for example, silver paste) 12 with the main surface 2b facing upward.

【0038】続いて、図3(b)に示すように、半導体
チップ2のパッド2aとこれに対応するリード1aとを
接続部材であるボンディング用のワイヤ4によってワイ
ヤボンディングして接続する。
Subsequently, as shown in FIG. 3B, the pads 2a of the semiconductor chip 2 and the corresponding leads 1a are connected by wire bonding using bonding wires 4 as connection members.

【0039】その後、モールド(ここでは、トランスフ
ァーモールド)によって半導体チップ2を樹脂封止す
る。
Thereafter, the semiconductor chip 2 is sealed with a resin by a mold (here, transfer mold).

【0040】ここでは、図4に示すモールド金型6の上
金型6aと下金型6bとによってワイヤボンディング後
のリードフレーム1をクランプした後、キャビティ6c
内に液状の封止用樹脂7を供給して樹脂モールドを行
う。
Here, after the lead frame 1 after wire bonding is clamped by the upper mold 6a and the lower mold 6b of the mold 6 shown in FIG.
A resin molding is performed by supplying a liquid sealing resin 7 therein.

【0041】モールド工程では、まず、図4(a)に示
すように、下金型6bのクランプ面6e上に、リード1
aに被実装面1d側への折り曲げが形成されたリードフ
レーム1を配置し、その後、図4(b)に示すように、
上金型6aと下金型6bとによってリードフレーム1を
クランプする。
In the molding step, first, as shown in FIG. 4A, the lead 1 is placed on the clamp surface 6e of the lower mold 6b.
a, the lead frame 1 in which the bending to the mounting surface 1d side is formed is arranged, and then, as shown in FIG.
The lead frame 1 is clamped by the upper mold 6a and the lower mold 6b.

【0042】その際、リード1aには被実装面1d側へ
の折り曲げが形成されているため、上金型6aからのリ
ードフレーム1への加圧により、リード1aが下金型6
b側に押さえ付けられ、したがって、上金型6aと下金
型6bとを完全にクランプすると、リード1aの被実装
面1dが下金型6bのキャビティ形成面6d(封止部3
の裏面3aに対応した金型面)に密着する。
At this time, since the lead 1a is bent toward the mounting surface 1d, the lead 1a is pressed by the upper mold 6a onto the lead frame 1 so that the lead 1a is
Therefore, when the upper mold 6a and the lower mold 6b are completely clamped, the mounting surface 1d of the lead 1a is moved to the cavity forming surface 6d of the lower mold 6b (the sealing portion 3).
(The mold surface corresponding to the back surface 3a).

【0043】続いて、この金型クランプ状態でキャビテ
ィ6cに封止用樹脂7を注入(供給)してリード1aの
被実装面1dが封止部3の裏面3aに確実に露出するよ
うに封止部3を形成する。本実施の形態1では、リード
1aの被実装面1dは下金型6bのキャビティ形成面6
dに密着しているため、リード1aの被実装面1dと下
金型6bのキャビティ形成面6dとの間に封止用樹脂7
が入り込むことはなく、したがって、封止部形成後、こ
れの裏面3aにリード1aの被実装面1dを確実に露出
させることができる。
Subsequently, in this mold clamp state, the sealing resin 7 is injected (supplied) into the cavity 6c so that the mounting surface 1d of the lead 1a is securely exposed on the back surface 3a of the sealing portion 3. A stop 3 is formed. In the first embodiment, the mounting surface 1d of the lead 1a is the cavity forming surface 6 of the lower mold 6b.
d, the sealing resin 7 is provided between the mounting surface 1d of the lead 1a and the cavity forming surface 6d of the lower mold 6b.
Therefore, after the sealing portion is formed, the mounting surface 1d of the lead 1a can be reliably exposed on the back surface 3a.

【0044】その後、各リード1aおよびタブ吊りリー
ド1eをリードフレーム1から切断分離するリード切断
(個片化)を行い、これにより、図1、図2に示すQF
N5を完成させる。
Thereafter, each of the leads 1a and the tab hanging leads 1e is cut and separated from the lead frame 1 (individualization), whereby the QF shown in FIGS.
N5 is completed.

【0045】本実施の形態1のQFN5(半導体装置)
およびその製造方法によれば、以下のような作用効果が
得られる。
QFN 5 of First Embodiment (Semiconductor Device)
According to the method and the method for manufacturing the same, the following effects can be obtained.

【0046】すなわち、QFN5の製造において、被実
装面1d側に折り曲げられた複数のリード1aを有する
リードフレーム1を用いてモールドを行うことにより、
モールド金型6の上金型6aと下金型6bとによってリ
ードフレーム1をクランプした際に、リード1aの折り
曲げによってリード1aがモールド金型6の下金型6b
のキャビティ形成面6dに押し付けられるため、リード
1aの被実装面1dを下金型6bのキャビティ形成面6
dに密着させることができる。
That is, in the manufacture of the QFN 5, molding is performed by using the lead frame 1 having a plurality of leads 1a bent toward the mounting surface 1d side.
When the lead frame 1 is clamped by the upper die 6a and the lower die 6b of the molding die 6, the lead 1a is bent by the bending of the lead 1a so that the lower die 6b of the molding die 6 is bent.
Is pressed against the cavity forming surface 6d of the lower die 6b.
d.

【0047】これにより、モールド時のキャビティ6c
への封止用樹脂7の注入時に、封止用樹脂7がリード1
aの下側(被実装面1d側)に回り込まないため、封止
部3を形成した際に、封止部3の裏面3aに確実にリー
ド1aの被実装面1dを露出できる。
Thus, the cavity 6c at the time of molding is formed.
When the sealing resin 7 is injected into the
Since the encapsulating portion 3 is not formed, the mounting surface 1d of the lead 1a can be reliably exposed on the back surface 3a of the encapsulating portion 3 because the encapsulating portion 3 is not formed.

【0048】したがって、封止部3へのリード潜り込み
を防止でき、その結果、リード1aの被実装面1dにレ
ジンフラッシュバリが形成されるのを防ぐことができ
る。
Therefore, it is possible to prevent the lead from getting into the sealing portion 3 and, as a result, it is possible to prevent the formation of resin flash burrs on the mounting surface 1d of the lead 1a.

【0049】これにより、リード1aの被実装面1dに
半田めっきを十分に塗布することができるため、リード
1aの潜り込み起因によるめっき不良の発生も防ぐこと
ができ、その結果、QFN5(半導体装置)の歩留りを
向上できる。
As a result, since the solder plating can be sufficiently applied to the mounting surface 1d of the lead 1a, it is possible to prevent the occurrence of plating failure due to the lead 1a sunk, and as a result, the QFN5 (semiconductor device) Yield can be improved.

【0050】また、リード1aの被実装面1dに半田め
っきを十分に塗布することができるため、その結果、Q
FN5の実装基板などへの実装時の接続信頼性を向上さ
せることができる。
Further, since the solder plating can be sufficiently applied to the mounting surface 1d of the lead 1a, the Q
The connection reliability at the time of mounting the FN5 on a mounting board or the like can be improved.

【0051】さらに、フィルムシートを用いたモールド
を行わなくて済むため、QFN5のコストアップを抑え
てリード1aの潜り込みを防ぐことができる。
Further, since it is not necessary to perform molding using a film sheet, it is possible to suppress an increase in the cost of the QFN 5 and to prevent the lead 1a from sneaking in.

【0052】(実施の形態2)図5は本発明の実施の形
態2による半導体装置(QFN)の構造と実装状態の一
例を示す図であり、(a)はQFN断面図、(b)は実
装状態の断面図、図6は図5に示す半導体装置の製造方
法における主要工程に対応した組み立て状態の一例を示
す断面図であり、(a)はモールド工程、(b)はめっ
き工程、(c)は切断工程である。
(Embodiment 2) FIGS. 5A and 5B show an example of a structure and a mounting state of a semiconductor device (QFN) according to Embodiment 2 of the present invention. FIG. 5A is a sectional view of the QFN, and FIG. FIG. 6 is a cross-sectional view showing an example of an assembled state corresponding to main steps in the method of manufacturing the semiconductor device shown in FIG. 5, (a) is a molding step, (b) is a plating step, c) is a cutting step.

【0053】本実施の形態2の半導体装置は、実施の形
態1の半導体装置と同様に、封止部3の裏面3aの周縁
部に複数のリード1aの被実装面1dが並んで露出して
配置されたペリフェラル形のQFN5である。
In the semiconductor device of the second embodiment, similarly to the semiconductor device of the first embodiment, the mounting surface 1d of the plurality of leads 1a is exposed at the peripheral portion of the back surface 3a of the sealing portion 3 in a line. It is a QFN5 of the arranged peripheral type.

【0054】本実施の形態2のQFN5の構成は、半導
体チップ2を支持するチップ支持面1cを備えたタブ1
bと、半導体チップ2が樹脂封止されて形成された封止
部3と、タブ1bの周囲に配置され、かつ封止部3の裏
面3aの周縁部に露出する被実装面1dと封止部3の側
面3bに僅かに突出する突出部1gとを備えるととも
に、突出部1gが封止部3の裏面3aと反対の面である
表面3c側に向いた複数のリード1aと、半導体チップ
2のパッド2aとこれに対応するリード1aとを接続す
るボンディング用のワイヤ4とからなる。
The structure of the QFN 5 according to the second embodiment is the same as that of the tab 1 having the chip supporting surface 1 c for supporting the semiconductor chip 2.
b, a sealing portion 3 formed by resin-sealing the semiconductor chip 2, and a mounting surface 1 d which is arranged around the tab 1 b and is exposed at a peripheral portion of the back surface 3 a of the sealing portion 3. A plurality of leads 1a having a protrusion 1g slightly protruding from a side surface 3b of the portion 3 and having the protrusion 1g facing a surface 3c opposite to the back surface 3a of the sealing portion 3; And a bonding wire 4 for connecting the corresponding pad 2a to the corresponding lead 1a.

【0055】すなわち、本実施の形態2のQFN5は、
図5(a)に示すように、封止部3の側面3bに僅かに
突出するリード1aの突出部1gの先端部が封止部3の
表面3c側を向くように、リード1aの突出部1gが封
止部3の表面3c側に曲げ成形されたものである。
That is, QFN5 of the second embodiment is
As shown in FIG. 5A, the protrusion of the lead 1 a is such that the tip of the protrusion 1 g of the lead 1 a slightly protruding from the side surface 3 b of the sealing portion 3 faces the surface 3 c of the sealing portion 3. 1 g is formed by bending on the surface 3 c side of the sealing portion 3.

【0056】つまり、封止部3における表面3c側を上
方および裏面3a側を下方とすると、各リード1aの突
出部1gの先端部が上方に向かうように曲げ成形された
ものである。
That is, assuming that the front surface 3c side of the sealing portion 3 is the upper side and the back surface 3a side is the lower side, each lead 1a is formed by bending so that the tip of the protruding portion 1g is directed upward.

【0057】なお、本実施の形態2のQFN5のその他
の構造については、実施の形態1のQFN5と同様であ
るため、その重複説明は省略する。
The remaining structure of the QFN 5 according to the second embodiment is the same as that of the QFN 5 according to the first embodiment, and a description thereof will not be repeated.

【0058】次に、本実施の形態2のQFN5の製造方
法を説明する。
Next, a method of manufacturing the QFN 5 according to the second embodiment will be described.

【0059】本実施の形態2のQFN5の主要の組み立
て手順は、実施の形態1のQFN5とほぼ同様であり、
したがって、本実施の形態2では実施の形態1の製造方
法との相違点を中心に説明する。
The main assembling procedure of the QFN 5 of the second embodiment is almost the same as that of the QFN 5 of the first embodiment.
Therefore, the description of the second embodiment will focus on differences from the manufacturing method of the first embodiment.

【0060】まず、半導体チップ2を支持するチップ支
持面1cが形成されたタブ1bと、封止部3の裏面3a
に露出可能な被実装面1dを備えた複数のリード1aと
を有したリードフレーム1を準備する。
First, the tab 1b on which the chip supporting surface 1c for supporting the semiconductor chip 2 is formed, and the back surface 3a of the sealing portion 3
A lead frame 1 having a plurality of leads 1a having a mounting surface 1d that can be exposed to the outside is prepared.

【0061】すなわち、本実施の形態2のリードフレー
ム1のリード1aには、実施の形態1で説明した図3
(a)に示すリードフレーム1のリード1aのような折
り曲げは形成されていない平坦構造のものである。
That is, the lead 1a of the lead frame 1 according to the second embodiment has the same structure as that of the first embodiment shown in FIG.
The lead frame 1 shown in (a) has a flat structure in which no bending is formed like the lead 1a.

【0062】さらに、主面2bに半導体集積回路が形成
された半導体チップ2を準備した後、半導体チップ2を
供給して、リードフレーム1のタブ1bのチップ支持面
1cと半導体チップ2の裏面2cとを接合するダイボン
ディングを行う。
Further, after preparing the semiconductor chip 2 having the semiconductor integrated circuit formed on the main surface 2b, the semiconductor chip 2 is supplied, and the chip supporting surface 1c of the tab 1b of the lead frame 1 and the back surface 2c of the semiconductor chip 2 are provided. Die bonding is performed to join them.

【0063】続いて、半導体チップ2のパッド2aとこ
れに対応するリード1aとをボンディング用のワイヤ4
によってワイヤボンディングして接続する。
Then, the pads 2a of the semiconductor chip 2 and the corresponding leads 1a are connected to the bonding wires 4a.
Wire bonding.

【0064】その後、モールドによって半導体チップ2
を樹脂封止する。
Thereafter, the semiconductor chip 2 is formed by molding.
Is sealed with a resin.

【0065】本実施の形態2では、図6(a) に示すよ
うに、リード1aをクランプする上金型6aおよび下金
型6bの双方のクランプ面6eがそれぞれのキャビティ
形成面6dの際から外側に向かってキャビティ凹側に屈
曲した上金型6a(第2金型)と下金型6b(第1金
型)とからなるモールド金型6を用いてモールドを行
う。
In the second embodiment, as shown in FIG. 6A, the clamp surfaces 6e of both the upper die 6a and the lower die 6b for clamping the lead 1a are located close to the respective cavity forming surfaces 6d. Molding is performed using a mold 6 composed of an upper mold 6a (second mold) and a lower mold 6b (first mold) bent outward to the concave side of the cavity.

【0066】すなわち、上金型6aおよび下金型6bそ
れぞれのクランプ面6eの前記屈曲を利用して両クラン
プ面6eによって平坦なリードフレーム1をクランプす
ることにより、金型クランプ時に、平坦なリード1aの
弾性力が働いてリード1aの被実装面1dを下金型6b
のキャビティ形成面6dに密着させるものである。
That is, the flat lead frame 1 is clamped by the two clamp surfaces 6e by utilizing the bending of the clamp surfaces 6e of the upper mold 6a and the lower mold 6b, so that the flat leads are formed when the mold is clamped. The mounting surface 1d of the lead 1a is lowered by the elastic force of the lower die 6b.
Is adhered to the cavity forming surface 6d.

【0067】この状態で、キャビティ6cに封止用樹脂
7(図4(b)参照)を注入してモールドを行うことに
より、実施の形態1と同様に、リード1aの被実装面1
dと下金型6bのキャビティ形成面6dとの間に封止用
樹脂7を入り込ませずに封止用樹脂7のキャビティ6c
への充填が可能になり、その結果、封止部3の裏面3a
に各リード1aの被実装面1dを確実に露出させること
ができる。
In this state, molding is performed by injecting the sealing resin 7 (see FIG. 4B) into the cavity 6c, so that the mounting surface 1 of the lead 1a is formed as in the first embodiment.
d and the cavity 6c of the sealing resin 7 without entering the sealing resin 7 between the cavity forming surface 6d of the lower mold 6b.
Filling, and as a result, the back surface 3a of the sealing portion 3
Thus, the mounting surface 1d of each lead 1a can be reliably exposed.

【0068】なお、上金型6aと下金型6bのクランプ
力によって、リード1aは、図6(b)に示すように、
モールド後、上方(封止部3の表面3c側)に折り曲げ
られた(塑性変形された)状態となる。
The lead 1a is moved by the clamping force of the upper die 6a and the lower die 6b, as shown in FIG.
After molding, it is bent upward (plastically deformed) (toward the surface 3c of the sealing portion 3).

【0069】その後、図6(b)に示すように、めっき
工程において、リード表面に半田めっき層10を形成す
る。
Thereafter, as shown in FIG. 6B, in a plating step, a solder plating layer 10 is formed on the lead surface.

【0070】続いて、図6(c)に示すように、切断工
程において、各リード1aをリードフレーム1から切断
分離するリード切断(個片化)を行い、これによって、
図5(a)に示すQFN5を完成させる。
Subsequently, as shown in FIG. 6 (c), in the cutting step, lead cutting (singulation) for cutting and separating each lead 1a from the lead frame 1 is performed.
The QFN 5 shown in FIG. 5A is completed.

【0071】その際、図6(c)に示すように、各リー
ド1aにおいて、折り曲げられた箇所(突出部1g)よ
り外側の箇所でリード切断を行う。
At this time, as shown in FIG. 6C, in each lead 1a, the lead is cut at a position outside the bent portion (projection 1g).

【0072】これにより、図5(a)に示すように、本
実施の形態2のQFN5は、封止部3の側面3bに突出
する各リード1aの突出部1gの先端部が上方(封止部
3の表面3c側)に向かうように曲げ成形された構造と
なる。
As a result, as shown in FIG. 5A, in the QFN 5 according to the second embodiment, the leading end of the protruding portion 1g of each lead 1a projecting from the side surface 3b of the sealing portion 3 is upward (sealing). (The surface 3c side of the portion 3).

【0073】ここで、図5(b)は、本実施の形態2の
QFN5の実装基板8への実装形態を示したものであ
る。
Here, FIG. 5B shows an embodiment of mounting the QFN 5 of the second embodiment on the mounting board 8.

【0074】すなわち、半田9を介してQFN5を実装
基板8に実装するものであり、リード1aの被実装面1
dと実装基板8の接続側端子である基板側端子8aと
が、半田9を介して接続されている。その際、本実施の
形態2のQFN5は、各リード1aの突出部1gの先端
部が上方に向かうように曲げ成形されているため、半田
フィレット11を十分に高く形成でき、その結果、接続
信頼性(実装性)を向上できる。
That is, the QFN 5 is mounted on the mounting board 8 via the solder 9, and the mounting surface 1 of the lead 1 a is
d and a board-side terminal 8 a, which is a connection-side terminal of the mounting board 8, are connected via solder 9. At this time, since the QFN 5 of the second embodiment is formed by bending the tip of the protrusion 1g of each lead 1a upward, the solder fillet 11 can be formed sufficiently high, and as a result, the connection reliability can be improved. Performance (mountability) can be improved.

【0075】なお、本実施の形態2のQFN5のその他
の製造方法については、実施の形態1のQFN5の製造
方法と同様であるため、その重複説明は省略する。
The other method of manufacturing the QFN 5 according to the second embodiment is the same as the method of manufacturing the QFN 5 according to the first embodiment, and a description thereof will not be repeated.

【0076】本実施の形態2のQFN5(半導体装置)
およびその製造方法によれば、以下のような作用効果が
得られる。
QFN5 of Second Embodiment (Semiconductor Device)
According to the method and the method for manufacturing the same, the following effects can be obtained.

【0077】すなわち、モールド金型6においてリード
1aをクランプするクランプ面6eがキャビティ形成面
6dの際から外側に向かってキャビティ凹側に屈曲した
下金型6bおよび上金型6aのクランプ面6eによって
リードフレーム1をクランプすることにより、リード1
aの被実装面1dをモールド金型6の下金型6bのキャ
ビティ形成面6dに密着させることができる。
That is, in the mold 6, the clamp surface 6 e for clamping the lead 1 a is formed by the lower mold 6 b and the clamp surface 6 e of the upper mold 6 a bent outward from the cavity forming surface 6 d toward the concave side of the cavity. By clamping the lead frame 1, the lead 1
The mounting surface 1d of a can be brought into close contact with the cavity forming surface 6d of the lower mold 6b of the mold 6.

【0078】これにより、モールド時に、封止用樹脂7
がリード1aの裏面側に回り込まないため、封止部3を
形成した際に、封止部3の裏面3aに確実にリード1a
の被実装面1dを露出できる。
Thus, at the time of molding, the sealing resin 7
Does not wrap around the back surface of the lead 1a, so that when the sealing portion 3 is formed, the lead 1a
1d can be exposed.

【0079】その結果、封止部3へのリード潜り込みを
防止でき、これにより、リード1aの被実装面1dにレ
ジンフラッシュバリが形成されるのを防ぐことができ
る。
As a result, it is possible to prevent the lead from sneaking into the sealing portion 3, thereby preventing the formation of resin flash burrs on the mounting surface 1d of the lead 1a.

【0080】また、ペリフェラル形のQFN5におい
て、封止部3の側面3bに僅かに突出するリード1aの
突出部1gが封止部3の表面3c側(上方)に向いてい
ることにより、QFN5を実装基板8などに実装した際
に、リード1aの被実装面1dの先端付近と接続側端子
である基板側端子8aとの間に間隙部を形成することが
できる。
In the peripheral QFN 5, the protrusion 1 g of the lead 1 a slightly protruding from the side surface 3 b of the sealing portion 3 faces the surface 3 c side (upward) of the sealing portion 3. When mounted on the mounting board 8 or the like, a gap can be formed between the vicinity of the tip of the mounting surface 1d of the lead 1a and the board-side terminal 8a as a connection-side terminal.

【0081】これにより、QFN5の実装基板8などへ
の実装時に前記間隙部に半田9が埋め込まれるため、半
田フィレット11を十分に、かつ高く形成することがで
き、したがって、QFN5の実装時の接続信頼性を向上
できる。
As a result, when the QFN 5 is mounted on the mounting board 8 or the like, the solder 9 is buried in the gap, so that the solder fillet 11 can be formed sufficiently and high. Reliability can be improved.

【0082】以上、本発明者によってなされた発明を発
明の実施の形態1,2に基づき具体的に説明したが、本
発明は前記発明の実施の形態1,2に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
Although the invention made by the inventor has been specifically described based on the first and second embodiments of the present invention, the present invention is not limited to the first and second embodiments of the invention. It goes without saying that various changes can be made without departing from the gist of the invention.

【0083】例えば、QFN5において封止部3の裏面
3aにリード1aの被実装面1dを露出させる他の製造
方法としては、図7および図8に示す変形例の製造方法
を行ってもよい。
For example, as another manufacturing method for exposing the mounting surface 1d of the lead 1a on the back surface 3a of the sealing portion 3 in the QFN 5, the manufacturing method of the modification shown in FIGS. 7 and 8 may be used.

【0084】まず、図7に示す変形例は、上金型6aの
クランプ面6eにリード1aのボンディング面1fを押
圧する凸部6f(例えば、高さ10μm程度の凸部6
f)が設けられたモールド金型6を用いてモールドを行
うものである。
First, in a modification shown in FIG. 7, a convex portion 6f (for example, a convex portion 6 having a height of about 10 μm) pressing a bonding surface 1f of a lead 1a against a clamp surface 6e of an upper mold 6a.
Molding is performed using the mold 6 provided with f).

【0085】すなわち、図7(a)に示すように、モー
ルド工程の金型クランプ時に、上金型6aのクランプ面
6eに設けられた凸部6fによってリード1aのボンデ
ィング面1fを局所的に押圧することにより、リード1
aのボンディング面1f側を押しつぶして引き延ばし、
その結果、金型クランプ時にリード1aの被実装面1d
を下金型6bのキャビティ形成面6dに密着させるもの
である。
That is, as shown in FIG. 7A, the bonding surface 1f of the lead 1a is locally pressed by the convex portion 6f provided on the clamp surface 6e of the upper die 6a during the die clamping in the molding step. By doing, lead 1
squeeze and stretch the bonding surface 1f side of a,
As a result, the mounting surface 1d of the lead 1a is
Is brought into close contact with the cavity forming surface 6d of the lower mold 6b.

【0086】これにより、モールド後、封止部3の裏面
3aに各リード1aを確実に露出させることができると
ともに、リード1aのボンディング面1fには、上金型
6aの凸部6fによって図7(b)に示す凹部1hが形
成され、その後、めっき工程で、リード表面に半田めっ
き層10を形成することにより、凹部1hにも半田めっ
き層10を形成できる。
As a result, after molding, each lead 1a can be reliably exposed on the back surface 3a of the sealing portion 3, and the bonding surface 1f of the lead 1a is formed by the convex portion 6f of the upper die 6a as shown in FIG. The recess 1h shown in (b) is formed, and then the solder plating layer 10 is formed on the lead surface in the plating step, so that the solder plating layer 10 can be formed also in the recess 1h.

【0087】さらに、切断工程において、凹部1hでリ
ード1aを切断することにより、凹部1hの半田めっき
層10が、図7(c)に示すように、リード1aの側面
1i全体または側面上方まで回り込むため、リード切断
後、リード1aの側面1iにおいてその上方すなわちボ
ンディング面1f側またはその近傍まで半田めっき層1
0を形成できる。
Further, in the cutting step, by cutting the lead 1a at the concave portion 1h, the solder plating layer 10 of the concave portion 1h goes around the entire side surface 1i of the lead 1a or to the upper side as shown in FIG. 7C. Therefore, after the lead is cut, the solder plating layer 1 is formed on the side surface 1i of the lead 1a to the upper side, that is, the bonding surface 1f side or its vicinity.
0 can be formed.

【0088】したがって、図7(d)に示すように、リ
ード1aの側面1iの半田めっき層10の未付着箇所が
なくなりまたは少なくなり、その結果、実装基板8など
にQFN5を実装した際に、リード1aの側面1i全体
または側面上方まで形成された半田めっき層10が、基
板側端子8aとの接続用に配置された半田9をすい上
げ、これによって半田フィレット11を十分に、かつ高
く形成できる。
Therefore, as shown in FIG. 7 (d), the portion where the solder plating layer 10 is not adhered to the side surface 1i of the lead 1a is eliminated or reduced. As a result, when the QFN 5 is mounted on the mounting substrate 8 or the like, The solder plating layer 10 formed on the entire side surface 1i of the lead 1a or up to the upper side of the lead 1a rinses up the solder 9 arranged for connection with the substrate side terminal 8a, whereby the solder fillet 11 can be formed sufficiently and high. .

【0089】その結果、QFN5の実装時の接続信頼性
(実装性)を向上できる。
As a result, the connection reliability (mountability) at the time of mounting the QFN 5 can be improved.

【0090】また、図8(a),(b),(c),(d)に示
す変形例は、上金型6aのクランプ面6eにリード1a
のボンディング面1fを押圧する凸部6fが設けられ、
かつ下金型6bのクランプ面6eにリード1aの被実装
面1dを押圧する凸部6fより小さい小形凸部6gが設
けられたモールド金型6を用いてモールドを行うもので
ある。
8A, 8B, 8C, and 8D show a modification in which the lead 1a is provided on the clamp surface 6e of the upper mold 6a.
A convex portion 6f for pressing the bonding surface 1f of
In addition, molding is performed using a mold 6 having a small convex portion 6g smaller than the convex portion 6f for pressing the mounting surface 1d of the lead 1a on the clamp surface 6e of the lower die 6b.

【0091】すなわち、上金型6aの凸部6fより下金
型6bの小形凸部6gの方が小さいため、金型クランプ
時には、リード1aのボンディング面1fを被実装面1
dより大きな圧力で局所的に押圧することにより、リー
ド1aのボンディング面1f側を押しつぶして引き延ば
し、その結果、図8(a)に示すように、金型クランプ
時にリード1aの被実装面1dを下金型6bのキャビテ
ィ形成面6dに密着4させることができる。
That is, since the small convex portion 6g of the lower die 6b is smaller than the convex portion 6f of the upper die 6a, the bonding surface 1f of the lead 1a is connected to the mounting surface 1 during the die clamping.
By locally pressing with a pressure greater than d, the bonding surface 1f side of the lead 1a is crushed and extended, and as a result, as shown in FIG. It can be brought into close contact with the cavity forming surface 6d of the lower mold 6b.

【0092】これにより、モールド後、封止部3の裏面
3aに各リード1aを確実に露出させることができると
ともに、リード1aのボンディング面1fと被実装面1
dとには、上金型6aの凸部6fと下金型6bの小形凸
部6gとによってそれぞれの面に図8(b)に示す凹部
1hが形成される。
Thus, after molding, each lead 1a can be reliably exposed on the back surface 3a of the sealing portion 3, and the bonding surface 1f of the lead 1a and the mounting surface 1
8D, a concave portion 1h shown in FIG. 8B is formed on each surface by the convex portion 6f of the upper mold 6a and the small convex portion 6g of the lower mold 6b.

【0093】その後、めっき工程で、リード表面に半田
めっき層10を形成することにより、ボンディング面1
fと被実装面1dの凹部1hにも半田めっき層10を形
成でき、さらに、切断工程において、凹部1hでリード
1aを切断することにより、リード両面の凹部1hの半
田めっき層10がリード1aの側面1iに回り込むた
め、リード切断後、図8(c)に示すように、リード1
aの側面1iにおいてその上方すなわちボンディング面
1f側あるいはその近傍まで半田めっき層10を形成で
きる。
Thereafter, in a plating step, a solder plating layer 10 is formed on the lead surface, so that the bonding surface 1 is formed.
The solder plating layer 10 can also be formed in the recess 1h on the mounting surface 1d and the mounting surface 1d. Further, in the cutting step, the lead 1a is cut by the recess 1h, so that the solder plating layer 10 in the recess 1h on both surfaces of the lead is formed. As shown in FIG. 8C, after the lead is cut, the lead 1
The solder plating layer 10 can be formed above the side surface 1i, that is, up to the bonding surface 1f side or its vicinity.

【0094】したがって、図7に示す変形例の場合と同
様に、実装基板8などにQFN5を実装した際に、図8
(d)に示すように、リード1aの側面1i全体または
側面上方まで形成された半田めっき層10が、基板側端
子8aとの接続用に配置された半田9をすい上げ、これ
によって半田フィレット11を十分に、かつ高く形成で
きる。
Therefore, similarly to the modification shown in FIG. 7, when the QFN 5 is mounted on the mounting board 8 or the like,
As shown in FIG. 3D, the solder plating layer 10 formed on the entire side surface 1i of the lead 1a or up to the upper side of the lead 1a cleans up the solder 9 arranged for connection with the board-side terminal 8a. Can be formed sufficiently and high.

【0095】また、実施の形態1,2および変形例で
は、モールド金型6において第1金型を下金型6bと
し、一方、第2金型を上金型6aとして説明したが、モ
ールド金型6における上金型6aと下金型6bの関係
は、その反対であってもよい。
Further, in the first and second embodiments and the modifications, the first and second molds of the mold 6 are described as the lower mold 6b and the upper mold 6a. The relationship between the upper mold 6a and the lower mold 6b in the mold 6 may be reversed.

【0096】また、実施の形態1,2および変形例で
は、QFN5がタブ埋め込み構造の場合を説明したが、
タブ1bが封止部3の裏面3aに露出するタブ露出構造
であってもよい。
Further, in the first and second embodiments and the modified examples, the case where the QFN 5 has the tab embedded structure has been described.
A tab exposure structure in which the tab 1b is exposed on the back surface 3a of the sealing portion 3 may be used.

【0097】さらに、前記実施の形態1,2および変形
例では、半導体装置がQFN5の場合を説明したが、前
記半導体装置は、樹脂封止形で、かつペリフェラル形の
半導体パッケージであれば、QFN5以外のものであっ
てもよい。
Further, in the first and second embodiments and the modified examples, the case where the semiconductor device is the QFN5 has been described. However, if the semiconductor device is a resin-sealed type and a peripheral type semiconductor package, the QFN5 is used. Other than that may be used.

【0098】[0098]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0099】(1).被実装面側に折り曲げられた複数
のリードを有するリードフレームを用いてモールドを行
うことにより、モールド金型によってリードフレームを
クランプした際に、リードの折り曲げによってリードが
モールド金型の半導体装置実装側の面に対応したキャビ
ティ形成面に押し付けられるため、リードの被実装面を
モールド金型のキャビティ形成面に密着させることがで
きる。これにより、封止用樹脂がリードの裏面側に回り
込まないため、封止部の裏面に確実にリードの被実装面
を露出できる。したがって、リードの被実装面にめっき
を十分に塗布することができ、その結果、リードの潜り
込み起因によるめっき不良の発生も防ぐことができると
ともに、半導体装置の歩留りを向上できる。
(1). By performing molding using a lead frame having a plurality of leads bent to the mounting surface side, when the lead frame is clamped by the mold, the leads are bent so that the leads are mounted on the semiconductor device mounting side of the mold. Therefore, the mounting surface of the lead can be brought into close contact with the cavity forming surface of the mold. Accordingly, the sealing resin does not flow around the back surface of the lead, and the mounting surface of the lead can be reliably exposed on the back surface of the sealing portion. Therefore, the plating can be sufficiently applied to the mounting surface of the lead, and as a result, it is possible to prevent the occurrence of plating failure due to the lead sneaking, and to improve the yield of the semiconductor device.

【0100】(2).リードの被実装面にめっきを十分
に塗布することができるため、半導体装置の実装時の接
続信頼性を向上させることができる。さらに、フィルム
シートを用いたモールドを行わなくて済むため、半導体
装置のコストアップを抑えてリードの潜り込みを防ぐこ
とができる。
(2). Since the plating can be sufficiently applied to the mounting surface of the lead, the connection reliability at the time of mounting the semiconductor device can be improved. Further, since it is not necessary to perform the molding using the film sheet, it is possible to suppress an increase in the cost of the semiconductor device and to prevent the lead from sneaking in.

【0101】(3).クランプ面にリードの被実装面と
反対側の面を押圧する凸部が設けられたモールド金型の
クランプ面によって、モールド時に、リードフレームを
クランプすることにより、凸部によってリードの被実装
面と反対側の面が押圧されて伸びるため、リードがモー
ルド金型のキャビティ形成面に押し付けられ、したがっ
て、モールド金型のクランプ時に、リードの被実装面を
前記キャビティ形成面に密着させることができる。これ
により、封止用樹脂がリードの裏面側に回り込まないた
め、封止部を形成した際に、封止部の裏面に確実にリー
ドの被実装面を露出でき、その結果、リードの被実装面
にめっきを十分に塗布することができる。したがって、
リードの潜り込み起因によるめっき不良の発生も防ぐこ
とができ、その結果、半導体装置の歩留りを向上でき
る。
(3). At the time of molding, the lead frame is clamped by the clamp surface of the mold having a convex portion for pressing the surface opposite to the surface on which the lead is mounted on the clamp surface. Since the opposite surface is pressed and stretched, the lead is pressed against the cavity forming surface of the mold, so that the mounting surface of the lead can be brought into close contact with the cavity forming surface when clamping the mold. As a result, since the sealing resin does not flow around the back surface of the lead, when the sealing portion is formed, the mounting surface of the lead can be reliably exposed on the back surface of the sealing portion. Plating can be sufficiently applied to the surface. Therefore,
It is also possible to prevent the occurrence of plating failure due to lead sunk, and as a result, it is possible to improve the yield of semiconductor devices.

【0102】(4).リード切断時に、モールド金型の
凸部によって形成されたリードの凹部でリードを切断す
ることにより、リードの側面においてその被実装面と反
対側の面付近まで半田めっき層が形成された構造とする
ことができる。これにより、半導体装置の実装時の半田
フィレットを高く形成することができ、したがって、半
導体装置の実装時の接続信頼性を向上できる。
(4). At the time of cutting the lead, the lead is cut at the concave portion of the lead formed by the convex portion of the mold, so that the solder plating layer is formed on the side surface of the lead to near the surface opposite to the mounting surface. be able to. Thereby, the solder fillet can be formed high when the semiconductor device is mounted, and therefore, the connection reliability when the semiconductor device is mounted can be improved.

【0103】(5).モールドの際に、クランプ面がキ
ャビティ形成面の際から外側に向かってキャビティ凹側
に屈曲した第1および第2金型のクランプ面によってリ
ードフレームをクランプすることにより、リードの被実
装面をモールド金型のキャビティ形成面に密着させるこ
とができる。これにより、封止用樹脂がリードの裏面側
に回り込まないため、封止部の裏面に確実にリードの被
実装面を露出できる。その結果、封止部へのリード潜り
込みを防止でき、これにより、リードの被実装面にレジ
ンフラッシュバリが形成されるのを防ぐことができる。
(5). At the time of molding, the mounting surface of the lead is molded by clamping the lead frame with the clamping surfaces of the first and second molds in which the clamping surface is bent outward from the cavity forming surface toward the concave side of the cavity. It can be in close contact with the cavity forming surface of the mold. Accordingly, the sealing resin does not flow around the back surface of the lead, so that the mounting surface of the lead can be reliably exposed on the back surface of the sealing portion. As a result, it is possible to prevent the lead from slipping into the sealing portion, thereby preventing the formation of resin flash burrs on the mounting surface of the lead.

【0104】(6).ペリフェラル形の半導体装置にお
いて、封止部の側面に僅かに突出するリードの突出部が
封止部の半導体装置実装側の面と反対の面側に向いてい
ることにより、半導体装置を実装基板などに実装した際
に、リードの被実装面の先端付近と接続側端子との間に
間隙部を形成することができる。これにより、前記間隙
部に半田が埋め込まれるため、半田フィレットを高く形
成することができ、したがって、半導体装置の実装時の
接続信頼性を向上できる。
(6). In a peripheral-type semiconductor device, the protrusion of the lead slightly protruding from the side surface of the sealing portion faces the surface opposite to the semiconductor device mounting side of the sealing portion, so that the semiconductor device can be mounted on a mounting board or the like. When mounted on the lead, a gap can be formed between the vicinity of the tip of the mounting surface of the lead and the connection-side terminal. Accordingly, the solder is buried in the gap, so that the solder fillet can be formed high, and therefore, the connection reliability when mounting the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(b),(c)は本発明の実施の形態1に
よる半導体装置(QFN)の構造の一例を示す図であ
り、(a)は平面図、(b)は側面図、(c)は底面図
である。
FIGS. 1A, 1B, and 1C are diagrams showing an example of the structure of a semiconductor device (QFN) according to a first embodiment of the present invention, where FIG. 1A is a plan view and FIG. The side view and (c) are bottom views.

【図2】図1に示す半導体装置の構造を示す拡大断面図
である。
FIG. 2 is an enlarged sectional view showing the structure of the semiconductor device shown in FIG.

【図3】(a),(b) は図1に示す半導体装置の製造方
法における主要工程に対応した組み立て状態の一例を示
す断面図であり、(a)はリードフレームの図、(b)
はワイヤボンディング工程である。
FIGS. 3A and 3B are cross-sectional views showing an example of an assembled state corresponding to main steps in the method of manufacturing the semiconductor device shown in FIG. 1; FIG. 3A is a view of a lead frame;
Is a wire bonding step.

【図4】(a),(b),(c)は図1に示す半導体装置の
製造方法における主要工程に対応した組み立て状態の一
例を示す断面図であり、(a)はモールド工程の金型ク
ランプ前の状態、(b)はモールド工程の金型クランプ
後の樹脂注入状態、(c)は切断工程である。
4 (a), (b), and (c) are cross-sectional views showing an example of an assembled state corresponding to main steps in the method of manufacturing the semiconductor device shown in FIG. 1; The state before the mold clamping, (b) is the resin injection state after the mold clamping in the molding step, and (c) is the cutting step.

【図5】(a),(b)は本発明の実施の形態2による半
導体装置(QFN)の構造と実装状態の一例を示す図で
あり、(a)はQFN断面図、(b)は実装状態の断面
図である。
5A and 5B are diagrams showing an example of a structure and a mounting state of a semiconductor device (QFN) according to a second embodiment of the present invention, wherein FIG. 5A is a cross-sectional view of a QFN, and FIG. It is sectional drawing of a mounting state.

【図6】(a),(b),(c)は図5に示す半導体装置の
製造方法における主要工程に対応した組み立て状態の一
例を示す断面図であり、(a)はモールド工程、(b)
はめっき工程、(c)は切断工程である。
FIGS. 6A, 6B, and 6C are cross-sectional views illustrating an example of an assembled state corresponding to main steps in the method for manufacturing the semiconductor device illustrated in FIG. 5; FIG. b)
Represents a plating step, and (c) represents a cutting step.

【図7】(a),(b),(c),(d)は本発明の半導体装
置の製造方法に対する変形例の半導体装置の製造方法の
主要工程に対応した組み立て状態の一例を示す断面図で
あり、(a)はモールド工程、(b)はめっき工程、
(c)は切断工程、(d)は実装状態である。
FIGS. 7A, 7B, 7C, and 7D are cross-sectional views illustrating an example of an assembled state corresponding to main steps of a semiconductor device manufacturing method according to a modified example of the semiconductor device manufacturing method of the present invention; (A) is a molding step, (b) is a plating step,
(C) is a cutting step, and (d) is a mounting state.

【図8】(a),(b),(c),(d)は本発明の半導体装
置の製造方法に対する変形例の半導体装置の製造方法の
主要工程に対応した組み立て状態の一例を示す断面図で
あり、(a)はモールド工程、(b)はめっき工程、
(c)は切断工程、(d)は実装状態である。
FIGS. 8A, 8B, 8C, and 8D are cross-sectional views showing an example of an assembled state corresponding to main steps of a semiconductor device manufacturing method according to a modified example of the semiconductor device manufacturing method of the present invention; (A) is a molding step, (b) is a plating step,
(C) is a cutting step, and (d) is a mounting state.

【符号の説明】[Explanation of symbols]

1 リードフレーム 1a リード 1b タブ 1c チップ支持面 1d 被実装面 1e タブ吊りリード 1f ボンディング面(反対側の面) 1g 突出部 1h 凹部 1i 側面 2 半導体チップ 2a パッド(表面電極) 2b 主面 2c 裏面 3 封止部 3a 裏面(半導体装置実装側の面) 3b 側面 3c 表面 4 ワイヤ(接続部材) 5 QFN(半導体装置) 6 モールド金型 6a 上金型(第2金型) 6b 下金型(第1金型) 6c キャビティ 6d キャビティ形成面 6e クランプ面 6f 凸部 6g 小形凸部 7 封止用樹脂 8 実装基板 8a 基板側端子 9 半田 10 半田めっき層 11 半田フィレット 12 ダイボンド材 DESCRIPTION OF SYMBOLS 1 Lead frame 1a Lead 1b Tab 1c Chip support surface 1d Mounting surface 1e Tab suspension lead 1f Bonding surface (opposite surface) 1g Projection 1h Depression 1i Side surface 2 Semiconductor chip 2a Pad (surface electrode) 2b Main surface 2c Back surface 3 Sealing part 3a Back surface (surface on the semiconductor device mounting side) 3b Side surface 3c Surface 4 Wire (connecting member) 5 QFN (semiconductor device) 6 Mold 6a Upper mold (second mold) 6b Lower mold (first Mold 6c Cavity 6d Cavity forming surface 6e Clamp surface 6f Convex portion 6g Small convex portion 7 Resin for sealing 8 Mounting substrate 8a Board side terminal 9 Solder 10 Solder plating layer 11 Solder fillet 12 Die bond material

───────────────────────────────────────────────────── フロントページの続き (72)発明者 嶋貫 好彦 山形県米沢市大字花沢字八木橋東3の3274 日立米沢電子株式会社内 Fターム(参考) 5F061 AA01 CA21 EA02 EA03 5F067 AA01 AA09 BC11 DE05 DE14 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yoshihiko Shimanuki 3274, Yagibashi Higashi, Hanazawa, Yonezawa, Yonezawa, Yamagata Prefecture F-term (reference) 5F061 AA01 CA21 EA02 EA03 5F067 AA01 AA09 BC11 DE05 DE14

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 樹脂封止形の半導体装置であって、 半導体チップを支持するタブと、 前記半導体チップが樹脂封止されて形成された封止部
と、 前記封止部の半導体装置実装側の面に露出する被実装面
と、前記封止部の側面に僅かに突出する突出部とを備
え、前記突出部が前記封止部の前記半導体装置実装側の
面と反対の面側に向いた複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。
1. A resin-sealed semiconductor device, comprising: a tab for supporting a semiconductor chip; a sealing portion formed by resin-sealing the semiconductor chip; and a semiconductor device mounting side of the sealing portion. A mounting surface that is exposed on the surface of the semiconductor device, and a protrusion that slightly protrudes from a side surface of the sealing portion, and the protrusion faces a surface of the sealing portion opposite to a surface on the semiconductor device mounting side. A plurality of leads, and a connection member for connecting a surface electrode of the semiconductor chip and the corresponding lead.
【請求項2】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するタブと、樹脂封止された際に封
止部の半導体装置実装側の面に露出する被実装面を備え
るとともに前記被実装面側に折り曲げられた複数のリー
ドとを有したリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、 前記リードの折り曲げによって前記リードの前記被実装
面をモールド金型の前記半導体装置実装側の面に対応し
たキャビティ形成面に密着させて前記モールド金型をク
ランプする工程と、 前記モールド金型のキャビティに封止用樹脂を供給して
前記リードの前記被実装面が前記封止部の前記半導体装
置実装側の面に露出するように前記封止部を形成して前
記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから切断分離する工程
とを有することを特徴とする半導体装置の製造方法。
2. A method of manufacturing a resin-encapsulated semiconductor device, comprising: a tab for supporting a semiconductor chip; and a mounting surface exposed on a surface of the sealing portion on the semiconductor device mounting side when the resin is sealed. Providing a lead frame having a plurality of leads bent toward the mounting surface side; joining the tab of the lead frame to the semiconductor chip; and a surface electrode of the semiconductor chip. Connecting the lead of the lead frame with the lead by a connecting member, and forming a cavity corresponding to the semiconductor device mounting side surface of the mold by molding the lead by bending the lead. Clamping the mold by closely adhering to a surface; supplying sealing resin to a cavity of the mold to mount the lead; Forming the sealing portion so as to be exposed on the surface of the sealing portion on the semiconductor device mounting side, and sealing the semiconductor chip with a resin; and cutting and separating the lead from the lead frame. A method for manufacturing a semiconductor device, comprising:
【請求項3】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するタブと、封止部の半導体装置実
装側の面に露出可能な被実装面を備えた複数のリードと
を有したリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、 第1および第2金型からなるモールド金型において前記
リードをクランプするクランプ面がキャビティ形成面の
際から外側に向かってキャビティ凹側に屈曲した前記第
1および第2金型の前記クランプ面によって前記リード
フレームをクランプして前記リードの前記被実装面を前
記モールド金型の前記半導体装置実装側の面に対応した
前記キャビティ形成面に密着させる工程と、 前記モールド金型の前記キャビティに封止用樹脂を供給
して前記リードの前記被実装面が前記封止部の前記半導
体装置実装側の面に露出するように前記封止部を形成し
て前記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから切断分離する工程
とを有することを特徴とする半導体装置の製造方法。
3. A method of manufacturing a resin-encapsulated semiconductor device, comprising: a plurality of leads each having a tab for supporting a semiconductor chip and a mounting surface that can be exposed on a semiconductor device mounting side surface of a sealing portion. A step of preparing a lead frame having: a step of joining the tab of the lead frame to the semiconductor chip; and a connection member for connecting a surface electrode of the semiconductor chip and the corresponding lead of the lead frame. And a step of connecting the first and second molds in a mold including the first and second molds, wherein a clamp surface for clamping the lead is bent outward from the side of the cavity forming surface toward the concave side of the cavity. The lead frame is clamped by the clamp surface of the mold, and the mounting surface of the lead is brought into contact with the semiconductor device mounting side surface of the mold. Providing a sealing resin to the cavity of the mold and exposing the mounting surface of the lead to a surface of the sealing portion on the semiconductor device mounting side. Forming the sealing portion and sealing the semiconductor chip with a resin, and cutting and separating the lead from the lead frame.
【請求項4】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するタブと、封止部の半導体装置実
装側の面に露出可能な被実装面を備えた複数のリードと
を有したリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、 モールド金型のクランプ面に前記リードの前記被実装面
と反対側の面を押圧する凸部が設けられた前記モールド
金型の前記クランプ面によって前記リードフレームをク
ランプして前記凸部により前記リードの前記被実装面と
反対側の面を押圧して前記リードの前記被実装面を前記
モールド金型の前記半導体装置実装側の面に対応したキ
ャビティ形成面に密着させる工程と、 前記モールド金型の前記キャビティに封止用樹脂を供給
して前記リードの前記被実装面が前記封止部の前記半導
体装置実装側の面に露出するように前記封止部を形成し
て前記半導体チップを樹脂封止する工程と、 前記モールド金型の前記凸部によって形成された前記リ
ードの凹部で前記リードを切断して前記リードを前記リ
ードフレームから分離する工程とを有することを特徴と
する半導体装置の製造方法。
4. A method of manufacturing a resin-encapsulated semiconductor device, comprising: a plurality of leads each having a tab for supporting a semiconductor chip and a mounting surface that can be exposed on a surface of the sealing portion on the semiconductor device mounting side. A step of preparing a lead frame having: a step of joining the tab of the lead frame to the semiconductor chip; and a connection member for connecting a surface electrode of the semiconductor chip and the corresponding lead of the lead frame. And connecting the lead frame by clamping the lead frame by the clamp surface of the mold, in which a convex portion for pressing a surface of the lead opposite to the mounting surface of the lead is provided on a clamp surface of the mold. The convex portion presses the surface of the lead on the side opposite to the mounting surface, so that the mounting surface of the lead corresponds to the semiconductor device mounting side surface of the mold. Providing a sealing resin to the cavity of the molding die so that the mounting surface of the lead is exposed to the semiconductor device mounting side surface of the sealing portion. Forming the sealing portion on the semiconductor chip and sealing the semiconductor chip with a resin; cutting the lead at a concave portion of the lead formed by the convex portion of the molding die, and removing the lead from the lead frame. Separating the semiconductor device.
【請求項5】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するタブと、樹脂封止された際に封
止部の半導体装置実装側の面に露出する被実装面を備え
た複数のリードとを有したリードフレームを準備する工
程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、 モールド金型のうち前記半導体装置実装側の面に対応し
たキャビティ形成面を備える第1金型と対向する第2金
型のクランプ面に前記リードの前記被実装面と反対側の
面を押圧する凸部が設けられ、かつ前記第1金型のクラ
ンプ面に前記リードの前記被実装面を押圧する前記凸部
より小さい小形凸部が設けられた前記モールド金型の前
記クランプ面によって前記リードフレームをクランプし
て前記凸部と前記小形凸部とによって前記リードの前記
被実装面およびその反対側の面を押圧して前記リードの
前記被実装面を前記第1金型の前記キャビティ形成面に
密着させる工程と、 前記モールド金型の前記キャビティに封止用樹脂を供給
して前記リードの前記被実装面が前記封止部の前記半導
体装置実装側の面に露出するように前記封止部を形成し
て前記半導体チップを樹脂封止する工程と、 前記モールド金型の前記凸部および前記小形凸部によっ
て形成された前記リードの凹部で前記リードを切断して
前記リードを前記リードフレームから分離する工程とを
有することを特徴とする半導体装置の製造方法。
5. A method for manufacturing a resin-encapsulated semiconductor device, comprising: a tab for supporting a semiconductor chip; and a mounting surface that is exposed on a surface of the sealing portion on the semiconductor device mounting side when the resin is sealed. Preparing a lead frame having a plurality of leads comprising: a step of joining the tab of the lead frame and the semiconductor chip; and a surface electrode of the semiconductor chip and the corresponding lead frame of the lead frame. A step of connecting the lead with a connecting member; and a step of connecting the lead to a clamp surface of a second mold facing a first mold having a cavity forming surface corresponding to the surface on the semiconductor device mounting side of the mold. A convex portion for pressing the surface opposite to the mounting surface is provided, and a small convex portion smaller than the convex portion for pressing the mounting surface of the lead is provided on the clamp surface of the first mold. The lead frame is clamped by the clamp surface of the mold die, and the mounting surface of the lead and the surface on the opposite side thereof are pressed by the convex portion and the small convex portion, thereby the mounting surface of the lead. Contacting the cavity with the cavity forming surface of the first mold, supplying a sealing resin to the cavity of the mold die, and mounting the lead on the semiconductor device mounting surface of the sealing portion. Forming the sealing portion so as to be exposed on the side surface and sealing the semiconductor chip with a resin; and forming the sealing portion with the concave portion of the lead formed by the convex portion and the small convex portion of the mold. Cutting the leads to separate the leads from the lead frame.
JP2000242236A 2000-08-10 2000-08-10 Semiconductor device and method of manufacturing the same Pending JP2002057265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000242236A JP2002057265A (en) 2000-08-10 2000-08-10 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000242236A JP2002057265A (en) 2000-08-10 2000-08-10 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002057265A true JP2002057265A (en) 2002-02-22

Family

ID=18733282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000242236A Pending JP2002057265A (en) 2000-08-10 2000-08-10 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002057265A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG127716A1 (en) * 2003-03-11 2006-12-29 Hitachi Cable Mold die and method for manufacturing semiconductor device using the same
CN110970298A (en) * 2019-12-30 2020-04-07 中国振华集团永光电子有限公司(国营第八七三厂) Epoxy-packaged micro diode and manufacturing process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG127716A1 (en) * 2003-03-11 2006-12-29 Hitachi Cable Mold die and method for manufacturing semiconductor device using the same
US7355278B2 (en) 2003-03-11 2008-04-08 Hitachi Cable, Ltd. Mold die for a semiconductor device
CN110970298A (en) * 2019-12-30 2020-04-07 中国振华集团永光电子有限公司(国营第八七三厂) Epoxy-packaged micro diode and manufacturing process
CN110970298B (en) * 2019-12-30 2023-08-04 中国振华集团永光电子有限公司(国营第八七三厂) Epoxy packaged micro diode and manufacturing process thereof

Similar Documents

Publication Publication Date Title
JP4917112B2 (en) Semiconductor device
KR101054602B1 (en) Method of manufacturing semiconductor device
JPH11260985A (en) Lead frame, resin-sealed semiconductor device and its manufacture
JP2004048024A (en) Semiconductor integrated circuit device and its manufacturing method
JP2003023134A (en) Semiconductor device and its manufacturing method
JP2001077232A (en) Semiconductor device and manufacture thereof
JP5197953B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
JP2000114426A (en) Single-sided resin sealing type semiconductor device
JP2002057265A (en) Semiconductor device and method of manufacturing the same
JP3843654B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP3507819B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4570797B2 (en) Manufacturing method of semiconductor device
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2001077279A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2003007933A (en) Resin-sealing semiconductor device
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP2003188332A (en) Semiconductor device and its manufacturing method
JPS63107152A (en) Resin packaged type electronic paris
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
KR200179421Y1 (en) Stack semiconductor package
KR0151253B1 (en) Assembly process reduced semiconductor device
JPS6214698Y2 (en)
JPH11233708A (en) Lead frame and semiconductor device using it
JP2001077271A (en) Lead frame and manufacture of resin sealed semiconductor device using the same