JP2002057124A - Method of manufacturing semiconductor element - Google Patents
Method of manufacturing semiconductor elementInfo
- Publication number
- JP2002057124A JP2002057124A JP2001119558A JP2001119558A JP2002057124A JP 2002057124 A JP2002057124 A JP 2002057124A JP 2001119558 A JP2001119558 A JP 2001119558A JP 2001119558 A JP2001119558 A JP 2001119558A JP 2002057124 A JP2002057124 A JP 2002057124A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- film
- forming
- layer
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子の製造工
程に係るもので、特に、金属シリサイドのシート抵抗特
性及び熱的安定性を向上させることのできる半導体素子
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a process for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of improving sheet resistance characteristics and thermal stability of metal silicide.
【０００２】[0002]
【従来の技術】一般に、半導体素子の大きさの減少に伴
ってゲート、ソース及びドレイン領域などの面積が減少
するだけでなく、ソースとドレインとの接合をより薄く
する必要があることから高抵抗領域が生じる。したがっ
て、ソース、ドレイン領域とポリシリコン領域の抵抗を
本質的に減らす方法として、かかる領域の接合部に金属
シリサイドを形成する技術が提案されている。2. Description of the Related Art Generally, as the size of a semiconductor device decreases, not only the area of a gate, a source and a drain region, etc. decreases, but also the junction between a source and a drain needs to be thinner. Regions arise. Therefore, as a method of essentially reducing the resistance between the source / drain region and the polysilicon region, a technique of forming a metal silicide at a junction between such regions has been proposed.
【０００３】一方、サイドウォールスペーサがゲート端
を整列させつつソース、ドレイン領域とゲートシリサイ
ド領域とを同時に形成するシリサイド工程を一般にサリ
サイド工程という。On the other hand, a silicide process in which a source / drain region and a gate silicide region are simultaneously formed while a sidewall spacer aligns a gate end is generally called a salicide process.
【０００４】以下、添付の図面を参照して従来の半導体
素子の製造方法を説明する。Hereinafter, a conventional method for manufacturing a semiconductor device will be described with reference to the accompanying drawings.
【０００５】図５（ａ）ないし図５（ｃ）は、従来の半
導体素子の製造方法を示す工程断面図である。図５
（ａ）に示すように、半導体基板１１上にゲート絶縁膜
１２を形成し、前記ゲート絶縁膜１２上にポリシリコン
層１３を形成する。ここで、前記ポリシリコン層１３は
６２５℃の温度、５０．５パスカルの圧力の条件でＳｉ
Ｈ4ガスをフローして形成される。FIGS. 5A to 5C are process sectional views showing a conventional method for manufacturing a semiconductor device. FIG.
As shown in FIG. 1A, a gate insulating film 12 is formed on a semiconductor substrate 11, and a polysilicon layer 13 is formed on the gate insulating film 12. Here, the polysilicon layer 13 is made of Si at a temperature of 625 ° C. and a pressure of 50.5 Pascal.
It is formed by flowing H 4 gas.
【０００６】図５（ｂ）に示すように、前記ポリシリコ
ン層１３上にチタニウム（以下、Ｔｉと表す）またはコ
バルト（以下、Ｃｏと表す）などの金属膜１４を蒸着す
る。一方、前記金属膜１４としてＴｉ膜を使用するとき
は、前記ポリシリコン層１３の表面をアモルファス化す
るために、質量の重い砒素（以下、Ａｓと表す）イオン
をポリシリコン層１３の表面に注入した後にＴｉ膜を蒸
着する。また、前記金属膜１４としてＣｏ膜を使用する
ときは、直ぐにポリシリコン層１３上にＣｏ膜を蒸着す
る。As shown in FIG. 5B, a metal film 14 such as titanium (hereinafter referred to as Ti) or cobalt (hereinafter referred to as Co) is deposited on the polysilicon layer 13. On the other hand, when a Ti film is used as the metal film 14, heavy arsenic (hereinafter referred to as As) ions are implanted into the surface of the polysilicon layer 13 in order to make the surface of the polysilicon layer 13 amorphous. After that, a Ti film is deposited. When a Co film is used as the metal film 14, a Co film is deposited on the polysilicon layer 13 immediately.
【０００７】図５（ｃ）に示すように、前記半導体基板
１１に熱処理工程を行って前記金属膜１４の金属イオン
とポリシリコン層１３のシリコン（以下、Ｓｉと表す）
イオンを反応させ金属シリサイド膜１５を形成する。前
記金属シリサイド膜１５がチタニウムシリサイド膜であ
る場合、前述したように、ポリシリコン層１３の表面に
Ａｓイオンを注入してポリシリコン層１３の表面をアモ
ルファス化させた後にＴｉ膜を蒸着し、熱処理工程を行
ってチタニウムシリサイド膜を形成する。このとき、前
記ポリシリコン層１３でアモルファス化された部分は、
金属シリサイド膜１５の形成時に行う熱処理工程によっ
てポリシリコン層１３の結晶粒（grain）に沿って再結
晶化する。しかし、前記ポリシリコン層１３のアモルフ
ァス化された部分がＴｉ膜と反応するとき、結晶相（cr
ystal phase）がＣ４９からＣ５４に変換する確率が低
くなり、チタニウムシリサイド膜の抵抗増加とフォトエ
ッチング工程により限定される線幅に従う抵抗が増加す
る。As shown in FIG. 5C, a heat treatment step is performed on the semiconductor substrate 11 to form metal ions of the metal film 14 and silicon of the polysilicon layer 13 (hereinafter, referred to as Si).
The metal silicide film 15 is formed by reacting ions. When the metal silicide film 15 is a titanium silicide film, as described above, As ions are implanted into the surface of the polysilicon layer 13 to make the surface of the polysilicon layer 13 amorphous, and then a Ti film is deposited and heat-treated. A process is performed to form a titanium silicide film. At this time, the amorphous portion of the polysilicon layer 13
The recrystallization is performed along the grains of the polysilicon layer 13 by a heat treatment process performed when the metal silicide film 15 is formed. However, when the amorphized portion of the polysilicon layer 13 reacts with the Ti film, the crystal phase (cr)
The probability of conversion from C49 to C54 is reduced, and the resistance of the titanium silicide film increases and the resistance according to the line width defined by the photoetching process increases.
【０００８】また、前記金属シリサイド膜１５がコバル
トシリサイド膜である場合は、Ｔｉ膜と異なり、熱処理
時にＣｏ原子がポリシリコン層１３に拡散してＳｉ原子
と反応してコバルトシリサイド膜が形成される。これに
対してチタニウムシリサイド膜は、Ｓｉ原子がＴｉ膜に
拡散して反応する。このとき、前記Ｃｏ原子はポリシリ
コン層１３の結晶粒界（grain boundary）に沿って速や
かに拡散するため、コバルトシリサイド膜は、結晶粒界
に沿って多く形成されるのに対し、結晶粒界の内部では
少なく形成され、不均一なプロファイルを有する。When the metal silicide film 15 is a cobalt silicide film, unlike the Ti film, Co atoms diffuse into the polysilicon layer 13 during heat treatment and react with Si atoms to form a cobalt silicide film. . On the other hand, in the titanium silicide film, Si atoms diffuse and react with the Ti film. At this time, since the Co atoms rapidly diffuse along the grain boundaries of the polysilicon layer 13, a large number of cobalt silicide films are formed along the crystal grain boundaries. Have a non-uniform profile.
【０００９】図６（ａ）ないし図６（ｂ）は従来のポリ
シリコン層１３の断面を表すＴＥＭ画像を示した図であ
り、図７（ｃ）は従来の金属シリサイド膜１５及びポリ
シリコン層１３の断面を表すＴＥＭ画像を示した図であ
る。図６（ａ）に示すように、チタニウムシリサイド膜
を形成するためにクリスタルポリシリコン層１３の表面
にＡｓイオンを注入してアモルファスポリシリコン層を
形成すると、クリスタルポリシリコン層１３の結晶粒界
によってアモルファスポリシリコン層とクリスタルポリ
シリコン層１３との境界が現れない。FIGS. 6A and 6B are views showing TEM images showing a cross section of a conventional polysilicon layer 13, and FIG. 7C is a view showing a conventional metal silicide film 15 and a conventional polysilicon layer. 13 is a diagram showing a TEM image showing a cross section of FIG. As shown in FIG. 6A, when As ions are implanted into the surface of the crystal polysilicon layer 13 to form a titanium silicide film, an amorphous polysilicon layer is formed. The boundary between the amorphous polysilicon layer and the crystal polysilicon layer 13 does not appear.
【００１０】図６（ｂ）に示すように、ポリシリコン層
１３を形成し、アモルファスポリシリコン層を連続的に
蒸着した後に熱処理を行う場合にも下部のポリシリコン
層１３の結晶粒構造の形状に応じて上部のアモルファス
ポリシリコン層が再結晶化する。As shown in FIG. 6 (b), even when a polysilicon layer 13 is formed and an amorphous polysilicon layer is continuously deposited and then heat treatment is performed, the shape of the crystal structure of the lower polysilicon layer 13 can be reduced. Accordingly, the upper amorphous polysilicon layer is recrystallized.
【００１１】図７（ｃ）に示すように、コバルトシリサ
イド膜を形成した後ポリシリコン層１３の結晶粒に沿っ
てＣｏ原子が拡散し、不均一な金属シリサイド膜１５が
形成される。また、図７（ｃ）のような不均一なシリサ
イド膜１５は、後続の熱処理における不安定な抵抗上昇
を引き起こす。As shown in FIG. 7C, after forming the cobalt silicide film, Co atoms diffuse along the crystal grains of the polysilicon layer 13 to form a non-uniform metal silicide film 15. Further, the non-uniform silicide film 15 as shown in FIG. 7C causes an unstable resistance rise in the subsequent heat treatment.
【００１２】[0012]
【発明が解決しようとする課題】しかし、上記従来の半
導体素子の製造方法においては次のような問題点があっ
た。第一に、金属シリサイド膜１５がチタニウムシリサ
イド膜の場合、ポリシリコン層１３にＴｉ膜を蒸着する
前にポリシリコン層の表面をアモルファス化させるため
にＡｓイオンを注入する工程が必要である。第二に、熱
処理時にアモルファス化されたポリシリコン層１３の表
面が再結晶化するときに結晶相がＣ４９からＣ５４に変
換する確率が低いので、金属シリサイド膜１５の抵抗が
増加する。そして、シリサイド膜１５形成後のアモルフ
ァス化されたポリシリコン層１３の表面は熱処理温度に
非常に敏感に反応するので、チタニウムシリサイドの再
結晶成長が加速化し、抵抗の上昇を引き起こす。第三
に、金属シリサイド膜１５がコバルトシリサイド膜の場
合、金属シリサイドを形成するための熱処理工程で、ポ
リシリコン層１３の結晶粒界へのＣｏ原子の速やかな拡
散と、結晶粒界内部でのＣｏ原子の比較的遅い拡散によ
り不均一なシリサイドが形成され、抵抗が上昇する。第
四に、コバルトシリサイド膜を形成した後、後続の熱処
理工程における熱的安定性の不足から工程上の制限と抵
抗の上昇が生じる。However, the conventional method for manufacturing a semiconductor device has the following problems. First, when the metal silicide film 15 is a titanium silicide film, a step of implanting As ions in order to make the surface of the polysilicon layer amorphous before depositing a Ti film on the polysilicon layer 13 is required. Second, the resistance of the metal silicide film 15 increases because the probability that the crystal phase is converted from C49 to C54 when the surface of the polysilicon layer 13 that has been made amorphous during the heat treatment is recrystallized is low. Since the surface of the amorphized polysilicon layer 13 after the formation of the silicide film 15 reacts very sensitively to the heat treatment temperature, the recrystallization growth of titanium silicide is accelerated, and the resistance is increased. Third, when the metal silicide film 15 is a cobalt silicide film, the heat treatment for forming the metal silicide quickly diffuses Co atoms into the crystal grain boundaries of the polysilicon layer 13 and reduces The non-uniform silicide is formed by the relatively slow diffusion of Co atoms, and the resistance increases. Fourth, after the formation of the cobalt silicide film, there is a limitation in the process and an increase in resistance due to lack of thermal stability in the subsequent heat treatment process.
【００１３】本発明は上記のような従来技術の問題点を
解決するために成されたもので、チタニウムまたはコバ
ルトシリサイド膜の形成時、金属シリサイドの不均一な
形成によりシリサイドのシート抵抗特性が劣化したり熱
的安定性が低下したりすることによる抵抗の上昇と均一
度の低下を防止できるようにした半導体素子の製造方法
を提供することを目的とする。The present invention has been made to solve the above-mentioned problems of the prior art. When a titanium or cobalt silicide film is formed, the sheet resistance characteristics of the silicide deteriorate due to the non-uniform formation of the metal silicide. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of preventing an increase in resistance and a decrease in uniformity due to heat resistance and a decrease in thermal stability.
【００１４】[0014]
【課題を解決するための手段】このため、請求項１に係
る発明では、半導体基板上に絶縁膜を形成する段階と、
前記絶縁膜上に第１ポリシリコン層を形成する段階と、
前記半導体基板に窒素イオンを注入して第１ポリシリコ
ン層上にＳｉＮ層を形成する段階と、前記ＳｉＮ層上に
第２ポリシリコン層を形成する段階と、前記第２ポリシ
リコン層上に高融点金属膜を形成する段階と、前記半導
体基板に熱処理を行って前記第２ポリシリコン層と高融
点金属膜を反応させ金属シリサイド膜を形成する段階と
を備えてなることを特徴とした。また、請求項２に係る
発明では、前記第１、第２ポリシリコン層及びＳｉＮ層
は、同一炉で形成することを特徴とした。また、請求項
３に係る発明では、前記第２ポリシリコン層は、第１ポ
リシリコン層より低い温度で形成することを特徴とし
た。また、請求項４に係る発明では、前記第１ポリシリ
コン層は、６００〜６４０℃の温度、２００〜７００ｃ
ｃ／ｍｉｎの流量のＳｉＨ4ガスフロー、２０〜８０パ
スカルの工程圧力で形成することを特徴とした。また、
請求項５に係る発明では、前記第２ポリシリコン層は、
炉内部の圧力を１０パスカル以下にした後、２００〜７
００ｃｃ／ｍｉｎの流量のＳｉＨ4ガスフロー、２０〜
８０パスカルの工程圧力で形成することを特徴とした。
また、請求項６に係る発明では、前記ＳｉＮ層は、窒素
ガスを２０〜２０００ｃｃ／ｍｉｎの流量のガスフロー
で注入して１００Å以下の厚さで形成することを特徴と
した。According to the first aspect of the present invention, an insulating film is formed on a semiconductor substrate.
Forming a first polysilicon layer on the insulating film;
Implanting nitrogen ions into the semiconductor substrate to form a SiN layer on the first polysilicon layer, forming a second polysilicon layer on the SiN layer, and forming a high polysilicon layer on the second polysilicon layer. Forming a metal silicide film by performing a heat treatment on the semiconductor substrate to cause the second polysilicon layer to react with the high melting point metal film to form a metal silicide film. The invention according to claim 2 is characterized in that the first and second polysilicon layers and the SiN layer are formed in the same furnace. Further, the invention according to claim 3 is characterized in that the second polysilicon layer is formed at a lower temperature than the first polysilicon layer. Further, in the invention according to claim 4, the first polysilicon layer has a temperature of 600 to 640 ° C and a temperature of 200 to 700c.
It is characterized by being formed at an SiH 4 gas flow rate of c / min and a process pressure of 20 to 80 Pascal. Also,
In the invention according to claim 5, the second polysilicon layer includes:
After reducing the pressure inside the furnace to 10 Pascal or less, 200 to 7
SiH 4 gas flow at a flow rate of 00 cc / min, 20 to 20
It was formed at a process pressure of 80 Pascal.
The invention according to claim 6 is characterized in that the SiN layer is formed with a thickness of 100 ° or less by injecting a nitrogen gas with a gas flow at a flow rate of 20 to 2000 cc / min.
【００１５】[0015]
【発明の実施の形態】以下、添付図面に基づいて本発明
による半導体素子の製造方法の一実施形態を詳細に説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
【００１６】図１（ａ）ないし図１（ｄ）は、本実施形
態による半導体素子の製造方法を示す工程断面図であ
る。図１（ａ）に示すように、半導体基板２１上にゲー
ト絶縁膜２２を形成し、そのゲート絶縁膜２２上に第１
ポリシリコン層２３を形成する。ここで、前記第１ポリ
シリコン層２３は、クリスタルポリシリコン層として一
般的なポリシリコン蒸着装備のＬＰＣＶＤ炉で、６００
〜６４０℃の温度温度、２００〜７００ｃｃ／ｍｉｎの
流量のＳｉＨ4ガスフロー、及び２０〜８０パスカルの
工程圧力という条件にて約２０００Åの厚さとなるよう
に形成される。次いで、連続的な状態で単に不活性気体
の窒素ガスを２０〜２０００ｃｃ／ｍｉｎの流量で注入
して前記第１ポリシリコン層２３の表面に１００Å以下
の厚さでＳｉＮ層２４を形成する。このとき、前記Ｓｉ
Ｈ4ガスの注入を中断し、炉の温度を約４５０〜５８０
℃まで低くする。本実施形態では６００〜６４０℃の温
度から４５０〜５８０℃まで低くするのに約１時間以上
かかる。FIGS. 1A to 1D are sectional views showing the steps of the method for fabricating the semiconductor device according to the present embodiment. As shown in FIG. 1A, a gate insulating film 22 is formed on a semiconductor substrate 21, and a first insulating film 22 is formed on the gate insulating film 22.
A polysilicon layer 23 is formed. Here, the first polysilicon layer 23 is formed as a crystal polysilicon layer in an LPCVD furnace equipped with a general polysilicon deposition equipment.
It is formed to have a thickness of about 2000 ° at a temperature of ６640 ° C., a SiH 4 gas flow at a flow rate of 200 to 700 cc / min, and a process pressure of 20 to 80 Pascal. Then, an SiN layer 24 having a thickness of 100 ° or less is formed on the surface of the first polysilicon layer 23 by simply injecting a nitrogen gas of an inert gas at a flow rate of 20 to 2000 cc / min in a continuous state. At this time, the Si
The H 4 gas injection was interrupted and the furnace temperature was reduced to about 450-580.
Lower to ° C. In the present embodiment, it takes about one hour or more to lower the temperature from 600 to 640 ° C. to 450 to 580 ° C.
【００１７】図１（ｂ）に示すように、前記ＳｉＮ層２
４を形成するために炉の温度を４５０〜５８０℃まで低
めた後は、炉内部の圧力を大気圧状態に維持する。そし
て、温度が所望の範囲まで低くなり、圧力が大気圧状態
を維持した状態で窒素ガスの注入を中断する。次いで、
前記炉内部の圧力を１０パスカル以下にした後、２００
〜７００ｃｃ／ｍｉｎの流量のＳｉＨ4ガスを注入しつ
つ工程圧力を２０〜８０パスカルに維持させて第２ポリ
シリコン層２５を形成する。このとき、前記第２ポリシ
リコン層２５は１００〜１０００Åの厚さを有するアモ
ルファスポリシリコン層である。As shown in FIG. 1B, the SiN layer 2
After lowering the furnace temperature to 450-580 ° C. to form 4, the pressure inside the furnace is maintained at atmospheric pressure. Then, the injection of nitrogen gas is interrupted while the temperature is lowered to a desired range and the pressure is maintained at the atmospheric pressure. Then
After reducing the pressure inside the furnace to 10 Pascal or less,
The second polysilicon layer 25 is formed by maintaining the process pressure at 20 to 80 Pascal while injecting SiH 4 gas at a flow rate of 700 cc / min. At this time, the second polysilicon layer 25 is an amorphous polysilicon layer having a thickness of 100 to 1000 degrees.
【００１８】図１（ｃ）に示すように、前記第２ポリシ
リコン層２５上にＴｉまたはＣｏなどの高融点金属膜２
６を蒸着する。As shown in FIG. 1C, a refractory metal film 2 such as Ti or Co is formed on the second polysilicon layer 25.
6 is deposited.
【００１９】図１（ｄ）に示すように、前記半導体基板
に熱処理工程を行って前記第２ポリシリコン層２５と高
融点金属膜２６とを反応させ金属シリサイド膜２７を形
成する。即ち、本発明は一般的なポリシリコン層の形成
工程で約２０００Åの厚さを有するクリスタル第１ポリ
シリコン層２３を形成した後、連続的に同一炉で約５０
０Åの厚さを有するアモルファス第２ポリシリコン層２
５を積層して構成する。そして、前記クリスタル第１ポ
リシリコン層２３とアモルファス第２ポリシリコン層２
５との間にはＳｉＮ層２４が形成されている構造であ
る。このように、同一炉で第１ポリシリコン層２３、第
２ポリシリコン層２５及びＳｉＮ層２４を形成するので
不純物の汚染を防止すると共に、工程を簡素化すること
ができるようになる。As shown in FIG. 1D, a heat treatment process is performed on the semiconductor substrate to cause a reaction between the second polysilicon layer 25 and the refractory metal film 26 to form a metal silicide film 27. That is, according to the present invention, after forming the first polysilicon layer 23 having a thickness of about 2000.degree.
Amorphous second polysilicon layer 2 having a thickness of 0 °
5 are laminated. The crystal first polysilicon layer 23 and the amorphous second polysilicon layer 2
5, a structure in which a SiN layer 24 is formed. As described above, since the first polysilicon layer 23, the second polysilicon layer 25, and the SiN layer 24 are formed in the same furnace, contamination of impurities can be prevented, and the process can be simplified.
【００２０】一方、前記クリスタル第１ポリシリコン層
２３とアモルファス第２ポリシリコン層２５は６００〜
６４０℃の温度で積層構造を形成するが、単に５８０℃
以下の温度では前記クリスタル第１ポリシリコン層２３
とアモルファス第２ポリシリコン層２５は積層構造を形
成しない。即ち、前記第２ポリシリコン層２５は、５８
０℃以下の温度では前記第１ポリシリコン層２３の結晶
粒がシード（seed）となってアモルファス化されず、ク
リスタル第１ポリシリコン層２３の結晶粒の構造に従っ
てポリクリスタル構造に変換する。On the other hand, the crystal first polysilicon layer 23 and the amorphous second polysilicon layer 25
A laminated structure is formed at a temperature of 640 ° C.
At the following temperature, the crystal first polysilicon layer 23
And the amorphous second polysilicon layer 25 do not form a laminated structure. That is, the second polysilicon layer 25 has a thickness of 58
At a temperature of 0 ° C. or less, the crystal grains of the first polysilicon layer 23 become seeds and are not amorphized, but are converted into a polycrystalline structure according to the structure of the crystal grains of the first polysilicon layer 23.
【００２１】本実施形態の構造は、第１ポリシリコン層
２３を形成した後、炉内部の圧力を大気圧に転換すると
きに注入した窒素ガスによってＳｉＮ層２４を形成し、
ＳｉＮ層２４を第１ポリシリコン層２３と第２ポリシリ
コン層２５との絶縁膜として使用する。従って、後続の
工程で第２ポリシリコン層２５を形成するとき、第１ポ
リシリコン層２３上に形成されたＳｉＮ層２４によっ
て、第２ポリシリコン層２５を第１ポリシリコン層２３
と独立させて形成することができる。In the structure of this embodiment, after the first polysilicon layer 23 is formed, the SiN layer 24 is formed by nitrogen gas injected when the pressure inside the furnace is changed to atmospheric pressure.
The SiN layer 24 is used as an insulating film between the first polysilicon layer 23 and the second polysilicon layer 25. Therefore, when the second polysilicon layer 25 is formed in a subsequent step, the second polysilicon layer 25 is formed on the first polysilicon layer 23 by the SiN layer 24 formed on the first polysilicon layer 23.
And can be formed independently.
【００２２】そして、前記ＳｉＮ層２４上の独立したア
モルファス第２ポリシリコン層２５は、金属シリサイド
を形成するための熱処理時に、第１ポリシリコン層２３
の結晶粒による影響を受けないので、金属シリサイド形
成時の抵抗増加の問題が生じなくなる。また、前記Ｓｉ
Ｎ層２４はＣｏ原子の拡散を防ぐバリアの役割をも果た
すので、均一の金属シリサイドを形成することができ
る。また、チタニウムシリサイドでも、熱処理によるア
モルファス第２ポリシリコン層２５の結晶化過程が第１
ポリシリコン層２３による影響を受けないため、一般的
なポリシリコンの結晶粒よりも２〜３倍以上大きな結晶
粒が得られる。したがって、チタニウムシリサイドの抵
抗特性が改善されて線幅の依存性が少なくなり、且つ後
続工程による熱的安定性が良くなる。The independent amorphous second polysilicon layer 25 on the SiN layer 24 is formed by the first polysilicon layer 23 during heat treatment for forming metal silicide.
Is not affected by the crystal grains, and the problem of an increase in resistance at the time of forming the metal silicide does not occur. In addition, the Si
Since the N layer 24 also serves as a barrier for preventing the diffusion of Co atoms, a uniform metal silicide can be formed. Also, in the case of titanium silicide, the crystallization process of the amorphous second polysilicon layer 25 by the heat treatment is the first.
Since it is not affected by the polysilicon layer 23, a crystal grain that is two to three times larger than a general polysilicon crystal grain is obtained. Therefore, the resistance characteristic of titanium silicide is improved, the dependence on line width is reduced, and the thermal stability in subsequent processes is improved.
【００２３】図２は、本実施形態と従来技術における金
属シリサイド膜の線幅とシート抵抗Ｒｓとの関係を示す
グラフである。ここで、Ａは本実施形態による線幅とシ
ート抵抗との関係を示すものであり、Ｂは従来技術によ
る線幅とシート抵抗との関係を示すものである。図２に
示すように、本実施形態における金属シリサイド膜のシ
ート抵抗は、従来に比べ線幅による依存性が少ないこと
が分かる。FIG. 2 is a graph showing the relationship between the line width of the metal silicide film and the sheet resistance Rs in this embodiment and the prior art. Here, A indicates the relationship between the line width and the sheet resistance according to the present embodiment, and B indicates the relationship between the line width and the sheet resistance according to the prior art. As shown in FIG. 2, it can be seen that the sheet resistance of the metal silicide film in the present embodiment is less dependent on the line width than in the related art.
【００２４】図３（ａ）及び図３（ｂ）は、本実施形態
に係るポリシリコン層２３、２５の断面を表すＴＥＭ画
像を示した図である。図３（ａ）及び図３（ｂ）に示す
ように、クリスタル第１ポリシリコン層２３とアモルフ
ァス第２ポリシリコン層２５との境界がはっきりしてい
る。FIGS. 3A and 3B are diagrams showing TEM images showing the cross sections of the polysilicon layers 23 and 25 according to the present embodiment. As shown in FIGS. 3A and 3B, the boundary between the crystal first polysilicon layer 23 and the amorphous second polysilicon layer 25 is clear.
【００２５】一方、図４（ｃ）は、本実施形態に係るコ
バルトシリサイド膜２７とポリシリコン層の断面を表す
ＴＥＭ画像を示した図である。図４（ｃ）に示すよう
に、クリスタル第１ポリシリコン層２３とアモルファス
第２ポリシリコン層２５が積層したポリシリコン層とＣ
ｏ膜とが反応して形成された金属シリサイド膜２７が均
一に形成されている。FIG. 4C is a view showing a TEM image showing a cross section of the cobalt silicide film 27 and the polysilicon layer according to the present embodiment. As shown in FIG. 4C, a polysilicon layer in which a crystal first polysilicon layer 23 and an amorphous second polysilicon layer 25 are stacked and C
The metal silicide film 27 formed by the reaction with the o film is formed uniformly.
【００２６】[0026]
【発明の効果】以上で説明したように、本発明に係る半
導体素子の製造方法は次のような効果がある。請求項
１、６によれば、クリスタルポリシリコン層とアモルフ
ァスポリシリコン層を積層した構造に金属シリサイド膜
を形成するとき、金属シリサイド膜のシート抵抗の減少
及び均一度の向上を図ることができる。請求項２によれ
ば、同一炉で第１、第２ポリシリコン層及びＳｉＮ層を
形成することで不純物の汚染を防止すると共に工程を簡
素化することができる。請求項３ないし請求項５によれ
ば、第２ポリシリコン層を第１ポリシリコン層より低い
温度で形成することでアモルファスポリシリコン層を形
成することができる。As described above, the method for manufacturing a semiconductor device according to the present invention has the following effects. According to the first and sixth aspects, when the metal silicide film is formed in a structure in which the crystal polysilicon layer and the amorphous polysilicon layer are stacked, the sheet resistance of the metal silicide film can be reduced and the uniformity can be improved. According to the second aspect, by forming the first and second polysilicon layers and the SiN layer in the same furnace, contamination of impurities can be prevented and the process can be simplified. According to the third to fifth aspects, the amorphous polysilicon layer can be formed by forming the second polysilicon layer at a lower temperature than the first polysilicon layer.
【図１】本発明による半導体素子の製造方法の一実施形
態を示す工程断面図。FIG. 1 is a process sectional view showing one embodiment of a method for manufacturing a semiconductor device according to the present invention.
【図２】同上実施形態と従来技術における金属シリサイ
ド膜の線幅とシート抵抗との関係を示すグラフ。FIG. 2 is a graph showing a relationship between a line width of a metal silicide film and a sheet resistance in the embodiment and a conventional technique.
【図３】同上実施形態に係るポリシリコン層の断面を表
すＴＥＭ画像を示した図。FIG. 3 is a view showing a TEM image showing a cross section of the polysilicon layer according to the embodiment.
【図４】同上実施形態に係るコバルトシリサイド膜とポ
リシリコン層の断面を表すＴＥＭ画像を示した図。FIG. 4 is a view showing a TEM image showing a cross section of the cobalt silicide film and the polysilicon layer according to the embodiment.
【図５】従来の半導体素子の製造方法を示す工程断面
図。FIG. 5 is a process sectional view showing a conventional method for manufacturing a semiconductor element.
【図６】従来のポリシリコン層の断面を表すＴＥＭ画像
を示した図。FIG. 6 is a diagram showing a TEM image showing a cross section of a conventional polysilicon layer.
【図７】従来の金属シリサイド膜及びポリシリコン層の
断面を表すＴＥＭ画像を示した図。FIG. 7 is a diagram showing a TEM image showing a cross section of a conventional metal silicide film and a polysilicon layer.
【符号の説明】 ２１ 半導体基板 ２２ ゲート絶縁膜 ２３ 第１ポリシリコン層 ２４ ＳｉＮ層 ２５ 第２ポリシリコン層 ２６ 高融点金属膜 ２７ 金属シリサイド膜[Description of Reference Numerals] 21 semiconductor substrate 22 gate insulating film 23 first polysilicon layer 24 SiN layer 25 second polysilicon layer 26 refractory metal film 27 metal silicide film
フロントページの続き Ｆターム(参考） 4M104 BB01 BB20 BB25 CC05 DD02 DD78 DD84 DD86 EE01 EE08 5F033 HH04 HH25 HH27 MM15 PP09 QQ70 QQ73 QQ78 XX10 5F140 AA01 AA34 AA40 BF04 BF13 BF21 BF28 BF35 BG26 BG28 BG34 CC08 Continued on front page F-term (reference) 4M104 BB01 BB20 BB25 CC05 DD02 DD78 DD84 DD86 EE01 EE08 5F033 HH04 HH25 HH27 MM15 PP09 QQ70 QQ73 QQ78 XX10 5F140 AA01 AA34 AA40 BF04 BF13 BF21 BG28 BG28 BG28 BG28
Claims (6)
ン層上にＳｉＮ層を形成する段階と、 前記ＳｉＮ層上に第２ポリシリコン層を形成する段階
と、 前記第２ポリシリコン層上に高融点金属膜を形成する段
階と、 前記半導体基板に熱処理を行って前記第２ポリシリコン
層と高融点金属膜を反応させ金属シリサイド膜を形成す
る段階と、を備えてなることを特徴とする半導体素子の
製造方法。A step of forming an insulating film on the semiconductor substrate; a step of forming a first polysilicon layer on the insulating film; and implanting nitrogen ions into the semiconductor substrate to form a first polysilicon layer on the semiconductor substrate. Forming a SiN layer; forming a second polysilicon layer on the SiN layer; forming a refractory metal film on the second polysilicon layer; and performing a heat treatment on the semiconductor substrate. Forming a metal silicide film by reacting the second polysilicon layer with the high melting point metal film.
層は、同一炉で形成することを特徴とする請求項１記載
の半導体素子の製造方法。2. The first and second polysilicon layers and SiN.
2. The method according to claim 1, wherein the layers are formed in the same furnace.
コン層より低い温度で形成することを特徴とする請求項
１記載の半導体素子の製造方法。3. The method according to claim 1, wherein the second polysilicon layer is formed at a lower temperature than the first polysilicon layer.
０℃の温度、２００〜７００ｃｃ／ｍｉｎの流量のＳｉ
Ｈ4ガスフロー、２０〜８０パスカルの工程圧力で形成
することを特徴とする請求項１記載の半導体素子の製造
方法。4. The semiconductor device according to claim 1, wherein said first polysilicon layer has a thickness of 600 to 64.
Si at a temperature of 0 ° C. and a flow rate of 200 to 700 cc / min
H 4 gas flow, the method of manufacturing a semiconductor device according to claim 1, wherein the forming at 20 to 80 pascals process pressure.
を１０パスカル以下にした後、２００〜７００ｃｃ／ｍ
ｉｎの流量のＳｉＨ4ガスフロー、２０〜８０パスカル
の工程圧力で形成することを特徴とする請求項１記載の
半導体素子の製造方法。5. The method according to claim 1, wherein the pressure inside the furnace is reduced to 10 Pascal or less, and then the second polysilicon layer is formed at 200 to 700 cc / m.
SiH 4 gas flow rate of in, The method as claimed in claim 1, wherein the forming at 20 to 80 pascals process pressure.
０ｃｃ／ｍｉｎの流量のガスフローで注入して１００Å
以下の厚さで形成することを特徴とする請求項１記載の
半導体素子の製造方法。6. The SiN layer contains nitrogen gas in a range of 20 to 200.
Inject with a gas flow at a flow rate of 0 cc / min.
2. The method according to claim 1, wherein the semiconductor element is formed with the following thickness.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR44642/2000 | 2000-08-01 | ||
| KR20000044642A KR100370156B1 (en) | 2000-08-01 | 2000-08-01 | method for manufacturing of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057124A true JP2002057124A (en) | 2002-02-22 |
Family
ID=19681289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119558A Pending JP2002057124A (en) | 2000-08-01 | 2001-04-18 | Method of manufacturing semiconductor element |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2002057124A (en) |
| KR (1) | KR100370156B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303651C (en) * | 2003-07-16 | 2007-03-07 | 旺宏电子股份有限公司 | Method for forming self alignment contact window |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251757A (en) * | 1988-03-31 | 1989-10-06 | Sony Corp | Semiconductor device |
| JPH05291567A (en) * | 1992-04-14 | 1993-11-05 | Toshiba Corp | Semiconductor device and its manufacture |
| JPH06163457A (en) * | 1992-08-24 | 1994-06-10 | Samsung Electron Co Ltd | Semiconductor device and its manufacture |
| JPH1012744A (en) * | 1996-06-24 | 1998-01-16 | Sony Corp | Manufacture of semiconductor device |
| JPH10125617A (en) * | 1996-10-21 | 1998-05-15 | Nec Corp | Method of manufacturing semiconductor device |
| JPH11103047A (en) * | 1997-09-29 | 1999-04-13 | Nec Corp | Mos type semiconductor device and manufacture therefor |
| JPH11274097A (en) * | 1998-03-20 | 1999-10-08 | Sony Corp | Manufacture of semiconductor device |
| JPH11312803A (en) * | 1998-04-28 | 1999-11-09 | Sony Corp | Manufacture of semiconductor device |
-
2000
- 2000-08-01 KR KR20000044642A patent/KR100370156B1/en active IP Right Grant
-
2001
- 2001-04-18 JP JP2001119558A patent/JP2002057124A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251757A (en) * | 1988-03-31 | 1989-10-06 | Sony Corp | Semiconductor device |
| JPH05291567A (en) * | 1992-04-14 | 1993-11-05 | Toshiba Corp | Semiconductor device and its manufacture |
| JPH06163457A (en) * | 1992-08-24 | 1994-06-10 | Samsung Electron Co Ltd | Semiconductor device and its manufacture |
| JPH1012744A (en) * | 1996-06-24 | 1998-01-16 | Sony Corp | Manufacture of semiconductor device |
| JPH10125617A (en) * | 1996-10-21 | 1998-05-15 | Nec Corp | Method of manufacturing semiconductor device |
| JPH11103047A (en) * | 1997-09-29 | 1999-04-13 | Nec Corp | Mos type semiconductor device and manufacture therefor |
| JPH11274097A (en) * | 1998-03-20 | 1999-10-08 | Sony Corp | Manufacture of semiconductor device |
| JPH11312803A (en) * | 1998-04-28 | 1999-11-09 | Sony Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303651C (en) * | 2003-07-16 | 2007-03-07 | 旺宏电子股份有限公司 | Method for forming self alignment contact window |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020011265A (en) | 2002-02-08 |
| KR100370156B1 (en) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365010B2 (en) | Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same | |
| US6670263B2 (en) | Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size | |
| JPH1187711A (en) | Fabrication of transistor | |
| US6627919B2 (en) | Thermally stable nickel germanosilicide formed on SiGe | |
| KR950003233B1 (en) | Semiconductor device having double silicide structure and fabricating method thereof | |
| JP2002057124A (en) | Method of manufacturing semiconductor element | |
| JP3033526B2 (en) | Method for manufacturing semiconductor device | |
| JPH10199829A (en) | Manufacture of semiconductor device | |
| JPH0613402A (en) | Manufacture of semiconductor device | |
| KR100369340B1 (en) | Method for fabricating titanium silicide | |
| KR20010061783A (en) | Method for fabricating mos transistor | |
| KR100650759B1 (en) | Method for forming wsix thin film | |
| JPH0864828A (en) | Method of fabrication of thin film transistor | |
| KR100680969B1 (en) | Method for forming wsix thin film | |
| JPH033365A (en) | Semiconductor device | |
| JPH07183506A (en) | Semiconductor device | |
| KR100458121B1 (en) | Method for making silicide of semiconductor | |
| KR100342867B1 (en) | Method of forming gate electrode of semiconductor device including Co-silicide | |
| KR100336566B1 (en) | Method for manufacturing semiconductor device | |
| KR19990049059A (en) | Manufacturing method of semiconductor device | |
| KR100447992B1 (en) | Gate electrode formation method of semiconductor device | |
| JP3319450B2 (en) | Preparation method of semiconductor thin film | |
| JP2993665B2 (en) | Wiring formation method | |
| JPH10223561A (en) | Manufacture of semiconductor device | |
| JP3767583B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061211 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |