KR20010061783A - Method for fabricating mos transistor - Google Patents
Method for fabricating mos transistor Download PDFInfo
- Publication number
- KR20010061783A KR20010061783A KR1019990064324A KR19990064324A KR20010061783A KR 20010061783 A KR20010061783 A KR 20010061783A KR 1019990064324 A KR1019990064324 A KR 1019990064324A KR 19990064324 A KR19990064324 A KR 19990064324A KR 20010061783 A KR20010061783 A KR 20010061783A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- transition metal
- forming
- sige layer
- amorphous
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 135
- 229910021350 transition metal silicide Inorganic materials 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 57
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 33
- 150000003624 transition metals Chemical class 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 28
- 238000011065 in-situ storage Methods 0.000 claims description 15
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 239000010941 cobalt Substances 0.000 claims description 9
- 229910017052 cobalt Inorganic materials 0.000 claims description 9
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000010405 reoxidation reaction Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000000694 effects Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001000 nickel titanium Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 소자의 모스 트랜지스터의 제조방법에 관한 것으로서, 보다 구체적으로는 poly-SiGe층과 전이금속 실리사이드층간의 계면 거칠기를 향상시키고, 게이트 공핍효과를 방지할 수 있는 poly-SiGe 게이트를 갖는 모스 트랜지스터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a MOS transistor of a semiconductor device. More specifically, the present invention relates to a MOS transistor having a poly-SiGe gate capable of improving the interface roughness between a poly-SiGe layer and a transition metal silicide layer and preventing a gate depletion effect. A method of manufacturing a transistor.
모스 트랜지스터의 게이트 전극재료로서 폴리실리콘막이 가장 일반적으로 사용되고 있는데, 이는 폴리실리콘이 고융점, 박막 형성의 용이성, 선패턴(line pattern) 형성의 용이성, 산화분위기에 대한 안정성, 평탄한 표면형성등과 같은 게이트 전극으로서 매우 우수한 물성을 가지고 있기 때문이다.As the gate electrode material of the MOS transistor, a polysilicon film is most commonly used. The polysilicon film has high melting point, ease of forming a thin film, ease of forming a line pattern, stability to an oxidizing atmosphere, and smooth surface formation. This is because it has very excellent physical properties as a gate electrode.
그러나, 폴리실리콘막만을 모스 트랜지스터의 게이트전극에 직접 적용하기에는 그 저항값이 매우 높기 때문에 P, As, B 등의 도펀트를 함유시킴으로써 저항값을 감소시켜 게이트에 적용하였다.However, since only the polysilicon film is directly applied to the gate electrode of the MOS transistor, since the resistance value is very high, it is applied to the gate by reducing the resistance value by containing dopants such as P, As, and B.
폴리실리콘 게이트를 CMOS트랜지스터에 적용함에 있어서, 최초로 n형 불순물을 도핑시킨 n+폴리실리콘 게이트를 NMOS 트랜지스터와 PMOS 트랜지스터로 사용하였다. 그러나, 이러한 CMOS 트랜지스터는 PMOS트랜지스터 영역에서는 매몰채널(buried channel)이 형성되어 쇼트채널효과가 상대적으로 증가하게 된다. 이에 따라 소자의 문턱전압이 감소하고, 누설전류 및 DIBL(drain induced BarrierLowering)이 증가하는 문제점이 있었다.In applying a polysilicon gate to a CMOS transistor, the first n + polysilicon gate doped with n-type impurities was used as an NMOS transistor and a PMOS transistor. However, in such a CMOS transistor, a buried channel is formed in the PMOS transistor region so that the short channel effect is relatively increased. Accordingly, there is a problem that the threshold voltage of the device is reduced, and leakage current and drain induced barrier lowering (DIBL) are increased.
상기한 문제점을 해결하기 위하여, PMOS 트랜지스터영역에서는 p+폴리실리콘 게이트를 형성하고 NMOS 트랜지스터영역에서는 n+폴리실리콘 게이트를 형성하는 듀얼 게이트를 갖는 CMOS 트랜지스터가 제시되었다.In order to solve the above problem, a CMOS transistor having a dual gate forming a p + polysilicon gate in a PMOS transistor region and an n + polysilicon gate in an NMOS transistor region has been proposed.
이러한 듀얼게이트를 갖는 CMOS 트랜지스터는 PMOS트랜지스터 영역에서도 표면채널(surface channel)을 형성할 수있으나, PMOS 트랜지스터 영역에서 게이트 공핍효과(gate depletion effect) 및 보론침투현상이 발생하는 문제점이 있었다.The CMOS transistor having such a dual gate can form a surface channel in the PMOS transistor region, but there is a problem in that a gate depletion effect and boron penetration occur in the PMOS transistor region.
게이트 공핍효과는 후속열처리 공정시 폴리실리콘 게이트내에 존재하는 도펀트가 상부 게이트층으로 확산되어 폴리실리콘막의 저항이 증가하게 되고, 이로 인하여 문턱전압이 증가하고, 활성화 열공정시 게이트 전극내에 도펀트의 활성화가 충분하지 못하여 게이트 절연막의 전기적 두께가 증가하는 현상을 말한다.The gate depletion effect is that the dopant present in the polysilicon gate diffuses into the upper gate layer in the subsequent heat treatment process, thereby increasing the resistance of the polysilicon film, thereby increasing the threshold voltage, and sufficient activation of the dopant in the gate electrode during the activation heat process. It does not mean that the electrical thickness of the gate insulating film increases.
보론침투현상은 P+폴리실리콘막내에 존재하는 보론이 게이트 절연막을 통과하여 채널영역으로 침투하므로써 소자의 문턱전압을 변화시키고, GOI(gate oxide intergrity) 특성을 열화시키는 현상을 말한다.The boron penetration phenomenon refers to a phenomenon in which boron present in the P + polysilicon film penetrates into the channel region through the gate insulating film to change the threshold voltage of the device and deteriorate GOI (gate oxide intergrity) characteristics.
최근에는, 상기 폴리실리콘 게이트 전극의 단점을 해결하면서 동시에 PMOS 트랜지스터영역 및 MOS 트랜지스터영역에서 표면채널을 형성할 수 있는 차세대 게이트 전극재료에 대한 활발한 연구가 진행되고 있다. 대표적인 게이트 전극물질로는 금속 게이트 및 poly-SiGe 게이트가 있다.Recently, active researches on next-generation gate electrode materials capable of forming surface channels in the PMOS transistor region and the MOS transistor region while solving the disadvantages of the polysilicon gate electrode have been conducted. Representative gate electrode materials include metal gates and poly-SiGe gates.
금속 게이트로는 텅스텐, 탄탈륨, 몰리브덴 및 질화텅스텐과 질화티타늄이있는데, 이들은 낮은 저항값과 중간 밴드갭 게이트를 구현할 수 있으며, 도펀트를 사용하지 않으므로 게이트 공핍효과 및 보론침투현상이 발생하지 않는 등의 우수한 장점을 가지고 있으나, 게이트 전극 형성시 필수적으로 진행해야 되는 LDD 산화공정을 진행할 수 없는 문제점이 있었다.Metal gates include tungsten, tantalum, molybdenum, tungsten nitride, and titanium nitride, which can realize low resistance values and intermediate bandgap gates, and do not use dopants, resulting in no gate depletion effect and boron penetration. Although it has an excellent advantage, there was a problem that can not proceed the LDD oxidation process that must be performed essentially when forming the gate electrode.
한편, poly-SiGe 게이트는 NMOS 트랜지스터와 PMOS 트랜지터영역에서 모두 표면채널영역을 형성할 수 있는 듀얼 게이트이면서 동시에 통상적인 폴리실리콘에 비하여 낮은 저항값과 게이트공핍효과 및 보론침투현상이 감소되는 등의 장점을 갖는다. 또한, Ge 의 몰분율 즉, 조성에 따라 일함수가 변하는 고유특성을 이용하여 페르미 에너지레벨을 실리콘의 중간 밴드갭근처에 위치하도록 고농도의 Ge 을 함유킴으로써 고농도의 Ge 를 함유한 poly-SiGe 게이트 즉, 대칭성의 문턱전압을 갖는 단일 게이트전극을 형성하는 것이 가능하다.Meanwhile, the poly-SiGe gate is a dual gate that can form a surface channel region in both the NMOS transistor and the PMOS transistor region, and at the same time, the low resistance value, gate depletion effect, and boron penetration phenomenon are reduced compared to conventional polysilicon. Has an advantage. In addition, poly-SiGe gates containing high concentrations of Ge are contained by containing high concentrations of Ge such that the Fermi energy level is located near the middle bandgap of silicon using the intrinsic properties of the Ge fraction, that is, the work function varies depending on the composition. It is possible to form a single gate electrode having a threshold voltage of symmetry.
그런데, 소자의 고집적도가 급속도로 진행됨에 따라 게이트의 선폭 및 게이트 저항값이 매우 감소되고 있는 실정이다. 따라서, 상기의 조건, 즉 작은 게이트선폭 및 저항값을 만족시킬 수 있는 새로운 물질 및 적층구조에 대한 필요성이 대두되고 있는 실정이다. 그러므로, poly-SiGe 게이트 전극을 구비한 모스 트랜지스터를 제조하는 경우에도 저저항을 갖는 전이금속-실리사이드/posi-SiGe 의 적층구조를 사용하는 것이 일반적이다.However, as the high integration of the device proceeds rapidly, the gate width and gate resistance of the gate are greatly reduced. Therefore, there is a need for a new material and a laminated structure that can satisfy the above conditions, that is, a small gate line width and resistance value. Therefore, it is common to use a laminated structure of transition metal-silicide / posi-SiGe having low resistance even when manufacturing a MOS transistor having a poly-SiGe gate electrode.
도 1a 내지 도 1h는 종래의 poly-SiGe 게이트를 구비하는 모스 트랜지스터를 제조하는 방법을 도시한 도면이다. 도 1a에 도시된 바와같이 반도체 기판(1)상에 게이트 산화막(2)을 열적으로 성장시킨 다음, 도 1b에 도시된 바와같이 화학적 기상증착법을 이용하여 도핑되지 않은 poly-SiGe 층(3) 및 폴리실리콘막(4)을 연속적으로 인시튜방법으로 증착한다.1A to 1H illustrate a method of manufacturing a MOS transistor having a conventional poly-SiGe gate. Thermally growing a gate oxide film 2 on the semiconductor substrate 1 as shown in FIG. 1A, and then undoped the poly-SiGe layer 3 using chemical vapor deposition as shown in FIG. The polysilicon film 4 is continuously deposited in-situ.
도 1c에 도시된 바와같이 n형 또는 p형 불순물을 상기 poly-SiGe층(3)으로 이온주입하여 도핑된 poly-SiGe층(5)을 형성한 다음, 도 1d에 도시된 바와같이 전이금속-실리사이드를 형성하기 위한 전이금속층(7)을 형성한다.As shown in FIG. 1C, the doped poly-SiGe layer 5 is formed by ion implanting n-type or p-type impurities into the poly-SiGe layer 3, and then as shown in FIG. 1D. A transition metal layer 7 for forming silicide is formed.
도 1e에 도시된 바와같이 급속열처리공정(RTP)을 수행하여 전이금속층(7)과 폴리실리콘막(4)간의 실리시데이션반응(silicidation)을 유도하여 결정질 전이금속 실리사이드(6)를 형성한다.As shown in FIG. 1E, a rapid heat treatment (RTP) is performed to induce silicidation between the transition metal layer 7 and the polysilicon film 4 to form crystalline transition metal silicide 6.
도 1f에 도시된 바와같이 게이트전극을 패터닝하기 위한 하드마스크(8)로서 산화막 또는 질화막을 증착한 다음, 도 1g에 도시된 바와같이 사진식각공정을 수행하여 하드마스크(8) 및 그하부의 전이금속 실리사이드층(6), 도핑된 poly-SiGe층(5) 및 게이트 산화막(2)을 식각하여 게이트전극을 형성한다.As shown in FIG. 1F, an oxide film or a nitride film is deposited as a hard mask 8 for patterning the gate electrode, and then a photolithography process is performed as shown in FIG. 1G to transfer the hard mask 8 and the lower part thereof. The metal silicide layer 6, the doped poly-SiGe layer 5, and the gate oxide film 2 are etched to form a gate electrode.
도 1h에 도시된 바와같이 게이트전극을 형성하기 위한 식각공정에서 발생된 기판손상을 회복함과 동시에 이후의 소오스/드레인영역 형성시 기판이 손상되는 것을 방지하기 위하여, LDD 산화공정인 게이트 재산화공정을 수행하여 기판표면에 스크린산화막(9)을 열적으로 형성시킨다.As shown in FIG. 1H, a gate reoxidation process, which is an LDD oxidation process, is used to recover substrate damage generated in an etching process for forming a gate electrode and to prevent substrate damage during subsequent source / drain region formation. Is performed to thermally form the screen oxide film 9 on the substrate surface.
도 1i에 도시된 바와같이 셀프얼라인 콘택공정(self-aligned contact, SAC)을 수행하여 소오스/드레인 영역(14)을 형성하여 모스 트랜지스터를 형성한다.As shown in FIG. 1I, a self-aligned contact (SAC) is performed to form a source / drain region 14 to form a MOS transistor.
상기한 바와같은 종래의 모스 트랜지스터의 제조방법은 재산화공정시 게이트전극의 에지부분에 존재하는 게이트 산화막에 버드빅이 유도되어 모스 트랜지스터의 게이트-드레인간의 오버랩 캐패시턴스의 발생을 최소화하고, 또한 게이트 전극의 측벽에 산화막을 형성함으로써 식각공정후 게이트전극에 남아있는 미세 잔존물을 제거하는 효과를 동시에 얻을 수 있었다.In the conventional method of manufacturing a MOS transistor, Budvik is induced in the gate oxide film present at the edge of the gate electrode during the reoxidation process, thereby minimizing the occurrence of overlap capacitance between the gate and the drain of the MOS transistor. By forming an oxide film on the sidewalls, the effect of removing fine residues remaining on the gate electrode after the etching process was simultaneously obtained.
그러나, 전이금속 실리사이드를 형성하기 위하여 급속열처리공정에 의한 전이금속과 도핑된 폴리실리콘막간의 실리시데이션반응을 유도할 때, 실리시데이션반응이 폴리실리콘막의 결정입계(grain boundary)를 따라 불균일하게 발생되어 전이금속 실리사이드층(6)과 poly-SiGe 층(5)간의 계면이 거칠기가 나쁘게 된다.However, when inducing a silicidation reaction between the transition metal and the doped polysilicon film by the rapid heat treatment process to form the transition metal silicide, the silicidation reaction is unevenly along the grain boundary of the polysilicon film. Generated, the roughness of the interface between the transition metal silicide layer 6 and the poly-SiGe layer 5 becomes poor.
이러한 게이트전극을 형성한 다음 후 속의 재산화공정, 소오스/드레인을 형성하기 위한 RTP 공정 및 평탄화를 위한 BPSG막의 플로우공정등과 같은 후속열공정을 진행하여 모스 트랜지스터를 제조하면, 게이트전극내의 전이금속 실리사이드층(6)과 poly-SiGe층(5)의 계면에서 전이금속과 실리콘원자간의 반응이 한층 더 심화되어 poly-SiGe층(5)의 조성이 국부적으로 변화되고, 그에 따라 그의 일함수가 변화하여 소자특성의 재현성이 저하되는 문제점이 있었다.After forming such a gate electrode, a subsequent thermal process such as a subsequent reoxidation process, an RTP process for forming a source / drain, and a flow process of a BPSG film for planarization is performed to produce a MOS transistor. At the interface between the silicide layer 6 and the poly-SiGe layer 5, the reaction between the transition metal and the silicon atom is further intensified, so that the composition of the poly-SiGe layer 5 is locally changed, and thus its work function is changed. There is a problem that the reproducibility of the device characteristics is lowered.
또한, 계면의 거칠기가 더욱더 나빠지게 되고, 전이금속이 poly-SiGe층을 통과하여 게이트 산화막까지 도달하게 되고, 이에 따라 GOI 특성을 저하시킬 뿐만 아니라 poly-SiGe층내에 존재하는 도펀트가 상부의 전이금속 실리사이드막으로 외방확산(out-diffusion)되어 도펀트가 감소하게 되고, 이로 인하여 게이트저항값 증가 즉, 게이트공핍효과를 초래하여 모스 트랜지스터의 특성을 저하시키는 문제점이 있었다.In addition, the roughness of the interface becomes even worse, and the transition metal passes through the poly-SiGe layer to the gate oxide film, thereby degrading the GOI characteristics and the dopant present in the poly-SiGe layer. The dopant is reduced by out-diffusion to the silicide layer, which causes an increase in the gate resistance value, that is, a gate depletion effect, thereby degrading the characteristics of the MOS transistor.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, poly-SiGe의 조성변화를 최소화하여 계면 거칠기에 의한 GOI 특성열화를 방지할 수 있는 비정질 실리콘막을 이용한 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, to minimize the change in the composition of the poly-SiGe to prevent the degradation of GOI characteristics due to the interfacial roughness of the MOS having a poly-SiGe gate using an amorphous silicon film It is an object of the present invention to provide a method for manufacturing a transistor.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 poly-SiGe 게이트를 갖는 모스 트랜지스터의 제조공정도를 도시한 도면,1A to 1I illustrate a manufacturing process diagram of a MOS transistor having a poly-SiGe gate according to an embodiment of the present invention;
도 2a 내지 도 1i는 본 발명의 다른 실시예에 따른 poly-SiGe 게이트를 갖는 모스 트랜지스터의 제조공정도를 도시한 도면,2A to 1I illustrate a manufacturing process diagram of a MOS transistor having a poly-SiGe gate according to another embodiment of the present invention;
도 4a 내지 도 4i는 본 발명의 또 다른 실시예에 따른 poly-SiGe 게이트를 갖는 모스 트랜지스터의 제조공정도를 도시한 도면,4A to 4I are diagrams illustrating a manufacturing process of a MOS transistor having a poly-SiGe gate according to another embodiment of the present invention;
도 4a 내지 도 4i는 본 발명의 또 다른 실시예에 따른 poly-SiGe 게이트를 갖는 모스 트랜지스터의 제조공정도를 도시한 도면,4A to 4I are diagrams illustrating a manufacturing process of a MOS transistor having a poly-SiGe gate according to another embodiment of the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1 : 반도체 기판 2 : 게이트 산화막1 semiconductor substrate 2 gate oxide film
3 : 결정질의 poly-SiGe층 4 : 폴리실리콘막3: crystalline poly-SiGe layer 4: polysilicon film
5 : 도핑된 결정질의 poly-SiGe층 6 : 결정질의 전이금속 실리사이드층5: doped crystalline poly-SiGe layer 6: crystalline transition metal silicide layer
7 : 비정질의 전이금속층 8 : 하드 마스크7: amorphous transition metal layer 8: hard mask
9 : 스크린 마스크 10 : 비정질의 실리콘층9: screen mask 10: amorphous silicon layer
11 : 비정질의 SiGe층 12 : 도핑된 비정질의 SiGe층11: amorphous SiGe layer 12: doped amorphous SiGe layer
13 : 비정질의 전이금속 실리사이드층 14 : 소오스/드레인 영역13 amorphous transition metal silicide layer 14 source / drain region
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판에 게이트 산화막을 형성하는 공정과; 게이트 산화막상에 도핑된 결정질의 SiGe층과 비정질의 실리층을 형성하는 공정과; 비정질의 실리콘층상에 비정질의 전이금속층을 형성하는 공정과; 열처리공정을 수행하여 전이금속과 실리콘을 반응시켜 결정질의 SiGe상에 결정질의 전이금속 실리사이드층을 형성하는 공정과; 상기 전이금속 실리사이드층상에 하드마스크를 형성하는 공정과; 하드마스크 및 그하부의 전이금속 실리사이드층, 결정질의 SiGe층 및 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 공정을 포함하는 모스 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises the steps of forming a gate oxide film on a semiconductor substrate; Forming a crystalline SiGe layer and an amorphous silicide layer on the gate oxide film; Forming an amorphous transition metal layer on the amorphous silicon layer; Performing a heat treatment process to react the transition metal with silicon to form a crystalline transition metal silicide layer on the crystalline SiGe; Forming a hard mask on the transition metal silicide layer; It provides a method of manufacturing a MOS transistor comprising a step of forming a gate electrode by patterning a hard mask and a transition metal silicide layer, a crystalline SiGe layer and a gate oxide film thereunder.
상기 결정질의 SiGe층과 비정질의 실리콘층은 HVCVD, LPCVD 또는 APCVD 방법중 하나를 이용하여 SiH4또는 Si2H6가스중 하나와 GeH4가스를 소오스개스로 하여 500 내지 600℃의 온도범위에서 각각 500-1500Å의 두께로 증착하는 것을 특징으로 한다.The crystalline SiGe layer and the amorphous silicon layer are each one of SiH 4 or Si 2 H 6 gas and GeH 4 gas as a source gas using one of HVCVD, LPCVD, or APCVD methods in a temperature range of 500 to 600 ° C. It is characterized in that the deposition to a thickness of 500-1500Å.
상기 도핑된 결정질의 SiGe층을 형성하는 방법은 결정질의 SiGe층을 형성한 다음 n형 또는 p형 도펀트를 2.0-5.0x1015/㎠의 도우즈로 이온주입하여 도핑된 결정질의 SiGe층을 형성하거나 또는 상기 도핑된 결정질 SiGe층은 도펀트를 함유하는 소오스개스를 추가하여 인시튜방법으로 증착되는 것을 특징으로 한다.The method of forming the doped crystalline SiGe layer is to form a crystalline SiGe layer and then ion implanted n-type or p-type dopant with a dose of 2.0-5.0x10 15 / cm 2 to form a doped crystalline SiGe layer or Or the doped crystalline SiGe layer is deposited by an in-situ method by adding a source gas containing a dopant.
상기 비정질의 전이금속층은 물리적증착법으로 300 내지 800Å의 두께로 증착되고, 전이금속으로는 텅스텐, 코발트, 니켈, 티타늄중 하나를 사용하는 것을 특징으로 한다.The amorphous transition metal layer is deposited to a thickness of 300 to 800 kPa by physical vapor deposition, and the transition metal is characterized by using one of tungsten, cobalt, nickel, titanium.
상기 열처리공정은 질소분위기하에서 RTP 공정을 750-900℃의 온도에서 10-30초동안 실시하거나 또는 질소분위기하에서 퍼니스 어닐을 650-850℃의 온도에서 30-60분동안 수행하는 것을 특징으로 한다.The heat treatment is characterized in that the RTP process is carried out for 10-30 seconds at a temperature of 750-900 ° C. under a nitrogen atmosphere or the furnace annealing is carried out at a temperature of 650-850 ° C. for 30-60 minutes under a nitrogen atmosphere.
상기 하드 마스크는 산화막 또는 질화막중 하나를 900 내지 1200Å의 두께로 형성하는 것을 특징으로 한다.The hard mask is characterized in that to form one of the oxide film or nitride film to a thickness of 900 to 1200Å.
상기 게이트전극을 형성한 다음, 재산화공정을 수행하여 게이트의 측벽 및 기판상에 스크린 산화막을 650 내지 850℃ 의 온도에서 30 내지 100Å의 두께로 형성하는 공정과; 셀프얼라인콘택방법을 통해 기판내에 소오스/드레인 영역을 형성하는 공정을 더 포함하는 것을 특징으로 한다.Forming the gate electrode, and then performing a reoxidation process to form a screen oxide film on the sidewall of the gate and the substrate to a thickness of 30 to 100 kPa at a temperature of 650 to 850 캜; The method may further include forming a source / drain region in the substrate through a self-aligned contact method.
또한, 본 발명은 반도체 기판에 게이트 산화막을 형성하는 공정과; 게이트 산화막상에 도핑된 비정질의 SiGe층과 비정질의 실리콘층을 형성하는 공정과; 비정질의 실리콘층상에 비정질의 전이금속층을 형성하는 공정과; 열처리공정을 수행하여 전이금속과 실리콘을 반응시켜 결정질의 SiGe상에 결정질의 전이금속 실리사이드층을 형성하는 공정과; 상기 전이금속 실리사이드층상에 하드마스크를 형성하는 공정과; 하드마스크 및 그하부의 전이금속 실리사이드층, 결정질의 SiGe층 및 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 공정을 포함하는 모스 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.The present invention also provides a process for forming a gate oxide film on a semiconductor substrate; Forming a doped amorphous SiGe layer and an amorphous silicon layer on the gate oxide film; Forming an amorphous transition metal layer on the amorphous silicon layer; Performing a heat treatment process to react the transition metal with silicon to form a crystalline transition metal silicide layer on the crystalline SiGe; Forming a hard mask on the transition metal silicide layer; It provides a method of manufacturing a MOS transistor comprising a step of forming a gate electrode by patterning a hard mask and a transition metal silicide layer, a crystalline SiGe layer and a gate oxide film thereunder.
또한, 본 발명은 반도체 기판에 게이트 산화막을 형성하는 공정과; 게이트 산화막상에 도핑된 SiGe층을 형성하는 공정과; 비정질의 전이금속 실리사이드층을 형성하는 공정과; 열처리공정을 수행하여 결정질의 SiGe상에 결정질의 전이금속 실리사이드층을 형성하는 공정과; 상기 전이금속 실리사이드층상에 하드마스크를 형성하는 공정과; 하드마스크 및 그하부의 전이금속 실리사이드층, 결정질의 SiGe층 및 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 공정을 포함하는 모스 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.The present invention also provides a process for forming a gate oxide film on a semiconductor substrate; Forming a doped SiGe layer on the gate oxide film; Forming an amorphous transition metal silicide layer; Performing a heat treatment process to form a crystalline transition metal silicide layer on the crystalline SiGe; Forming a hard mask on the transition metal silicide layer; It provides a method of manufacturing a MOS transistor comprising a step of forming a gate electrode by patterning a hard mask and a transition metal silicide layer, a crystalline SiGe layer and a gate oxide film thereunder.
상기 SiGe층은 HVCVD, LPCVD 또는 APCVD 방법중 하나를 이용하여 SiH4또는 Si2H6가스중 하나와 GeH4가스를 소오스개스로 하여 500 내지 550℃ 이하의 온도범위에서 비정질상태 또는 결정질상태로 증착하는 것을 특징으로 한다.The SiGe layer is deposited in an amorphous state or a crystalline state in a temperature range of 500 to 550 ° C. or less by using one of SiH 4 or Si 2 H 6 gas and GeH 4 gas as a source gas using one of HVCVD, LPCVD, or APCVD methods. Characterized in that.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2i는 본 발명의 제1실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법을 도시한 것이다. 제1실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법은 결정질의 poly-SiGe층상에 비정질 실리콘층을 형성한 다음 실리시데이션공정을 수행하여 결정질의 전이금속-실리사이드층을 형성하는 방법이다.2A to 2I illustrate a method of manufacturing a MOS transistor having a poly-SiGe gate according to a first embodiment of the present invention. In the method of manufacturing a MOS transistor having a poly-SiGe gate according to the first embodiment, an amorphous silicon layer is formed on a crystalline poly-SiGe layer, and then a silicidation process is performed to form a crystalline transition metal-silicide layer. Way.
도 2a에 도시된 바와같이 반도체 기판(1)인 실리콘 기판상에 게이트 산화막(2)을 성장시킨 다음, 도 2b에 도시된 바와같이 고진공(high vacuum) CVD, 저압(low pressure) CVD, 또는 상압(atmospheric pressure) CVD 방법으로 SiH4또는 Si2H6와 GeH4가스를 소오스가스로 하여 poly-SiGe층(3)과 비정질실리콘층(10)을 연속적으로 인시튜방법으로 각각 500 내지 1500Å의 두께로 증착한다.A gate oxide film 2 is grown on a silicon substrate, which is a semiconductor substrate 1, as shown in FIG. 2A, and then high vacuum CVD, low pressure CVD, or atmospheric pressure as shown in FIG. 2B. (atmospheric pressure) SiH 4 or Si 2 H 6 and GeH 4 gas as a source gas by CVD method, the poly-SiGe layer 3 and the amorphous silicon layer 10 in a continuous in-situ method of 500 to 1500 각각 respectively. To be deposited.
이때, 박막증착시 SiGe층(3)은 결정질상태로, 실리콘층(10)은 비정질상태가 되도록 500 내지 600℃ 의 온도범위에서 인시튜방법으로 증착한다. 이는 결정질 상태로 증착할 수 있는 최소온도값이 또는 비정질상태로 증착될 수 있는 최대온도값이 실리콘층(10)에 비하여 SiGe층(3)이 더 낮은 온도를 갖기 때문에 각각의 물질에 해당하는 임계온도값사이에서 증착온도를 설정하면 결정질상태의 SiGe층(10)과 비정질상태의 실리콘층(10)의 적층박막을 인시튜적으로 형성할 수 있다.In this case, the SiGe layer 3 is deposited in a crystalline state, and the silicon layer 10 is deposited in an in-situ method in a temperature range of 500 to 600 ° C. so as to be amorphous. This is because the minimum temperature value that can be deposited in the crystalline state or the maximum temperature value that can be deposited in the amorphous state is lower than that of the silicon layer 10 so that the SiGe layer 3 has a lower temperature. When the deposition temperature is set between the temperature values, the laminated thin film of the SiGe layer 10 in the crystalline state and the silicon layer 10 in the amorphous state can be formed in situ.
도 2c에 도시된 바와같이 P 또는 As 이온과 같은 n형 불순물 또는 B 이온과 같은 p형 불순물을 poly-SiGe층(3)으로 이온주입하여 도핑된 poly-SiGe층(5)을 형성한다.As illustrated in FIG. 2C, n-type impurities such as P or As ions or p-type impurities such as B ions are ion-implanted into the poly-SiGe layer 3 to form a doped poly-SiGe layer 5.
이때, 불순물 이온주입공정은 도우즈가 2.0-5.0x1015/㎠이며, 이온주입 에너지는 이온주입된 도펀트가 poly-SiGe 층(3)에만 존재하도록 설정되어진다.At this time, the impurity ion implantation process has a dose of 2.0-5.0x10 15 / cm 2, and the ion implantation energy is set such that the ion implanted dopant is present only in the poly-SiGe layer 3.
상기한 바와같이 도핑되지 않은 poly-SiGe층(3)을 증착한 다음 이온주입공정을 수행하여 도핑된 poly-SiGe층(5)을 형성하는 대신, poly-SiGe층을 증착할 때 도펀트원소를 함유하는 소오스개스를 추가적으로 주입하여 인시튜적으로 도핑된poly-SiGe층(5)을 형성할 수도 있다.Instead of depositing the undoped poly-SiGe layer (3) as described above, followed by an ion implantation process to form the doped poly-SiGe layer (5), the dopant element is contained when the poly-SiGe layer is deposited. The source gas may be further injected to form an in-situ doped poly-SiGe layer 5.
도 2d에 도시된 바와같이 물리적 증착법을 이용하여 비정질의 전이금속층(7)을 300 내지 800Å의 두께로 비정질 실리콘층(10)상에 형성한다. 여기서, 전이금속으로는 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni)등을 사용하여 후속의 실리시데이션공정시 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiTi) 등의 전이금속-실리사이드층을 형성하게 된다.As shown in FIG. 2D, an amorphous transition metal layer 7 is formed on the amorphous silicon layer 10 to have a thickness of 300 to 800 μm using physical vapor deposition. Here, as the transition metal, tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), in a subsequent silicidation process using tungsten (W), titanium (Ti), cobalt (Co), nickel (Ni), etc. Transition metal-silicide layers such as cobalt silicide (CoSi 2 ) and nickel silicide (NiTi) are formed.
도 2e에 도시된 바와같이 질소분위기하에서 RTP 공정을 750-900℃ 의 온도범위에서 10-30초동안 실시함으로써 전이금속과 비정질 실리콘간의 실리시데이션 반응을 유도하여 저저항의 결정질 전이금속-실리사이드층(6)을 형성한다. 이와 동시에 poly-SiGe층(5)에 이온주입된 도펀트를 활성화시킨다.As shown in FIG. 2E, a low-resistance crystalline transition metal-silicide layer is induced by inducing silicidation reaction between the transition metal and amorphous silicon by performing the RTP process under a nitrogen atmosphere for 10-30 seconds at a temperature range of 750-900 ° C. (6) is formed. At the same time, the dopant implanted into the poly-SiGe layer 5 is activated.
전이금속-실리사이드층을 형성하기 위하여 RTP 공정 대신에 질소분위기하에서 퍼니스어닐(furnace anneal)을 650-850℃ 의 온도범위에서 30-60분동안 실시하여 형성할 수도 있다.In order to form the transition metal silicide layer, instead of the RTP process, a furnace anneal may be formed under a nitrogen atmosphere for 30 to 60 minutes in a temperature range of 650 to 850 ° C.
도 2f에 도시된 바와같이 게이트 전극 패터닝을 위하여 하드 마스크(8)로서 산화막 또는 질화막을 900 내지 1200Å의 두께로 증착하고, 도 2g에 도시된 바와같이 사진식각공정을 수행하여 하드 마스크(8)와 그하부의 전이금속-실리사이드층(6) 및 도핑된 poly-SiGe층(5)과 게이트 산화막(2)을 식각하여 게이트 전극을 형성한다.As shown in FIG. 2F, an oxide film or a nitride film is deposited to a thickness of 900 to 1200 로서 as a hard mask 8 for the gate electrode patterning, and a photolithography process is performed to show the hard mask 8 and the hard mask 8. The bottom transition metal-silicide layer 6, the doped poly-SiGe layer 5 and the gate oxide film 2 are etched to form a gate electrode.
도 2h에 도시된 바와같이 LDD 산화공정 즉, 재산화공정을 650-850℃의 온도에서 실시하여 실리콘 기판(1) 및 게이트전극의 측벽에 스크린 마스크(9)을 30 내지 100Å의 두께로 증착하고, 도 2i에 도시된 바와같이 셀프얼라인 콘택공정을 수행하여 소오스/드레인영역(14)을 형성하여 모스 트랜지스터를 제조한다.As shown in FIG. 2H, the LDD oxidation process, that is, the reoxidation process, is carried out at a temperature of 650-850 ° C. to deposit the screen mask 9 on the sidewalls of the silicon substrate 1 and the gate electrode at a thickness of 30 to 100 μs. As shown in FIG. 2I, a MOS transistor is fabricated by forming a source / drain region 14 by performing a self-aligned contact process.
도 3a 내지 도 3i는 본 발명의 제2실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법을 도시한 것이다. 제2실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법은 비정질 상태의 SiGe층상에 비정질실리콘층을 형성한 다음 실리시데이션공정을 수행하여 결정질의 SiGe층상에 결정질의 전이금속-실리사이드층을 형성하는 방법이다.3A to 3I illustrate a method of manufacturing a MOS transistor having a poly-SiGe gate according to a second embodiment of the present invention. In the method of manufacturing a MOS transistor having a poly-SiGe gate according to the second embodiment, an amorphous silicon layer is formed on an SiGe layer in an amorphous state, and then a silicidation process is performed to form a crystalline transition metal-silicide on a crystalline SiGe layer. It is a method of forming a layer.
도 3a에 도시된 바와같이 반도체 기판(1)인 실리콘 기판상에 게이트 산화막(2)을 성장시킨 다음, 도 3b에 도시된 바와같이 고진공(high vacuum) CVD, 저압(low pressure) CVD, 또는 상압(atmospheric pressure) CVD 방법으로 SiH4또는 Si2H6와 GeH4가스를 소오스가스로 하여 비정질의 SiGe층(11)과 비정질실리콘층(10)을 연속적으로 인시튜방법으로 각각 500 내지 1500Å의 두께로 증착한다.A gate oxide film 2 is grown on a silicon substrate, which is a semiconductor substrate 1, as shown in FIG. 3A, and then high vacuum CVD, low pressure CVD, or atmospheric pressure as shown in FIG. 3B. (atmospheric pressure) SiH 4 or Si 2 H 6 and GeH 4 gas as a source gas by the CVD method, the thickness of 500 to 1500 kPa in the in-situ method of the amorphous SiGe layer 11 and the amorphous silicon layer 10, respectively, continuously To be deposited.
이때, 박막증착시 SiGe층(3)과 실리콘층(10)은 모두 비정질상태가 되도록 500 내지 550℃ 의 이하의 온도에서 인시튜방법으로 증착한다. 따라서, 후속의 열처리공정에 의해 비정질의 SiGe층(11)과 실리콘층(10)이 결정화될 때 상대적으로 결정립이 큰 결정질의 SiGe층과 실리콘층이 형성되도록 유도한다. 이에 따라 박막내의 입계면적을 감소시킴으로써 도핑된 poly-SiGe층내의 도펀트의 외방확산에 의한 게이트공핍효과를 최소화할 수 있다.At this time, when the thin film is deposited, the SiGe layer 3 and the silicon layer 10 are deposited by an in-situ method at a temperature of 500 to 550 ° C. or less so as to be in an amorphous state. Therefore, when the amorphous SiGe layer 11 and the silicon layer 10 are crystallized by a subsequent heat treatment process, a crystalline SiGe layer and a silicon layer having relatively large grains are formed. Accordingly, the gate depletion effect due to out-diffusion of the dopant in the doped poly-SiGe layer can be minimized by reducing the grain boundary area in the thin film.
도 3c에 도시된 바와같이 P 또는 As 이온과 같은 n형 불순물 또는 B 이온과 같은 p형 불순물을 비정질의 SiGe층(11)으로 이온주입하여 도핑된 SiGe층(12)을 형성한다.As shown in FIG. 3C, n-type impurities such as P or As ions or p-type impurities such as B ions are implanted into the amorphous SiGe layer 11 to form a doped SiGe layer 12.
이때, 불순물 이온주입공정은 도우즈가 2.0-5.0x1015/㎠이며, 이온주입 에너지는 이온주입된 도펀트가 SiGe 층(12)에만 존재하도록 설정되어진다.At this time, the impurity ion implantation process has a dose of 2.0-5.0 × 10 15 / cm 2, and the ion implantation energy is set such that the ion implanted dopant is present only in the SiGe layer 12.
상기한 바와같이 도핑되지 않은 SiGe층(11)을 증착한 다음 이온주입공정을 수행하여 도핑된 SiGe층(12)을 형성하는 대신, 비정질의 SiGe층을 증착할 때 도펀트원소를 함유하는 소오스개스를 추가적으로 주입하여 인시튜적으로 도핑된 SiGe층(12)을 형성할 수도 있다.Instead of depositing the undoped SiGe layer 11 and then performing an ion implantation process to form the doped SiGe layer 12, a source gas containing a dopant element is deposited when the amorphous SiGe layer is deposited. Further implantation may be performed to form an in-situ doped SiGe layer 12.
도 3d에 도시된 바와같이 물리적 증착법을 이용하여 비정질의 전이금속층(7)을 300 내지 800Å의 두께로 비정질 실리콘층(10)상에 형성한다. 여기서, 전이금속으로는 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni)등을 사용하여 후속의 실리시데이션공정시 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiTi) 등의 전이금속-실리사이드층을 형성하게 된다.As shown in FIG. 3D, an amorphous transition metal layer 7 is formed on the amorphous silicon layer 10 to have a thickness of 300 to 800 μm using physical vapor deposition. Here, as the transition metal, tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), in a subsequent silicidation process using tungsten (W), titanium (Ti), cobalt (Co), nickel (Ni), etc. Transition metal-silicide layers such as cobalt silicide (CoSi 2 ) and nickel silicide (NiTi) are formed.
도 3e에 도시된 바와같이 질소분위기하에서 RTP 공정을 750-900℃ 의 온도범위에서 10-30초동안 실시함으로써 전이금속과 비정질 실리콘간의 실리시데이션 반응을 유도하여 저저항의 결정질 전이금속-실리사이드층(6)을 형성한다. 또한, 비정질의 SiGe층은 poly-SiGe층(5)으로 결정화되고, 그 내부에 이온주입된 도펀트는 활성화된다.As shown in FIG. 3E, a low-resistance crystalline transition metal-silicide layer is formed by inducing a silicidation reaction between the transition metal and the amorphous silicon by performing the RTP process at a temperature range of 750-900 ° C. for 10-30 seconds under a nitrogen atmosphere. (6) is formed. In addition, the amorphous SiGe layer is crystallized with the poly-SiGe layer 5, and the dopant implanted therein is activated.
전이금속-실리사이드층을 형성하기 위하여 RTP 공정 대신에 질소분위기하에서 퍼니스어닐(furnace anneal)을 650-850℃ 의 온도범위에서 30-60분동안 실시하여 형성할 수도 있다.In order to form the transition metal silicide layer, instead of the RTP process, a furnace anneal may be formed under a nitrogen atmosphere for 30 to 60 minutes in a temperature range of 650 to 850 ° C.
도 3f에 도시된 바와같이 게이트 전극 패터닝을 위하여 하드 마스크(8)로서 산화막 또는 질화막을 900 내지 1200Å의 두께로 증착하고, 도 3g에 도시된 바와같이 사진식각공정을 수행하여 하드 마스크(8)와 그하부의 전이금속-실리사이드층(6) 및 도핑된 poly-SiGe층(5)과 게이트 산화막(2)을 식각하여 게이트 전극을 형성한다.As shown in FIG. 3F, an oxide film or a nitride film is deposited to have a thickness of 900 to 1200 로서 as a hard mask 8 for the gate electrode patterning, and a photolithography process is performed as shown in FIG. 3G. The bottom transition metal-silicide layer 6, the doped poly-SiGe layer 5 and the gate oxide film 2 are etched to form a gate electrode.
도 3h에 도시된 바와같이 LDD 산화공정을 650-850℃의 온도에서 실시하여 실리콘 기판(1) 및 게이트전극의 측벽에 스크린 마스크(9)을 30 내지 100Å의 두께로 증착하고, 도 3i에 도시된 바와같이 셀프얼라인 콘택공정을 수행하여 소오스/드레인영역(14)을 형성하여 모스 트랜지스터를 제조한다.As shown in FIG. 3H, the LDD oxidation process is performed at a temperature of 650-850 ° C. to deposit a screen mask 9 on the sidewalls of the silicon substrate 1 and the gate electrode at a thickness of 30 to 100 microseconds, and as shown in FIG. 3I. As described above, a MOS transistor is manufactured by forming a source / drain region 14 by performing a self-aligned contact process.
도 4a 내지 도 4i는 본 발명의 제3실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법을 도시한 것이다. 제3실시예에 따른 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법은 비정질의 SiGe층상에 비정질의 전이금속 실리사이즈층을 형성한 다음 열처리공정을 수행하여 결정질의 SiGe층상에 결정질의 전이금속 실리사이드층을 형성하는 방법이다.4A to 4I illustrate a method of manufacturing a MOS transistor having a poly-SiGe gate according to a third embodiment of the present invention. In the method of manufacturing a MOS transistor having a poly-SiGe gate according to the third embodiment, an amorphous transition metal silicide layer is formed on an amorphous SiGe layer, and then subjected to a heat treatment process to form a crystalline transition metal silicide on the crystalline SiGe layer. It is a method of forming a layer.
도 4a에 도시된 바와같이 반도체 기판(1)인 실리콘 기판상에 게이트 산화막(2)을 성장시킨 다음, 도 4b에 도시된 바와같이 고진공(high vacuum) CVD,저압(low pressure) CVD, 또는 상압(atmospheric pressure) CVD 방법으로 SiH4또는 Si2H6와 GeH4가스를 소오스가스로 하여 비정질의 SiGe층(11)을 500 내지 1500Å의 두께로 증착한다.A gate oxide film 2 is grown on a silicon substrate, which is a semiconductor substrate 1, as shown in FIG. 4A, and then high vacuum CVD, low pressure CVD, or atmospheric pressure as shown in FIG. 4B. (atmospheric pressure) An amorphous SiGe layer 11 is deposited to a thickness of 500 to 1500 kPa using SiH 4 or Si 2 H 6 and GeH 4 gas as a source gas by a CVD method.
이때, 박막증착시 SiGe층(3)은 비정질상태가 되도록 500 내지 550℃ 이하의 온도에서 증착한다. 여기서, 증착온도를 500-550℃ 이상의 온도에서 SiGe층을 증착하여 결정구조를 갖는 poly-SiGe층을 형성할 수도 있다.At this time, when the thin film is deposited, the SiGe layer 3 is deposited at a temperature of 500 to 550 ° C. or less so as to be in an amorphous state. Here, the SiGe layer may be deposited at a deposition temperature of 500-550 ° C. or higher to form a poly-SiGe layer having a crystal structure.
도 4c에 도시된 바와같이 P 또는 As 이온과 같은 n형 불순물 또는 B 이온과 같은 p형 불순물을 poly-SiGe층(3)으로 이온주입하여 도핑된 SiGe층(12)을 형성한다.As shown in FIG. 4C, n-type impurities such as P or As ions or p-type impurities such as B ions are ion-implanted into the poly-SiGe layer 3 to form a doped SiGe layer 12.
이때, 불순물 이온주입공정은 도우즈가 2.0-5.0x1015/㎠이며, 이온주입 에너지는 이온주입된 도펀트가 SiGe 층(11)에만 존재하도록 설정되어진다.At this time, the impurity ion implantation process has a dose of 2.0-5.0x10 15 / cm 2, and the ion implantation energy is set such that the ion implanted dopant is present only in the SiGe layer 11.
상기한 바와같이 도핑되지 않은 SiGe층(11)을 증착한 다음 이온주입공정을 수행하여 도핑된 SiGe층(12)을 형성하는 대신, SiGe층을 증착할 때 도펀트원소를 함유하는 소오스개스를 추가적으로 주입하여 인시튜적으로 도핑된 SiGe층(12)을 형성할 수도 있다.As described above, instead of forming the doped SiGe layer 12 by depositing the undoped SiGe layer 11 and then performing an ion implantation process, an additional source gas containing a dopant element is injected when the SiGe layer is deposited. To form an in-situ doped SiGe layer 12.
도 4d에 도시된 바와같이 원하는 조성의 화합물 타겟을 이용한 물리적 증착법을 이용하여 비정질의 전이금속 실리사이드층(13)을 500 내지 1500Å의 두께로 비정질 SiGe층(12)상에 형성한다. 여기서, 전이금속 실리사이드층으로 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiTi) 등이 사용된다.As shown in FIG. 4D, an amorphous transition metal silicide layer 13 is formed on the amorphous SiGe layer 12 to a thickness of 500 to 1500 kV by physical vapor deposition using a compound target having a desired composition. Here, tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), cobalt silicide (CoSi 2 ), nickel silicide (NiTi) and the like are used as the transition metal silicide layer.
도 4e에 도시된 바와같이 질소분위기하에서 RTP 공정을 750-900℃ 의 온도범위에서 10-30초동안 실시함으로써 비정질 전이금속 실리사이드층을 결정질화함으로써 결정질의 전이금속-실리사이드층(6)을 형성한다. 또한, 비정질의 도핑된 SiGe층(12)은 결정질구조를 갖는 poly-SiGe층(5)으로 되고, 그 내부에 이온주입된 도펀트는 활성화된다.As shown in FIG. 4E, the crystalline transition metal silicide layer 6 is formed by crystallizing the amorphous transition metal silicide layer by performing the RTP process under a nitrogen atmosphere at a temperature range of 750-900 ° C. for 10-30 seconds. . In addition, the amorphous doped SiGe layer 12 becomes a poly-SiGe layer 5 having a crystalline structure, and the dopant implanted therein is activated.
본 발명의 제3실시예에서는 RTP 공정시 단지 비정질의 전이금속 실리사이드층을 결정질의 전이금속 실리사이드층으로의 결정화만을 유도하므로써 전이금속과 실리콘층간의 실리시데이션을 유도하여 결정질의 전이금속 실리사이드를 형성하는 경우에 비하여 전이금속 실리사이드층과 poly-SiGe층간의 보다 양호한 계면을 얻을 수 있다.In the third embodiment of the present invention, only the crystallization of the amorphous transition metal silicide layer to the crystalline transition metal silicide layer in the RTP process induces the silicidation between the transition metal and the silicon layer to form a crystalline transition metal silicide. In comparison with this case, a better interface between the transition metal silicide layer and the poly-SiGe layer can be obtained.
상기 RTP 공정 대신에 질소분위기하에서 퍼니스 어닐을 650-860℃의 온도에서 30-60분동안 실시할수도 있다Instead of the RTP process, the furnace annealing can be carried out under a nitrogen atmosphere for 30-60 minutes at a temperature of 650-860 ° C.
도 4f에 도시된 바와같이 게이트 전극 페터닝을 위하여 하드 마스크(8)로서 산화막 또는 질화막을 900 내지 1200Å의 두께로 증착하고, 도 4g에 도시된 바와같이 사진식각공정을 수행하여 하드 마스크(8)와 그하부의 전이금속-실리사이드층(6) 및 도핑된 poly-SiGe층(5)과 게이트 산화막(2)을 식각하여 게이트 전극을 형성한다.As shown in FIG. 4F, an oxide film or a nitride film is deposited to a thickness of 900 to 1200 로서 as a hard mask 8 for gate electrode patterning, and a photolithography process is performed to show the hard mask 8 as shown in FIG. 4G. And the lower transition metal-silicide layer 6, the doped poly-SiGe layer 5, and the gate oxide film 2 are etched to form a gate electrode.
도 4h에 도시된 바와같이 LDD 산화공정을 650-850℃의 온도에서 실시하여 실리콘 기판(1) 및 게이트전극의 측벽에 스크린 마스크(9)을 30 내지 100Å의 두께로증착하고, 도 4i에 도시된 바와같이 셀프얼라인 콘택공정을 수행하여 소오스/드레인영역(14)을 형성하여 모스 트랜지스터를 제조한다.As shown in FIG. 4H, an LDD oxidation process is performed at a temperature of 650-850 ° C. to deposit a screen mask 9 on the sidewalls of the silicon substrate 1 and the gate electrode to a thickness of 30 to 100 microseconds, as shown in FIG. 4I. As described above, a MOS transistor is manufactured by forming a source / drain region 14 by performing a self-aligned contact process.
상기한 바와같은 본 발명의 poly-SiGe 게이트를 구비한 모스 트랜지스터의 제조방법에 따르면, 다음과 같다.According to the manufacturing method of the MOS transistor having a poly-SiGe gate of the present invention as described above, as follows.
첫째로, 종래의 결정질의 실리콘층을 이용하는 대신에 비정질 실리콘층을 형성한 다음 전이금속층과의 실리시데이션을 유도하여 전이금속 실리사이드층을 형성하여 줌으로써 poly-SiGe층과 전이금속 실리사이드층간의 계면 거칠기를 개선할 수 있으며, 전이금속 실리상드층하부에 형성된 poly-SiGe층의 조성의 변화를 방지하여 GOI 특성열화를 방지할 수 있는 이점이 있다.Firstly, instead of using a conventional crystalline silicon layer, an amorphous silicon layer is formed and then a silicidation with the transition metal layer is formed to form a transition metal silicide layer, thereby forming an interface roughness between the poly-SiGe layer and the transition metal silicide layer. It can be improved, and there is an advantage that can prevent GOI properties deterioration by preventing a change in the composition of the poly-SiGe layer formed under the transition metal silicide layer.
둘째, 비정질 실리콘층을 형성한 다음 후속의 열처리공정에 의해 전이금속층과의 실리시데이션을 유도하여 결정질의 전이금속 실리사이드층을 형성하여 줌으로써 종래의 결정질의 전이금속 실리사이드층보다 결정입계의 면적을 감소시켜 줌으로써 poly-SiGe층내에 도핑된 도펀트의 전이금속 실리사이드층으로의 외방확산을 방지할 수 있으며, 게이트공핍효과를 방지할 수 있는 이점이 있다.Secondly, after forming the amorphous silicon layer, subsequent silicidation with the transition metal layer is performed by subsequent heat treatment to form a crystalline transition metal silicide layer, thereby reducing the area of the grain boundary than the conventional crystalline transition metal silicide layer. By preventing the diffusion of the dopant doped into the transition metal silicide layer doped in the poly-SiGe layer, there is an advantage that can prevent the gate depletion effect.
셋째, 상기한 바와같이 poly-SiGe층과 전이금속 실리사이드층간의 계면 거칠기 향상 및 게이트 공핍효과방지에 따라 우수하고 안정적인 게이트 특성을 갖는 고집적 모스 트랜지스터를 제조할 수 있는 이점이 있다.Third, as described above, there is an advantage in that a highly integrated MOS transistor having excellent and stable gate characteristics can be manufactured by improving the interface roughness between the poly-SiGe layer and the transition metal silicide layer and preventing the gate depletion effect.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (39)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990064324A KR20010061783A (en) | 1999-12-29 | 1999-12-29 | Method for fabricating mos transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990064324A KR20010061783A (en) | 1999-12-29 | 1999-12-29 | Method for fabricating mos transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010061783A true KR20010061783A (en) | 2001-07-07 |
Family
ID=19631623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990064324A KR20010061783A (en) | 1999-12-29 | 1999-12-29 | Method for fabricating mos transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010061783A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030003380A (en) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | Poly SiGe Gate Electrode and Method of Manufacturing the Same |
KR100437459B1 (en) * | 2002-03-04 | 2004-06-23 | 삼성전자주식회사 | Semiconductor device having hetero grain stack gate and method of forming the same |
KR100698088B1 (en) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | Method for Fabricating Semiconductor Device |
FR2912549A1 (en) * | 2007-02-08 | 2008-08-15 | Commissariat Energie Atomique | PROCESS FOR PREPARING A GERMANIUM LAYER FROM A SILICON-GERMANIUM-INSULATING SUBSTRATE |
US8455345B2 (en) | 2010-09-20 | 2013-06-04 | Samsung Electronics Co., Ltd. | Methods of forming gate structure and methods of manufacturing semiconductor device including the same |
CN112687565A (en) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | Method and structure for monitoring integrity reliability of platform gate oxide |
-
1999
- 1999-12-29 KR KR1019990064324A patent/KR20010061783A/en not_active Application Discontinuation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030003380A (en) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | Poly SiGe Gate Electrode and Method of Manufacturing the Same |
KR100437459B1 (en) * | 2002-03-04 | 2004-06-23 | 삼성전자주식회사 | Semiconductor device having hetero grain stack gate and method of forming the same |
KR100698088B1 (en) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | Method for Fabricating Semiconductor Device |
FR2912549A1 (en) * | 2007-02-08 | 2008-08-15 | Commissariat Energie Atomique | PROCESS FOR PREPARING A GERMANIUM LAYER FROM A SILICON-GERMANIUM-INSULATING SUBSTRATE |
WO2008101813A1 (en) * | 2007-02-08 | 2008-08-28 | Commissariat A L'energie Atomique | Method for preparing a germanium layer from an silicon-germanium on-insulator substrate |
US8247313B2 (en) | 2007-02-08 | 2012-08-21 | Commissariat A L'energie Atomique | Method for preparing a germanium layer from a silicon-germanium-on-isolator substrate |
US8455345B2 (en) | 2010-09-20 | 2013-06-04 | Samsung Electronics Co., Ltd. | Methods of forming gate structure and methods of manufacturing semiconductor device including the same |
CN112687565A (en) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | Method and structure for monitoring integrity reliability of platform gate oxide |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978736B2 (en) | Method for manufacturing semiconductor device | |
US6653700B2 (en) | Transistor structure and method of fabrication | |
US7867851B2 (en) | Methods of forming field effect transistors on substrates | |
KR100440840B1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US6911384B2 (en) | Gate structure with independently tailored vertical doping profile | |
US6806534B2 (en) | Damascene method for improved MOS transistor | |
US6884705B2 (en) | Semiconductor device having hetero grain stack gate and method of forming the same | |
US6461945B1 (en) | Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions | |
US6051473A (en) | Fabrication of raised source-drain transistor devices | |
US6747316B2 (en) | Surface-channel metal-oxide semiconductor transistors, their complementary field-effect transistors and method of producing the same | |
US20020048910A1 (en) | Method and apparatus for forming a semiconductor device utilizing a low temperature process | |
JPH1187711A (en) | Fabrication of transistor | |
JPH08250739A (en) | Method of manufacturing semiconductor device | |
KR20030090411A (en) | CMOS gate electrode using selective growth and fabrication method the same | |
US6399450B1 (en) | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions | |
US6743680B1 (en) | Process for manufacturing transistors having silicon/germanium channel regions | |
US20080135945A1 (en) | Semiconductor device having a silicided gate electrode and method of manufacture therefor | |
KR20010061783A (en) | Method for fabricating mos transistor | |
JP3876401B2 (en) | Manufacturing method of semiconductor device | |
KR100481185B1 (en) | Method of fabricating a MOS transistor using a total gate silicidation process | |
US6150248A (en) | Method for fabricating semiconductor device | |
US6867087B2 (en) | Formation of dual work function gate electrode | |
KR20050065899A (en) | Schottky barrier tunnel transsitor and fabricating method thereof | |
KR100705233B1 (en) | Method of manufacturing a semiconductor device | |
KR100486649B1 (en) | Method for forming salicide of a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |