JP2002051563A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2002051563A JP2002051563A JP2000231808A JP2000231808A JP2002051563A JP 2002051563 A JP2002051563 A JP 2002051563A JP 2000231808 A JP2000231808 A JP 2000231808A JP 2000231808 A JP2000231808 A JP 2000231808A JP 2002051563 A JP2002051563 A JP 2002051563A
- Authority
- JP
- Japan
- Prior art keywords
- input
- power supply
- switching
- current
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】定電力型スイッチング電源に適用される混合ブ
リッジ方式の力率改善回路において、入力投入時或いは
入力急変時の過大なインダクタ電流によるスイッチの破
壊を防止し、高効率且つ安定動作可能な力率改善回路を
提供する。 【解決手段】交流入力電源と、該交流入力の電力エネル
ギーを蓄積し、該蓄積した電力エネルギーを出力電流と
して出力するインダクタンス手段と、該インダクタンス
手段による電力エネルギーの蓄積と出力とを切換える混
合ブリッジ型スイッチ手段と、該スイッチ手段の複数の
スイッチを制御する制御回路を備えたスイッチング電源
において、該制御回路は、該インダクタンス電流を検出
する手段を持ち、該インダクタンス電流信号が設定値以
上になった時、スイッチをオフする期間を設け、該設定
値は交流入力信号を用いて作られた事を特徴とするスイ
ッチング電源。
リッジ方式の力率改善回路において、入力投入時或いは
入力急変時の過大なインダクタ電流によるスイッチの破
壊を防止し、高効率且つ安定動作可能な力率改善回路を
提供する。 【解決手段】交流入力電源と、該交流入力の電力エネル
ギーを蓄積し、該蓄積した電力エネルギーを出力電流と
して出力するインダクタンス手段と、該インダクタンス
手段による電力エネルギーの蓄積と出力とを切換える混
合ブリッジ型スイッチ手段と、該スイッチ手段の複数の
スイッチを制御する制御回路を備えたスイッチング電源
において、該制御回路は、該インダクタンス電流を検出
する手段を持ち、該インダクタンス電流信号が設定値以
上になった時、スイッチをオフする期間を設け、該設定
値は交流入力信号を用いて作られた事を特徴とするスイ
ッチング電源。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源に
関し、特に力率改善を図った高効率のブースト形コンバ
ータに関するものである。
関し、特に力率改善を図った高効率のブースト形コンバ
ータに関するものである。
【０００２】
【従来の技術】図６は本願出願人が先に提出の（特願20
00−198537号）スイッチング電源のブロック図で、図に
おいてViは交流入力電源、LPFはロウパスフィルタ、Lは
インダクタンス手段（チョークコイル）、D1、D2は出力
プラス側共通のダイオード、Q1、Q2は出力マイナス側共
通のスイッチ（MOSFET）で、ダイオードD1とMOSFET Q
1、ダイオードD2とMOSFET Q2、は夫々直列接続され、前
記混合ブリッジ回路SWを形成する。Coは出力コンデン
サ、Roは負荷である。
00−198537号）スイッチング電源のブロック図で、図に
おいてViは交流入力電源、LPFはロウパスフィルタ、Lは
インダクタンス手段（チョークコイル）、D1、D2は出力
プラス側共通のダイオード、Q1、Q2は出力マイナス側共
通のスイッチ（MOSFET）で、ダイオードD1とMOSFET Q
1、ダイオードD2とMOSFET Q2、は夫々直列接続され、前
記混合ブリッジ回路SWを形成する。Coは出力コンデン
サ、Roは負荷である。
【０００３】次にCONTはスイッチ手段SWのMOSFET Q1、Q
2の制御回路で、1は交流入力電圧検出トランス、４はパ
ルス幅制御回路（PWM）で電流トランスCTを通して検出
されるインダクタンス電流（交流入力電流に高周波ノイ
ズが乗った波形。これは略交流入力電流に等しい。）の
絶対値│i│、交流入力電圧の絶対値│v│、及び出力電
圧voの各信号を制御要素としてパルス幅信号を形成し夫
々のスイッチQ1、Q2のゲート信号として送出する。5、6
はMOSFET Q1、Q2をスイッチング制御するゲート駆動回
路である。比較器２と、２入力AND 14から成る過電流保
護回路が有り、インダクタ電流ILが固定の設定値Iimax
を越えると、スイッチQ1、Q2のスイッチングを停止させ
る。しかし、交流入力電圧が広範囲に変化する電源では
固定された設定値Iimaxでは、保護機能として十分では
なっかった。
2の制御回路で、1は交流入力電圧検出トランス、４はパ
ルス幅制御回路（PWM）で電流トランスCTを通して検出
されるインダクタンス電流（交流入力電流に高周波ノイ
ズが乗った波形。これは略交流入力電流に等しい。）の
絶対値│i│、交流入力電圧の絶対値│v│、及び出力電
圧voの各信号を制御要素としてパルス幅信号を形成し夫
々のスイッチQ1、Q2のゲート信号として送出する。5、6
はMOSFET Q1、Q2をスイッチング制御するゲート駆動回
路である。比較器２と、２入力AND 14から成る過電流保
護回路が有り、インダクタ電流ILが固定の設定値Iimax
を越えると、スイッチQ1、Q2のスイッチングを停止させ
る。しかし、交流入力電圧が広範囲に変化する電源では
固定された設定値Iimaxでは、保護機能として十分では
なっかった。
【０００４】この回路の基本動作は交流入力の例えば正
の半サイクル期間においてスイッチQ1はパルス幅信号が
印加されオン・オフを繰り返す。この間スイッチQ2はソ
ースからドレインへ電流が流れるダイオード動作をす
る。
の半サイクル期間においてスイッチQ1はパルス幅信号が
印加されオン・オフを繰り返す。この間スイッチQ2はソ
ースからドレインへ電流が流れるダイオード動作をす
る。
【０００５】スイッチQ1がオンの時は交流入力Vi−ロー
パスフィルタLPF−インダクタL−スイッチQ1―スイッチ
Q2―電流トランスCT―ローパスフィルタLPF―交流入力V
iの経路で電流が流れ、該インダクタLに電力エネルギー
を蓄積する。そしてスイッチQ1がオフになると、インダ
クタLに蓄積されたエネルギーは、インダクタL―ダイオ
ードD1―コンデンサCo―スイッチQ2の経路で放出され、
コンデンサCoにエネルギーを蓄積し直流電圧に変換され
る。
パスフィルタLPF−インダクタL−スイッチQ1―スイッチ
Q2―電流トランスCT―ローパスフィルタLPF―交流入力V
iの経路で電流が流れ、該インダクタLに電力エネルギー
を蓄積する。そしてスイッチQ1がオフになると、インダ
クタLに蓄積されたエネルギーは、インダクタL―ダイオ
ードD1―コンデンサCo―スイッチQ2の経路で放出され、
コンデンサCoにエネルギーを蓄積し直流電圧に変換され
る。
【０００６】一方次の半サイクル期間では、スイッチQ2
がオン・オフを繰り返し、該スイッチQ2がオンの時は、
交流入力Vi−ローパスフィルタLPF−電流トランスCT−
スイッチQ2―スイッチQ1―インダクタL―ローパスフィ
ルタLPF―交流入力Viの経路で電流が流れ、該インダク
タLに電力エネルギーを蓄積する。そしてスイッチQ2が
オフになると、該インダクタL―LPF―交流入力Vi― LPF
― CT―ダイオードD２―Co―Q1―インダクタLの経路で
該インダクタLの電力エネルギーをコンデンサCoに放出
し上記同様な動作を行う。即ちこの回路ではスイッチQ
1、Q2の動作は、片方がスイッチング動作をし、残りの
スイッチがダイオード動作し、これを商用周波数の半サ
イクルづつ交互に繰り返している。
がオン・オフを繰り返し、該スイッチQ2がオンの時は、
交流入力Vi−ローパスフィルタLPF−電流トランスCT−
スイッチQ2―スイッチQ1―インダクタL―ローパスフィ
ルタLPF―交流入力Viの経路で電流が流れ、該インダク
タLに電力エネルギーを蓄積する。そしてスイッチQ2が
オフになると、該インダクタL―LPF―交流入力Vi― LPF
― CT―ダイオードD２―Co―Q1―インダクタLの経路で
該インダクタLの電力エネルギーをコンデンサCoに放出
し上記同様な動作を行う。即ちこの回路ではスイッチQ
1、Q2の動作は、片方がスイッチング動作をし、残りの
スイッチがダイオード動作し、これを商用周波数の半サ
イクルづつ交互に繰り返している。
【０００７】しかし入力投入時、又は入力急変（急増）
が有ると、入力電圧Viの絶対値が出力電圧Voより大きく
なる。するとスイッチがOFF時でもインダクタLに（│Vi
│−Vo）の電圧が加わり続け、インダクタLが飽和す
る。この為、インダクタ電流（入力電流）が、急増す
る。図７の(a)〜(c)は図６の各部動作波形図で、図７
(a)は交流入力電圧(Vi)、図７(b)はインダクタ電流(IL)
波形図、図７(c)は比較器２が作動した時のMOSFET Q1の
ドレイン・ソース間電流波形である。入力急変時のViを
図７の(a)のt0付近に示し、インダクタ電流の様子を図
７の(b)に示す。
が有ると、入力電圧Viの絶対値が出力電圧Voより大きく
なる。するとスイッチがOFF時でもインダクタLに（│Vi
│−Vo）の電圧が加わり続け、インダクタLが飽和す
る。この為、インダクタ電流（入力電流）が、急増す
る。図７の(a)〜(c)は図６の各部動作波形図で、図７
(a)は交流入力電圧(Vi)、図７(b)はインダクタ電流(IL)
波形図、図７(c)は比較器２が作動した時のMOSFET Q1の
ドレイン・ソース間電流波形である。入力急変時のViを
図７の(a)のt0付近に示し、インダクタ電流の様子を図
７の(b)に示す。
【０００８】図６の様な昇圧動作による力率改善回路で
は、スイッチング時の出力ダイオードの逆漏れ電流によ
る損失が大きく、例えばこの損失がスイッチの損失の50
％以上を占めていた。その為、入力急変時にスイッチが
スイッチングし続けると、急増するインダクタ電流を更
に増加させたり、大電流をスイッチングする事により、
スイッチに更に大きな損失を発生させ、スイッチを破損
させる場合も有った。そこで従来インダクタ電流ILが設
定値Iimaxを越えると、スイッチQ1、Q2のスイッチング
を停止させる過電流保護機能があった。しかし、交流入
力電圧が広範囲に変化する電源では固定された設定値Ii
maxでは、保護機能として十分ではなっかった。
は、スイッチング時の出力ダイオードの逆漏れ電流によ
る損失が大きく、例えばこの損失がスイッチの損失の50
％以上を占めていた。その為、入力急変時にスイッチが
スイッチングし続けると、急増するインダクタ電流を更
に増加させたり、大電流をスイッチングする事により、
スイッチに更に大きな損失を発生させ、スイッチを破損
させる場合も有った。そこで従来インダクタ電流ILが設
定値Iimaxを越えると、スイッチQ1、Q2のスイッチング
を停止させる過電流保護機能があった。しかし、交流入
力電圧が広範囲に変化する電源では固定された設定値Ii
maxでは、保護機能として十分ではなっかった。
【０００９】
【発明が解決しようとする課題】本発明は、過電流検出
機能を強化した過電流保護回路とする事により、入力投
入や入力急変（急増）時に発生するインダクタ電流の急
増によるスイッチの破壊を防ぎ、信頼性の高い、低コス
トな力率改善回路を提供する事である。
機能を強化した過電流保護回路とする事により、入力投
入や入力急変（急増）時に発生するインダクタ電流の急
増によるスイッチの破壊を防ぎ、信頼性の高い、低コス
トな力率改善回路を提供する事である。
【００１０】
【課題を解決するための手段】上記課題を解決する為の
請求項１の発明は、交流入力電源と、該交流入力の電力
エネルギーを蓄積し、該蓄積した電力エネルギーを出力
電流として出力するインダクタンス手段と、該インダク
タンス手段による電力エネルギーの蓄積と出力とを切換
える混合ブリッジ型スイッチ手段と、該スイッチ手段の
複数のスイッチを制御する制御回路を備えたスイッチン
グ電源において、該制御回路は、該インダクタンス電流
を検出する手段を持ち、該インダクタンス電流信号が設
定値以上になった時、スイッチをオフする期間を設け、
該設定値は交流入力信号を用いて作られた事を特徴とす
る。
請求項１の発明は、交流入力電源と、該交流入力の電力
エネルギーを蓄積し、該蓄積した電力エネルギーを出力
電流として出力するインダクタンス手段と、該インダク
タンス手段による電力エネルギーの蓄積と出力とを切換
える混合ブリッジ型スイッチ手段と、該スイッチ手段の
複数のスイッチを制御する制御回路を備えたスイッチン
グ電源において、該制御回路は、該インダクタンス電流
を検出する手段を持ち、該インダクタンス電流信号が設
定値以上になった時、スイッチをオフする期間を設け、
該設定値は交流入力信号を用いて作られた事を特徴とす
る。
【００１１】
【実施の形態】図１は本発明の実施例の力率改善回路で
あって、従来の力率改善回路と異なる点の１つめは、イ
ンダクタ電流信号│Ii│と比較する設定値3のIimaxを入
力電圧信号│Vi│を用いて作成した点である。2つめ
は、比較器８で出力電圧Voと入力電圧信号│Vi│とを比
較し、入力投入や比較的大きな変化の入力急変（│Vi│
＞Vo）の検出を併用している点である。但し、比較器
2，８は│Ii│<Iimaxまたは│Vi│＜Voの時ハイレベル
を出力し、│Ii│≧Iimaxまたは入力投入や比較的大き
な入力急増の時ロウレベルを出力する。その為、Q1のゲ
ート信号は│Ii│<Iimaxまたは│Vi│＜Voの時はPWM信
号となり、│Ii│≧Iimaxまたは入力投入や比較的大き
な入力急増となると、Q1のゲート電圧はロウレベル一定
（Q1はOFF）に保たれる。
あって、従来の力率改善回路と異なる点の１つめは、イ
ンダクタ電流信号│Ii│と比較する設定値3のIimaxを入
力電圧信号│Vi│を用いて作成した点である。2つめ
は、比較器８で出力電圧Voと入力電圧信号│Vi│とを比
較し、入力投入や比較的大きな変化の入力急変（│Vi│
＞Vo）の検出を併用している点である。但し、比較器
2，８は│Ii│<Iimaxまたは│Vi│＜Voの時ハイレベル
を出力し、│Ii│≧Iimaxまたは入力投入や比較的大き
な入力急増の時ロウレベルを出力する。その為、Q1のゲ
ート信号は│Ii│<Iimaxまたは│Vi│＜Voの時はPWM信
号となり、│Ii│≧Iimaxまたは入力投入や比較的大き
な入力急増となると、Q1のゲート電圧はロウレベル一定
（Q1はOFF）に保たれる。
【００１２】図１の回路の各部の動作波形を図２の(a)~
(d)に示す。図２-(c)または図２-(d)のQ1のドレイン電
流波形から分かる様に、│Ii│≧Iimaxまたは入力投入
や比較的大きな入力急増となると、Q1のスイッチングは
停止し、スイッチは過大な電流から保護される。図２
(c)は比較器２が作動した時のMOSFET Q1のドレイン・ソ
ース間電流、図２(d)は図１の比較器8が作動した時の場
合のMOSFET Q1のドレイン・ソース間電流である。
(d)に示す。図２-(c)または図２-(d)のQ1のドレイン電
流波形から分かる様に、│Ii│≧Iimaxまたは入力投入
や比較的大きな入力急増となると、Q1のスイッチングは
停止し、スイッチは過大な電流から保護される。図２
(c)は比較器２が作動した時のMOSFET Q1のドレイン・ソ
ース間電流、図２(d)は図１の比較器8が作動した時の場
合のMOSFET Q1のドレイン・ソース間電流である。
【００１３】図３の(a)は、図1のブロック回路3のIimax
の実施例である。抵抗10とコンデンサ11で入力電圧信号
│Vi│を平均化し│Vi│aveを作っている。点線で囲ま
れた割算回路で一定電圧（−Vref2）を│Vi│aveで割り
Iimaxを作っている。 Iimax ＝ Vref2／│Vi│ave ．．．(1) これにより、入力電圧が低い時は、Iimaxは大きくな
り、入力電圧が高い時は、Iimaxは小さくなり、Iimaxは
自動的に最適化される。これによりスイッチは、広範囲
な入力電圧（例えばVi＝85V〜264V）動作でも常に過大
な電流から保護される。比較器２では入力投入を検出で
きないので、比較器８の様な入力投入検出回路の併用が
必要となる。
の実施例である。抵抗10とコンデンサ11で入力電圧信号
│Vi│を平均化し│Vi│aveを作っている。点線で囲ま
れた割算回路で一定電圧（−Vref2）を│Vi│aveで割り
Iimaxを作っている。 Iimax ＝ Vref2／│Vi│ave ．．．(1) これにより、入力電圧が低い時は、Iimaxは大きくな
り、入力電圧が高い時は、Iimaxは小さくなり、Iimaxは
自動的に最適化される。これによりスイッチは、広範囲
な入力電圧（例えばVi＝85V〜264V）動作でも常に過大
な電流から保護される。比較器２では入力投入を検出で
きないので、比較器８の様な入力投入検出回路の併用が
必要となる。
【００１４】図４の(a)(b)は、図１の回路波形で、図４
(a)の入力電圧Viから、図４(b)の│Vi│aveへの波形変
形する様子を示している。又図４の(c)は、図５の回路
波形で、図４(a)の入力電流Iiから図４(c)の│Ii│ave
へ波形変形する様子を示している。
(a)の入力電圧Viから、図４(b)の│Vi│aveへの波形変
形する様子を示している。又図４の(c)は、図５の回路
波形で、図４(a)の入力電流Iiから図４(c)の│Ii│ave
へ波形変形する様子を示している。
【００１５】図５は、本発明の第２の実施例の回路例で
あって、図１の回路と異なる点はIimaxを与えるブロッ
ク回路が│Ii│aveを用いている点と、入力投入検出、
単安定マルチバイブレータ9で入力投入を検出している
点である。図３の(b)ではk倍の増幅率の増幅器13を使っ
て Iimax ＝ ｋ・│Ii│ave ．．．(2) として設定値Iimaxを求めている。但し図３の(b)の場
合、抵抗10とコンデンサ11から成る時定数は、本力率改
善回路の負荷変動に対する応答時間より十分に小さく、
インダクタLが飽和電圧が印加されてインダクタ電流が
急増する時間よりは十分に大きい必要がある。この場合
も図１の回路と同様に、入力電圧が広範囲に変化して
も、設定値Iimaxが自動的に最適化される。
あって、図１の回路と異なる点はIimaxを与えるブロッ
ク回路が│Ii│aveを用いている点と、入力投入検出、
単安定マルチバイブレータ9で入力投入を検出している
点である。図３の(b)ではk倍の増幅率の増幅器13を使っ
て Iimax ＝ ｋ・│Ii│ave ．．．(2) として設定値Iimaxを求めている。但し図３の(b)の場
合、抵抗10とコンデンサ11から成る時定数は、本力率改
善回路の負荷変動に対する応答時間より十分に小さく、
インダクタLが飽和電圧が印加されてインダクタ電流が
急増する時間よりは十分に大きい必要がある。この場合
も図１の回路と同様に、入力電圧が広範囲に変化して
も、設定値Iimaxが自動的に最適化される。
【００１６】尚、実施例では入力投入、入力急増等によ
り発生する問題を、インダクタ電流を検出してスイッチ
ングを停止したり、入力電圧を検出してスイッチングを
停止して防ぐ場合について説明して来たが、この両者の
組み合わせは、交換して組み合わせても実施できる。
り発生する問題を、インダクタ電流を検出してスイッチ
ングを停止したり、入力電圧を検出してスイッチングを
停止して防ぐ場合について説明して来たが、この両者の
組み合わせは、交換して組み合わせても実施できる。
【００１７】
【発明の効果】本発明の力率改善回路を用いれば、入力
投入、入力急増等により発生する過電流によりスイッチ
が破壊する事が無くなり、特に定電力型スイッチング電
源において、高効率で、安定な動作を行う力率改善回路
を安価に提供する事となり、その効果は大きい。
投入、入力急増等により発生する過電流によりスイッチ
が破壊する事が無くなり、特に定電力型スイッチング電
源において、高効率で、安定な動作を行う力率改善回路
を安価に提供する事となり、その効果は大きい。
【図１】：本発明の第１の実施例回路図（ブロック図）
【図２】：本発明の各部動作波形図。
【図３】：本発明のIimax作成回路図（ブロック図）。
【図４】：交流入力信号波形図
【図５】：本発明の第２の実施例回路図（ブロック図）
【図６】：従来例。
【図７】：従来例の各部動作波形図。
Vi ： 交流入力電源 LPF ： ローパスフィルタ L ： インダクタンス（チョークコイル） SW ： 混合ブリッジ回路 Q1、Q2 ： スイッチ（MOSFET） D1、D2 ： Q1、Q2に内臓されるダイオード CONT ： 制御回路 Co ： 出力コンデンサ １ ： 入力電圧検出トランス ２，８ ： 比較器 ３ ： 設定値 Iimax ４ ： パルス幅制御回路（PWM） ５，６ ： 駆動回路 ７ ： 論理回路（３入力AND） ９ ： 入力投入検出、単安定マルチバイブレータ 10 ： 抵抗 11 ：コンデンサ 12 ： 割算器 13 ： 増幅器 14 ： 論理回路（２入力AND）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年２月２２日（２００１．２．２
２）
２）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (6)
- 【請求項１】交流入力電源と、該交流入力の電力エネル
ギーを蓄積し、該蓄積した電力エネルギーを出力電流と
して出力するインダクタンス手段と、該インダクタンス
手段による電力エネルギーの蓄積と出力とを切換える混
合ブリッジ型スイッチ手段と、該スイッチ手段の複数の
スイッチを制御する制御回路を備えたスイッチング電源
において、該制御回路は、該インダクタンス電流を検出
する手段を持ち、該インダクタンス電流信号が設定値以
上になった時、スイッチをオフする期間を設け、該設定
値は交流入力信号を用いて作られた事を特徴とするスイ
ッチング電源。 - 【請求項２】スイッチング手段は、マイナス側共通の２
つのMOSFETとプラス側共通の２つのダイオードの混合ブ
リッジ回路である事を特徴とする請求項１のスイッチン
グ電源。 - 【請求項３】制御回路は交流入力電圧と交流入力電流の
信号と出力電圧の信号を用いてPWM信号を作る機能を含
む事を特徴とする請求項１又は請求項２のスイッチング
電源。 - 【請求項４】該交流入力信号は、交流入力電圧信号の絶
対値を平均化した値である事を特徴とする請求項１、請
求項２又は請求項３のスイッチング電源。 - 【請求項５】該交流入力信号は、交流入力電流信号の絶
対値を平均化した値である事を特徴とする請求項１、請
求項２又は請求項３のスイッチング電源。 - 【請求項６】交流入力電圧が出力電圧より大きくなった
時、スイッチがオフ状態となる期間を設けた事を特徴と
する請求項１、請求項２、請求項３、請求項４又は請求
項５のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231808A JP3677198B2 (ja) | 2000-07-31 | 2000-07-31 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231808A JP3677198B2 (ja) | 2000-07-31 | 2000-07-31 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002051563A true JP2002051563A (ja) | 2002-02-15 |
| JP3677198B2 JP3677198B2 (ja) | 2005-07-27 |
Family
ID=18724585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231808A Expired - Fee Related JP3677198B2 (ja) | 2000-07-31 | 2000-07-31 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677198B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891115B1 (ko) | 2007-04-26 | 2009-03-30 | 삼성전자주식회사 | 포화가 방지된 역률 개선 방법 및 장치 |
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
| JP2011019323A (ja) * | 2009-07-08 | 2011-01-27 | Sanken Electric Co Ltd | 力率改善回路 |
| JP2011101571A (ja) * | 2009-11-06 | 2011-05-19 | Ohira Electronics Co Ltd | Ａｃ−ｄｃコンバータ |
| WO2020255702A1 (ja) * | 2019-06-21 | 2020-12-24 | 富士電機株式会社 | 集積回路、電源回路 |
| US11349394B2 (en) | 2018-10-04 | 2022-05-31 | Fuji Electric Co., Ltd. | Power supply control device and power supply control method for controlling switching device of boost chopper |
-
2000
- 2000-07-31 JP JP2000231808A patent/JP3677198B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891115B1 (ko) | 2007-04-26 | 2009-03-30 | 삼성전자주식회사 | 포화가 방지된 역률 개선 방법 및 장치 |
| US8102160B2 (en) | 2007-04-26 | 2012-01-24 | Samsung Electronics Co., Ltd. | Saturation preventing power factor improving method and apparatus |
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
| JP2011019323A (ja) * | 2009-07-08 | 2011-01-27 | Sanken Electric Co Ltd | 力率改善回路 |
| JP2011101571A (ja) * | 2009-11-06 | 2011-05-19 | Ohira Electronics Co Ltd | Ａｃ−ｄｃコンバータ |
| US11349394B2 (en) | 2018-10-04 | 2022-05-31 | Fuji Electric Co., Ltd. | Power supply control device and power supply control method for controlling switching device of boost chopper |
| WO2020255702A1 (ja) * | 2019-06-21 | 2020-12-24 | 富士電機株式会社 | 集積回路、電源回路 |
| JPWO2020255702A1 (ja) * | 2019-06-21 | 2021-10-14 | 富士電機株式会社 | 集積回路、電源回路 |
| JP7056803B2 (ja) | 2019-06-21 | 2022-04-19 | 富士電機株式会社 | 集積回路、電源回路 |
| US11764663B2 (en) | 2019-06-21 | 2023-09-19 | Fuji Electric Co., Ltd. | Integrated circuit and power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677198B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
| US7831401B2 (en) | Power outage detection in a switched mode power supply | |
| JP2008109775A (ja) | Ｄｃ−ｄｃコンバータおよびその制御方法 | |
| US20100007318A1 (en) | Buck converter threshold detection for automatic pulse skipping mode | |
| JP4363067B2 (ja) | 力率改善回路 | |
| US20230155486A1 (en) | Multi-phase interleaved power converters with improved current balancing | |
| US7075801B2 (en) | Dc converter | |
| JP2005160224A (ja) | 電力変換装置 | |
| US6707690B1 (en) | Power converter employing switched split transformer primary | |
| JP2002051563A (ja) | スイッチング電源 | |
| JP3681960B2 (ja) | スイッチング電源 | |
| JP2004536546A (ja) | 発振回路、斯かる発振回路を有するコンバータ、及び斯かるコンバータを有するプレコンディショニング装置 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JP5151889B2 (ja) | 電源回路 | |
| JP2001327166A (ja) | スイッチング電源回路 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| EP4274079A1 (en) | Isolated full-bridge converter | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| KR102586802B1 (ko) | 고효율 dc-dc 컨버터 | |
| JP2005045961A (ja) | 直流変換装置 | |
| JP2008301548A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH08103080A (ja) | 高入力力率電源回路およびこの電源回路の過電流保護回路 | |
| KR20080072891A (ko) | 적어도 하나의 방전 램프를 동작시키기 위한 장치 | |
| JP2011101571A (ja) | Ａｃ−ｄｃコンバータ | |
| Scherbaum et al. | A bridgeless, quasi-resonant ZVS-switching, buck-boost power factor correction stage (PFC) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |