JP2002044607A - 信号処理装置及びサブサンプル方法 - Google Patents

Abstract

(57)【要約】 【課題】 同時に複数の映像を表示するための信号処理
装置及びそのような処理に最適なサブサンプル方法を提
供する。 【解決手段】 MPEG復号装置に子画面用ビットストリー
ムからIピクチャのみ取り出すディマルチプレクサ21
と、その出力と親画面用ビットストリームいずれかの入
力に切り替える入力切り替え回路24と、逆量子化後ブロ
ック単位で複数の高周波項にゼロを挿入するゼロ挿入回
路26と、逆IDCT回路27の出力をサブサンプルするサブサ
ンプル回路28と、その出力を記憶するメモリ29、30とを
有し、親画面用ビットストリームの復号を行わないとき
に、入力を子画面用Iピクチャに切り替え、ゼロ挿入回
路を通して逆DCT変換し、その信号をサブサンプルして
記憶おく。そのサブサンプルでは、フィールド構造で垂
直方向の処理をサンプルレート1/Sでするとき、Sが奇数
の時は、各画素ブロックで基準とするラインの信号とそ
こからS/2（小数点以下を切り捨て）離れたラインの信
号及びさらにそこから同じだけ離れたラインの信号とを
加算して二分の一にした信号を取り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチストリーや
マルチアングルで記録されたＤＶＤディスクを再生する
ＭＰＥＧデコーダに関する。

【０００２】

【従来の技術】従来、ＤＶＤディスクには、複数のスト
ーリーが記録されたマルチストリーと呼ばれるものや、
１つのストーリー中、様々なアングルから見た映像が記
録されたマルチアングルと呼ばれる記録方法によるもの
があった。このようなＤＶＤディスクを再生する場合、
ユーザーが再生したいストーリー或いは、アングルを選
択して表示するものであった。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の再生装置では、同時に複数の映像を表示で
きない。これはＤＶＤの再生において、多くのメモリー
を必要とすることと、信号処理が複雑なため、すべての
信号を再生することが不可能なためであった。本発明
は、このような問題を解消し、同時に複数の映像を表示
するための信号処理装置及びそのような処理に最適なサ
ブサンプル方法を提供することを目的とする。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の信号処理装置は、ＤＣＴ変換されさらに量
子化されたデータをＤＣＴ係数に変換する逆量子化回路
と、ＤＣＴ係数を映像信号に変換する逆ＤＣＴ回路とを
具備するＭＰＥＧ復号装置において、子画面用ビットス
トリームからＩピクチャのビットストリームを取り出す
手段と、前記取り出されたＩピクチャのみの子画面用ビ
ットストリームと親画面用ビットストリームのいずれか
の入力に切り替える入力切り替え回路と、前記逆量子化
回路と前記逆ＤＣＴ回路の間に設けられ、画素ブロック
単位で複数の高周波項にゼロを挿入する手段と、前記逆
ＤＣＴ回路の出力をサブサンプルする手段と、サブサン
プルされた信号を記憶する手段とを有し、前記親画面用
ビットストリームを復号するときは、前記入力切り替え
回路が親画面用ビットストリームの入力に切り替わり、
さらに前記ブロック単位で複数の高周波項にゼロを挿入
する手段がスルーパスになり、前記親画面用ビットスト
リームを復号していないときに、前記入力切り替え回路
が前記Ｉピクチャのみの子画面用ビットストリームの入
力に切り替わり、さらに前記ブロック単位で複数の高周
波項にゼロを挿入する手段が動作し、前記逆ＤＣＴ回路
で復号された子画面用信号を前記サブサンプル手段でサ
ブサンプルし、該サブサンプルされた子画面用信号が前
記記憶する手段に記憶され、前記親画面用信号と前記サ
ブサンプル手段から読み出された前記子画面用信号のい
ずれかを出力することを特徴とする。

【０００５】また、本発明のサブサンプル方法は、前記
サブサンプル手段で垂直方向のサブサンプルをすると
き、サンプルレートをＳとした場合、ビットストリーム
がフレーム構造の時は、Ｓ個のラインの信号から１つの
ラインの信号を取り出して順次出力し、フィールド構造
の時は、１つのピクチャ層の信号に対して処理を行って
得た信号を出力するサブサンプル方法であって、前記フ
ィールド構造の時、Ｓが偶数の時は、Ｓ／２個のライン
を一組とし、そのうち１つのラインの信号を取り出し、
Ｓが奇数の時は、Ｓ個のラインを一組とし、基準とする
ラインの信号を第一の信号、該第一の信号から（Ｓ／
２）の小数点以下を切り捨てた値分離れたラインの信号
を第二の信号、該第二の信号の次のラインの信号を第三
の信号として取り出し、前記第二の信号と前記第三の信
号を加算し、さらに二分の一にした信号を第四の信号と
して、前記第一の信号と前記第四の信号を順次出力する
ことを特徴とする。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１〜図６を参照しつつ説明する。なお、以下に説
明する部材、配置などは本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。また、複数の図面にわたって同一または相
当するものには同一の符号を付し、説明の重複を避け
た。

【０００７】最初に、図１を参照しつつこの発明の実施
の形態における信号処理装置の構成について説明する。
この信号処理装置は、入力として標準のテレビジョンフ
ォーマットの一つであるＮＴＳＣ（National Televisio
n System Committee）方式のデータをビットストリーム
ＭＰ＠ＭＬの形にエンコードしたデータを用い、１つの
子画面の処理をする場合について例示したものである。

【０００８】本図において、１は第１の入力端子、２は
第２の入力端子、３は第１の映像信号出力端子、４は逆
ＤＣＴ（Discrete Cosine Transforom、離散コサイン変
換）出力端子、５は第２の映像信号出力端子、６は第３
の映像信号出力端子、７は第１の制御信号入力端子、８
は第２の制御信号入力端子、９は第３の制御信号入力端
子、１０は第４の制御信号入力端子、１１は第５の制御
信号入力端子、１２は出力端子、２０はＭＰＥＧ復号装
置、２１はディマルチプレクサ回路、２２及び２３はバ
ッファ、２４は入力セレクタ回路、２５は逆量子化処理
回路、２６はゼロ挿入回路、２７は逆ＤＣＴ回路、２８
はサブサンプル回路、２９及び３０はメモリ、３１は出
力セレクタ回路、３２は制御回路、ＭＣは動き補正回路
を示す。

【０００９】親画面用ビットストリームのデコードは、
入力セレクタ回路２４を第１の入力端子１から信号が入
力するように切り替え、ゼロ挿入回路２６を非動作とし
ておくことによって行われる。即ち、親画面用ビットス
トリームは、まず、バッファ２３で一時記憶され、入力
セレクタ回路が第１の入力端子１に切り替わることによ
り読み出され、逆量子化処理回路２５でＤＣＴ係数に変
換され、次いで非動作のゼロ挿入回路２６をスルーパス
し、逆ＤＣＴ変換回路２７によって映像信号に変換さ
れ、ＭＣで動き補正され、第１の映像信号出力端子に現
れる。

【００１０】一方、子画面用ビットストリームのデコー
ドは、入力セレクタ回路２４を第２の入力端子２から信
号が入力するようセットし、ゼロ挿入回路２６を動作さ
せ、逆ＤＣＴ回路２７の出力を逆ＤＣＴ出力端子４に出
力することよって行われる。即ち、子画面用ビットスト
リームは、まず、ディマルチプレクサ回路２１に入力さ
れ、これよってＢ、Ｐピクチャが除去され、Ｉピクチャ
（Intra-Picture、イントラ符号化画像）のみのデータ
となる。続いて、Ｉピクチャのみとなったビットストリ
ームがバッファ２２に一時的に記憶され、前述と同様に
入力セレクタ回路の切り替えで読み出され、逆量子化処
理回路２５でＤＣＴ係数に変換され、ゼロ挿入回路２６
で処理された後、逆ＤＣＴ回路２７によって映像信号に
変換され、サブサンプル回路でサブサンプルされ、その
結果がメモリ２９または３０に記憶される。

【００１１】図中、ゼロ挿入回路２６は、画素ブロック
毎の水平と垂直の高周波成分に”０”（ゼロ）を挿入す
るものである。図２にゼロ挿入パターンの例を示す。こ
れは、ＤＣＴ係数の８×８のデータからなるブロック係
数に対応させたパターンを示したもので、所定値を超え
る高周波成分を持つ係数の値をゼロに置き換え、その他
低周波成分の係数には何ら変更を加えないものである。

【００１２】ゼロ挿入回路２６の出力は、逆ＤＣＴ回路
２７で、親画面と同じように復号され、逆ＤＣＴ出力端
子４から出力され、サブサンプル回路２８に導かれる。

【００１３】次に、サブサンプル回路２８における処理
について、図３〜図５を参照しつつ詳述する。サブサン
プル回路２８では、復号されたＩピクチャのみの子画面
用信号のサブサンプルを行う。サブサンプルについて、
次の２つの場合に分けて説明する。入力ビットストリー
ムのピクチャ構造がフレーム構造と、フィールド構造の
場合である。以下の例では、水平、垂直について１／Ｓ
（Ｓは自然数）についてサブサンプルする場合について
説明する。

【００１４】まず、フレーム構造の場合、水平方向で
は、Ｓ個のピクセルから１個のピクセルを生成する。例
えば、サブサンプルレートを１／４とした場合、４ピク
セルから１ピクセルを生成することになる。また、垂直
方向では、Ｓ個のラインから１個のラインを生成する。
例えば、サブサンプルレートを１／４とした場合、４ラ
インから１ラインを生成することになる。

【００１５】図３に、サブサンプルレートを１／４とし
た場合の最終的に得られる画素ブロックの例を示す。本
図において、ａ₀₀〜ａ₇₇はピクセルを示し、黒で示した
ものは上記の処理を経て選択されピクセルを示す。本図
に示すように、上記処理によって、黒で示されたピクセ
ルだけ取り出すことになる。即ち、これら選択されたピ
クセルのみまとめて１画面とすることによって、子画面
を作る。

【００１６】一方、フィールド構造の場合、水平方向は
フレーム構造の場合と同様に、Ｓ個のピクセルから１個
のピクセルを生成する。例えば、サブサンプルレートを
１／４とした場合、４ピクセルから１ピクセルを生成す
ることになる。しかし、垂直方向については、１つのピ
クチャ層に対して処理を行う。例えば、サブサンプルレ
ートを１／４とした場合、ＮＴＳＣ方式では２４０ライ
ンから１２０ラインにすることになる。従って、この場
合、２ラインから、１ラインを生成することになる。最
終的には、図４に示した画素ブロックの黒で示したピク
セルだけ取り出すことになる。

【００１７】以上の例は、サブサンプルレートが偶数の
例であったが、奇数の時で、しかもそれがフィールド構
造である場合には、垂直方向処理を次のように行うこと
で良好な結果を得ることができる。以下はサブサンプル
レートが１／Ｓ（Ｓは奇数の自然数）の例について説明
する。なお、水平方向の処理は上記と同様であるため、
説明省略する。

【００１８】まず、垂直方向については、１つのピクチ
ャ層全てのラインからその２／Ｓ個のラインを生成する
ことが必要になる。そのため、本実施の形態では、Ｓ個
のラインを一組として、基準とするラインの信号を第一
の信号、第一の信号から（Ｓ／２）の小数点以下を切り
捨てた値分離れたラインの信号を第二の信号、そして、
第二の次のラインの信号を第三の信号として取り出し、
第二の信号と第三の信号を加算し、その結果をさらに二
分の一にした信号を第一の信号と共に取り出すといった
処理を行う。

【００１９】図５は、サンプルレートを１／３とした場
合に選択されるピクセルを示した例で、黒で示したもの
はそのまま、斜線で示したものは、隣り合うものの両方
を読み出し、その両者を加算した後、１／２にする処理
を行った後取り出されるピクセルを示す。以下にこの場
合の処理を具体的に説明する。

【００２０】まず、３ラインを一組とし、そのうち一番
早く信号走査されるラインの信号、例えば図の黒で示し
たピクセルａ₀₀、ａ₀₃、ａ₀₆が並ぶラインの信号を基準
とし（これを第一の信号と呼ぶ）、取り出す。そして、
第一の信号から３を２で除して小数点以下を切り捨てた
値「１」の分だけ離れたａ₁₀、ａ₁₃、ａ₁₆の並ぶライン
の信号（これを第二の信号と呼ぶ）と、ａ₂₀、ａ₂₃、ａ
₂₆の並ぶラインの信号（これを第三の信号と呼ぶ）とを
読み出し、これら第二、第三の信号を加算し、二分の一
とした信号を生成する。

【００２１】このようにして得られた第一及び第四の信
号を順次メモリ２９または３０に出力する構成とする。

【００２２】以上は本発明の映像信号生成についての主
要構成について述べたが、その他の構成について以下に
述べることとする。まず、図１に示したメモリ２９、３
０は、表示用と前記の処理の結果を格納するための二つ
の機能があり、それら二個のメモリのうちの一方は、い
ずれかの機能を果たし、他方が他の機能を果たす。即ち
出力段に設けられた出力セレクタ回路３１が映像信号出
力端子５を選択しているとき、メモリ２９が表示用に使
用され、他方の選択されていない映像信号出力端子６に
繋がれたメモリ３０がサブサンプル回路２８からの出力
信号を蓄積するために使用される。これらは出力セレク
タ回路３１の入力切り替えによって、前述のような二つ
の機能を交代して果たす構成となっている。

【００２３】また、出力セレクタ回路３１は、通常のデ
コード時、つまりは親画面用の映像信号生成時、入力を
第１の映像信号出力端子のみに繋ぎ、それを出力端子１
２を介して後段の装置に出力している。他方、子画面用
の映像信号生成時には、前述のように入力として第二ま
たは第三の映像信号出力端子５、６のいずれかのみ選択
し、後段の装置に出力する。これら親画面用映像信号
と、子画面用映像信号は、後段の周知・公知である信号
処理を経て、図６に示すように、親画面の映像と子画面
の映像となり表示される。

【００２４】図１に示す制御回路３２は、以上に述べた
発明の実施の形態についての動作制御全てを行うもので
ある。それは、内蔵したマイクロコントローラからな
り、第１〜第３の制御信号入力端子７〜１１を介して、
入力セレクタ回路２４、ゼロ挿入回路２６、出力セレク
タ回路３１、メモリ２９、３０に制御信号を入力するこ
とで制御を行っている。

【００２５】

【発明の効果】以上、説明したように、本発明の信号処
理装置によれば、子画面で別のストーリーのあらすじを
モニターすることができる。また、ＤＶＤディスクの場
合、子画面をアップデイトする期間は、０．５秒毎であ
るため、複数の子画面を設けて、いくつかのストーリー
を表示することが可能である。

【００２６】さらに、本発明のサブサンプル方法によれ
ば、垂直方向のサブサンプルが１つのピクチャ層で処理
できるといった利点がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す図である。

【図２】ゼロ挿入パターンの例を示す図である。

【図３】フレーム構造でサブサンプルレート１／４のと
きのサブサンプルの例を示す図である。

【図４】フィールド構造でサブサンプルレート１／４の
ときのサブサンプルの例を示す図である。

【図５】フィールド構造でサブサンプルレート１／３の
ときのサブサンプルの例を示す図である。

【図６】本発明で得られる映像の例を示す図である。

【符号の説明】

１：第１の入力端子、２：第２の入力端子、３：第１の
映像信号出力端子、４：逆ＤＣＴ出力端子、５：第２の
映像信号出力端子、６：第３の映像信号出力端子、７：
第１の制御信号入力端子、８：第２の制御信号入力端
子、９：第３の制御信号入力端子、１０：第４の制御信
号入力端子、１１：第５の制御信号入力端子、１２：出
力端子、２０：ＭＰＥＧ復号装置、２１：ディマルチプ
レクサ回路、２２，２３：バッファ、２４：入力セレク
タ回路、２５：逆量子化処理回路、２６：ゼロ挿入回
路、２７：逆ＤＣＴ回路、２８：サブサンプル回路、２
９，３０：メモリ、３１：出力セレクタ回路、３２：制
御回路、ＭＣ：動き補正回路

フロントページの続き Ｆターム(参考） 5C053 FA03 FA06 FA24 GB02 GB08 GB19 GB22 GB26 GB27 GB37 HA33 HA40 KA01 KA08 KA24 LA06 5C059 LB04 MA00 MA04 MA05 MA23 MC32 MC34 ME01 PP05 PP06 PP07 PP18 RB01 RB10 SS13 UA05 UA35 5J064 AA00 BA16 BC01 BC02 BC15 BC16 BC25 BD03

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＤＣＴ変換されさらに量子化されたデー
   タをＤＣＴ係数に変換する逆量子化回路と、ＤＣＴ係数
   を映像信号に変換する逆ＤＣＴ回路とを具備する信号処
   理装置において、 子画面用ビットストリームからＩピクチャのビットスト
   リームを取り出す手段と、前記取り出されたＩピクチャ
   のみの子画面用ビットストリームと親画面用ビットスト
   リームのいずれかの入力に切り替える入力切り替え回路
   と、前記逆量子化回路と前記逆ＤＣＴ回路の間に設けら
   れ、画素ブロック単位で複数の高周波項にゼロを挿入す
   る手段と、前記逆ＤＣＴ回路の出力をサブサンプルする
   手段と、サブサンプルされた信号を記憶する手段とを有
   し、 前記親画面用ビットストリームを復号するときは、前記
   入力切り替え回路が親画面用ビットストリームの入力に
   切り替わり、さらに前記ブロック単位で複数の高周波項
   にゼロを挿入する手段がスルーパスになり、 前記親画面用ビットストリームを復号していないとき
   に、前記入力切り替え回路が前記Ｉピクチャのみの子画
   面用ビットストリームの入力に切り替わり、さらに前記
   ブロック単位で複数の高周波項にゼロを挿入する手段が
   動作し、前記逆ＤＣＴ回路で復号された子画面用信号を
   前記サブサンプル手段でサブサンプルし、該サブサンプ
   ルされた子画面用信号が前記記憶する手段に記憶され、 前記親画面用信号と前記サブサンプル手段から読み出さ
   れた前記子画面用信号のいずれかを出力することを特徴
   とする信号処理装置。
2. 【請求項２】 前記サブサンプル手段で垂直方向のサブ
   サンプルをするとき、サンプルレートをＳとした場合、
   ビットストリームがフレーム構造の時は、Ｓ個のライン
   の信号から１つのラインの信号を取り出して順次出力
   し、フィールド構造の時は、１つのピクチャ層の信号に
   対して処理を行って得た信号を出力するサブサンプル方
   法であって、 前記フィールド構造の時、Ｓが偶数の時は、Ｓ／２個の
   ラインを一組とし、そのうち１つのラインの信号を取り
   出し、Ｓが奇数の時は、Ｓ個のラインを一組とし、基準
   とするラインの信号を第一の信号、該第一の信号から
   （Ｓ／２）の小数点以下を切り捨てた値分離れたライン
   の信号を第二の信号、該第二の信号の次のラインの信号
   を第三の信号として取り出し、前記第二の信号と前記第
   三の信号を加算し、さらに二分の一にした信号を第四の
   信号として、前記第一の信号と前記第四の信号を順次出
   力することを特徴とする請求項１に記載の信号処理装置
   を使用したサブサンプル方法。