JP2002044606A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2002044606A JP2002044606A JP2000230117A JP2000230117A JP2002044606A JP 2002044606 A JP2002044606 A JP 2002044606A JP 2000230117 A JP2000230117 A JP 2000230117A JP 2000230117 A JP2000230117 A JP 2000230117A JP 2002044606 A JP2002044606 A JP 2002044606A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- sub
- bit stream
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 同時に複数の映像を表示するための信号処理
方式を提供する。 【解決手段】 親画面ビットストリームを復号するＭＰ
ＥＧ復号装置と、子画面ビットストリームからＩピクチ
ャのビットストリームを取り出す手段と、取り出された
信号に逆量子化を施す手段と、前記出力に対して画素ブ
ロック単位で高周波項にゼロを挿入する手段と、前記ゼ
ロ挿入された出力に逆ＤＣＴ処理を施す手段と、前記逆
ＤＣＴ出力にサブサンプルする手段と、前記サブサンプ
ル出力を記憶する手段とを有し、親画面を出力するとき
は前記ＭＰＥＧ復号装置からの信号を出力し、子画面を
出力するときは前記サブサンプルされた信号を記憶する
手段からの信号を出力する構成とする。
方式を提供する。 【解決手段】 親画面ビットストリームを復号するＭＰ
ＥＧ復号装置と、子画面ビットストリームからＩピクチ
ャのビットストリームを取り出す手段と、取り出された
信号に逆量子化を施す手段と、前記出力に対して画素ブ
ロック単位で高周波項にゼロを挿入する手段と、前記ゼ
ロ挿入された出力に逆ＤＣＴ処理を施す手段と、前記逆
ＤＣＴ出力にサブサンプルする手段と、前記サブサンプ
ル出力を記憶する手段とを有し、親画面を出力するとき
は前記ＭＰＥＧ復号装置からの信号を出力し、子画面を
出力するときは前記サブサンプルされた信号を記憶する
手段からの信号を出力する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチストリーや
マルチアングルで記録されたＤＶＤディスクを再生する
ＭＰＥＧデコーダに関する。
マルチアングルで記録されたＤＶＤディスクを再生する
ＭＰＥＧデコーダに関する。
【０００２】
【従来の技術】従来、ＤＶＤディスクには、複数のスト
ーリーが記録されたマルチストリーと呼ばれるものや、
１つのストーリー中、様々なアングルから見た映像が記
録されたマルチアングルと呼ばれる記録方法によるもの
があった。このようなＤＶＤディスクを再生する場合、
ユーザーが再生したいストーリー或いは、アングルを選
択して表示するものであった。
ーリーが記録されたマルチストリーと呼ばれるものや、
１つのストーリー中、様々なアングルから見た映像が記
録されたマルチアングルと呼ばれる記録方法によるもの
があった。このようなＤＶＤディスクを再生する場合、
ユーザーが再生したいストーリー或いは、アングルを選
択して表示するものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の再生装置では、同時に複数の映像を表示で
きない。これはＤＶＤの再生において、多くのメモリー
を必要とすることと、信号処理が複雑なため、すべての
信号を再生することが不可能なためであった。本発明
は、このような問題を解消し、同時に複数の映像を表示
するための信号処理装置を提供することを目的とする。
ような従来の再生装置では、同時に複数の映像を表示で
きない。これはＤＶＤの再生において、多くのメモリー
を必要とすることと、信号処理が複雑なため、すべての
信号を再生することが不可能なためであった。本発明
は、このような問題を解消し、同時に複数の映像を表示
するための信号処理装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の信号処理装置は、親画面ビットストリーム
を復号するＭＰＥＧ復号装置と、子画面ビットストリー
ムからＩピクチャのビットストリームを取り出す手段
と、取り出された信号に逆量子化を施す手段と、前記出
力に対して画素ブロック単位で高周波項にゼロを挿入す
る手段と、前記ゼロ挿入された出力を逆ＤＣＴ処理を施
す手段と、前記逆ＤＣＴ出力にサブサンプルする手段
と、前記サブサンプル出力を記憶する手段とを有し、親
画面を出力するときは前記ＭＰＥＧ復号装置からの信号
を出力し、子画面を出力するときは前記サブサンプルさ
れた信号を記憶する手段からの信号を出力することを特
徴とする。
め、本発明の信号処理装置は、親画面ビットストリーム
を復号するＭＰＥＧ復号装置と、子画面ビットストリー
ムからＩピクチャのビットストリームを取り出す手段
と、取り出された信号に逆量子化を施す手段と、前記出
力に対して画素ブロック単位で高周波項にゼロを挿入す
る手段と、前記ゼロ挿入された出力を逆ＤＣＴ処理を施
す手段と、前記逆ＤＣＴ出力にサブサンプルする手段
と、前記サブサンプル出力を記憶する手段とを有し、親
画面を出力するときは前記ＭＰＥＧ復号装置からの信号
を出力し、子画面を出力するときは前記サブサンプルさ
れた信号を記憶する手段からの信号を出力することを特
徴とする。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１〜図６を参照して説明する。最初に、図１を参
照して本発明の実施の形態における信号処理装置の構成
について説明する。この信号処理装置は、入力として標
準テレビジョン方式の１つであるＮＴＳＣ（National T
elevision System Committee）方式が、ＭＰ＠ＭＬでエ
ンコードされている場合の処理について例示したもので
ある。
て、図１〜図６を参照して説明する。最初に、図１を参
照して本発明の実施の形態における信号処理装置の構成
について説明する。この信号処理装置は、入力として標
準テレビジョン方式の１つであるＮＴＳＣ（National T
elevision System Committee）方式が、ＭＰ＠ＭＬでエ
ンコードされている場合の処理について例示したもので
ある。
【０００６】本図において、１は第一の入力端子、２は
第二の入力端子、３は第一の復号信号出力端子、４は逆
ＤＣＴ（Discreet Cosine Transformer）出力端子、５
は第二の復号信号出力、６は第三の復号信号出力、７は
制御信号、８は出力端子、２０は、ＭＰＥＧ復号装置、
２１はディマルチプレクサ回路、２２はバッファ、２３
は逆量子化処理回路、２４はゼロ挿入回路、２５は逆Ｄ
ＣＴ回路、２６はサブサンプル回路、２７及び２８はメ
モリ、２９は出力セレクタ回路、３０は制御回路を示
す。
第二の入力端子、３は第一の復号信号出力端子、４は逆
ＤＣＴ（Discreet Cosine Transformer）出力端子、５
は第二の復号信号出力、６は第三の復号信号出力、７は
制御信号、８は出力端子、２０は、ＭＰＥＧ復号装置、
２１はディマルチプレクサ回路、２２はバッファ、２３
は逆量子化処理回路、２４はゼロ挿入回路、２５は逆Ｄ
ＣＴ回路、２６はサブサンプル回路、２７及び２８はメ
モリ、２９は出力セレクタ回路、３０は制御回路を示
す。
【０００７】親画面用ビットストリームは、第一の入力
端子１から入力され，復号された後、端子３から出力さ
れる。
端子１から入力され，復号された後、端子３から出力さ
れる。
【０００８】一方、子画面用ビットストリームは、第二
の入力端子２から入力され、ディマルチプレクサ回路２
１で、ＢとＰピクチャが取り除かれ、次のバッファ２２
で一時記憶される。バッファ２２の出力は、逆量子化処
理回路２３でＤＣＴ係数に変換され、さらに次のゼロ挿
入回路２４で処理された後、逆ＤＣＴ回路２５によって
復号され、映像信号となる。この映像信号は、サブサン
プル回路２６でサブサンプルされ、その結果が、メモリ
２７，２８に記憶される。
の入力端子２から入力され、ディマルチプレクサ回路２
１で、ＢとＰピクチャが取り除かれ、次のバッファ２２
で一時記憶される。バッファ２２の出力は、逆量子化処
理回路２３でＤＣＴ係数に変換され、さらに次のゼロ挿
入回路２４で処理された後、逆ＤＣＴ回路２５によって
復号され、映像信号となる。この映像信号は、サブサン
プル回路２６でサブサンプルされ、その結果が、メモリ
２７，２８に記憶される。
【０００９】図中、ゼロ挿入回路２４は、画素ブロック
毎の水平と垂直の高周波成分に“０”（ゼロ）を挿入す
るものである。図２にゼロ挿入パターンの一例を示す。
これは、ＤＣＴ係数の８×８のデータからなるブロック
に対応させたパターンを示したもので、所定値を越える
高周波成分を持つ係数の値をゼロに置き換え、その他の
低周波成分については、変更を加えていない。
毎の水平と垂直の高周波成分に“０”（ゼロ）を挿入す
るものである。図２にゼロ挿入パターンの一例を示す。
これは、ＤＣＴ係数の８×８のデータからなるブロック
に対応させたパターンを示したもので、所定値を越える
高周波成分を持つ係数の値をゼロに置き換え、その他の
低周波成分については、変更を加えていない。
【００１０】ゼロ挿入回路２４の出力は、逆ＤＣＴ回路
２５によって復号され、次のサブサンプル回路２６に導
かれる。
２５によって復号され、次のサブサンプル回路２６に導
かれる。
【００１１】次に、サブサンプル回路２６における処理
について、図３〜図５を参照しつつ詳述する。サブサン
プル回路２８では、複号されたＩピクチャ（Intra-Pict
ure）のみの子画面用信号のサブサンプルを行う。サブ
サンプルについて、次の２つの場合に分けて説明する。
入力ビットストリームのピクチャ構造がフレーム構造
と、フィールド構造の場合である。以下の例では、水
平、垂直について１／Ｓ（Ｓは自然数）についてサブサ
ンプルする場合について説明する。
について、図３〜図５を参照しつつ詳述する。サブサン
プル回路２８では、複号されたＩピクチャ（Intra-Pict
ure）のみの子画面用信号のサブサンプルを行う。サブ
サンプルについて、次の２つの場合に分けて説明する。
入力ビットストリームのピクチャ構造がフレーム構造
と、フィールド構造の場合である。以下の例では、水
平、垂直について１／Ｓ（Ｓは自然数）についてサブサ
ンプルする場合について説明する。
【００１２】まず、フレーム構造の場合、水平方向で
は、Ｓ個のピクセルから１個のピクセルを生成する。例
えば、サブサンプルレートを１／４とした場合、４ピク
セルから１ピクセルを生成することになる。また、垂直
方向では、Ｓ個のラインから１個のラインを生成する。
例えば、サブサンプルレートを１／４とした場合、４ラ
インから１ラインを生成することになる。
は、Ｓ個のピクセルから１個のピクセルを生成する。例
えば、サブサンプルレートを１／４とした場合、４ピク
セルから１ピクセルを生成することになる。また、垂直
方向では、Ｓ個のラインから１個のラインを生成する。
例えば、サブサンプルレートを１／４とした場合、４ラ
インから１ラインを生成することになる。
【００１３】図３に、サブサンプルレートを１／４とし
た場合の最終的に得られる画素ブロックの例を示す。本
図において、ａ00〜ａ77はピクセルを示し、黒で示した
ものは上記の処理を経て選択されたピクセルを示す。本
図に示すように、上記処理によって、黒で示されたピク
セルだけ取り出すことになる。即ち、これら選択された
ピクセルのみまとめて１画面とすることによって、子画
面を作る。
た場合の最終的に得られる画素ブロックの例を示す。本
図において、ａ00〜ａ77はピクセルを示し、黒で示した
ものは上記の処理を経て選択されたピクセルを示す。本
図に示すように、上記処理によって、黒で示されたピク
セルだけ取り出すことになる。即ち、これら選択された
ピクセルのみまとめて１画面とすることによって、子画
面を作る。
【００１４】一方、フィールド構造の場合、水平方向は
フレーム構造の場合と同様に、Ｓ個のピクセルから１個
のピクセルを生成する。例えば、サブサンプルレートを
１／４とした場合、４ピクセルから１ピクセルを生成す
ることになる。しかし、垂直方向については、１つのピ
クチャ層に対して処理を行う。例えば、サブサンプルレ
ートを１／４とした場合、ＮＴＳＣ方式では２４０ライ
ンから１２０ラインにすることになる。従って、この場
合、２ラインから１ラインを生成することになる。最終
的には、図４に示した画素ブロックの黒で示したピクセ
ルだけ取り出すことになる。
フレーム構造の場合と同様に、Ｓ個のピクセルから１個
のピクセルを生成する。例えば、サブサンプルレートを
１／４とした場合、４ピクセルから１ピクセルを生成す
ることになる。しかし、垂直方向については、１つのピ
クチャ層に対して処理を行う。例えば、サブサンプルレ
ートを１／４とした場合、ＮＴＳＣ方式では２４０ライ
ンから１２０ラインにすることになる。従って、この場
合、２ラインから１ラインを生成することになる。最終
的には、図４に示した画素ブロックの黒で示したピクセ
ルだけ取り出すことになる。
【００１５】以上の例は、サブサンプルレートが偶数の
例であったが、奇数の時で、しかもそれがフィールド構
造である場合には、垂直方向処理を次のように行うこと
で良好な結果を得ることができる。以下はサブサンプル
レートが１／Ｓ（Ｓは奇数の自然数）の例について説明
する。なお、水平方向の処理は上記と同様であるため、
説明を省略する。
例であったが、奇数の時で、しかもそれがフィールド構
造である場合には、垂直方向処理を次のように行うこと
で良好な結果を得ることができる。以下はサブサンプル
レートが１／Ｓ（Ｓは奇数の自然数）の例について説明
する。なお、水平方向の処理は上記と同様であるため、
説明を省略する。
【００１６】まず、垂直方向については、１つのピクチ
ャ層全てのラインからその２／Ｓ個のラインを生成する
ことが必要になる。そのため、本実施の形態では、Ｓ個
のラインを一組として、基準とするラインの信号を第一
の信号、第一の信号から（Ｓ／２）の小数点以下を切り
捨てた値分離れたラインの信号を第二の信号、そして、
第二の次のラインの信号を第三の信号として取り出し、
第二の信号と第三の信号を加算し、その結果をさらに二
分の一にした信号を第一の信号と共に取り出すといった
処理を行う。
ャ層全てのラインからその２／Ｓ個のラインを生成する
ことが必要になる。そのため、本実施の形態では、Ｓ個
のラインを一組として、基準とするラインの信号を第一
の信号、第一の信号から（Ｓ／２）の小数点以下を切り
捨てた値分離れたラインの信号を第二の信号、そして、
第二の次のラインの信号を第三の信号として取り出し、
第二の信号と第三の信号を加算し、その結果をさらに二
分の一にした信号を第一の信号と共に取り出すといった
処理を行う。
【００１７】図５は、サンプルレートを１／３とした場
合に選択されるピクセルを示した例で、黒で示したもの
はそのまま、斜線で示したものは、隣り合うものの両方
を読み出し、その両者を加算した後、１／２にする処理
を行った後取り出されるピクセルを示す。以下にこの場
合の処理を具体的に説明する。
合に選択されるピクセルを示した例で、黒で示したもの
はそのまま、斜線で示したものは、隣り合うものの両方
を読み出し、その両者を加算した後、１／２にする処理
を行った後取り出されるピクセルを示す。以下にこの場
合の処理を具体的に説明する。
【００１８】まず、３ラインを一組とし、そのうち一番
早く信号走査されるラインの信号、例えば図の黒で示し
たピクセルａ00，ａ03，ａ06が並ぶラインの信号を基準
とし（これを第一の信号と呼ぶ）、取り出す。そして、
第一の信号から３を２で除して小数点以下を切り捨てた
値「１」の分だけ離れたａ10，ａ13，ａ16の並ぶライン
の信号（これを第二の信号と呼ぶ）と、ａ20，ａ23，ａ
26の並ぶラインの信号（これを第三の信号と呼ぶ）とを
読み出し、これら第二、第三の信号を加算し、二分の一
とした信号を生成する。
早く信号走査されるラインの信号、例えば図の黒で示し
たピクセルａ00，ａ03，ａ06が並ぶラインの信号を基準
とし（これを第一の信号と呼ぶ）、取り出す。そして、
第一の信号から３を２で除して小数点以下を切り捨てた
値「１」の分だけ離れたａ10，ａ13，ａ16の並ぶライン
の信号（これを第二の信号と呼ぶ）と、ａ20，ａ23，ａ
26の並ぶラインの信号（これを第三の信号と呼ぶ）とを
読み出し、これら第二、第三の信号を加算し、二分の一
とした信号を生成する。
【００１９】このようにして得られた第一及び第四の信
号を順次メモリ２７または２８に出力する構成とする。
号を順次メモリ２７または２８に出力する構成とする。
【００２０】以上は、本発明の主要構成について述べた
が、その他の構成について以下に述べることとする。図
１に示したメモリ２７，２８は、表示用と前記処理の結
果を格納するための機能があり、１つのメモリが、表示
用として機能しているとき、もう一つのメモリは、サブ
サンプル回路２６からの出力信号を記憶する動作を行っ
ている。そしてこれらの機能は、各メモリが交代して動
作するように構成されている。
が、その他の構成について以下に述べることとする。図
１に示したメモリ２７，２８は、表示用と前記処理の結
果を格納するための機能があり、１つのメモリが、表示
用として機能しているとき、もう一つのメモリは、サブ
サンプル回路２６からの出力信号を記憶する動作を行っ
ている。そしてこれらの機能は、各メモリが交代して動
作するように構成されている。
【００２１】出力セレクタ回路２９には、親画面が端子
３を通して入力される。また子画面としてメモリ２７，
２８の出力が端子５，６を通して入力されている。これ
らの信号は、制御信号７により制御され出力される。制
御信号７が、親画面を要求している時は、端子３の信号
を出力し、子画面を要求している時は、表示用として機
能しているメモリの信号を出力する。これらの信号は、
最終的には、図６に示すように、親画面と子画面となり
表示される。
３を通して入力される。また子画面としてメモリ２７，
２８の出力が端子５，６を通して入力されている。これ
らの信号は、制御信号７により制御され出力される。制
御信号７が、親画面を要求している時は、端子３の信号
を出力し、子画面を要求している時は、表示用として機
能しているメモリの信号を出力する。これらの信号は、
最終的には、図６に示すように、親画面と子画面となり
表示される。
【００２２】図１に示す制御回路３０は、以上に述べた
発明の実施の形態についての動作制御全てを行うもので
ある。それは、内蔵したマイクロコントローラ等からな
り、図示しない回線を介して、ゼロ挿入回路２４へのゼ
ロ挿入パターンの作成命令や出力セレクタ回路２９への
３，５，６いずれかの出力を選択させる命令、さらには
メモリ２９，３０に対しいずれか一方を表示用として動
作させ、他方にサブサンプル回路２６からの出力信号を
記憶する動作をさせる制御信号の入力を行う。
発明の実施の形態についての動作制御全てを行うもので
ある。それは、内蔵したマイクロコントローラ等からな
り、図示しない回線を介して、ゼロ挿入回路２４へのゼ
ロ挿入パターンの作成命令や出力セレクタ回路２９への
３，５，６いずれかの出力を選択させる命令、さらには
メモリ２９，３０に対しいずれか一方を表示用として動
作させ、他方にサブサンプル回路２６からの出力信号を
記憶する動作をさせる制御信号の入力を行う。
【００２３】
【発明の効果】以上、説明したように、本発明の信号処
理装置によれば、子画面で別のストーリーのあらすじを
モニターすることができる。また、ＤＶＤディスクの場
合、子画面をアップデイトする期間は、０．５秒毎であ
るため、複数の子画面を設けて、いくつかのストーリー
を表示することが可能である。
理装置によれば、子画面で別のストーリーのあらすじを
モニターすることができる。また、ＤＶＤディスクの場
合、子画面をアップデイトする期間は、０．５秒毎であ
るため、複数の子画面を設けて、いくつかのストーリー
を表示することが可能である。
【図１】本発明の実施の形態を示す図である。
【図２】ゼロ挿入パターンの例を示す図である。
【図３】フレーム構造でサブサンプルレート１／４のと
きのサブサンプルの例を示す図である。
きのサブサンプルの例を示す図である。
【図４】フィールド構造でサブサンプルレート１／４の
ときのサブサンプルの例を示す図である。
ときのサブサンプルの例を示す図である。
【図５】フィールド構造でサブサンプルレート１／３の
ときのサブサンプルの例を示す図である。
ときのサブサンプルの例を示す図である。
【図６】本発明で得られる映像の例を示す図である。
１：第一の入力端子、２：第二の入力端子、３：第一の
復号信号出力端子、４：逆ＤＣＴ出力端子、５：第二の
復号信号出力端子、６：第三の復号信号出力端子、７：
制御信号、８：出力端子、２０：ＭＰＥＧ復号装置、２
１：ディマルチプレクサ回路、２２：バッファ、２３：
逆量子化処理回路、２４：ゼロ挿入回路、２５：逆ＤＣ
Ｔ回路、２６：サブサンプル回路、２７，２８：メモ
リ、２９：出力セレクタ回路、３０：制御回路
復号信号出力端子、４：逆ＤＣＴ出力端子、５：第二の
復号信号出力端子、６：第三の復号信号出力端子、７：
制御信号、８：出力端子、２０：ＭＰＥＧ復号装置、２
１：ディマルチプレクサ回路、２２：バッファ、２３：
逆量子化処理回路、２４：ゼロ挿入回路、２５：逆ＤＣ
Ｔ回路、２６：サブサンプル回路、２７，２８：メモ
リ、２９：出力セレクタ回路、３０：制御回路
フロントページの続き Ｆターム(参考） 5C023 AA15 AA36 AA38 CA03 5C053 FA06 FA24 GA11 GB37 HA33 KA04 5C059 KK37 KK38 MA00 MA23 MC04 PP04 SS13 UA05 UA38 5D044 AB07 BC03 CC04 FG23 FG30 GK08
Claims (1)
- 【請求項１】 親画面ビットストリームを復号するＭＰ
ＥＧ復号装置と、子画面ビットストリームからＩピクチ
ャのビットストリームを取り出す手段と、取り出された
信号に逆量子化を施す手段と、前記出力に対して画素ブ
ロック単位で高周波項にゼロを挿入する手段と、前記ゼ
ロ挿入された出力に逆ＤＣＴ処理を施す手段と、前記逆
ＤＣＴ出力をサブサンプルする手段と、前記サブサンプ
ル出力を記憶する手段とを有し、親画面を出力するとき
は前記ＭＰＥＧ復号装置からの信号を出力し、子画面を
出力するときは前記サブサンプルされた信号を記憶する
手段からの信号を出力することを特徴とする信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230117A JP2002044606A (ja) | 2000-07-31 | 2000-07-31 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230117A JP2002044606A (ja) | 2000-07-31 | 2000-07-31 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002044606A true JP2002044606A (ja) | 2002-02-08 |
Family
ID=18723123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000230117A Pending JP2002044606A (ja) | 2000-07-31 | 2000-07-31 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002044606A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004147335A (ja) * | 2002-10-25 | 2004-05-20 | Humax Co Ltd | 映像イメージサイズ変換方法及び映像イメージサイズ変換装置 |
-
2000
- 2000-07-31 JP JP2000230117A patent/JP2002044606A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004147335A (ja) * | 2002-10-25 | 2004-05-20 | Humax Co Ltd | 映像イメージサイズ変換方法及び映像イメージサイズ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080101455A1 (en) | Apparatus and method for multiple format encoding | |
| EP1715696A2 (en) | System, method and apparatus for a variable output video decoder | |
| JPH10511526A (ja) | 圧縮されたビデオデータを復号化し、表示するメモリコントローラ | |
| JP4568468B2 (ja) | ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
| JP2002521976A5 (ja) | ||
| JP2001218172A (ja) | 動画像復号器におけるフレームレート変換装置、フレームレート変換方法、およびその記録媒体、集積回路装置 | |
| EP1024668B1 (en) | Method and apparatus for a motion compensation instruction generator | |
| JP2009296081A (ja) | 映像再生装置 | |
| US6122020A (en) | Frame combining apparatus | |
| US20050008304A1 (en) | Video signal processing apparatus to generate both progressive and interlace video signals | |
| JP2002044606A (ja) | 信号処理装置 | |
| JP2002044607A (ja) | 信号処理装置及びサブサンプル方法 | |
| JP2006324739A (ja) | 符号化データ再生装置 | |
| JP2006319397A (ja) | デジタル記録再生装置 | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| JP2000032475A (ja) | 動画像再生装置 | |
| JPH07203373A (ja) | 映像信号処理装置 | |
| JP2005080219A (ja) | 画像再生装置 | |
| JP2000023167A (ja) | 映像復号化装置とその方法、受信装置および再生装置 | |
| JP3089520B2 (ja) | 動画処理システム | |
| JP3341429B2 (ja) | 映像信号処理装置 | |
| JPH0283578A (ja) | 画像データ表示装置と画像データ表示方法 | |
| JP3467998B2 (ja) | 映像信号の記録方法と再生方法、及び映像信号記録／再生装置 | |
| JPH0283579A (ja) | 画像データ表示装置と画像データ表示方法 | |
| KR20050077123A (ko) | Ｐｖｒ 시스템의 썸네일 영상 생성 장치 및 방법 |