JP2002043492A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002043492A JP2002043492A JP2000227289A JP2000227289A JP2002043492A JP 2002043492 A JP2002043492 A JP 2002043492A JP 2000227289 A JP2000227289 A JP 2000227289A JP 2000227289 A JP2000227289 A JP 2000227289A JP 2002043492 A JP2002043492 A JP 2002043492A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- semiconductor device
- semiconductor
- fold groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 同一パッケージに大きい半導体チップを搭載
して半導体装置の小型化をはかる。半導体チップ搭載用
のほぼ平坦部領域とワイヤボンディング用の平坦部領域
を広くする。 【構成】 半導基板の主面に回路が形成された半導体チ
ップと、該半導体チップの回路形成面に設けらけた外部
電極と電気的に接続されたリードと、前記半導体チッ
プ、前記リードの内部リード、及び前記外部電極とリー
ドの内部リード部とが接続された接続部が封止材で封止
された半導体装置において、前記リードの折り曲げ部が
封止材の内部に設けられ、かつ前記リードの折り曲げる
方向の位置に対応する外側に、折り目溝（例えば、Ｖ字
状の折り目溝）が設けられてなる。
して半導体装置の小型化をはかる。半導体チップ搭載用
のほぼ平坦部領域とワイヤボンディング用の平坦部領域
を広くする。 【構成】 半導基板の主面に回路が形成された半導体チ
ップと、該半導体チップの回路形成面に設けらけた外部
電極と電気的に接続されたリードと、前記半導体チッ
プ、前記リードの内部リード、及び前記外部電極とリー
ドの内部リード部とが接続された接続部が封止材で封止
された半導体装置において、前記リードの折り曲げ部が
封止材の内部に設けられ、かつ前記リードの折り曲げる
方向の位置に対応する外側に、折り目溝（例えば、Ｖ字
状の折り目溝）が設けられてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、小型の面付けタイプ（面実装型）の樹脂封止
型パッケージ（レジンパッケージ）の半導体装置に適用
して有効な技術に関するものである。
し、特に、小型の面付けタイプ（面実装型）の樹脂封止
型パッケージ（レジンパッケージ）の半導体装置に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】従来の面付けタイプ（面実装型）のトラ
ンジスタ素子実装の半導体装置は、例えば、図６(ａ)，
(ｂ)，(ｃ)に示すように、半導基板の主面にトランジス
タ回路が形成された半導体チップ（ペレット）４をリー
ドフレームの半導体チップ搭載部１に２個搭載し、前記
半導体チップ４の回路形成面に設けられた外部電極と前
記リード２の内部リードとをボンディングワイヤ５で電
気的に接続し、前記リード２の内部リード、前記半導体
チップ４、前記ボンディングワイヤ５、及び前記外部電
極と前記リード２とをボンディングワイヤ５で電気的に
接続した接続部を封止材で封止した後、前記リード２の
外部リード部を切断加工して面実装型半導体装置を構成
している。
ンジスタ素子実装の半導体装置は、例えば、図６(ａ)，
(ｂ)，(ｃ)に示すように、半導基板の主面にトランジス
タ回路が形成された半導体チップ（ペレット）４をリー
ドフレームの半導体チップ搭載部１に２個搭載し、前記
半導体チップ４の回路形成面に設けられた外部電極と前
記リード２の内部リードとをボンディングワイヤ５で電
気的に接続し、前記リード２の内部リード、前記半導体
チップ４、前記ボンディングワイヤ５、及び前記外部電
極と前記リード２とをボンディングワイヤ５で電気的に
接続した接続部を封止材で封止した後、前記リード２の
外部リード部を切断加工して面実装型半導体装置を構成
している。
【０００３】
【発明が解決しようとする課題】前記従来のリードフレ
ームを使用するパッケージにおいては、リードフレーム
１０の半導体チップ搭載部１に接続されるリード２及び
信号用リードの内部リードのリード折り曲げ部７の外側
アール（Ｒ）を問題にする程の大きさのパッケージは必
要とされなかった。ところが、最近では、小型化が望ま
れるようになり、リードの折り曲げ部７の外側アール
（Ｒ）領域上にも半導体チップを搭載できないかと検討
した結果、リードフレームの半導体チップ搭載部１のリ
ード部の曲げアール（Ｒ）の影響を受ける領域（例え
ば、搭載される半導体チップ４との間に隙間が生じる領
域）８が生じるため、安定性や信頼性の点で問題がある
ことがわかった。
ームを使用するパッケージにおいては、リードフレーム
１０の半導体チップ搭載部１に接続されるリード２及び
信号用リードの内部リードのリード折り曲げ部７の外側
アール（Ｒ）を問題にする程の大きさのパッケージは必
要とされなかった。ところが、最近では、小型化が望ま
れるようになり、リードの折り曲げ部７の外側アール
（Ｒ）領域上にも半導体チップを搭載できないかと検討
した結果、リードフレームの半導体チップ搭載部１のリ
ード部の曲げアール（Ｒ）の影響を受ける領域（例え
ば、搭載される半導体チップ４との間に隙間が生じる領
域）８が生じるため、安定性や信頼性の点で問題がある
ことがわかった。
【０００４】本発明の目的は、同一パッケージに大きい
半導体チップを搭載して半導体装置の小型化をはかるこ
とが可能な技術を提供することにある。
半導体チップを搭載して半導体装置の小型化をはかるこ
とが可能な技術を提供することにある。
【０００５】本発明の他の目的は、半導体装置のパッケ
ージにおいて、半導体チップ搭載用のほぼ平坦部領域と
ワイヤボンディング用の平坦部領域を広くすることが可
能な技術を提供することにある。本発明の前記ならびに
その他の目的と新規な特徴は、本明細書の記述及び添付
図面によって明らかになるであろう。
ージにおいて、半導体チップ搭載用のほぼ平坦部領域と
ワイヤボンディング用の平坦部領域を広くすることが可
能な技術を提供することにある。本発明の前記ならびに
その他の目的と新規な特徴は、本明細書の記述及び添付
図面によって明らかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 （１）半導基板の主面に回路が形成された半導体チップ
と、該半導体チップの回路形成面に設けられた外部電極
と電気的に接続されたリードと、前記半導体チップ、前
記リードの内部リード、及び前記外部電極とリードの内
部リード部とが接続された接続部が封止材で封止された
半導体装置において、前記リードの折り曲げ部が封止材
の内部に設けられ、かつ前記リードの折り曲げる方向の
位置に対応する外側に、折り目溝（例えば、Ｖ字状の折
り目溝）が設けられている。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 （１）半導基板の主面に回路が形成された半導体チップ
と、該半導体チップの回路形成面に設けられた外部電極
と電気的に接続されたリードと、前記半導体チップ、前
記リードの内部リード、及び前記外部電極とリードの内
部リード部とが接続された接続部が封止材で封止された
半導体装置において、前記リードの折り曲げ部が封止材
の内部に設けられ、かつ前記リードの折り曲げる方向の
位置に対応する外側に、折り目溝（例えば、Ｖ字状の折
り目溝）が設けられている。
【０００７】（２）前記手段（１）の半導体装置におい
て、前記半導体装置は、面付けタイプ（面実装型）の半
導体装置である。
て、前記半導体装置は、面付けタイプ（面実装型）の半
導体装置である。
【０００８】（３）前記手段（１）又は（２）の半導体
装置において、前記折り目溝（例えば、Ｖ字状の折り目
溝）の深さは、前記リードの５０％以下である。
装置において、前記折り目溝（例えば、Ｖ字状の折り目
溝）の深さは、前記リードの５０％以下である。
【０００９】このように前記リードの折り曲げ部が前記
封止材の内部に設けられ、かつ前記リードの折り曲げる
方向の位置に対応する外側に、折り目溝（例えば、Ｖ字
状の折り目溝）が設けられることにより、リードの曲げ
加工を行った際に、この折り目溝（例えば、Ｖ字状の折
り目溝）が広がって曲がり、曲げアール（Ｒ）の影響を
受けずに、半導体チップ搭載用の平坦部領域とワイヤボ
ンディング用の平坦部領域を広くすることが可能となる
ので、同一パッケージ寸法（サイズ）において、従来よ
りも大きい半導体チップを搭載することができ、半導体
装置を小型化することができる。
封止材の内部に設けられ、かつ前記リードの折り曲げる
方向の位置に対応する外側に、折り目溝（例えば、Ｖ字
状の折り目溝）が設けられることにより、リードの曲げ
加工を行った際に、この折り目溝（例えば、Ｖ字状の折
り目溝）が広がって曲がり、曲げアール（Ｒ）の影響を
受けずに、半導体チップ搭載用の平坦部領域とワイヤボ
ンディング用の平坦部領域を広くすることが可能となる
ので、同一パッケージ寸法（サイズ）において、従来よ
りも大きい半導体チップを搭載することができ、半導体
装置を小型化することができる。
【００１０】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施の形態（実施例）を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。
施の形態（実施例）とともに詳細に説明する。なお、実
施の形態（実施例）を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。
【００１１】
【発明の実施の形態】図１は、本発明による一実施の形
態（実施例）のトランジスタ素子を２個搭載した半導体
装置の全体概略構成を示す図であり、図１（ａ）は、封
止体の上半分を除去した上平面（表側から見た）図、図
１（ｂ）は、図１（ａ）のＡ−Ａ’線で切った断面図、
図１（ｃ）は、半導体装置の下平面（裏側から見た）図
である。図２（ａ）は、図１（ａ）のリードを折り曲げ
る前の平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ’線
で切った断面図であり、図３（ａ）は、リード折り曲げ
前の形状断面図、図３（ｂ）は、リード折り曲げ後の形
状断面図である。
態（実施例）のトランジスタ素子を２個搭載した半導体
装置の全体概略構成を示す図であり、図１（ａ）は、封
止体の上半分を除去した上平面（表側から見た）図、図
１（ｂ）は、図１（ａ）のＡ−Ａ’線で切った断面図、
図１（ｃ）は、半導体装置の下平面（裏側から見た）図
である。図２（ａ）は、図１（ａ）のリードを折り曲げ
る前の平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ’線
で切った断面図であり、図３（ａ）は、リード折り曲げ
前の形状断面図、図３（ｂ）は、リード折り曲げ後の形
状断面図である。
【００１２】図１乃至図３において、１はリードフレー
ムの半導体チップを搭載する半導体チップ搭載部（タ
ブ）、２はリード、２Ａはリードの内部リード部、２Ｂ
はリードの外部リード部、３は樹脂封止材（例えばレジ
ン）、４はトランジスタ素子（半導体チップ）、５はボ
ンディングワイヤ、６はリードの折り曲げ部、６Ａは表
側の折り目溝（例えば、Ｖ字状の折り目溝）、６Ｂは裏
側の折り目溝（例えば、Ｖ字状の折り目溝）である。
ムの半導体チップを搭載する半導体チップ搭載部（タ
ブ）、２はリード、２Ａはリードの内部リード部、２Ｂ
はリードの外部リード部、３は樹脂封止材（例えばレジ
ン）、４はトランジスタ素子（半導体チップ）、５はボ
ンディングワイヤ、６はリードの折り曲げ部、６Ａは表
側の折り目溝（例えば、Ｖ字状の折り目溝）、６Ｂは裏
側の折り目溝（例えば、Ｖ字状の折り目溝）である。
【００１３】図４は、トランジスタ２素子搭載用のリー
ドフレームの概略構成を示す平面図であり、１はリード
フレームの半導体チップを搭載する半導体チップ搭載部
（タブ）、２はリード、２Ｃはリード支持枠、１０はリ
ードフレームである。
ドフレームの概略構成を示す平面図であり、１はリード
フレームの半導体チップを搭載する半導体チップ搭載部
（タブ）、２はリード、２Ｃはリード支持枠、１０はリ
ードフレームである。
【００１４】本実施の形態（実施例）のトランジスタ素
子を２個搭載した半導体装置は、図１乃至図３に示すよ
うに、リードフレームの半導体チップを搭載する半導体
チップ搭載部（タブ）１上に２個のトランジスタ素子
（半導体チップ）４が搭載されている。前記トランジス
タ素子４の半導基板の主面にトランジスタ回路（図示し
ていない）が形成されており、前記回路形成面に設けら
けた外部電極（図示していない）とリード２の内部リー
ド部２Ａとがボンディングワイヤ５により電気的に接続
されている。前記リード２の内部リード、前記半導体チ
ップ４、前記ボンディングワイヤ５、及び前記外部電極
とリード２の内部リード部２Ａとが接続された接続部が
樹脂封止材３で封止されている。
子を２個搭載した半導体装置は、図１乃至図３に示すよ
うに、リードフレームの半導体チップを搭載する半導体
チップ搭載部（タブ）１上に２個のトランジスタ素子
（半導体チップ）４が搭載されている。前記トランジス
タ素子４の半導基板の主面にトランジスタ回路（図示し
ていない）が形成されており、前記回路形成面に設けら
けた外部電極（図示していない）とリード２の内部リー
ド部２Ａとがボンディングワイヤ５により電気的に接続
されている。前記リード２の内部リード、前記半導体チ
ップ４、前記ボンディングワイヤ５、及び前記外部電極
とリード２の内部リード部２Ａとが接続された接続部が
樹脂封止材３で封止されている。
【００１５】前記リード２の内部リード２Ａには、その
内部リード２Ａの折り曲げ部６（樹脂封止材３の内部の
位置に）が設けられ、かつ前記内部リード２Ａの折り曲
げる方向の位置に対応する外側に、Ｖ字状（他の形状で
もよい）の折り目溝６Ａ，６Ｂが設けられている。前記
折り目溝６Ａ，６Ｂの深さは、０.０１〜０.０４ミリメ
ートル（mm）である（図２，図３）。前記リード２の強
度との関係から前記リード２の厚さの５０％以下である
ことが好ましい。
内部リード２Ａの折り曲げ部６（樹脂封止材３の内部の
位置に）が設けられ、かつ前記内部リード２Ａの折り曲
げる方向の位置に対応する外側に、Ｖ字状（他の形状で
もよい）の折り目溝６Ａ，６Ｂが設けられている。前記
折り目溝６Ａ，６Ｂの深さは、０.０１〜０.０４ミリメ
ートル（mm）である（図２，図３）。前記リード２の強
度との関係から前記リード２の厚さの５０％以下である
ことが好ましい。
【００１６】このように前記リード２の折り曲げ部６が
樹脂封止材３の内部に設けられ、かつ前記リード２の折
り曲げる方向の位置に対応する外側に、Ｖ字状の折り目
溝６Ａ，６Ｂが設けられることより、リード２の曲げ加
工を行った際に、このＶ字状の折り目溝６Ａ，６Ｂが広
がって曲がり、曲げアール（Ｒ）の影響を受けずに、半
導体チップ搭載用の平坦部領域とワイヤボンディング用
の平坦部領域を広くすることが可能となるので、図１
（ａ）及び図１（ｃ）に示すように、同一パッケージ寸
法（サイズ）において、従来よりも大きい半導体チップ
４を搭載することができ、半導体装置を小型化すること
ができる。すなわち、際めて小さいパッケージに大きい
半導体チップ４を搭載することが可能となる。例えば、
本実施形態では、図１（ａ）及び図１（ｃ）に示すよう
に、１．２mm×０．８mm（１２０８）サイズパッケージ
に、従来では０.２３mm□までの半導体チップ４しか搭
載できなかったが、本発明によれば、０.３mm□の半導
体チップ４が搭載できた。
樹脂封止材３の内部に設けられ、かつ前記リード２の折
り曲げる方向の位置に対応する外側に、Ｖ字状の折り目
溝６Ａ，６Ｂが設けられることより、リード２の曲げ加
工を行った際に、このＶ字状の折り目溝６Ａ，６Ｂが広
がって曲がり、曲げアール（Ｒ）の影響を受けずに、半
導体チップ搭載用の平坦部領域とワイヤボンディング用
の平坦部領域を広くすることが可能となるので、図１
（ａ）及び図１（ｃ）に示すように、同一パッケージ寸
法（サイズ）において、従来よりも大きい半導体チップ
４を搭載することができ、半導体装置を小型化すること
ができる。すなわち、際めて小さいパッケージに大きい
半導体チップ４を搭載することが可能となる。例えば、
本実施形態では、図１（ａ）及び図１（ｃ）に示すよう
に、１．２mm×０．８mm（１２０８）サイズパッケージ
に、従来では０.２３mm□までの半導体チップ４しか搭
載できなかったが、本発明によれば、０.３mm□の半導
体チップ４が搭載できた。
【００１７】前記各部の寸法は、図中に記載してあり、
その単位はミリメートル（mm）である。
その単位はミリメートル（mm）である。
【００１８】次に、本実施の形態（実施例）のトランジ
スタ素子（半導体チップ）が２個搭載された半導体装置
の製造方法を説明する。
スタ素子（半導体チップ）が２個搭載された半導体装置
の製造方法を説明する。
【００１９】図４に示すようなリードフレーム１０を用
意する。このリードフレーム１０のリード２の内部リー
ド２Ａには、前述したように前記内部リード２Ａの折り
曲げる方向の位置に対応する外側に、Ｖ字状の折り目溝
６Ａ，６Ｂが設けられている。すなわち、前記リード２
の折り曲げ部６の表側にＶ字状の折り目溝６Ａが、裏側
にはＶ字状の折り目溝６Ｂが設けられている（図２、図
３）。
意する。このリードフレーム１０のリード２の内部リー
ド２Ａには、前述したように前記内部リード２Ａの折り
曲げる方向の位置に対応する外側に、Ｖ字状の折り目溝
６Ａ，６Ｂが設けられている。すなわち、前記リード２
の折り曲げ部６の表側にＶ字状の折り目溝６Ａが、裏側
にはＶ字状の折り目溝６Ｂが設けられている（図２、図
３）。
【００２０】次に、前記リードフレーム１０の半導体チ
ップ搭載部（タブ）１上に２個のトランジスタ素子（半
導体チップ）４を接着して搭載する。前記半導体チップ
４の回路形成面に設けらけた外部電極（図示していな
い）とリード２の内部リード部２Ａとをボンディングワ
イヤ５により電気的に接続する。前記半導体チップ４、
前記リード２の内部リード２Ａ、及び前記外部電極とリ
ード２の内部リード部２Ａとが接続された接続部が樹脂
封止材（例えば、レジン）３で封止される。
ップ搭載部（タブ）１上に２個のトランジスタ素子（半
導体チップ）４を接着して搭載する。前記半導体チップ
４の回路形成面に設けらけた外部電極（図示していな
い）とリード２の内部リード部２Ａとをボンディングワ
イヤ５により電気的に接続する。前記半導体チップ４、
前記リード２の内部リード２Ａ、及び前記外部電極とリ
ード２の内部リード部２Ａとが接続された接続部が樹脂
封止材（例えば、レジン）３で封止される。
【００２１】次に、図５に示すように、前記リード２を
凹型のフレーム曲げ金型１１Ａと凸型のフレーム曲げ金
型１１Ｂの間に挟み込んで、前記リード２の折り曲げ部
６の表側に設けられたＶ字状の折り目溝６Ａ、及び裏側
に設けられたＶ字状の折り目溝６Ｂの位置で折り曲げ
る。リード２の切断加工等のその他の加工は従来法と同
じである。
凹型のフレーム曲げ金型１１Ａと凸型のフレーム曲げ金
型１１Ｂの間に挟み込んで、前記リード２の折り曲げ部
６の表側に設けられたＶ字状の折り目溝６Ａ、及び裏側
に設けられたＶ字状の折り目溝６Ｂの位置で折り曲げ
る。リード２の切断加工等のその他の加工は従来法と同
じである。
【００２２】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【００２３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。明によれば、リードの曲げ加工を行
った際に、この折り目溝（例えば、Ｖ字状の折り目溝）
が広がって曲がり、曲げアール（Ｒ）の影響を受けず
に、半導体チップ搭載用の平坦部領域とワイヤボンディ
ング用の平坦部領域を広くするので、同一パッケージ寸
法（サイズ）において、従来よりも大きい半導体チップ
を搭載することができ、半導体装置を小型化することが
できる。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。明によれば、リードの曲げ加工を行
った際に、この折り目溝（例えば、Ｖ字状の折り目溝）
が広がって曲がり、曲げアール（Ｒ）の影響を受けず
に、半導体チップ搭載用の平坦部領域とワイヤボンディ
ング用の平坦部領域を広くするので、同一パッケージ寸
法（サイズ）において、従来よりも大きい半導体チップ
を搭載することができ、半導体装置を小型化することが
できる。
【図１】本発明による一実施の形態（実施例）のトラン
ジスタ素子を２個搭載した半導体装置の概略構成を示す
図である。
ジスタ素子を２個搭載した半導体装置の概略構成を示す
図である。
【図２】本実施形態のリードの折り曲げ部の概略構成を
示す図である。
示す図である。
【図３】本実施形態のリードの折り曲げ部のリード折り
曲げ前後の形状を示す断面図である。
曲げ前後の形状を示す断面図である。
【図４】本実施形態のトランジスタ素子を２個搭載する
ためのリードフレームの概略構成を示す平面図である。
ためのリードフレームの概略構成を示す平面図である。
【図５】本実施形態のリード折り曲げ加工装置の金型と
その動作状態を示す図である。
その動作状態を示す図である。
【図６】従来のトランジスタ素子を２個搭載した半導体
装置の問題点を説明するための図である。
装置の問題点を説明するための図である。
１…半導体チップ搭載部（タブ） ２…リード ２Ａ…リードの内部リード部 ２Ｂ…リードの外部リード部 ２Ｃ…リード支持枠 ３…封止材（例えばレジン） ４…トランジスタ素子（半導体チップ） ５…ボンディンワイヤ ６，７…リードの折り曲げ部 ６Ａ…表側折り目溝（例えば、Ｖ字状の折り目溝） ６Ｂ…裏側折り目溝（例えば、Ｖ字状の折り目溝） ８…曲げアール（Ｒ）の影響を受ける領域 １０…リードフレーム １１Ａ…凹型のフレーム曲げ金型 １１Ｂ…凸型のフレーム曲げ金型
フロントページの続き (72)発明者 高橋 和也 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA07 DA10 DB15 FA04 5F067 AA01 AB02 BA08 BC13 BC15 DB06
Claims (3)
- 【請求項１】 半導基板の主面に回路が形成された半導
体チップと、該半導体チップの回路形成面に設けられた
外部電極と電気的に接続されたリードと、前記半導体チ
ップ、前記リードの内部リード、及び前記外部電極とリ
ードの内部リード部とが接続された接続部が封止材で封
止された半導体装置において、前記リードの折り曲げ部
が封止材の内部に設けられ、かつ前記リードの折り曲げ
る方向の位置に対応する外側に、折り目溝が設けられて
いることを特徴とする半導体装置。 - 【請求項２】 前記半導体装置は、面付けタイプ（面実
装型）の半導体装置であることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記折り目溝の深さは、前記リードの５
０％以下であることを特徴とする請求項１又は２に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227289A JP2002043492A (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227289A JP2002043492A (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043492A true JP2002043492A (ja) | 2002-02-08 |
Family
ID=18720765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000227289A Pending JP2002043492A (ja) | 2000-07-27 | 2000-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043492A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
-
2000
- 2000-07-27 JP JP2000227289A patent/JP2002043492A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187063B2 (en) | 2002-07-29 | 2007-03-06 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7494838B2 (en) | 2002-07-29 | 2009-02-24 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
| US7541665B2 (en) | 2002-07-29 | 2009-06-02 | Yamaha Corporation | Lead frame for a magnetic sensor |
| US8138757B2 (en) | 2002-07-29 | 2012-03-20 | Yamaha Corporation | Manufacturing method for magnetic sensor and lead frame therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4945508B2 (ja) | 半導体装置 | |
| JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US8928136B2 (en) | Lead frame semiconductor device | |
| US6462406B2 (en) | Semiconductor device and lead frame | |
| JP2005167292A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP2002043492A (ja) | 半導体装置 | |
| JP3565454B2 (ja) | 樹脂封止型半導体装置 | |
| KR20020090328A (ko) | 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 | |
| JP2004281486A (ja) | 半導体パッケージ及び同パッケージを用いた半導体装置 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| JP2004200719A (ja) | 半導体装置 | |
| JP2002368177A (ja) | リードフレーム及び半導体装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| KR20020005935A (ko) | 멀티 칩 패키지와 그 제조 방법 | |
| JP2008235724A (ja) | 半導体装置 |