JP2002040433A - Ｍｖａ型液晶表示器 - Google Patents
Ｍｖａ型液晶表示器Info
- Publication number
- JP2002040433A JP2002040433A JP2001147524A JP2001147524A JP2002040433A JP 2002040433 A JP2002040433 A JP 2002040433A JP 2001147524 A JP2001147524 A JP 2001147524A JP 2001147524 A JP2001147524 A JP 2001147524A JP 2002040433 A JP2002040433 A JP 2002040433A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal molecule
- control device
- molecule tilt
- tilt control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
- G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 ディスクリネーションを減らし、透過率を上
げ、応答時間を短縮し、さらに、色ずれを防止し、製造
工程の歩留まりを高める、構造の簡単なMVA型液晶表示
器を提供する。 【解決手段】 上基板と、下基板と、前記下基板上にお
いて複数の走査線と複数のデータ線で区切られた、少な
くとも一つの画素ユニットを有する複数の画素領域と、
から構成されるMVA型液晶表示器において、各画素ユニ
ットに、互いに対応し平行且つ交差する第１液晶分子チ
ルト制御装置と第２液晶分子チルト制御装置が設けられ
ることによってディスクリネーションを減らし、透過率
を上げ、応答時間を短縮する。更に、第１液晶分子チル
ト制御装置と第２液晶分子チルト制御装置は、そのチル
ト方向がサイクリック鏡像反射式に配向されているた
め、視角が大きい時の色ずれを防止することができる。
げ、応答時間を短縮し、さらに、色ずれを防止し、製造
工程の歩留まりを高める、構造の簡単なMVA型液晶表示
器を提供する。 【解決手段】 上基板と、下基板と、前記下基板上にお
いて複数の走査線と複数のデータ線で区切られた、少な
くとも一つの画素ユニットを有する複数の画素領域と、
から構成されるMVA型液晶表示器において、各画素ユニ
ットに、互いに対応し平行且つ交差する第１液晶分子チ
ルト制御装置と第２液晶分子チルト制御装置が設けられ
ることによってディスクリネーションを減らし、透過率
を上げ、応答時間を短縮する。更に、第１液晶分子チル
ト制御装置と第２液晶分子チルト制御装置は、そのチル
ト方向がサイクリック鏡像反射式に配向されているた
め、視角が大きい時の色ずれを防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、広視角を有するMV
A（Muti-domain Vertical Alignment）型液晶表示器に
関し、特に液晶分子のディスクリネーション（disclina
tion lines）を防ぎ応答時間を短縮するMVA型液晶表示
器に関する。
A（Muti-domain Vertical Alignment）型液晶表示器に
関し、特に液晶分子のディスクリネーション（disclina
tion lines）を防ぎ応答時間を短縮するMVA型液晶表示
器に関する。
【０００２】
【従来の技術】現在のMVA技術において、バンプ（Bum
p）、ITOスリット（ITO slit）、又はITO電極の端部に
電圧を印加したことで発生する不均一電界により、液晶
分子を複数の異なる方向にチルトさせ、一つの画素（pi
xel）を複数のドメイン（domain）に分ける。電圧を印
加した後の液晶分子のチルト方向は主に四つのドメイン
に分けられる。
p）、ITOスリット（ITO slit）、又はITO電極の端部に
電圧を印加したことで発生する不均一電界により、液晶
分子を複数の異なる方向にチルトさせ、一つの画素（pi
xel）を複数のドメイン（domain）に分ける。電圧を印
加した後の液晶分子のチルト方向は主に四つのドメイン
に分けられる。
【０００３】例えば、ヨーロッパ特許ＥＰ０８８４６２
６に開示されている従来のMVA液晶表示器には、図１に
示すように、のこぎり状バンプ１１Ａ、１１Ｂが配置さ
れる。それらのバンプ１１Ａ、１１Ｂは、各画素１２に
連続的に配置することにより、両基板間にある液晶分子
１３を四つの方向にチルトさせ、四つのドメインが形成
されるため、視角の対称性が向上されると共に、視角が
大きい時の色ずれ（color shift）が解消される。しか
し、バンプ１１Ａ、１１Ｂの先端部で液晶分子１３のデ
ィスクリネーションが発生してしまう。このディスクリ
ネーションにより、透過率を落とすことになる。さら
に、バンプ１１Ａ、１１Ｂの先端部の電界は、電圧を加
え始める時、不安定な状態にあるため、液晶分子１３
は、直ちに所定の方向にチルトできず、応答時間（resp
onse time）が長くなる。即ち、ドメインが多ければ多
いほど、色ずれが解消され、視角の対称性が向上される
が、ディスクリネーションもそれによって多くなる。
６に開示されている従来のMVA液晶表示器には、図１に
示すように、のこぎり状バンプ１１Ａ、１１Ｂが配置さ
れる。それらのバンプ１１Ａ、１１Ｂは、各画素１２に
連続的に配置することにより、両基板間にある液晶分子
１３を四つの方向にチルトさせ、四つのドメインが形成
されるため、視角の対称性が向上されると共に、視角が
大きい時の色ずれ（color shift）が解消される。しか
し、バンプ１１Ａ、１１Ｂの先端部で液晶分子１３のデ
ィスクリネーションが発生してしまう。このディスクリ
ネーションにより、透過率を落とすことになる。さら
に、バンプ１１Ａ、１１Ｂの先端部の電界は、電圧を加
え始める時、不安定な状態にあるため、液晶分子１３
は、直ちに所定の方向にチルトできず、応答時間（resp
onse time）が長くなる。即ち、ドメインが多ければ多
いほど、色ずれが解消され、視角の対称性が向上される
が、ディスクリネーションもそれによって多くなる。
【０００４】ディスクリネーションを防ぎ、応答時間を
短縮するために、バック露光式（back-side exposure,
BSE）MVA型液晶表示器が提供された。しかし、バック露
光式MVA型液晶表示器では、上下両基板にバンプを形成
しなければならず、しかもカラーフィルタ基板側のバン
プ構造が一般のバンプより複雑なため、特殊な製造工程
で制御する必要があり、製造工程の歩留まりが影響され
る。
短縮するために、バック露光式（back-side exposure,
BSE）MVA型液晶表示器が提供された。しかし、バック露
光式MVA型液晶表示器では、上下両基板にバンプを形成
しなければならず、しかもカラーフィルタ基板側のバン
プ構造が一般のバンプより複雑なため、特殊な製造工程
で制御する必要があり、製造工程の歩留まりが影響され
る。
【０００５】
【発明が解決しようとする課題】本発明は、上述した問
題を鑑みてなされたものであり、ディスクリネーション
を減らし、透過率を上げ、応答時間を短縮し、さらに、
色ずれを防止し、製造工程の歩留まりを高める、構造の
簡単なMVA型液晶表示器を提供することを目的とする。
題を鑑みてなされたものであり、ディスクリネーション
を減らし、透過率を上げ、応答時間を短縮し、さらに、
色ずれを防止し、製造工程の歩留まりを高める、構造の
簡単なMVA型液晶表示器を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、それぞれ上基
板と下基板の画素ユニットに、互いに連結しない第１液
晶分子チルト制御装置と第２液晶分子チルト制御装置構
造をそれぞれ配置することにより、ディスクリネーショ
ンを減らし、輝度を上げ、応答時間を短縮することがで
きる。さらに、第１液晶分子チルト制御装置と第２液晶
分子チルト制御装置において、そのチルト方向は、一対
一、二対二又は三対三といったサイクリック鏡像反射式
に配向しているため、色ずれを防止するとともに、一般
のMVA型液晶表示器の高コントラスト及び広視角の特性
を保つことができる。
板と下基板の画素ユニットに、互いに連結しない第１液
晶分子チルト制御装置と第２液晶分子チルト制御装置構
造をそれぞれ配置することにより、ディスクリネーショ
ンを減らし、輝度を上げ、応答時間を短縮することがで
きる。さらに、第１液晶分子チルト制御装置と第２液晶
分子チルト制御装置において、そのチルト方向は、一対
一、二対二又は三対三といったサイクリック鏡像反射式
に配向しているため、色ずれを防止するとともに、一般
のMVA型液晶表示器の高コントラスト及び広視角の特性
を保つことができる。
【０００７】また、本発明は、製造工程の歩留まりを高
める構造の簡単なバンプ又はITOスリット構造を提供す
ることを目的とする。本発明のバンプ又はITOスリット
構造は、単一画素を設計の単位としているため、各サイ
ズの製品に適応し、バンプ又はITOスリットの構造設計
を変える必要がない。
める構造の簡単なバンプ又はITOスリット構造を提供す
ることを目的とする。本発明のバンプ又はITOスリット
構造は、単一画素を設計の単位としているため、各サイ
ズの製品に適応し、バンプ又はITOスリットの構造設計
を変える必要がない。
【０００８】
【発明の実施の形態】実施形態１ 図７は、本発明の実施形態１による液晶分子チルト制御
装置における一対一のサイクリック鏡像反射の配向形式
を示す図である。画素ユニット２０１毎に設けられた第
１液晶分子チルト制御装置２２Ｂと第２液晶分子チルト
制御装置２２Ａは、そのチルト方向が全て隣接する上下
左右の画素ユニット２０１の液晶分子チルト制御装置の
チルト方向と鏡像反射の配向になり、しかも順次に一対
一のサイクルを成し、視角が大きい時の色ずれを防止す
ることができる。このような配向形式は、本発明の他の
実施形態でも可能である。
装置における一対一のサイクリック鏡像反射の配向形式
を示す図である。画素ユニット２０１毎に設けられた第
１液晶分子チルト制御装置２２Ｂと第２液晶分子チルト
制御装置２２Ａは、そのチルト方向が全て隣接する上下
左右の画素ユニット２０１の液晶分子チルト制御装置の
チルト方向と鏡像反射の配向になり、しかも順次に一対
一のサイクルを成し、視角が大きい時の色ずれを防止す
ることができる。このような配向形式は、本発明の他の
実施形態でも可能である。
【０００９】図８は、本発明の実施形態１による液晶分
子チルト制御装置における二対二のサイクリック鏡像反
射の配向形式を示す図である。二つの画素ユニット２０
１毎に設けられた第１液晶分子チルト制御装置２２Ｂと
第２液晶分子チルト制御装置２２Ａは、そのチルト方向
が全て隣接する上下左右の二つの画素ユニット２０１の
液晶分子チルト制御装置のチルト方向と鏡像反射の配向
になり、しかも順次に二対二のサイクルを成し、視角が
大きい時の色ずれを防止することができる。このような
配向形式は、本発明の他の実施形態でも可能である。
子チルト制御装置における二対二のサイクリック鏡像反
射の配向形式を示す図である。二つの画素ユニット２０
１毎に設けられた第１液晶分子チルト制御装置２２Ｂと
第２液晶分子チルト制御装置２２Ａは、そのチルト方向
が全て隣接する上下左右の二つの画素ユニット２０１の
液晶分子チルト制御装置のチルト方向と鏡像反射の配向
になり、しかも順次に二対二のサイクルを成し、視角が
大きい時の色ずれを防止することができる。このような
配向形式は、本発明の他の実施形態でも可能である。
【００１０】図９は、本発明の実施形態１による液晶分
子チルト制御装置における三対三のサイクリック鏡像反
射の配向形式を示す図である。三つの画素ユニット２０
１毎に設けられた第１液晶分子チルト制御装置２２Ｂと
第２液晶分子チルト制御装置２２Ａは、そのチルト方向
が全て隣接する上下左右の三つの画素ユニット２０１の
液晶分子チルト制御装置のチルト方向と鏡像反射の配向
になり、しかも順次に三対三のサイクルを成し、視角が
大きい時の色ずれを防止することができる。このような
配向形式は、本発明の他の実施形態でも可能である。
子チルト制御装置における三対三のサイクリック鏡像反
射の配向形式を示す図である。三つの画素ユニット２０
１毎に設けられた第１液晶分子チルト制御装置２２Ｂと
第２液晶分子チルト制御装置２２Ａは、そのチルト方向
が全て隣接する上下左右の三つの画素ユニット２０１の
液晶分子チルト制御装置のチルト方向と鏡像反射の配向
になり、しかも順次に三対三のサイクルを成し、視角が
大きい時の色ずれを防止することができる。このような
配向形式は、本発明の他の実施形態でも可能である。
【００１１】図２（Ａ）は、本発明の実施形態１におけ
る一つの画素領域を示す平面図である。図２（Ｂ）は、
図２（Ａ）のＡＡ'方向に沿った断面図である。図２
（Ｃ）と図２（Ｄ）は、図２（Ａ）のＢＢ'方向に沿っ
た断面図であり、図２（Ｃ）は液晶分子に電界を印加し
ていない状態を示し、図２（Ｄ）は液晶分子に電界を印
加した状態を示す。図２（Ａ）に示すように、画素領域
２０の上基板１１Ａと下基板１１Ｂ上には、それぞれ複
数の同ギャップで且つ平行する斜め方向の第１液晶分子
チルト制御装置２２Ｂと第２液晶分子チルト制御装置２
２Ａが配置されている。第１液晶分子チルト制御装置２
２Ｂと第２液晶分子チルト制御装置２２Ａは、互いに平
行且つ交差して配向されているバンプである（図２
（Ｂ）参照）。さらに、上基板１１Ａと下基板１１Ｂと
の間に負の誘電率をもつ異方性の配向式液晶分子２３が
封入される。
る一つの画素領域を示す平面図である。図２（Ｂ）は、
図２（Ａ）のＡＡ'方向に沿った断面図である。図２
（Ｃ）と図２（Ｄ）は、図２（Ａ）のＢＢ'方向に沿っ
た断面図であり、図２（Ｃ）は液晶分子に電界を印加し
ていない状態を示し、図２（Ｄ）は液晶分子に電界を印
加した状態を示す。図２（Ａ）に示すように、画素領域
２０の上基板１１Ａと下基板１１Ｂ上には、それぞれ複
数の同ギャップで且つ平行する斜め方向の第１液晶分子
チルト制御装置２２Ｂと第２液晶分子チルト制御装置２
２Ａが配置されている。第１液晶分子チルト制御装置２
２Ｂと第２液晶分子チルト制御装置２２Ａは、互いに平
行且つ交差して配向されているバンプである（図２
（Ｂ）参照）。さらに、上基板１１Ａと下基板１１Ｂと
の間に負の誘電率をもつ異方性の配向式液晶分子２３が
封入される。
【００１２】上基板１１Ａと下基板１１Ｂに電界を印加
していない場合に、図２（Ｃ）に示すように、第１液晶
分子チルト制御装置２２Ｂと第２液晶分子チルト制御装
置２２Ａのバンプ表面に隣接する液晶分子を除き、液晶
分子２３は、ほぼ上基板１１Ａと下基板１１Ｂに互いに
垂直となっている。
していない場合に、図２（Ｃ）に示すように、第１液晶
分子チルト制御装置２２Ｂと第２液晶分子チルト制御装
置２２Ａのバンプ表面に隣接する液晶分子を除き、液晶
分子２３は、ほぼ上基板１１Ａと下基板１１Ｂに互いに
垂直となっている。
【００１３】一方、上基板１１Ａと下基板１１Ｂに所定
の電界を印加すると、図２（Ｄ）に示すように、液晶分
子２３は、ほぼ上基板１１Ａと下基板１１Ｂに平行する
方向にチルトする。画素領域２０の間にある第１液晶分
子チルト制御装置２２Ｂと第２液晶分子チルト制御装置
２２Ａは、互いに図１に示すようなのこぎり状に連なっ
ていないため、従来の技術のように液晶分子がのこぎり
状の先端部でディスクリネーションを発生せず、輝度を
上げることができる。また、第１液晶分子チルト制御装
置２２Ｂと第２液晶分子チルト制御装置２２Ａは、のこ
ぎり状の先端を持たないため、応答時間を短縮すること
ができる。したがって、本発明によるMVA型液晶表示器
は、高コントラスト及び広視角を同時に備える。
の電界を印加すると、図２（Ｄ）に示すように、液晶分
子２３は、ほぼ上基板１１Ａと下基板１１Ｂに平行する
方向にチルトする。画素領域２０の間にある第１液晶分
子チルト制御装置２２Ｂと第２液晶分子チルト制御装置
２２Ａは、互いに図１に示すようなのこぎり状に連なっ
ていないため、従来の技術のように液晶分子がのこぎり
状の先端部でディスクリネーションを発生せず、輝度を
上げることができる。また、第１液晶分子チルト制御装
置２２Ｂと第２液晶分子チルト制御装置２２Ａは、のこ
ぎり状の先端を持たないため、応答時間を短縮すること
ができる。したがって、本発明によるMVA型液晶表示器
は、高コントラスト及び広視角を同時に備える。
【００１４】実施形態２ 図３（Ａ）は、本発明の実施形態２における一つの画素
領域を示す平面図である。図３（Ｂ）は、図３（Ａ）の
ＡＡ'方向に沿った断面図である。図３（Ｃ）と図３
（Ｄ）は、図３（Ａ）のＢＢ'方向に沿った断面図であ
り、図３（Ｃ）は液晶分子に電界を印加していない状態
を示し、図３（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置３２Ｂと上基板１１Ａに設けられた第２液晶分子
チルト制御装置３２Ａは、互いに連結していないバンプ
である。さらに、第２液晶分子チルト制御装置３２Ａの
両端に、画素領域３０の各画素ユニット３０１の境界に
沿ってバンプ３４を形成することにより、画素ユニット
３０１の境界電界の不均一性を解消し、画素ユニット３
０１の境界上に発生するディスクリネーションを減ら
し、輝度を上げることを達成する。
領域を示す平面図である。図３（Ｂ）は、図３（Ａ）の
ＡＡ'方向に沿った断面図である。図３（Ｃ）と図３
（Ｄ）は、図３（Ａ）のＢＢ'方向に沿った断面図であ
り、図３（Ｃ）は液晶分子に電界を印加していない状態
を示し、図３（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置３２Ｂと上基板１１Ａに設けられた第２液晶分子
チルト制御装置３２Ａは、互いに連結していないバンプ
である。さらに、第２液晶分子チルト制御装置３２Ａの
両端に、画素領域３０の各画素ユニット３０１の境界に
沿ってバンプ３４を形成することにより、画素ユニット
３０１の境界電界の不均一性を解消し、画素ユニット３
０１の境界上に発生するディスクリネーションを減ら
し、輝度を上げることを達成する。
【００１５】実施形態３ 図４（Ａ）は、本発明の実施形態３における一つの画素
領域を示す平面図である。図４（Ｂ）は、図４（Ａ）の
ＡＡ'方向に沿った断面図である。図４（Ｃ）と図４
（Ｄ）は、図４（Ａ）のＢＢ'方向に沿った断面図であ
り、図４（Ｃ）は液晶分子に電界を印加していない状態
を示し、図４（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置４２Ｂは、ITOスリットであり、上基板１１Ａに
設けられた第２液晶分子チルト制御装置４２Ａは、バン
プである。ITOのエッチングのパターンのみを変えるこ
とにより、前述したバンプ液晶チルト装置と同様な目的
を達成し、且つバンプ液晶チルト装置と比べて、その製
造工程の数を減らすことができる。
領域を示す平面図である。図４（Ｂ）は、図４（Ａ）の
ＡＡ'方向に沿った断面図である。図４（Ｃ）と図４
（Ｄ）は、図４（Ａ）のＢＢ'方向に沿った断面図であ
り、図４（Ｃ）は液晶分子に電界を印加していない状態
を示し、図４（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置４２Ｂは、ITOスリットであり、上基板１１Ａに
設けられた第２液晶分子チルト制御装置４２Ａは、バン
プである。ITOのエッチングのパターンのみを変えるこ
とにより、前述したバンプ液晶チルト装置と同様な目的
を達成し、且つバンプ液晶チルト装置と比べて、その製
造工程の数を減らすことができる。
【００１６】実施形態４ 図５（Ａ）は、本発明の実施形態４における一つの画素
領域を示す平面図である。図５（Ｂ）は、図５（Ａ）の
ＡＡ'方向に沿った断面図である。図５（Ｃ）と図５
（Ｄ）は、図５（Ａ）のＢＢ'方向に沿った断面図であ
り、図５（Ｃ）は液晶分子に電界を印加していない状態
を示し、図５（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置５２Ｂは、ITOスリットであり、上基板１１Ａに
設けられた第２液晶分子チルト制御装置５２Ａは、バン
プである。第２液晶分子チルト制御装置５２Ａの両端
に、画素領域５０の各画素ユニット５０１の境界に沿っ
てバンプ５４を形成することにより、画素ユニット５０
１の境界電界の不均一性を解消し、各画素ユニット５０
１の境界上に発生するディスクリネーションを減らし、
輝度を上げることを達成する。
領域を示す平面図である。図５（Ｂ）は、図５（Ａ）の
ＡＡ'方向に沿った断面図である。図５（Ｃ）と図５
（Ｄ）は、図５（Ａ）のＢＢ'方向に沿った断面図であ
り、図５（Ｃ）は液晶分子に電界を印加していない状態
を示し、図５（Ｄ）は液晶分子に電界を印加した状態を
示す。下基板１１Ｂに設けられた第１液晶分子チルト制
御装置５２Ｂは、ITOスリットであり、上基板１１Ａに
設けられた第２液晶分子チルト制御装置５２Ａは、バン
プである。第２液晶分子チルト制御装置５２Ａの両端
に、画素領域５０の各画素ユニット５０１の境界に沿っ
てバンプ５４を形成することにより、画素ユニット５０
１の境界電界の不均一性を解消し、各画素ユニット５０
１の境界上に発生するディスクリネーションを減らし、
輝度を上げることを達成する。
【００１７】実施形態５ 図６（Ａ）は、本発明の実施形態５における一つの画素
領域を示す平面図である。図６（Ｂ）は、図６（Ａ）の
ＡＡ'方向に沿った断面図である。図６（Ｃ）は、図６
（Ａ）のＢＢ'方向に沿った断面図である。図６（Ｄ）
と図６（Ｅ）は、図６（Ａ）のＣＣ'方向に沿った断面
図であり、図６（Ｄ）は液晶分子に電界を印加していな
い状態を示し、図６（Ｅ）は液晶分子に電界を印加した
状態を示す。下基板１１Ｂに設けられた第１液晶分子チ
ルト制御装置６２Ｂは、ITOスリットであり、上基板１
１Ａに設けられた第２液晶分子チルト制御装置６２Ａ
は、バンプである。さらに、第２液晶分子チルト制御装
置６２Ａの両端に画素領域６０の各画素ユニット６０１
の境界に沿ってバンプ６４を形成することにより、画素
ユニット６０１の境界電界の不均一性を解消する。ま
た、第１液晶分子チルト制御装置６２Ｂに対応する下基
板１１Ｂの端部にバンプ６５を形成することにより、第
１液晶分子チルト制御装置６２Ｂ に発生した液晶分子
配向の不均一性を解消する。
領域を示す平面図である。図６（Ｂ）は、図６（Ａ）の
ＡＡ'方向に沿った断面図である。図６（Ｃ）は、図６
（Ａ）のＢＢ'方向に沿った断面図である。図６（Ｄ）
と図６（Ｅ）は、図６（Ａ）のＣＣ'方向に沿った断面
図であり、図６（Ｄ）は液晶分子に電界を印加していな
い状態を示し、図６（Ｅ）は液晶分子に電界を印加した
状態を示す。下基板１１Ｂに設けられた第１液晶分子チ
ルト制御装置６２Ｂは、ITOスリットであり、上基板１
１Ａに設けられた第２液晶分子チルト制御装置６２Ａ
は、バンプである。さらに、第２液晶分子チルト制御装
置６２Ａの両端に画素領域６０の各画素ユニット６０１
の境界に沿ってバンプ６４を形成することにより、画素
ユニット６０１の境界電界の不均一性を解消する。ま
た、第１液晶分子チルト制御装置６２Ｂに対応する下基
板１１Ｂの端部にバンプ６５を形成することにより、第
１液晶分子チルト制御装置６２Ｂ に発生した液晶分子
配向の不均一性を解消する。
【００１８】また、上述した本発明の実施形態におい
て、第１液晶分子チルト制御装置と第２液晶分子チルト
制御装置は、その長軸方向と画素境界の最適角度が４５
度である。
て、第１液晶分子チルト制御装置と第２液晶分子チルト
制御装置は、その長軸方向と画素境界の最適角度が４５
度である。
【００１９】上に述べたものは、本発明を説明する便宜
上での好適実施例であり、本発明は前記好適実施例に狭
義的に制限されない。本発明を基とするあらゆる変更
は、すべて本発明の特許請求の範囲に属する。
上での好適実施例であり、本発明は前記好適実施例に狭
義的に制限されない。本発明を基とするあらゆる変更
は、すべて本発明の特許請求の範囲に属する。
【００２０】
【発明の効果】本発明のMVA型液晶表示器によれば、そ
れぞれ上基板と下基板の画素ユニットに、互いに連結し
ない第１液晶分子チルト制御装置と第２液晶分子チルト
制御装置構造をそれぞれ配置することにより、ディスク
リネーションを減らし、輝度を上げ、応答時間を短縮す
ることができる。さらに、上記第１液晶分子チルト制御
装置と上記第２液晶分子チルト制御装置において、その
チルト方向がサイクリック鏡像反射式に配向しているた
め、色ずれを防止するとともに、高コントラスト及び広
視角の特性を保つことができる。
れぞれ上基板と下基板の画素ユニットに、互いに連結し
ない第１液晶分子チルト制御装置と第２液晶分子チルト
制御装置構造をそれぞれ配置することにより、ディスク
リネーションを減らし、輝度を上げ、応答時間を短縮す
ることができる。さらに、上記第１液晶分子チルト制御
装置と上記第２液晶分子チルト制御装置において、その
チルト方向がサイクリック鏡像反射式に配向しているた
め、色ずれを防止するとともに、高コントラスト及び広
視角の特性を保つことができる。
【図１】従来のMVA型液晶表示器を示す平面図である。
【図２】（Ａ）は本発明の実施形態１における一つの画
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
【図３】（Ａ）は本発明の実施形態２における一つの画
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
【図４】（Ａ）は本発明の実施形態３における一つの画
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
【図５】（Ａ）は本発明の実施形態４における一つの画
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ'方
向に沿った断面図であり、（Ｃ）は液晶分子に電界を印
加していない状態での（Ａ）のＢＢ'方向に沿った断面
図であり、（Ｄ）は液晶分子に電界を印加した状態での
（Ａ）のＢＢ'方向に沿った断面図である。
【図６】（Ａ）は本発明の実施形態５における一つの画
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ' 方
向に沿った断面図であり、（Ｃ）は（Ａ）のＢＢ'方向
に沿った断面図であり、（Ｄ）は、液晶分子に電界を印
加していない状態での（Ａ）のＣＣ'方向に沿った断面
図であり、（Ｅ）は液晶分子に電界を印加した状態での
（Ａ）のＣＣ'方向に沿った断面図である。
素領域を示す平面図であり、（Ｂ）は（Ａ）のＡＡ' 方
向に沿った断面図であり、（Ｃ）は（Ａ）のＢＢ'方向
に沿った断面図であり、（Ｄ）は、液晶分子に電界を印
加していない状態での（Ａ）のＣＣ'方向に沿った断面
図であり、（Ｅ）は液晶分子に電界を印加した状態での
（Ａ）のＣＣ'方向に沿った断面図である。
【図７】本発明の実施形態１による液晶分子チルト制御
装置における一対一のサイクリック鏡像反射の配向形式
を示す図である。
装置における一対一のサイクリック鏡像反射の配向形式
を示す図である。
【図８】本発明の実施形態１による液晶分子チルト制御
装置における二対二のサイクリック鏡像反射の配向形式
を示す図である。
装置における二対二のサイクリック鏡像反射の配向形式
を示す図である。
【図９】本発明の実施形態１による液晶分子チルト制御
装置における三対三のサイクリック鏡像反射の配向形式
を示す図である。
装置における三対三のサイクリック鏡像反射の配向形式
を示す図である。
１１Ａ 下基板バンプ １１Ｂ 上基板バンプ １２ 画素 １３ 液晶分子 ２０ 画素領域 ２０１ 画素ユニット ２２Ａ 第２液晶分子チルト制御装置 ２２Ｂ 第１液晶分子チルト制御装置 ２３ 液晶分子 ３０ 画素領域 ３０１ 画素ユニット ３２Ａ 第２液晶分子チルト制御装置 ３２Ｂ 第１液晶分子チルト制御装置 ３３ 液晶分子 ３４ 画素ユニット境界バンプ ４０ 画素領域 ４０１ 画素ユニット ４２Ａ 第２液晶分子チルト制御装置 ４２Ｂ 第１液晶分子チルト制御装置 ４３ 液晶分子 ５０ 画素領域 ５０１ 画素ユニット ５２Ａ 第２液晶分子チルト制御装置 ５２Ｂ 第１液晶分子チルト制御装置 ５３ 液晶分子 ５４ 画素ユニット境界バンプ ６０ 画素領域 ６０１ 画素ユニット ６２Ａ 第２液晶分子チルト制御装置 ６２Ｂ 第１液晶分子チルト制御装置 ６３ 液晶分子 ６４ 画素ユニット境界バンプ ６５ ITOスリットバンプ
Claims (6)
- 【請求項１】 上基板と、下基板と、前記下基板上に複
数の走査線と複数のデータ線で区切られ、少なくとも一
つの画素ユニットを有する複数の画素領域と、から構成
されるMVA型液晶表示器において、前記画素ユニット
は、更に、 前記の各画素ユニットに同ギャップで且つ平行して配置
されている複数の第１液晶分子チルト制御装置と、 前記上基板上に第１液晶分子チルト制御装置と対応し平
行且つ交差して配置されている、複数の第２液晶分子チ
ルト制御装置と、を備え、 隣接する前記各画素ユニット上に設けられた第１液晶分
子チルト制御装置と第２液晶分子チルト制御装置は、そ
のチルト方向が一対一、二対二、又は三対三といったサ
イクリック鏡像反射式に配向されていることを特徴とす
るMVA型液晶表示器。 - 【請求項２】 前記第１液晶分子チルト制御装置と前記
第２液晶分子チルト制御装置は、同ギャップで且つ平行
している斜め方向のバンプであることを特徴とする請求
項１に記載のMVA型液晶表示器。 - 【請求項３】 更に前記第２液晶分子チルト制御装置の
各バンプ両端に、画素ユニットの境界に沿って画素ユニ
ットの境界電界の不均一性を解消するためのバンプを形
成することを特徴とする請求項２に記載のMVA型液晶表
示器。 - 【請求項４】 前記第１液晶分子チルト制御装置と前記
第２液晶分子チルト制御装置は、同ギャップで且つ平行
している斜め方向のスリットであることを特徴とする請
求項１に記載のMVA型液晶表示器。 - 【請求項５】 更に前記第２液晶分子チルト制御装置の
各バンプ両端に、画素ユニットの境界に沿って、画素ユ
ニットの境界電界の不均一性を解消するためのバンプを
形成することを特徴とする請求項４に記載のMVA型液晶
表示器。 - 【請求項６】 更に、前記第２液晶分子チルト制御装置
に、液晶分子のITOスリット端部での配向の不均一性を
解消するためのバンプを形成することを特徴とする請求
項５に記載のMVA型液晶表示器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089113066A TWI255378B (en) | 2000-06-30 | 2000-06-30 | Wide view-angle multi domain vertical alignment (MVA) liquid crystal display (LCD) device |
| TW89113066 | 2000-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002040433A true JP2002040433A (ja) | 2002-02-06 |
Family
ID=21660270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147524A Pending JP2002040433A (ja) | 2000-06-30 | 2001-05-17 | Ｍｖａ型液晶表示器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6710833B2 (ja) |
| JP (1) | JP2002040433A (ja) |
| TW (1) | TWI255378B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116743A1 (en) * | 2004-05-28 | 2005-12-08 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display and liquid crystal display unit |
| JP2007192917A (ja) * | 2006-01-17 | 2007-08-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007256906A (ja) * | 2006-03-24 | 2007-10-04 | Au Optronics Corp | 液晶表示装置 |
| US7453086B2 (en) | 2005-01-14 | 2008-11-18 | Samsung Electronics Co., Ltd. | Thin film transistor panel |
| KR100980023B1 (ko) | 2008-05-19 | 2010-09-03 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2011065177A (ja) * | 2010-11-05 | 2011-03-31 | Sharp Corp | 液晶表示装置及びその駆動方法 |
| US8027004B2 (en) | 2006-07-26 | 2011-09-27 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR20170123398A (ko) * | 2016-04-28 | 2017-11-08 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조용 마스크 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499254B2 (ja) * | 2000-07-27 | 2010-07-07 | ソニー株式会社 | 液晶表示素子 |
| US6614497B2 (en) * | 2001-05-29 | 2003-09-02 | Chi Mei Optoelectronics Corp. | Liquid crystal display device having particular pixel electrodes |
| US7079210B2 (en) * | 2001-11-22 | 2006-07-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel |
| TWI297801B (ja) * | 2002-01-08 | 2008-06-11 | Chi Mei Optoelectronics Corp | |
| JP2004354940A (ja) * | 2003-05-30 | 2004-12-16 | Sharp Corp | 液晶表示装置 |
| TWI318715B (en) * | 2003-10-09 | 2009-12-21 | Innolux Display Corp | An mva liquid crystal display |
| CN100549770C (zh) * | 2003-12-03 | 2009-10-14 | 三星电子株式会社 | 液晶显示器及其面板 |
| JP2005250361A (ja) * | 2004-03-08 | 2005-09-15 | Sharp Corp | 液晶表示装置 |
| TWI302685B (en) * | 2004-03-23 | 2008-11-01 | Au Optronics Corp | Mva pixel unit with high opening ratio |
| JP2006145992A (ja) * | 2004-11-22 | 2006-06-08 | Sharp Corp | 液晶表示装置及びその製造方法 |
| KR101251996B1 (ko) * | 2005-12-07 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101219319B1 (ko) * | 2005-12-29 | 2013-01-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP4884176B2 (ja) * | 2006-11-16 | 2012-02-29 | スタンレー電気株式会社 | 液晶表示素子 |
| TWI361327B (en) * | 2007-12-05 | 2012-04-01 | Au Optronics Corp | Color filter with different alignment structures and display panel using the same |
| TWI403810B (zh) * | 2009-11-06 | 2013-08-01 | Innolux Corp | 垂直配向型液晶顯示裝置 |
| JP6430299B2 (ja) * | 2015-03-11 | 2018-11-28 | スタンレー電気株式会社 | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311210B1 (ko) * | 1998-12-29 | 2002-09-17 | 주식회사 하이닉스반도체 | 액정 표시 장치 |
| US6426786B1 (en) * | 1999-06-01 | 2002-07-30 | International Business Machines Corporation | Method of homeotropic alignment or tilted homeotropic alignment of liquid crystals by single oblique evaporation of oxides and liquid crystal display device formed thereby |
| US6313899B1 (en) * | 1999-08-05 | 2001-11-06 | Chi Mei Electronics Corporation | Homeotropic liquid crystal display with protrusions comprising additional electrodes |
| TW548475B (en) * | 1999-11-18 | 2003-08-21 | Ind Tech Res Inst | Fabrication method of homeotropic aligned LCD structure and the bump structure |
| TW594135B (en) * | 2000-01-29 | 2004-06-21 | Chi Mei Optorlrctronics Co Ltd | Wide viewing-angle liquid crystal display and the manufacturing method thereof |
| TW495625B (en) * | 2000-03-07 | 2002-07-21 | Ind Tech Res Inst | Structure and manufacturing method of a multi-domain wide viewing angle liquid crystal display |
-
2000
- 2000-06-30 TW TW089113066A patent/TWI255378B/zh not_active IP Right Cessation
-
2001
- 2001-04-11 US US09/833,937 patent/US6710833B2/en not_active Expired - Lifetime
- 2001-05-17 JP JP2001147524A patent/JP2002040433A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116743A1 (en) * | 2004-05-28 | 2005-12-08 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display and liquid crystal display unit |
| US7884906B2 (en) | 2004-05-28 | 2011-02-08 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display and liquid crystal display unit |
| US7453086B2 (en) | 2005-01-14 | 2008-11-18 | Samsung Electronics Co., Ltd. | Thin film transistor panel |
| JP2007192917A (ja) * | 2006-01-17 | 2007-08-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2007256906A (ja) * | 2006-03-24 | 2007-10-04 | Au Optronics Corp | 液晶表示装置 |
| JP4510788B2 (ja) * | 2006-03-24 | 2010-07-28 | エーユー オプトロニクス コーポレイション | 液晶表示装置 |
| US8027004B2 (en) | 2006-07-26 | 2011-09-27 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100980023B1 (ko) | 2008-05-19 | 2010-09-03 | 삼성전자주식회사 | 액정 표시 장치 |
| US8149361B2 (en) | 2008-05-19 | 2012-04-03 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2011065177A (ja) * | 2010-11-05 | 2011-03-31 | Sharp Corp | 液晶表示装置及びその駆動方法 |
| KR20170123398A (ko) * | 2016-04-28 | 2017-11-08 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조용 마스크 |
| KR102510444B1 (ko) * | 2016-04-28 | 2023-03-15 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조용 마스크 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001058A1 (en) | 2002-01-03 |
| TWI255378B (en) | 2006-05-21 |
| US6710833B2 (en) | 2004-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002040433A (ja) | Ｍｖａ型液晶表示器 | |
| CN103713432B (zh) | 显示装置及电子设备 | |
| US7586573B2 (en) | Substrate for liquid crystal display and liquid crystal display having the same | |
| JP4997624B2 (ja) | 横電界型液晶表示装置 | |
| US10282009B2 (en) | Integrated touch control display panel and touch display device | |
| US20080074602A1 (en) | In-plane switching type liquid crystal display device | |
| US20050024548A1 (en) | High speed and wide viewing angle liquid crystal displays | |
| WO2013054828A1 (ja) | 液晶表示装置 | |
| KR19990048947A (ko) | 색변화를 제거하며 광시야각을 실현하는 전극을 가진 액정표시 소자 | |
| CN100381929C (zh) | 液晶显示用基板以及具有该基板的液晶显示装置 | |
| WO2013086750A1 (zh) | 一种阵列基板、液晶显示装置及阵列基板的制造方法 | |
| JP2019191364A (ja) | 液晶表示装置 | |
| JP2013218133A (ja) | 液晶レンズおよび立体表示装置 | |
| JP4676261B2 (ja) | ホールを具備する対向電極を含む液晶表示装置及びその製造方法 | |
| JPH09218390A (ja) | 液晶表示パネル及びその製造方法 | |
| JP2017156502A (ja) | 液晶表示装置 | |
| JP3650280B2 (ja) | 横電界型アクティブマトリクス液晶表示装置 | |
| KR100777690B1 (ko) | 액정 표시 장치 | |
| KR101957920B1 (ko) | 고속 응답 액정표시장치 | |
| JP2005173550A (ja) | 液晶表示装置 | |
| JP4528801B2 (ja) | 液晶表示装置の駆動方法 | |
| WO2014196495A1 (ja) | 液晶表示装置の製造方法 | |
| JPH06148640A (ja) | 液晶表示パネル | |
| KR100674237B1 (ko) | 광시야각의 수직배향 액정표시장치 | |
| JPS60175029A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041201 |