JP2002035382A

JP2002035382A - 遊技機

Info

Publication number: JP2002035382A
Application number: JP2000219718A
Authority: JP
Inventors: Shoji Sato; 昭治佐藤; Masashi Sekido; 正志関戸
Original assignee: TAIYO ELECTRIC CO; Taiyo Elecs Co Ltd
Current assignee: TAIYO ELECTRIC CO; Taiyo Elecs Co Ltd
Priority date: 2000-07-19
Filing date: 2000-07-19
Publication date: 2002-02-05

Abstract

(57)【要約】【課題】検査用信号線の付加や、検査機器が接続され
て、それらの検査特有の負荷が追加されても、検査時と
非検査時、或いは開発段階と製品化後とで、電気的条件
の同一性を維持する遊技機を提供する。【解決手段】制御部の送受信する主信号との同一性を
維持した信号を導通する信号線と、その信号線上に、閾
値レベルを挟んだ反映信号の反転タイミングの変化を防
止ないし抑制するバッファ等の信号反転タイミング維持
回路と、検査機器に接続するための接続コネクタを備え
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技機動作を司る
制御部を備えた遊技機に関する。

【０００２】

【従来の技術】一般にパチンコ遊技機やアレンジボール
式遊技機等の遊技機においては、法制により指定された
第三者機関により、技術上の検定を受けることが義務付
けられている。第三者機関による遊技機の検定の一つの
事項として、制御系の信号が書類通りであるか否かの検
査がある。この検査の際には、基板に備えられた各機器
へ接続するためのコネクタに、検査用機器が接続され
る。

【０００３】

【発明が解決しようとする課題】このような検査におい
ては、検査対象となる信号をより正確に検出できること
が望ましいが、検査用信号線の付加や、検査機器の接続
により、検査特有の負荷が追加されるため、検査時と非
検査時、或いは開発段階と製品化後とで、電気的条件の
同一性を維持することは難しい。

【０００４】

【課題を解決するための手段】上記課題を解決するため
に、本発明においては、遊技機動作を司る信号制御部
と、該信号制御部に接続し主信号を導通する主信号線
と、該主信号線に接続する第一外部機器と、主信号を反
映した反映信号が導通し第二外部機器との接続が可能な
反映信号線と、反映信号線上に位置し、第二外部機器の
接続に伴い、閾値レベルを挟んだ反映信号の反転タイミ
ングの変化を防止ないし抑制する信号反転タイミング維
持回路を備えたことを特徴とする。

【０００５】このように構成すれば、第二外部機器とし
て検定用の試験器を接続すれば、試験器に入力される反
映信号（主信号との同一性の維持が図られた副信号）
は、信号制御部と第一外部機器を接続する主信号線上を
伝播する主信号を反映し、かつ反映信号線上に設けられ
た信号反転タイミング維持回路によって、試験器を接続
した場合に回路全体の負荷が変化するために起こる主信
号の遅延（いわゆるパルスの波形のなまり）を防止で
き、そのなまりによって起こる信号のタイミングの遅れ
を防ぐことができる。信号反転タイミング維持回路は、
信号制御部側と第二外部機器側との間の緩衝作用を発揮
し、第二外部機器の有無或いは変更に伴う回路系負荷の
変動の影響を遮断し、この影響が信号制御部側に及ぶこ
とを阻止する。

【０００６】さらに反映信号線を主信号線に対し、パラ
レルに接続すれば、第二外部機器に入力される反映信号
は主信号を模したものではなく、その時点で発生してい
る主信号をそのまま取り出したものとなるため、より確
実に本来の主信号を反映した反映信号を第二外部機器に
入力することができる。また、反映信号を入出力するコ
ネクタを設ければ、より簡易に検定を行なうことができ
るようになる。

【０００７】信号反転タイミング維持回路は、反映信号
線に前記第二外部機器を接続したために回路のインピー
ダンスが増加することによって起こる主信号のパルスの
波形のなまりを防止することで、前記信号制御部と前記
主信号線を導通する主信号の反転タイミングが変化する
ことを防止ないし抑制するために設けられたインピーダ
ンス変換回路とすることができる。具体的にはバッフ
ァ、トランジスタアレー、フォトカプラなどを用いるこ
とができる。

【０００８】また、信号制御部はＣＰＵを含んで構成さ
れ、かつ、ＣＰＵは、反映信号線に通常の遊技に用いら
れる制御信号とは異なる試験用信号を出力可能とするこ
ともできる。こうすれば、遊技機動作の制御を模してあ
っても、試験用信号の発生プログラムの格納されていな
い不正なＲＯＭを容易に発見することができる。

【０００９】主信号線の信号を反映する反映信号線に、
信号反転タイミング維持回路と第二外部機器に接続する
ためのコネクタを設ける場合、主信号線側から信号反転
タイミング維持回路、コネクタの順に配置することが考
えられるが、逆にコネクタ、信号反転タイミング維持回
路の順に配置することも可能である。例えば、基板上の
コネクタに対し信号反転タイミング維持回路としてのバ
ッファを備えた基板を着脱自在に装着しておき、そのバ
ッファ基板にもう一つの接続部を設けて試験器と接続可
能とした構成などが挙げられる。このようにすれば、そ
のバッファ基板は検査対象となる基板を交換・廃棄する
場合でも継続して使用することができコストダウンを実
現できる。

【００１０】

【実施例】以下、本発明の実施の形態を、第一種遊技機
を例に取り、図面に示す実施例を参照して説明する。図
１は、本発明の遊技機１の正面図である。遊技機１の前
面部は、本体枠２と、中枠３と、前面枠４と、上皿部５
と、下皿部６と、施錠装置７とから構成されている。本
体枠２は、木製の板状体を略長方形の額縁状に組立て固
着したものである。中枠３は、ほぼ全体がプラスチック
製で、枠体部（図示略）と下板部（図示略）とを有して
本体枠２の内周側に嵌合し取り付けられている。右端中
央には施錠装置７が設けられ、その施錠装置７は、正面
視すると鍵穴を備えた略長方形状を呈し、前面枠４を閉
鎖した場合に施錠するためのものである。

【００１１】前面枠４は、全体がプラスチック製であ
り、遊技盤１０を前方から視認するべく、遊技盤１０に
形成された遊技領域の形状に対応して上側が略円弧状を
呈し、全体が略弾丸形状に開設された開口部４ａを有し
ている。そして、その裏面には、開口部４ａに応じてガ
ラス板が嵌められた略長方形状のガラス枠（図示略）が
装着されている。また、この前面枠４は、遊技機１の前
面全体の２／３のサイズを占め、中枠３の左端に軸着さ
れ開閉可能に形成されている。遊技盤１０は略長方形の
木製の板状体であって中枠３に保持され、後述する裏機
構盤１０２（図２参照）にその背面側が覆われ、表面に
設けられた外レールと内レールとにより略円形状の遊技
領域が形成され、その遊技領域内には、特別図柄表示装
置や変動入賞装置などの遊技にかかわる遊技装置が配設
されている。

【００１２】ここで枠体部は、上端から下方へ中枠３全
体の略２／３程度に略長方形の額縁状に形成され、上端
部には、開口部４ａの上端部の円弧部分に沿って枠飾り
ランプ４ｂ、４ｃ、４ｅ、４ｈが設けられ、これらに対
応して、枠飾りランプ基板４ｇが設置されている。それ
らの左側上方の中枠３には、賞球表示ＬＥＤ４ｉ及び賞
球表示ＬＥＤ基板４ｄが、右側上方にはストップ表示Ｌ
ＥＤ４ｊ及びストップ表示ＬＥＤ基板４ｆが設けられて
いる。

【００１３】また、下板部は、下端から上方へ中枠３全
体の略１／３程度を占め、左側には、上皿部５に形成さ
れたスピーカ面５ａに対応すべく、遊技状態に応じた効
果音その他の音声情報を発生させるスピーカー（図示
略）が配設され、略右側には、遊技球を発射する発射装
置ユニット８（図２参照）に対し、上皿部５に貯留され
た遊技球を供給する供給装置等（図示略）が設けられて
いる。さらに、下方には下皿部６が設けられている。

【００１４】下皿部６は、灰皿や玉抜きレバー等を備え
て、遊技機１の内部から遊技球を排出するための排出口
６ａが開設され、右端に発射装置ユニット８（図２参
照）を操作する発射ハンドル９が設けられている。ま
た、この発射ハンドル９には、遊技者がタッチしている
ことを検出するタッチスイッチ９ａが装着され、その近
傍には、発射停止を一時的に指令する発射停止スイッチ
９ｂが配置されている。

【００１５】上皿部５は、前面枠４の下側で、中枠３の
左端に軸着され開閉可能に形成されている。皿外縁部５
ｂには、玉抜きボタンや遊技球の貸出・返却ボタン等が
配設されている。また遊技機１の内部から遊技球を排出
するための排出口５ｃが開設されている。左端には、複
数の長孔を有するスピーカ面５ａが形成され、その裏面
には、音量スイッチ基板（図示略）が設けられている。
遊技機１の左端側には、プリペイドカードユニット１３
が装着されている。遊技盤１０は中枠３の表面側に着脱
可能に取り付けられている。

【００１６】次に、本実施例の遊技機１の裏面構造につ
いて図２を参照して説明する。前面枠４は中枠３にあっ
て、前面枠４の上下端の位置に設けられた一対のヒンジ
１０１により、開閉可能に支持されている。機構盤１０
２は中枠３にあって機構盤１０２の上下端の位置に設け
られた一対のヒンジ１０３により、開閉可能に支持され
ている。上端側にあるヒンジ１０１の配設位置からみて
左側には、タンク球切れ検知スイッチ１０４をタンク底
部に備えた賞球タンク１０５と、この賞球タンク１０５
に接続されるタンクレール１０６とが取り付けられてい
る。また、タンクレール１０６の右側には、球抜きレバ
ー１０７が設けられ、その下流側には、補給球切れ検知
スイッチ１０８が、さらに、その下流側には、賞球払出
装置１０９が配設されている。

【００１７】続いて、遊技球の振り分け部１１０が賞球
払出装置１０９の下流側に設けられている。タンクレー
ル１０６の下側には、図示しない表示制御部を収納した
蓋付きの裏ケース１１１が、この裏ケース１１１の下側
には、後述する主制御部１００が収納された主制御基板
ケース１１２がそれぞれ脱着可能に設けられている。主
制御基板ケース１１２の左側には、発射装置制御基板
（図示略）を格納した発射装置制御基板ケース１１３、
タッチ感度調整つまみ１１４、球飛び強弱調整つまみ１
１５及び発射制御集合中継基板１１６が設けられてい
る。機構盤１０２の左下方部には、上述した発射装置ユ
ニット８が、同じく右下方部には、補給球詰まり、下皿
部満タン、主電源電圧異常、発射停止、主制御基板通信
異常、賞球モータ異常などを７セグメントＬＥＤで表示
する枠状態表示器１１７を備えた枠制御部（図示略）を
収納した枠制御基板ケース１１８が設けられている。

【００１８】一方、機構盤１０２の右上端部には、ヒュ
ーズボックス１１９、電源スイッチ１２０、電源ターミ
ナル基板１２１及び大当り、発射装置制御、球切れ、扉
開放、賞球、球貸し用等の遊技機枠用外部接続端子を備
えた端子基板１２２が設けられている。また、外部から
の電力の供給を受けるための電源ケーブル１２３も端子
基板１２２の下側に配設されている。枠制御基板ケース
１１８からは接続ケーブル１２４が上方へ延出し、電源
ケーブル１２５を備えたプリペイドカードユニット１３
に接続されている。また、機構盤１０２の略中央下端部
には、下皿部用球通路部材１２６が設けられている。

【００１９】次に、主制御部１００について、図３を参
照して説明する。主制御部１００は、遊技動作の制御を
行なう中心制御部２００と、信号を検知して中心制御部
２００のＩ／Ｏポートに送信する入力回路部２３０と、
入出力回路部３００とで構成されている。

【００２０】中心制御部２００は、ＣＰＵ２０１と、リ
セット回路部２５０と、Ｉ／Ｏデコード回路部２２０
と、水晶発振モジュール２１０と、から構成されてい
る。ＣＰＵ２０１は、図４に示すように、ＣＰＵコア２
８０、内蔵ＲＡＭ２８１、内蔵ＲＯＭ２８２、メモリ制
御回路２８３、クロック発生器２８４、アドレスデコー
ダ２８５、ウオッチドッグタイマ２８６、カウンタ／タ
イマ２８７、パラレル入出力ポート２８８、リセット／
割り込みコントローラ２８９、外部バスインターフェー
ス２９０、出力制御回路２９１を備えている。

【００２１】リセット回路部２５０は、電源投入時に、
電源コネクタを介して外部に接続された図示しない電源
ユニットから、一定期間Ｌレベルが入力されるパワーオ
ンリセット信号を基に、電源投入時にのみ各回路部を初
期化するための初期化リセット信号を生成している、ま
たノイズ等によるＣＰＵ２０１の暴走を防止するため
に、ＣＰＵ２０１に対し一定周期で割り込みリセットを
行なうユーザーリセット信号を繰り返し送信している。

【００２２】水晶発振モジュール２１０は、発振クロッ
クを発生させ、ＣＰＵ２０１のＥＸＴＡＬ１端子に入力
してＣＰＵ２０１の動作クロックを出力している。さら
に、水晶発振モジュール２１０から出力されている発振
クロックと、図５に示すＣＰＵ２０１のＸＲＤ端子及び
ＸＩＯＲＱ端子の出力信号と、に基づき、ＮＯＲゲート
ＩＣ２２５、ＮＡＮＤゲートＩＣ２２６、フリップフロ
ップＩＣ２２７、等により構成される論理回路により、
後述するゲート信号（Ｇ）を生成している。

【００２３】図５に示すＩ／Ｏデコード回路部２２０
は、ＣＰＵ２０１からのアドレス信号を基に、データバ
スで接続された入出力回路部３００に送るためのデバイ
ス選択信号（ＣＳ０〜ＣＳ７）を生成している。ＣＰＵ
２０１のＡ０〜Ａ４端子、ＸＷＲ端子、ＸＩＯＲＱ端
子、ＰＢ０／ＸＣＳＩＯ０端子、及びＰＢ１／ＸＣＳＩ
Ｏ１端子からの出力信号を、ＮＯＲゲートＩＣ２２２、
デコーダＩＣ２２３，２２４に入力することにより、後
段の動作機器の選択を行う。さらに、このデバイス選択
信号（ＣＳ０〜ＣＳ６）は、入出力回路部３００へ出力
され、ＣＰＵ２０１のデータバス（Ｄ０〜Ｄ７端子）の
データが、デバイス選択信号（ＣＳ０〜ＣＳ６）により
選択された後述の入出力回路部３００を通して出力され
る。また、ＰＢ１／ＸＣＳＩＯ１端子の範囲アドレスが
指定され、Ａ０〜Ａ４端子から予め定めたアドレス出力
があった場合、ＮＯＲゲートＩＣ２２２と、デコーダＩ
Ｃ２２４により、デコーダＩＣ２２４の出力部にデバイ
ス選択信号（ＣＳ７）を発生させる。このデバイス選択
信号（ＣＳ７）も、入出力回路部３００へ出力される。

【００２４】図６に示すように、入力回路部２３０は、
コネクタ２４０に入力した信号をスイッチドライバ２３
２を介してＣＰＵ２０１の内蔵Ｉ／Ｏポートへ入力する
回路部である。コネクタ２４０は、第一種電動役物の始
動に係る普通図柄作動ゲート通過検知スイッチや、下皿
部６の排出口６ａの奥にあって、下受け皿の排出球の満
タンを検知する下受け皿満タンスイッチなどに接続され
る。それらのスイッチの信号入力を検知すると、信号補
正部２３３の抵抗・コンデンサによってノイズ除去と電
圧調整がされ、スイッチドライバ２３２に入力される。
この信号は、ＣＰＵ２０１が、プログラムに基づきスイ
ッチ状態の読み込み指示を行うと、スイッチドライバ２
３２のＯ１〜Ｏ５端子とＶＯ端子から読み込まれる。ま
た、このＯ１〜Ｏ５端子とＣＰＵ２０１のＩ／Ｏポート
ＰＡ０〜ＰＡ５を結ぶ接続線には反映信号線２３７がパ
ラレルに接続され、反映信号線バッファ２３５を介して
試験器に接続するための試験用コネクタ２３６に接続さ
れている。この回路は、スイッチ１個に１ビットのデー
タが割り当てられており、この場合では、６個のスイッ
チが使用されているため、ＣＰＵ２０１の６ビットの内
蔵ポート（ＰＡ０〜ＰＡ５）がスイッチ入力に割り当て
られている。従って試験回路も各スイッチのデータを個
別に伝達できるものとしてある。抵抗アレー２３１は、
ＣＰＵ２０１のＰＡ０〜ＰＡ５端子のインピーダンスを
低くして外来ノイズ等の影響を受けないように機能して
いる。

【００２５】入出力回路部３００は、中心制御部２００
からの信号をコマンドデータとして遊技機各部に送信す
るコマンド出力回路部３４０と、遊技機装置の制御信号
の発信と、遊技情報の外部発信を行なう装置駆動および
情報出力回路部３５０と、スイッチ入力をデータバスか
らＣＰＵに入力するスイッチ入力回路部３９０と試験用
信号を出力する試験信号出力回路４００により構成され
る。スイッチ入力回路部３９０は図７に示すように、バ
ッファＩＣ３９１、スイッチドライバ３９２、抵抗アレ
ー３９３、接続コネクタ３９７を有し、接続コネクタ３
９７を介して接続されたスイッチの状態をＣＰＵ２０１
のデータバスへ入力する回路部である。接続コネクタ３
９７に接続するスイッチは１個に１ビットのデータが割
り当てられており、この場合では、６個のスイッチが使
用されているため６ビットのデータ（Ｄ０〜Ｄ５）がス
イッチ入力に割り当てられている。またその各データを
導通する線に対応してそれぞれ反映信号線３９６はパラ
レルに接続され、反映信号線バッファ３９４を介して試
験用コネクタ３９５に接続する試験器に伝達可能とされ
ている。

【００２６】接続コネクタ３９５を介して接続された入
賞検知スイッチ等から検知信号が送信されると、抵抗を
経てスイッチドライバ３９２のＩ１〜Ｉ６端子に入力さ
れてノイズ除去と電圧調整がなされ、スイッチドライバ
３９２のＯ１〜Ｏ６へ信号が出力され、バッファＩＣ３
９１のＡ１〜Ａ５に入力される。この信号はバッファＩ
Ｃ３９１を経由したことにより、ドライブ能力が増加さ
れ、Ｉ／Ｏデコード回路部２２０の選択信号（ＣＳ７）
とゲート信号（Ｇ）を受信するとＣＰＵ２０１のデータ
バスへ入力される。そして中心制御部２００のＣＰＵ２
０１が、プログラムに基づき、スイッチ状態の読み込み
指示を行うと、バッファＩＣ３９１のＹ１〜Ｙ８端子の
信号が読み込まれる。また、スイッチドライバ３９２
は、短絡検知機能を備えており、Ｉ１、Ｉ２端子にコネ
クタ３９７を介して接続されているスイッチが短絡状態
になると、スイッチドライバ３９２のＴ１、Ｔ２端子の
出力信号が、ＨレベルからＬレベルに変化する。この信
号の変化が、上記のスイッチ信号と同様にバッファＩＣ
３９１のＹ７、Ｙ８から出力され、ＣＰＵ２０１のデー
タバスへ入力されると、異常判断がなされエラー処理が
実行される。また、抵抗アレー３９３は、バッファＩＣ
３８１のＡ１〜Ａ８端子のインピーダンスを低くして外
来ノイズ等の影響を受けないように機能している。

【００２７】コマンド出力回路部３４０は、図８に示す
ように、フリップフロップＩＣ３１０とバッファＩＣ３
２０と接続コネクタ３３０とを備えている。そして、賞
球装置、ランプ制御装置、表示装置、音声出力装置とい
った外部装置毎にそれぞれ同じ回路構成のコマンド出力
部３４０が、図３に示される賞球出力回路３４１、ラン
プ出力回路３４２、図柄出力回路３４３、音声出力回路
３４４として割り当てられている。ＣＰＵ２０１は内蔵
ＲＯＭ２８２に書き込まれたプログラムによって、デー
タの出力指示が行われると、合わせて出力先のアドレス
信号を基にＩ／Ｏデコード回路部２２０で生成されたデ
バイス選択信号を、フリップフロップＩＣ３１０のＣｌ
ｏｃｋ端子に入力し、選択されたいずれかのコマンド出
力回路部に外部装置へのデータを出力させる。ＣＰＵ２
０１のデータバスから出力された８ビットのデータは、
バッファＩＣ２０２（図５参照）を介してドライブ能力
が増加され、フリップフロップＩＣ３１０の１Ｄ〜８Ｄ
端子へ入力される。そしてデバイス選択信号（ＣＳ０〜
ＣＳ３）の立ち上がりエッジで、選択されたコマンド出
力回路３４０のフリップフロップＩＣ３１０の１Ｑ〜８
Ｑ端子にデータが出力され、バッファＩＣ３２０を経て
接続コネクタ３３０から外部装置へ出力される。この
時、接続コネクタ３３０はストローブ信号発生部（図示
略）が発信して、バッファＩＣ３２２が増幅したストロ
ーブ信号を受信すると、入力されたデータを外部機器に
出力する。

【００２８】これらの一連の動作により、接続コネクタ
３３０を介して接続されている外部装置にコマンドデー
タが送信される。また、出力信号の検定も、この接続コ
ネクタ３３０に試験器を接続してなされる。コマンドデ
ータの出力を調べるには接続コネクタ３３０に試験器を
接続すればよいが、検定時の利便性を考慮して、別に試
験用コネクタを配設してもよい。その場合はフリップフ
ロップＩＣ３１０と接続コネクタ３３０との間にパラレ
ルに反映信号線を分岐させ、反映信号線バッファを介し
て試験用コネクタを設ければよい。なお、コマンド出力
回路部３４０と後述の装置駆動及び情報出力回路部３５
０は、電源投入時には、中心制御部２００のリセット回
路部２５０で生成されたリセット信号が、各部のフリッ
プフロップＩＣのＣｌｅａｒ端子へ出力されることで初
期化が行われる。

【００２９】装置駆動及び情報出力回路部３５０は、ソ
レノイド駆動回路３６０、ランプ駆動回路３７０、遊技
情報外部出力回路３８０で構成され、遊技装置の制御信
号の発信と遊技情報の外部発信を行なう。そしてコマン
ド出力回路部３４０と同様、中心制御部２００のＣＰＵ
２０１のＲＯＭ２８２に記憶されたプログラムによって
選択される、外部装置へのデータ送信部分であり、ポー
ト毎に外部装置が割り当てられている。

【００３０】ソレノイド駆動回路３６０は、遊技状態に
合わせてソレノイドを駆動する回路部であり、図９に示
すように、フリップフロップＩＣ３６２とソレノイドド
ライバ３６３、３６４、３６５とフリーホイールダイオ
ード３６６と接続コネクタ３６７とを備え、ＣＰＵ２０
１からのソレノイド駆動信号を出力する。

【００３１】ソレノイド駆動回路３６０のフリップフロ
ップＩＣ３６２の出力は、ソレノイド１個に１ビットの
データが割り当てられており、この場合では、３個のソ
レノイドが使用されているため３ビットのデータ（Ｄ４
〜Ｄ６）がそれぞれ、上第一種始動口開閉ソレノイド、
大入賞口開閉ソレノイド、特定領域開閉ソレノイドの駆
動に割り当てられている。ＣＰＵ２０１が内蔵ＲＯＭ２
８２に書き込まれたプログラムによってソレノイドの駆
動指示を行うと、ＣＰＵ２０１のデータバスから出力さ
れた８ビットのデータは、バッファＩＣ２０２（図５参
照）を介してドライブ能力が増加され、フリップフロッ
プＩＣ３６２の１Ｄ〜８Ｄ端子へ入力される。合わせて
出力先のアドレス信号を基にＩ／Ｏデコード回路部２２
０で生成されたデバイス選択信号（ＣＳ４〜ＣＳ５）
を、フリップフロップＩＣ３６２のＣｌｏｃｋ端子に入
力し、選択された出力回路に外部装置へのデータを出力
させる。そしてデバイス選択信号の立ち上がりエッジ
で、フリップフロップＩＣ３６２の５Ｑ〜７Ｑ端子のう
ちから選択されてデータが出力され、対応するソレノイ
ドドライバ３６３、３６４、３６５のいずれかのＩＮ端
子へ信号が入力され、その信号がＨレベルであると対応
するソレノイドに電流が流れて駆動される。

【００３２】ソレノイド駆動部３６０の信号は、フリッ
プフロップＩＣ３６２とソレノイドドライバ３６３、３
６４、３６５との間の接続線からパラレルに分岐した反
映信号線３６１に反映信号線バッファ３６８を介して接
続された試験用コネクタ３６９から抽出され、試験用コ
ネクタ３６９に接続された試験器に入力される。こうす
れば、主信号線と並列に接続され、かつバッファ３６８
を介しているために試験器を接続しても総インピーダン
スがまったく変化せず、内部回路に影響を与えない。

【００３３】ＬＥＤ駆動回路３７０及び遊技情報出力回
路部３８０は、図１０に示すように、フリップフロップ
ＩＣ３７７とトランジスタアレイ３７１とランプドライ
バ３７２とリレー３７３と保護抵抗部３７４と接続コネ
クタ３９５、３９６とを備え、普通図柄ＬＥＤ駆動信号
の出力と遊技情報の外部への出力を行ない、ホールコン
ピュータ等に接続して遊技機の情報を集計するのに使用
される。

【００３４】さらに普通図柄ＬＥＤの駆動では、中心制
御部２００のＣＰＵ２０１が、内蔵ＲＯＭ２８２に記憶
されたプログラムにより普通図柄の当否判定を行い、結
果出力を行うために２ビットが割り当てられ、その結果
を報知するデータ（Ｄ０、Ｄ１）はフリップフロップＩ
Ｃ３７７の作動により、トランジスタアレイ３７１のＩ
１、Ｉ２端子へ入力される。これにより、トランジスタ
アレイ３７１がスイッチング動作を行い、コネクタ３９
５を介して接続された普通図柄ＬＥＤに、予め定められ
た所定の点灯表示を行わせる。また、保護抵抗部３７４
のＲ４、Ｒ５はＬＥＤを駆動する電流を制限しているも
のであり、過電流による普通図柄ＬＥＤの破壊を防いで
いる。

【００３５】一方、外部情報出力では、出力される情報
の種類が複数あり、図柄確定回数情報、ゲート情報、始
動口情報、確率変動（変動短縮）情報、大当り情報、賞
球情報等が出力され、こちらには６ビットが割り当てら
れている。また、外部情報出力は、中心制御部２００の
ＣＰＵ２０１がＲＯＭ２８２に記憶されたプログラムに
基づき、情報の出力を行うと、フリップフロップＩＣ３
７７の作動により、トランジスタアレイ３７１のＩ３〜
Ｉ８端子、ランプドライバ３７２のＩＮ端子へ入力され
る。これによりトランジスタアレイ３７１、ランプドラ
イバ３７２がスイッチング動作を行いコネクタ３９５、
３９６を介して接続された外部情報出力端子へ各種情報
が出力される。さらに、大当り情報、賞球情報を出力す
るための信号が平行してリレー３７３を駆動しており、
ランプドライバ３７２を使用した電圧レベルでの出力信
号とトランジスタアレイ３７１、ランプドライバ３７２
及びリレー３７３を使用した接点のＯＮ・ＯＦＦによる
接点出力信号の２種類の信号形態を生成している。ま
た、保護抵抗部３７４のＲ６〜Ｒ１３は電流を制限して
いるものであり、過電流によるトランジスタアレイ３７
１、ランプドライバ３７２の破壊を防いでいる。

【００３６】ＬＥＤ駆動・情報出力の信号は、フリップ
フロップＩＣ３７７とトランジスタアレー３７１との間
からパラレルに分岐した反映信号線３７８、３８１に反
映信号線バッファ３７５、３８２を介して接続された試
験用接続コネクタ３７６、３８３から取得される。こう
すれば、主信号線と並列に接続され、かつバッファを介
しているために試験器を接続しても総インピーダンスが
全く変化せず、本来の波形の信号を取得できる。

【００３７】試験用信号出力部４００は、図１１に示す
ように、フリップフロップＩＣ４１０と反映信号線バッ
ファ４２０と試験用接続コネクタ４３０とを備え、予め
定められた条件で動作する試験用プログラムの実行によ
って発生する信号を出力する。ＣＰＵ２０１は内蔵ＲＯ
Ｍ２８２に書き込まれた試験用プログラムによって、デ
ータの出力指示が行われると、合わせて出力先のアドレ
ス信号を基にＩ／Ｏデコード回路部２２０で生成された
デバイス選択信号（ＣＳ６）を、フリップフロップＩＣ
４１０のＣｌｏｃｋ端子に入力し、試験信号出力回路４
００に試験用信号を出力させる。ＣＰＵ２０１のデータ
バスから出力された８ビットのデータは、バッファＩＣ
２０２（図５参照）を介してドライブ能力が増加され、
フリップフロップＩＣ４１０の１Ｄ〜８Ｄ端子へ入力さ
れる。そしてデバイス選択信号の立ち上がりエッジで、
フリップフロップＩＣ４１０の１Ｑ〜８Ｑ端子にデータ
が出力され、バッファ４２０を経て試験用接続コネクタ
４３０から出力される。この時、試験用接続コネクタ４
３０は、ストローブ信号発生部（図示略）が発信し、バ
ッファＩＣ４２２が増幅したストローブ信号を受信する
と、入力されたデータを接続された試験器に出力する。
即ち、ＣＰＵ２０１の内蔵ＲＯＭ２８２が規定のもので
なければ、試験信号出力回路を指定するアドレス信号は
発生せず、試験用接続コネクタから出力させるためのス
トローブ信号も発生しない。それに試験用のプログラム
は格納されていなければ信号出力はなされないので、容
易に不正を検出することができる。

【００３８】なお、試験信号出力回路４００は、コマン
ド出力回路部３４０や装置駆動及び情報出力回路部３６
０のデータバスに対してパラレルに接続されているた
め、それら回路部と同様、電源投入時には、中心制御部
２００のリセット回路部２１０で生成されたリセット信
号が、フリップフロップＩＣ４１０のＣｌｅａｒ端子へ
出力され初期化が行われる。また、試験信号出力回路４
００では、分岐後のデータバス４２１が反映信号線を形
成している。

【００３９】以上の構成は、開発段階の第三者検査を対
象として検査用に製作した遊技機のものであり、販売後
の一般の遊技場において稼動する量産品においては各試
験用接続コネクタを除外したものとされる。回路系全体
のインピーダンスを試作品と量産品とで一致させるとい
う観点からは、試験用コネクタも量産品に装備すること
が望ましいが、しかし試験用コネクタを設けない場合で
も、反映信号線の反映する主信号線の信号波形に影響す
るインピーダンスの大きさは、反映信号線上にバッファ
等の信号反転タイミング維持回路を設けることで変化し
ないため、量産品においては試験用接続コネクタを除外
してもよい。そうすれば、コネクタの部品コスト削減と
基板の省スペース化が可能となる。しかしながら、検査
時と同条件で営業稼動する方が望ましいとなれば、各試
験用コネクタを設置した状態とすることもできる。

【００４０】また、回路の各部で同時並列的に信号を抽
出できる構成となっているため、例えば普通図柄の制御
信号と、特別図柄のコマンドデータなどのような、異な
る回路の信号を同時に取得しつつそれらを比較して検査
することなども実現できる。

【００４１】

【発明の作用及び効果】このようにして、入力回路部２
３０、スイッチ入力回路部３９０、コマンド出力回路部
３４０、装置駆動及び遊技情報外部出力回路部３５０
に、それぞれ並列に反映信号線を接続しその先に反映信
号線バッファを介して試験用接続コネクタを設け、また
試験用プログラムに基づいて発生する試験用信号を出力
する試験用信号出力部４００を設ければ、試験器の接続
による信号線の波形変化を抑止しつつ、簡易な検定を実
現することができる。

【図面の簡単な説明】

【図１】本発明の遊技機の正面図。

【図２】遊技機の裏面図。

【図３】主制御部のブロック図。

【図４】ＣＰＵ内部のブロック図。

【図５】主制御部のＩ／Ｏデコード回路部の回路図。

【図６】主制御部の入力回路部の回路図。

【図７】主制御部のスイッチ入力回路部の回路図。

【図８】主制御部のコマンド出力回路部の回路図。

【図９】主制御部のソレノイド駆動回路部の回路図。

【図１０】主制御部のＬＥＤ駆動及び情報出力回路部の
回路図。

【図１１】主制御部の試験信号出力回路部の回路図。

【符号の説明】

１遊技機１００主制御部２００中心制御部２０１ＣＰＵ２３０入力回路部２８２内蔵ＲＯＭ３００入出力回路部３４０コマンド出力回路部３５０装置駆動及び遊技情報外部出力回路部３９０スイッチ入力回路部４００試験用信号出力回路部４００２３７、３８６、３６１、３７８、３８１、４２１反
映信号線２３５、３８４、３６８、３７５、３８２、４２０反
映信号線バッファ２３６、３８５、３６９、３７６、３８３、４３０試
験用接続コネクタ

Claims

【特許請求の範囲】

【請求項１】遊技機動作を司る信号制御部と、該信号
制御部に接続し主信号を導通する主信号線と、該主信号
線に接続する第一外部機器と、前記主信号を反映する反
映信号が導通し第二外部機器との接続が可能な反映信号
線と、前記反映信号線上に位置し、前記第二外部機器の
接続に伴い、閾値レベルを挟んだ前記反映信号の反転タ
イミングの変化を防止ないし抑制する信号反転タイミン
グ維持回路とを備えたことを特徴とする遊技機。
【請求項２】前記反映信号線は前記主信号線に対し、
パラレルに接続するとともに、前記第二外部機器と接続
可能なコネクタを設けたことを特徴とする請求項１に記
載の遊技機。
【請求項３】前記信号反転タイミング維持回路は、前
記反映信号線に前記第二外部機器を接続したために回路
のインピーダンスが増加することによって、前記信号制
御部と前記主信号線を導通する主信号の反転タイミング
が変化することを防止ないし抑制するために設けられた
インピーダンス変換回路である請求項１または２のいず
れかに記載の遊技機。
【請求項４】前記信号制御部はＣＰＵを含んで構成さ
れ、かつ、前記ＣＰＵは、前記反映信号線に試験用信号
を出力可能とされている請求項１乃至３のいずれかに記
載の遊技機。