JP2002027464A - 符号化装置及び復号化装置 - Google Patents
符号化装置及び復号化装置Info
- Publication number
- JP2002027464A JP2002027464A JP2000207448A JP2000207448A JP2002027464A JP 2002027464 A JP2002027464 A JP 2002027464A JP 2000207448 A JP2000207448 A JP 2000207448A JP 2000207448 A JP2000207448 A JP 2000207448A JP 2002027464 A JP2002027464 A JP 2002027464A
- Authority
- JP
- Japan
- Prior art keywords
- rll
- error
- information
- decoder
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 本発明は符号化装置及び復号化装置に関し、
回路規模の増大を伴うことなく、誤りの伝播の抑制及び
ＥＣＣの訂正能力を向上可能とすることを目的とする。 【解決手段】 符号化装置は、ＲＬＬ符号を、基本符号
に対応する拘束部分と、情報ビット自体に対応する非拘
束部分とに切り分ける切り分け手段と、拘束部分に誤り
訂正符号を付加してＲＬＬ符号化する第１のエンコーダ
手段と、非拘束部分に誤り訂正符号を付加する第２のエ
ンコーダ手段と、第１及び第２のエンコーダ手段の出力
をインターリーブして符号化情報を出力するインターリ
ーブ手段とを備えるように構成する。
回路規模の増大を伴うことなく、誤りの伝播の抑制及び
ＥＣＣの訂正能力を向上可能とすることを目的とする。 【解決手段】 符号化装置は、ＲＬＬ符号を、基本符号
に対応する拘束部分と、情報ビット自体に対応する非拘
束部分とに切り分ける切り分け手段と、拘束部分に誤り
訂正符号を付加してＲＬＬ符号化する第１のエンコーダ
手段と、非拘束部分に誤り訂正符号を付加する第２のエ
ンコーダ手段と、第１及び第２のエンコーダ手段の出力
をインターリーブして符号化情報を出力するインターリ
ーブ手段とを備えるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化装置及び復
号化装置に関し、特にランレングス（ＲＬＬ：Ｒｕｎ
Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）符号及び誤り訂正符号
（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄ
ｅ）を用いる符号化装置及び復号化装置に関する。
号化装置に関し、特にランレングス（ＲＬＬ：Ｒｕｎ
Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）符号及び誤り訂正符号
（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄ
ｅ）を用いる符号化装置及び復号化装置に関する。
【０００２】
【従来の技術】従来の磁気ディスク装置等の磁気記録再
生装置では、クロック成分の抽出や同期調整を容易にす
るためにＲＬＬ符号を用いると共に、誤り訂正のために
リードソロモン符号（Ｒｅｅｄ Ｓｏｌｏｍｏｎ Ｃｏ
ｄｅ）等のＥＣＣを用いて情報を磁気記録媒体に記録し
て再生する構成を採用している。これにより、高密度の
情報記録再生を、高い信頼性で行うことができる。
生装置では、クロック成分の抽出や同期調整を容易にす
るためにＲＬＬ符号を用いると共に、誤り訂正のために
リードソロモン符号（Ｒｅｅｄ Ｓｏｌｏｍｏｎ Ｃｏ
ｄｅ）等のＥＣＣを用いて情報を磁気記録媒体に記録し
て再生する構成を採用している。これにより、高密度の
情報記録再生を、高い信頼性で行うことができる。
【０００３】図１は、従来の磁気記録再生装置の記録再
生系の第１の例を示すブロック図である。
生系の第１の例を示すブロック図である。
【０００４】図１において、記録系は、大略スクランブ
ラ１、ＥＣＣエンコーダ２、ＲＬＬエンコーダ３、パリ
ティエンコーダ４及び記録媒体５に情報を記録する周知
の記録手段（図示せず）からなる。他方、再生系は、大
略記録媒体５から情報を再生する周知の再生手段（図示
せず）、イコライザ６、最尤検出部７、ＲＬＬデコーダ
８、ＥＣＣデコーダ９及びデスクランブラ１０からな
る。
ラ１、ＥＣＣエンコーダ２、ＲＬＬエンコーダ３、パリ
ティエンコーダ４及び記録媒体５に情報を記録する周知
の記録手段（図示せず）からなる。他方、再生系は、大
略記録媒体５から情報を再生する周知の再生手段（図示
せず）、イコライザ６、最尤検出部７、ＲＬＬデコーダ
８、ＥＣＣデコーダ９及びデスクランブラ１０からな
る。
【０００５】記録媒体５に記録するべき情報は、スクラ
ンブラ１でスクランブルされた後、ＥＣＣエンコーダ２
によりパリティバイトを付加される。ＲＬＬエンコーダ
は、スクランブルされると共に、パリティバイトを付加
された情報をＲＬＬ符号化し、パリティエンコーダ４
は、パリティバイト部分をＲＬＬ符号化して、記録手段
により符号化情報が記録媒体５に記録される。他方、再
生手段により記録媒体５から再生された符号化情報は、
イコライザ６を介して最尤検出部７に供給され、最尤検
出によりＲＬＬ符号に変換される。ＲＬＬデコーダ８
は、最尤検出部７の出力ＲＬＬ符号をＲＬＬ復号化し、
ＥＣＣデコーダ９は、ＲＬＬ復号化された情報の誤り訂
正を行い、デスクランブラ１０は、誤り訂正された復号
化情報をデスクランブルすることで、記録情報を再生す
る。
ンブラ１でスクランブルされた後、ＥＣＣエンコーダ２
によりパリティバイトを付加される。ＲＬＬエンコーダ
は、スクランブルされると共に、パリティバイトを付加
された情報をＲＬＬ符号化し、パリティエンコーダ４
は、パリティバイト部分をＲＬＬ符号化して、記録手段
により符号化情報が記録媒体５に記録される。他方、再
生手段により記録媒体５から再生された符号化情報は、
イコライザ６を介して最尤検出部７に供給され、最尤検
出によりＲＬＬ符号に変換される。ＲＬＬデコーダ８
は、最尤検出部７の出力ＲＬＬ符号をＲＬＬ復号化し、
ＥＣＣデコーダ９は、ＲＬＬ復号化された情報の誤り訂
正を行い、デスクランブラ１０は、誤り訂正された復号
化情報をデスクランブルすることで、記録情報を再生す
る。
【０００６】しかし、第１の例では、ＲＬＬ符号の符号
化率を増加させると、ＲＬＬ符号語自体が長くなり、Ｒ
ＬＬ符号の一部に誤りがあっても、復号処理で長い範囲
に誤りを伝播させてしまうので、ＥＣＣでのバースト誤
り訂正の性能を劣化させてしまうという問題点があっ
た。
化率を増加させると、ＲＬＬ符号語自体が長くなり、Ｒ
ＬＬ符号の一部に誤りがあっても、復号処理で長い範囲
に誤りを伝播させてしまうので、ＥＣＣでのバースト誤
り訂正の性能を劣化させてしまうという問題点があっ
た。
【０００７】図２は、上記第１の例の問題点を解決する
べく提案された、従来の磁気記録再生装置の記録再生系
の第２の例を示すブロック図である。同図では、記録手
段、記録媒体及び再生手段の図示は省略する。この第２
の例では、記録系のＥＣＣエンコーダ及びＲＬＬエンコ
ーダが上記第１の例と逆の順序で設けられ、再生系のＲ
ＬＬデコーダ及びＥＣＣデコーダが上記第１の例と逆の
順序で設けられている。
べく提案された、従来の磁気記録再生装置の記録再生系
の第２の例を示すブロック図である。同図では、記録手
段、記録媒体及び再生手段の図示は省略する。この第２
の例では、記録系のＥＣＣエンコーダ及びＲＬＬエンコ
ーダが上記第１の例と逆の順序で設けられ、再生系のＲ
ＬＬデコーダ及びＥＣＣデコーダが上記第１の例と逆の
順序で設けられている。
【０００８】図２において、記録系は、スクランブラ１
１、ＲＬＬ１エンコーダ１２及びＥＣＣエンコーダ１３
からなる。ここで、ＲＬＬ１とは、第１のＲＬＬ符号化
を示す。又、再生系は、ＥＣＣデコーダ１５、ＲＬＬ１
デコーダ１６及びデスクランブラ１７からなる。
１、ＲＬＬ１エンコーダ１２及びＥＣＣエンコーダ１３
からなる。ここで、ＲＬＬ１とは、第１のＲＬＬ符号化
を示す。又、再生系は、ＥＣＣデコーダ１５、ＲＬＬ１
デコーダ１６及びデスクランブラ１７からなる。
【０００９】ＲＬＬ１エンコーダ１２は、スクランブラ
１１でスクランブルされた情報をＲＬＬ１符号化し、Ｅ
ＣＣエンコーダ１３はＲＬＬ１符号化された情報をＥＣ
Ｃで符号化する。具体的には、ＥＣＣエンコーダ１３
は、ＲＬＬ２エンコーダ１３１を含み、付加するパリテ
ィバイトがＲＬＬ１符号の規則を満たさないので、パリ
ティバイトをＲＬＬ２符号化してからＲＬＬ１符号化さ
れた情報に付加する。ここで、ＲＬＬ２とは、第２のＲ
ＬＬ符号化を示す。このように符号化された符号化情報
は、記録手段により記録媒体に記録され、再生手段によ
り再生される。
１１でスクランブルされた情報をＲＬＬ１符号化し、Ｅ
ＣＣエンコーダ１３はＲＬＬ１符号化された情報をＥＣ
Ｃで符号化する。具体的には、ＥＣＣエンコーダ１３
は、ＲＬＬ２エンコーダ１３１を含み、付加するパリテ
ィバイトがＲＬＬ１符号の規則を満たさないので、パリ
ティバイトをＲＬＬ２符号化してからＲＬＬ１符号化さ
れた情報に付加する。ここで、ＲＬＬ２とは、第２のＲ
ＬＬ符号化を示す。このように符号化された符号化情報
は、記録手段により記録媒体に記録され、再生手段によ
り再生される。
【００１０】再生された符号化情報は、ＥＣＣデコーダ
１５に供給される。ＥＣＣデコーダ１５は、ＲＬＬ２デ
コーダ１５１を含み、ＲＬＬ２符号化されたパリティバ
イトをＲＬＬ２復号化してＲＬＬ１符号化された情報の
誤り訂正を行う。ＲＬＬ１デコーダ１６は、誤り訂正さ
れたＲＬＬ１符号をＲＬＬ１復号化し、デスクランブラ
１７は復号化された情報をデスクランブルして記録情報
を再生する。
１５に供給される。ＥＣＣデコーダ１５は、ＲＬＬ２デ
コーダ１５１を含み、ＲＬＬ２符号化されたパリティバ
イトをＲＬＬ２復号化してＲＬＬ１符号化された情報の
誤り訂正を行う。ＲＬＬ１デコーダ１６は、誤り訂正さ
れたＲＬＬ１符号をＲＬＬ１復号化し、デスクランブラ
１７は復号化された情報をデスクランブルして記録情報
を再生する。
【００１１】
【発明が解決しようとする課題】しかし、上記第２の例
では、ＲＬＬ符号化された情報をＥＣＣで符号化する際
に、付加したパリティバイトはＲＬＬ符号の規則を満た
さないので、パリティバイトを更にＲＬＬ符号化する必
要があり、二重符号を用いる複雑なフォーマットを採用
することになる。この結果、再生系のＥＣＣによる訂正
処理に時間がかかり、遅延を吸収するために設けるバッ
ファ回路の数が増大してしまい、回路規模が増大してし
まうという問題があった。
では、ＲＬＬ符号化された情報をＥＣＣで符号化する際
に、付加したパリティバイトはＲＬＬ符号の規則を満た
さないので、パリティバイトを更にＲＬＬ符号化する必
要があり、二重符号を用いる複雑なフォーマットを採用
することになる。この結果、再生系のＥＣＣによる訂正
処理に時間がかかり、遅延を吸収するために設けるバッ
ファ回路の数が増大してしまい、回路規模が増大してし
まうという問題があった。
【００１２】そこで、本発明は、回路規模の増大を伴う
ことなく、誤りの伝播の抑制及びＥＣＣの訂正能力を向
上可能な符号化装置及び復号化装置を提供することを目
的とする。
ことなく、誤りの伝播の抑制及びＥＣＣの訂正能力を向
上可能な符号化装置及び復号化装置を提供することを目
的とする。
【００１３】
【課題を解決するための手段】上記課題は、ＲＬＬ符号
を、基本符号に対応する拘束部分と、情報ビット自体に
対応する非拘束部分とに切り分ける切り分け手段と、該
拘束部分に誤り訂正符号を付加してＲＬＬ符号化する第
１のエンコーダ手段と、該非拘束部分に誤り訂正符号を
付加する第２のエンコーダ手段と、該第１及び第２のエ
ンコーダ手段の出力をインターリーブして符号化情報を
出力するインターリーブ手段とを備えたことを特徴とす
る符号化装置によって達成できる。
を、基本符号に対応する拘束部分と、情報ビット自体に
対応する非拘束部分とに切り分ける切り分け手段と、該
拘束部分に誤り訂正符号を付加してＲＬＬ符号化する第
１のエンコーダ手段と、該非拘束部分に誤り訂正符号を
付加する第２のエンコーダ手段と、該第１及び第２のエ
ンコーダ手段の出力をインターリーブして符号化情報を
出力するインターリーブ手段とを備えたことを特徴とす
る符号化装置によって達成できる。
【００１４】前記第２のエンコーダ手段は、前記非拘束
部分をインターリーブして前記インターリーブ手段に供
給する構成としても良い。
部分をインターリーブして前記インターリーブ手段に供
給する構成としても良い。
【００１５】上記の課題は、ＲＬＬ符号のうち、基本符
号に対応する拘束部分にパリティを付加してＲＬＬ符号
化された第１の情報と、情報ビット自体に対応する非拘
束部分に誤り訂正符号を付加された第２の情報とがイン
ターリーブされた符号化情報をデコードする復号化装置
であって、該符号化情報を該第１及び第２の情報に切り
分ける切り分け手段と、切り分けられた該第１の情報に
対してＲＬＬ復号化及び誤り訂正を行う第１のデコーダ
手段と、切り分けられた該第２の情報に対して誤り訂正
を行う第２のデコーダ手段と、該第１及び第２のデコー
ダ手段の出力をインターリーブして復号化情報を出力す
るインターリーブ手段とを備えたことを特徴とする復号
化装置によっても達成できる。
号に対応する拘束部分にパリティを付加してＲＬＬ符号
化された第１の情報と、情報ビット自体に対応する非拘
束部分に誤り訂正符号を付加された第２の情報とがイン
ターリーブされた符号化情報をデコードする復号化装置
であって、該符号化情報を該第１及び第２の情報に切り
分ける切り分け手段と、切り分けられた該第１の情報に
対してＲＬＬ復号化及び誤り訂正を行う第１のデコーダ
手段と、切り分けられた該第２の情報に対して誤り訂正
を行う第２のデコーダ手段と、該第１及び第２のデコー
ダ手段の出力をインターリーブして復号化情報を出力す
るインターリーブ手段とを備えたことを特徴とする復号
化装置によっても達成できる。
【００１６】前記第１のデコーダ手段は、前記第１の情
報で生じた誤りを誤り訂正符号のエラーロケーションに
加える構成としても良い。この場合、誤り訂正符号の訂
正能力を向上することができる。
報で生じた誤りを誤り訂正符号のエラーロケーションに
加える構成としても良い。この場合、誤り訂正符号の訂
正能力を向上することができる。
【００１７】又、前記第１のデコーダ手段は、前記第１
の情報のデータを体とする修正拡大ガロア体を用いて誤
り訂正を行う構成としても良い。
の情報のデータを体とする修正拡大ガロア体を用いて誤
り訂正を行う構成としても良い。
【００１８】従って、本発明によれば、回路規模の増大
を伴うことなく、誤りの伝播の抑制及びＥＣＣの訂正能
力を向上可能な符号化装置及び復号化装置を実現するこ
とができる。
を伴うことなく、誤りの伝播の抑制及びＥＣＣの訂正能
力を向上可能な符号化装置及び復号化装置を実現するこ
とができる。
【００１９】
【発明の実施の形態】本発明になる符号化装置及び復号
化装置の各実施例を、以下に図３以降と共に説明する。
化装置の各実施例を、以下に図３以降と共に説明する。
【００２０】
【実施例】図３は、本発明になる符号化装置の第１実施
例を示す図であり、図４は、本発明になる復号化装置の
第１実施例を示す図である。これらの図及び後述する図
において、便宜上、Ｄａｔａ，Ｐは夫々情報（データ）
部分及びパリティ部分を表すものとする。
例を示す図であり、図４は、本発明になる復号化装置の
第１実施例を示す図である。これらの図及び後述する図
において、便宜上、Ｄａｔａ，Ｐは夫々情報（データ）
部分及びパリティ部分を表すものとする。
【００２１】記録系は、図３に示す如く接続されたスイ
ッチＳＷ１、ＥＣＣ１エンコーダ２１、ＥＣＣ２エンコ
ーダ２２、ＲＬＬエンコーダ２３及びスイッチＳＷ２か
らなる。スイッチＳＷ１には、記録媒体（図示せず）に
記録されるべきデータが入力される。スイッチＳＷ１
は、例えばデータの先頭を示す同期語（ＳＢ：Ｓｙｎｃ
Ｂｙｔｅ）に基いて切り替えられることにより、１セク
タ分のデータ（５１２バイト）が、例えば１バイトずつ
交互に拘束部分と非拘束部分とに切り分ける。拘束部分
は、ＲＬＬ符号の基本符号に対応し、非拘束部分は、Ｒ
ＬＬ符号の情報ビット自体に対応する。拘束部分は、Ｅ
ＣＣ１エンコーダ２１によりパリティバイトを付加さ
れ、ＲＬＬエンコーダ２３によりパリティバイトを含め
て１バイトずつ９ビットデータに変換されてＲＬＬ符号
となり、ＲＬＬ拘束部分としてスイッチＳＷ２に供給さ
れる。他方、非拘束部分は、ＥＣＣエンコーダ２２によ
りパリティバイトを付加されて、ＲＬＬ非拘束部分とし
てスイッチＳＷ２に供給される。スイッチＳＷ２は、例
えば同期語に基いたタイミングで切り替えられることに
より、ＲＬＬ拘束部分にＲＬＬ非拘束部分を混ぜ込んで
出力し、記録手段（図示せず）により記録媒体に記録す
る。
ッチＳＷ１、ＥＣＣ１エンコーダ２１、ＥＣＣ２エンコ
ーダ２２、ＲＬＬエンコーダ２３及びスイッチＳＷ２か
らなる。スイッチＳＷ１には、記録媒体（図示せず）に
記録されるべきデータが入力される。スイッチＳＷ１
は、例えばデータの先頭を示す同期語（ＳＢ：Ｓｙｎｃ
Ｂｙｔｅ）に基いて切り替えられることにより、１セク
タ分のデータ（５１２バイト）が、例えば１バイトずつ
交互に拘束部分と非拘束部分とに切り分ける。拘束部分
は、ＲＬＬ符号の基本符号に対応し、非拘束部分は、Ｒ
ＬＬ符号の情報ビット自体に対応する。拘束部分は、Ｅ
ＣＣ１エンコーダ２１によりパリティバイトを付加さ
れ、ＲＬＬエンコーダ２３によりパリティバイトを含め
て１バイトずつ９ビットデータに変換されてＲＬＬ符号
となり、ＲＬＬ拘束部分としてスイッチＳＷ２に供給さ
れる。他方、非拘束部分は、ＥＣＣエンコーダ２２によ
りパリティバイトを付加されて、ＲＬＬ非拘束部分とし
てスイッチＳＷ２に供給される。スイッチＳＷ２は、例
えば同期語に基いたタイミングで切り替えられることに
より、ＲＬＬ拘束部分にＲＬＬ非拘束部分を混ぜ込んで
出力し、記録手段（図示せず）により記録媒体に記録す
る。
【００２２】再生系は、図４に示す如く接続されたスイ
ッチＳＷ３、ＲＬＬデコーダ３１、ＥＣＣ１デコーダ３
２、ＥＣＣ２デコーダ３３及びスイッチＳＷ４からな
る。スイッチＳＷ３には、再生手段（図示せず）により
記録媒体（図示せず）から再生された符号化情報が入力
される。スイッチＳＷ３は、例えば同期語に基いたタイ
ミングで切り替えられることにより、ＲＬＬ拘束部分と
ＲＬＬ非拘束部分とに切り分けられる。ＲＬＬ拘束部分
は、ＲＬＬデコーダ３１で９ビットずつ１バイトに戻さ
れた後、ＥＣＣ１デコーダ３２でＥＣＣ１により誤り訂
正を施されてからスイッチＳＷ４に供給される。他方、
ＲＬＬ非拘束部分は、直接ＥＣＣ２デコーダ３３でＥＣ
Ｃ２により誤り訂正を施されてからスイッチＳＷ４に供
給される。スイッチＳＷ４は、例えば同期語に基いたタ
イミングで切り替えられることにより、ＲＬＬ復号化さ
れＥＣＣ１により誤り訂正されたＲＬＬ拘束部分と、Ｅ
ＣＣ２により誤り訂正されたＲＬＬ非拘束部分とをイン
ターリーブして、ＲＬＬ符号化情報をＲＬＬ復号化し、
記録情報を再生する。
ッチＳＷ３、ＲＬＬデコーダ３１、ＥＣＣ１デコーダ３
２、ＥＣＣ２デコーダ３３及びスイッチＳＷ４からな
る。スイッチＳＷ３には、再生手段（図示せず）により
記録媒体（図示せず）から再生された符号化情報が入力
される。スイッチＳＷ３は、例えば同期語に基いたタイ
ミングで切り替えられることにより、ＲＬＬ拘束部分と
ＲＬＬ非拘束部分とに切り分けられる。ＲＬＬ拘束部分
は、ＲＬＬデコーダ３１で９ビットずつ１バイトに戻さ
れた後、ＥＣＣ１デコーダ３２でＥＣＣ１により誤り訂
正を施されてからスイッチＳＷ４に供給される。他方、
ＲＬＬ非拘束部分は、直接ＥＣＣ２デコーダ３３でＥＣ
Ｃ２により誤り訂正を施されてからスイッチＳＷ４に供
給される。スイッチＳＷ４は、例えば同期語に基いたタ
イミングで切り替えられることにより、ＲＬＬ復号化さ
れＥＣＣ１により誤り訂正されたＲＬＬ拘束部分と、Ｅ
ＣＣ２により誤り訂正されたＲＬＬ非拘束部分とをイン
ターリーブして、ＲＬＬ符号化情報をＲＬＬ復号化し、
記録情報を再生する。
【００２３】このようにして、本実施例によれば、誤り
の伝播を、ＲＬＬ符号の基本符号までに抑えることがで
きるので、ＥＣＣの訂正能力を向上することができる。
又、二重符号を用いず、従来例の如き複雑なフォーマッ
トを採用しないので、再生系のＥＣＣによる訂正処理に
要する時間が短縮され、回路規模の増大を確実に防止す
ることができる。
の伝播を、ＲＬＬ符号の基本符号までに抑えることがで
きるので、ＥＣＣの訂正能力を向上することができる。
又、二重符号を用いず、従来例の如き複雑なフォーマッ
トを採用しないので、再生系のＥＣＣによる訂正処理に
要する時間が短縮され、回路規模の増大を確実に防止す
ることができる。
【００２４】次に、本発明になる復号化装置の第２実施
例を説明する。図５は、復号化装置の第２実施例を示す
図である。同図中、図４と同一部分には同一符号を付
し、その説明は省略する。
例を説明する。図５は、復号化装置の第２実施例を示す
図である。同図中、図４と同一部分には同一符号を付
し、その説明は省略する。
【００２５】本実施例では、ＲＬＬデコーダ３１−１及
びＥＣＣ１デコーダ３２−１がＲＬＬ拘束部分に対して
設けられている。ＲＬＬデコーダ３１−１は、ＲＬＬ拘
束部分の規則に反する再生信号列を検出すると、拘束違
反をＥＣＣ１デコーダ３２−１に通知し、ＥＣＣ１デコ
ーダ３２−１は、ＲＬＬ拘束部分に生じた誤りをＥＣＣ
１のエラーロケーションに加える。即ち、ＲＬＬ拘束部
分に生じた誤りの位置を、ＥＣＣ１に登録する。
びＥＣＣ１デコーダ３２−１がＲＬＬ拘束部分に対して
設けられている。ＲＬＬデコーダ３１−１は、ＲＬＬ拘
束部分の規則に反する再生信号列を検出すると、拘束違
反をＥＣＣ１デコーダ３２−１に通知し、ＥＣＣ１デコ
ーダ３２−１は、ＲＬＬ拘束部分に生じた誤りをＥＣＣ
１のエラーロケーションに加える。即ち、ＲＬＬ拘束部
分に生じた誤りの位置を、ＥＣＣ１に登録する。
【００２６】図６は、図５に示す復号化装置のＥＣＣ１
デコーダ３２−１を示す図である。図６に示すように、
ＥＣＣ１デコーダ３２−１は、バッファ３２１，３２
２、シンドローム演算部３２３、エラーロケーション及
び誤りの大きさを演算するエラー演算部３２４及び加算
器３２５からなる。バッファ３２１には、ＲＬＬデコー
ダ３１−１からのＲＬＬ符号化されたＲＬＬ拘束部分が
入力される。又、バッファ３２２には、ＲＬＬデコーダ
３１−１から通知されるＲＬＬ符号誤りが入力される。
デコーダ３２−１を示す図である。図６に示すように、
ＥＣＣ１デコーダ３２−１は、バッファ３２１，３２
２、シンドローム演算部３２３、エラーロケーション及
び誤りの大きさを演算するエラー演算部３２４及び加算
器３２５からなる。バッファ３２１には、ＲＬＬデコー
ダ３１−１からのＲＬＬ符号化されたＲＬＬ拘束部分が
入力される。又、バッファ３２２には、ＲＬＬデコーダ
３１−１から通知されるＲＬＬ符号誤りが入力される。
【００２７】シンドローム演算部３２３は、ＲＬＬデコ
ーダ３１−１から得られるＲＬＬ拘束部分及びパリティ
Ｐｉに基いて対応するシンドロームＳｉを演算するため
に設けられた加算器３３１，３３４、レジスタ３３２及
びαｉ乗算器３３３からなる回路部を、ｉ＝０〜ｍの各
々に対して１つ有する。
ーダ３１−１から得られるＲＬＬ拘束部分及びパリティ
Ｐｉに基いて対応するシンドロームＳｉを演算するため
に設けられた加算器３３１，３３４、レジスタ３３２及
びαｉ乗算器３３３からなる回路部を、ｉ＝０〜ｍの各
々に対して１つ有する。
【００２８】エラー演算部３２４は、バッファ３２１を
介して得られるＲＬＬ拘束部分及びシンドロームＳｉの
初期値に基いて対応する誤りの大きさを演算するために
設けられた減算器３４１、レジスタ３４２及びα-ｉ乗
算器３４３からなる回路部をｉ＝０〜ｍの各々に対して
１つと、各回路部からの誤りの大きさと、バッファ３２
２を介して得られるＲＬＬ符号誤りとに基いて、誤りの
大きさを判定する一致検出及び多数決回路３４４とから
なる。一致検出及び多数決回路３４４は、バッファ３２
２を介して得られるＲＬＬ符号誤りと、エラー演算部３
２４内の回路部で演算された誤りとが一致するか否かを
検出すると共に、不一致が検出された場合には、誤りの
大きさを多数決で求めて、加算器３２５に入力する。つ
まり、誤り位置（エラーロケーション）が確定している
ので、誤り位置及び誤りの大きさを判定するシンドロー
ムの一致から、多数決により誤りの大きさを求めること
ができる。これにより、ＲＬＬ拘束部分で生じた誤り
が、加算器３２５によりＥＣＣ１のエラーロケーション
に加えられると共に、一致検出及び多数決回路３４４の
出力から、ＲＬＬ拘束部分で生じた誤りの大きさを知る
ことができる。このように、ＲＬＬ拘束部分の規則に反
する再生信号列をエラーロケーションに登録すること
で、ＥＣＣ１の訂正能力を向上することができる。
介して得られるＲＬＬ拘束部分及びシンドロームＳｉの
初期値に基いて対応する誤りの大きさを演算するために
設けられた減算器３４１、レジスタ３４２及びα-ｉ乗
算器３４３からなる回路部をｉ＝０〜ｍの各々に対して
１つと、各回路部からの誤りの大きさと、バッファ３２
２を介して得られるＲＬＬ符号誤りとに基いて、誤りの
大きさを判定する一致検出及び多数決回路３４４とから
なる。一致検出及び多数決回路３４４は、バッファ３２
２を介して得られるＲＬＬ符号誤りと、エラー演算部３
２４内の回路部で演算された誤りとが一致するか否かを
検出すると共に、不一致が検出された場合には、誤りの
大きさを多数決で求めて、加算器３２５に入力する。つ
まり、誤り位置（エラーロケーション）が確定している
ので、誤り位置及び誤りの大きさを判定するシンドロー
ムの一致から、多数決により誤りの大きさを求めること
ができる。これにより、ＲＬＬ拘束部分で生じた誤り
が、加算器３２５によりＥＣＣ１のエラーロケーション
に加えられると共に、一致検出及び多数決回路３４４の
出力から、ＲＬＬ拘束部分で生じた誤りの大きさを知る
ことができる。このように、ＲＬＬ拘束部分の規則に反
する再生信号列をエラーロケーションに登録すること
で、ＥＣＣ１の訂正能力を向上することができる。
【００２９】次に、本発明になる復号化装置の第３実施
例を説明する。図７は、復号化装置の第３実施例を示す
図である。同図中、図５と同一部分には同一符号を付
し、その説明は省略する。
例を説明する。図７は、復号化装置の第３実施例を示す
図である。同図中、図５と同一部分には同一符号を付
し、その説明は省略する。
【００３０】本実施例では、ＲＬＬデコーダ３１−１と
ＥＣＣ１デコーダ３２−２との間に、スイッチＳＷ５が
設けられている。スイッチＳＷ５は、ＲＬＬデコーダ３
１−１がＲＬＬ拘束部分の規則に反する再生信号列を検
出すると、拘束違反に対応する１箇所で「０」なる仮デ
ータをＥＣＣ１デコーダ３２−２に入力する。ＥＣＣ１
デコーダ３２−２は、ＲＬＬデコーダ３１−１からの拘
束違反の通知及びスイッチＳＷ５からの仮データに基い
て、ＲＬＬ拘束部分に生じた誤りをＥＣＣ１のエラーロ
ケーションに加える。即ち、ＲＬＬ拘束部分に生じた誤
りの位置を、ＥＣＣ１に登録する。
ＥＣＣ１デコーダ３２−２との間に、スイッチＳＷ５が
設けられている。スイッチＳＷ５は、ＲＬＬデコーダ３
１−１がＲＬＬ拘束部分の規則に反する再生信号列を検
出すると、拘束違反に対応する１箇所で「０」なる仮デ
ータをＥＣＣ１デコーダ３２−２に入力する。ＥＣＣ１
デコーダ３２−２は、ＲＬＬデコーダ３１−１からの拘
束違反の通知及びスイッチＳＷ５からの仮データに基い
て、ＲＬＬ拘束部分に生じた誤りをＥＣＣ１のエラーロ
ケーションに加える。即ち、ＲＬＬ拘束部分に生じた誤
りの位置を、ＥＣＣ１に登録する。
【００３１】図８は、図７に示す復号化装置のＥＣＣ１
デコーダ３２−２を示す図である。図８中、図６と同一
部分には同一符号を付し、その説明は省略する。シンド
ローム演算部３２３では、次のシンドローム演算行列が
演算される。Ｂｉは誤りを示す。
デコーダ３２−２を示す図である。図８中、図６と同一
部分には同一符号を付し、その説明は省略する。シンド
ローム演算部３２３では、次のシンドローム演算行列が
演算される。Ｂｉは誤りを示す。
【００３２】
【数１】 ここで、ＲＬＬデコーダ３１−１において、ｉ番目の箇
所で誤りが発生したことが判明していると、このｉ番目
の箇所では、スイッチＳＷ５を介して「０」なる仮デー
タを、ＲＬＬデコーダ３１−１からのＲＬＬ複合化デー
タ列の代わりにＥＣＣ１デコーダ３２−２に入力する。
従って、シンドローム演算部３２３では、次のようにシ
ンドローム演算行列が演算され、この演算結果から誤り
の大きさを求めることができる。以後の処理は、復号化
装置の第２実施例の場合と同様である。
所で誤りが発生したことが判明していると、このｉ番目
の箇所では、スイッチＳＷ５を介して「０」なる仮デー
タを、ＲＬＬデコーダ３１−１からのＲＬＬ複合化デー
タ列の代わりにＥＣＣ１デコーダ３２−２に入力する。
従って、シンドローム演算部３２３では、次のようにシ
ンドローム演算行列が演算され、この演算結果から誤り
の大きさを求めることができる。以後の処理は、復号化
装置の第２実施例の場合と同様である。
【００３３】
【数２】 次に、本発明になる符号化装置の第２実施例を説明す
る。図９は、符号化装置の第２実施例を示す図である。
同図中、図３と同一部分には同一符号を付し、その説明
は省略する。
る。図９は、符号化装置の第２実施例を示す図である。
同図中、図３と同一部分には同一符号を付し、その説明
は省略する。
【００３４】図９に示すように、本実施例では、ＲＬＬ
符号の非拘束部分に対しては、複数のＥＣＣデコーダが
設けられている。ここでは、説明の便宜上、ＥＣＣ２デ
コーダ２２，ＥＣＣ３デコーダ２２−１，．．．，ＥＣ
Ｃｍデコーダ２２−（ｍ-２）が設けられているものと
する。スイッチＳＷ１−１，ＳＷ２−１の切り替えを適
切に制御することで、非拘束部分を更に任意単位でイン
ターリーブしてＥＣＣを用いた誤り訂正を可能とするこ
とができる。本実施例では、非拘束部分をインターリー
ブする単位は、ビット単位である。本実施例によれば、
非拘束部分を更にインターリーブするので、非拘束部分
の並列処理により処理速度を向上すると共に、バースト
誤りの伝播を更に抑えることができる。
符号の非拘束部分に対しては、複数のＥＣＣデコーダが
設けられている。ここでは、説明の便宜上、ＥＣＣ２デ
コーダ２２，ＥＣＣ３デコーダ２２−１，．．．，ＥＣ
Ｃｍデコーダ２２−（ｍ-２）が設けられているものと
する。スイッチＳＷ１−１，ＳＷ２−１の切り替えを適
切に制御することで、非拘束部分を更に任意単位でイン
ターリーブしてＥＣＣを用いた誤り訂正を可能とするこ
とができる。本実施例では、非拘束部分をインターリー
ブする単位は、ビット単位である。本実施例によれば、
非拘束部分を更にインターリーブするので、非拘束部分
の並列処理により処理速度を向上すると共に、バースト
誤りの伝播を更に抑えることができる。
【００３５】次に、本発明になる符号化装置の第３実施
例を説明する。図１０は、符号化装置の第３実施例を示
す図である。同図中、図３と同一部分には同一符号を付
し、その説明は省略する。
例を説明する。図１０は、符号化装置の第３実施例を示
す図である。同図中、図３と同一部分には同一符号を付
し、その説明は省略する。
【００３６】図１０に示すように、本実施例では、ＲＬ
Ｌ符号の拘束部分に対しては、複数のＥＣＣデコーダが
設けられている。ここでは、説明の便宜上、ＥＣＣ１デ
コーダ２１−２，２１−３が設けられているものとす
る。スイッチＳＷ６，ＳＷ７の切り替えを適切に制御す
ることで、拘束部分を更に任意単位でインターリーブし
てＥＣＣを用いた誤り訂正を可能とすることができる。
本実施例では、拘束部分をインターリーブする単位は、
拘束長単位である。本実施例によれば、拘束部分を更に
インターリーブするので、拘束部分の並列処理により処
理速度を向上すると共に、バースト誤りの伝播を更に抑
えることができる。
Ｌ符号の拘束部分に対しては、複数のＥＣＣデコーダが
設けられている。ここでは、説明の便宜上、ＥＣＣ１デ
コーダ２１−２，２１−３が設けられているものとす
る。スイッチＳＷ６，ＳＷ７の切り替えを適切に制御す
ることで、拘束部分を更に任意単位でインターリーブし
てＥＣＣを用いた誤り訂正を可能とすることができる。
本実施例では、拘束部分をインターリーブする単位は、
拘束長単位である。本実施例によれば、拘束部分を更に
インターリーブするので、拘束部分の並列処理により処
理速度を向上すると共に、バースト誤りの伝播を更に抑
えることができる。
【００３７】次に、本発明になる復号化装置の第４実施
例を説明する。図１１は、復号化装置の第４実施例を示
す図である。同図中、図４と同一部分には同一符号を付
し、その説明は省略する。
例を説明する。図１１は、復号化装置の第４実施例を示
す図である。同図中、図４と同一部分には同一符号を付
し、その説明は省略する。
【００３８】図１１に示すように、本実施例では、ＲＬ
Ｌ拘束部分に対して設けられているＥＣＣ１デコーダ３
２−３とＲＬＬデコーダ３１−３とが、図４の場合と逆
の順序で配置されている。つまり、ＲＬＬ拘束部分に対
するシンドロームの生成単位を拡張することで、ＲＬＬ
拘束部分をＲＬＬ復号化する前にＥＣＣにより誤り訂正
を行う。この結果、ＲＬＬ拘束部分で加算と乗算を閉じ
る集合体、即ち、ＲＬＬ拘束部分を体とする拡張ガロア
体を用いて、ＲＬＬ拘束部分をＲＬＬ復号化する前にＥ
ＣＣによりＲＬＬ拘束部分の誤り訂正を行うことができ
る。ここで、拡張ガロア体は、次の生成多項式で求める
ことができる。
Ｌ拘束部分に対して設けられているＥＣＣ１デコーダ３
２−３とＲＬＬデコーダ３１−３とが、図４の場合と逆
の順序で配置されている。つまり、ＲＬＬ拘束部分に対
するシンドロームの生成単位を拡張することで、ＲＬＬ
拘束部分をＲＬＬ復号化する前にＥＣＣにより誤り訂正
を行う。この結果、ＲＬＬ拘束部分で加算と乗算を閉じ
る集合体、即ち、ＲＬＬ拘束部分を体とする拡張ガロア
体を用いて、ＲＬＬ拘束部分をＲＬＬ復号化する前にＥ
ＣＣによりＲＬＬ拘束部分の誤り訂正を行うことができ
る。ここで、拡張ガロア体は、次の生成多項式で求める
ことができる。
【００３９】
【数３】 図１２は、図１１に示す復号化装置のＥＣＣ１デコーダ
３２−３を示す図である。図１２中、図６と同一部分に
は同一符号を付し、その説明は省略する。
３２−３を示す図である。図１２中、図６と同一部分に
は同一符号を付し、その説明は省略する。
【００４０】図１２に示すように、ＥＣＣ１デコーダ３
２−３は、スイッチＳＷ１０、バッファ３２１，３２
２、シンドローム演算部３２３Ａ、エラーロケーション
及び誤りの大きさを演算するエラー演算部３２４Ａ、加
算器３２５及びＲＬＬチェック回路３２６からなる。バ
ッファ３２１には、スイッチＳＷ１０を介してＲＬＬ拘
束部分又は仮符号ＲＬＬ（０）が入力される。ＲＬＬチ
ェック回路３２６は、ＲＬＬ拘束部分をチェックしてＲ
ＬＬ符号誤りを出力する。バッファ３２２には、ＲＬＬ
チェック部３２６から通知されるＲＬＬ符号誤りが入力
される。ＲＬＬ符号誤りは、スイッチＳＷ１０の切り替
え制御にも用いられる。
２−３は、スイッチＳＷ１０、バッファ３２１，３２
２、シンドローム演算部３２３Ａ、エラーロケーション
及び誤りの大きさを演算するエラー演算部３２４Ａ、加
算器３２５及びＲＬＬチェック回路３２６からなる。バ
ッファ３２１には、スイッチＳＷ１０を介してＲＬＬ拘
束部分又は仮符号ＲＬＬ（０）が入力される。ＲＬＬチ
ェック回路３２６は、ＲＬＬ拘束部分をチェックしてＲ
ＬＬ符号誤りを出力する。バッファ３２２には、ＲＬＬ
チェック部３２６から通知されるＲＬＬ符号誤りが入力
される。ＲＬＬ符号誤りは、スイッチＳＷ１０の切り替
え制御にも用いられる。
【００４１】シンドローム演算部３２３Ａは、ＲＬＬ拘
束部分及び拡張パリティＲＬＬ（Ｐｉ）に基いて対応す
る拡張シンドロームＲＬＬ（Ｓｉ）を演算するために設
けられた加算器３３１，３３４、レジスタ３３２及びＲ
ＬＬ（αｉ）乗算器３３３Ａからなる回路部を、ｉ＝０
〜ｍの各々に対して１つ有する。シンドローム演算部３
２３Ａは、拡張シンドローム演算式に基いて拡張シンド
ロームを演算する。
束部分及び拡張パリティＲＬＬ（Ｐｉ）に基いて対応す
る拡張シンドロームＲＬＬ（Ｓｉ）を演算するために設
けられた加算器３３１，３３４、レジスタ３３２及びＲ
ＬＬ（αｉ）乗算器３３３Ａからなる回路部を、ｉ＝０
〜ｍの各々に対して１つ有する。シンドローム演算部３
２３Ａは、拡張シンドローム演算式に基いて拡張シンド
ロームを演算する。
【００４２】
【数４】 エラー演算部３２４Ａは、バッファ３２１を介して得ら
れるＲＬＬ拘束部分及び拡張シンドロームＲＬＬ（Ｓ
ｉ）の初期値に基いて対応する誤りの大きさを演算する
ために設けられた減算器３４１、レジスタ３４２及びＲ
ＬＬ（α-ｉ）乗算器３４３Ａからなる回路部をｉ＝０
〜ｍの各々に対して１つと、各回路部からの誤りの大き
さと、バッファ３２２を介して得られるＲＬＬ符号誤り
とに基いて、誤りの大きさを判定する一致検出及び多数
決回路３４４とからなる。一致検出及び多数決回路３４
４は、バッファ３２２を介して得られるＲＬＬ符号誤り
と、エラー演算部３２４内の回路部で演算された誤りと
が一致するか否かを検出すると共に、不一致が検出され
た場合には、誤りの大きさを多数決で求めて、加算器３
２５に入力する。つまり、誤り位置（エラーロケーショ
ン）が確定しているので、誤り位置及び誤りの大きさを
判定する拡張シンドロームの一致から、多数決により誤
りの大きさを求めることができる。これにより、ＲＬＬ
拘束部分で生じた誤りが、加算器３２５によりＲＬＬ拘
束部分に加えられると共に、一致検出及び多数決回路３
４４の出力から、ＲＬＬ拘束部分で生じた誤りの大きさ
を知ることができるので、ＲＬＬ拘束部分はＲＬＬ復号
化の前にＥＣＣ１により誤り訂正を施される。
れるＲＬＬ拘束部分及び拡張シンドロームＲＬＬ（Ｓ
ｉ）の初期値に基いて対応する誤りの大きさを演算する
ために設けられた減算器３４１、レジスタ３４２及びＲ
ＬＬ（α-ｉ）乗算器３４３Ａからなる回路部をｉ＝０
〜ｍの各々に対して１つと、各回路部からの誤りの大き
さと、バッファ３２２を介して得られるＲＬＬ符号誤り
とに基いて、誤りの大きさを判定する一致検出及び多数
決回路３４４とからなる。一致検出及び多数決回路３４
４は、バッファ３２２を介して得られるＲＬＬ符号誤り
と、エラー演算部３２４内の回路部で演算された誤りと
が一致するか否かを検出すると共に、不一致が検出され
た場合には、誤りの大きさを多数決で求めて、加算器３
２５に入力する。つまり、誤り位置（エラーロケーショ
ン）が確定しているので、誤り位置及び誤りの大きさを
判定する拡張シンドロームの一致から、多数決により誤
りの大きさを求めることができる。これにより、ＲＬＬ
拘束部分で生じた誤りが、加算器３２５によりＲＬＬ拘
束部分に加えられると共に、一致検出及び多数決回路３
４４の出力から、ＲＬＬ拘束部分で生じた誤りの大きさ
を知ることができるので、ＲＬＬ拘束部分はＲＬＬ復号
化の前にＥＣＣ１により誤り訂正を施される。
【００４３】従って、本実施例によれば、ＲＬＬ拘束部
分のＲＬＬ符号の誤りをＥＣＣで訂正してからＲＬＬ復
号化を行うので、バースト誤りの伝播を更に抑えること
ができる。
分のＲＬＬ符号の誤りをＥＣＣで訂正してからＲＬＬ復
号化を行うので、バースト誤りの伝播を更に抑えること
ができる。
【００４４】次に、本発明になる復号化装置の第５実施
例を説明する。図１３は、異なる拘束条件を持つ内部符
号からなるＲＬＬ符号を説明する図である。又、図１４
は、復号化装置の第５実施例を示す図である。図１４
中、図４と同一部分には同一符号を付し、その説明は省
略する。
例を説明する。図１３は、異なる拘束条件を持つ内部符
号からなるＲＬＬ符号を説明する図である。又、図１４
は、復号化装置の第５実施例を示す図である。図１４
中、図４と同一部分には同一符号を付し、その説明は省
略する。
【００４５】図１３に示すように、異なる拘束条件を持
つ内部符号からなるＲＬＬ符号は、例えば拘束部分１〜
ｎと、非拘束部分とからなる。そこで、図１４に示すよ
うに、復号化装置では、ＲＬＬ符号のＲＬＬ拘束部分を
ＲＬＬ拘束部分１〜ｎに切り分けると共に、ＲＬＬ符号
のＲＬＬ非拘束部分も切り分けるように、スイッチＳＷ
３−１の切り替えを制御する。これにより、各ＲＬＬ拘
束部分ｊ（ｊ＝１〜ｎ）は、対応するＲＬＬデコーダ３
１ｊ及びＥＣＣｊデコーダ３２ｊでＲＬＬ複合化及びＥ
ＣＣｊによる誤り訂正を施されてからスイッチＳＷ４−
１に供給され、ＲＬＬ非拘束部分はＥＣＣデコーダ３３
でＥＣＣによる誤り訂正を施されてからスイッチＳＷ４
−１に供給される。スイッチＳＷ４−１は、適切に切り
替えられることにより、ＲＬＬ複合化された誤り訂正さ
れた拘束部分１〜ｎと誤り訂正された非拘束部分とがイ
ンターリーブされて、ＲＬＬ複合化及びＥＣＣによる誤
り訂正を施されたＲＬＬ複合化情報が再生される。
つ内部符号からなるＲＬＬ符号は、例えば拘束部分１〜
ｎと、非拘束部分とからなる。そこで、図１４に示すよ
うに、復号化装置では、ＲＬＬ符号のＲＬＬ拘束部分を
ＲＬＬ拘束部分１〜ｎに切り分けると共に、ＲＬＬ符号
のＲＬＬ非拘束部分も切り分けるように、スイッチＳＷ
３−１の切り替えを制御する。これにより、各ＲＬＬ拘
束部分ｊ（ｊ＝１〜ｎ）は、対応するＲＬＬデコーダ３
１ｊ及びＥＣＣｊデコーダ３２ｊでＲＬＬ複合化及びＥ
ＣＣｊによる誤り訂正を施されてからスイッチＳＷ４−
１に供給され、ＲＬＬ非拘束部分はＥＣＣデコーダ３３
でＥＣＣによる誤り訂正を施されてからスイッチＳＷ４
−１に供給される。スイッチＳＷ４−１は、適切に切り
替えられることにより、ＲＬＬ複合化された誤り訂正さ
れた拘束部分１〜ｎと誤り訂正された非拘束部分とがイ
ンターリーブされて、ＲＬＬ複合化及びＥＣＣによる誤
り訂正を施されたＲＬＬ複合化情報が再生される。
【００４６】上記各実施例は、必要に応じて適切に組み
合わせても良いことは言うまでもない。
合わせても良いことは言うまでもない。
【００４７】尚、本発明は、以下に付記する発明をも包
含するものである。
含するものである。
【００４８】（付記１） ＲＬＬ符号を、基本符号に対
応する拘束部分と、情報ビット自体に対応する非拘束部
分とに切り分ける切り分け手段と、該拘束部分に誤り訂
正符号を付加してＲＬＬ符号化する第１のエンコーダ手
段と、該非拘束部分に誤り訂正符号を付加する第２のエ
ンコーダ手段と、該第１及び第２のエンコーダ手段の出
力をインターリーブして符号化情報を出力するインター
リーブ手段とを備えたことを特徴とする、符号化装置。
応する拘束部分と、情報ビット自体に対応する非拘束部
分とに切り分ける切り分け手段と、該拘束部分に誤り訂
正符号を付加してＲＬＬ符号化する第１のエンコーダ手
段と、該非拘束部分に誤り訂正符号を付加する第２のエ
ンコーダ手段と、該第１及び第２のエンコーダ手段の出
力をインターリーブして符号化情報を出力するインター
リーブ手段とを備えたことを特徴とする、符号化装置。
【００４９】（付記２） 前記第２のエンコーダ手段
は、前記非拘束部分をインターリーブして前記インター
リーブ手段に供給することを特徴とする、（付記１）記
載の符号化装置。
は、前記非拘束部分をインターリーブして前記インター
リーブ手段に供給することを特徴とする、（付記１）記
載の符号化装置。
【００５０】（付記３） 前記第１のエンコーダ手段
は、前記拘束部分をインターリーブして前記インターリ
ーブ手段に供給することを特徴とする、（付記１）記載
の符号化装置。
は、前記拘束部分をインターリーブして前記インターリ
ーブ手段に供給することを特徴とする、（付記１）記載
の符号化装置。
【００５１】（付記４） ＲＬＬ符号のうち、基本符号
に対応する拘束部分にパリティを付加してＲＬＬ符号化
された第１の情報と、情報ビット自体に対応する非拘束
部分に誤り訂正符号を付加された第２の情報とがインタ
ーリーブされた符号化情報をデコードする復号化装置で
あって、該符号化情報を該第１及び第２の情報に切り分
ける切り分け手段と、切り分けられた該第１の情報に対
してＲＬＬ復号化及び誤り訂正を行う第１のデコーダ手
段と、切り分けられた該第２の情報に対して誤り訂正を
行う第２のデコーダ手段と、該第１及び第２のデコーダ
手段の出力をインターリーブして復号化情報を出力する
インターリーブ手段とを備えたことを特徴とする、復号
化装置。
に対応する拘束部分にパリティを付加してＲＬＬ符号化
された第１の情報と、情報ビット自体に対応する非拘束
部分に誤り訂正符号を付加された第２の情報とがインタ
ーリーブされた符号化情報をデコードする復号化装置で
あって、該符号化情報を該第１及び第２の情報に切り分
ける切り分け手段と、切り分けられた該第１の情報に対
してＲＬＬ復号化及び誤り訂正を行う第１のデコーダ手
段と、切り分けられた該第２の情報に対して誤り訂正を
行う第２のデコーダ手段と、該第１及び第２のデコーダ
手段の出力をインターリーブして復号化情報を出力する
インターリーブ手段とを備えたことを特徴とする、復号
化装置。
【００５２】（付記５） 前記第１のデコーダ手段は、
前記第１の情報で生じた誤りを誤り訂正符号のエラーロ
ケーションに加えることを特徴とする、（付記４）記載
の復号化装置。
前記第１の情報で生じた誤りを誤り訂正符号のエラーロ
ケーションに加えることを特徴とする、（付記４）記載
の復号化装置。
【００５３】（付記６） 前記第１のデコーダ手段は、
前記エラーロケーションを仮データ「０」で置きかえる
ことを特徴とする、（付記５）記載の復号化装置。
前記エラーロケーションを仮データ「０」で置きかえる
ことを特徴とする、（付記５）記載の復号化装置。
【００５４】（付記７） 前記第１のデコーダ手段は、
前記エラーロケーションにおける誤りの大きさを多数決
で判定することを特徴とする、（付記６）記載の復号化
装置。
前記エラーロケーションにおける誤りの大きさを多数決
で判定することを特徴とする、（付記６）記載の復号化
装置。
【００５５】（付記８） 前記第１のデコーダ手段は、
前記第１の情報のデータを体とする修正拡大ガロア体を
用いて誤り訂正を行うことを特徴とする、（付記４）記
載の復号化装置。
前記第１の情報のデータを体とする修正拡大ガロア体を
用いて誤り訂正を行うことを特徴とする、（付記４）記
載の復号化装置。
【００５６】（付記９） 前記第１のデコーダ手段は、
前記第１の情報のうち、拘束条件の異なる内部符合は拘
束条件毎にインターリーブすることを特徴とする、（付
記４）記載の復号化装置。
前記第１の情報のうち、拘束条件の異なる内部符合は拘
束条件毎にインターリーブすることを特徴とする、（付
記４）記載の復号化装置。
【００５７】以上、本発明を実施例により説明したが、
本発明は上記実施例に限定されるものではなく、本発明
の範囲内で種々の変形及び改良が可能であることは、言
うまでもない。
本発明は上記実施例に限定されるものではなく、本発明
の範囲内で種々の変形及び改良が可能であることは、言
うまでもない。
【００５８】
【発明の効果】本発明によれば、回路規模の増大を伴う
ことなく、誤りの伝播の抑制及びＥＣＣの訂正能力を向
上可能な符号化装置及び復号化装置を実現することがで
きる。
ことなく、誤りの伝播の抑制及びＥＣＣの訂正能力を向
上可能な符号化装置及び復号化装置を実現することがで
きる。
【図１】従来の磁気記録再生装置の記録再生系の第１の
例を示すブロック図である。
例を示すブロック図である。
【図２】従来の磁気記録再生装置の記録再生系の第２の
例を示すブロック図である。
例を示すブロック図である。
【図３】本発明になる符号化装置の第１実施例を示す図
である。
である。
【図４】本発明になる復号化装置の第１実施例を示す図
である。
である。
【図５】本発明になる復号化装置の第２実施例を示す図
である。
である。
【図６】復号化装置の第２実施例のＥＣＣ１デコーダを
示す図である。
示す図である。
【図７】本発明になる復号化装置の第３実施例を示す図
である。
である。
【図８】復号化装置の第３実施例のＥＣＣ１デコーダを
示す図である。
示す図である。
【図９】本発明になる符号化装置の第２実施例を示す図
である。
である。
【図１０】本発明になる符号化装置の第３実施例を示す
図である。
図である。
【図１１】本発明になる復号化装置の第４実施例を示す
図である。
図である。
【図１２】復号化装置の第４実施例のＥＣＣ１デコーダ
を示す図である。
を示す図である。
【図１３】異なる拘束条件を持つ内部符号からなるＲＬ
Ｌ符号を説明する図である。
Ｌ符号を説明する図である。
【図１４】本発明になる復号化装置の第５実施例を示す
図である。
図である。
２１ ＥＣＣ１エンコーダ ２２ ＥＣＣ２エンコーダ ２３ ＲＬＬエンコーダ ３１ ＲＬＬデコーダ ３２ ＥＣＣ１デコーダ ３３ ＥＣＣ２デコーダ ＳＷ１〜ＳＷ４ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｆ Ｈ０３Ｍ 7/14 Ｂ Ｈ０３Ｍ 7/14 13/27 13/27 Ｈ０４Ｎ 7/13 Ａ Ｆターム(参考） 5C059 KK06 ME05 RB02 RF06 RF21 SS11 UA02 UA05 UA38 5D044 AB01 BC01 CC05 GL01 GL02 GL18 GL28 GL31 5J065 AA01 AB01 AC03 AD03 AG02 AG06 AH06
Claims (5)
- 【請求項１】 ＲＬＬ符号を、基本符号に対応する拘束
部分と、情報ビット自体に対応する非拘束部分とに切り
分ける切り分け手段と、 該拘束部分に誤り訂正符号を付加してＲＬＬ符号化する
第１のエンコーダ手段と、 該非拘束部分に誤り訂正符号を付加する第２のエンコー
ダ手段と、 該第１及び第２のエンコーダ手段の出力をインターリー
ブして符号化情報を出力するインターリーブ手段とを備
えたことを特徴とする、符号化装置。 - 【請求項２】 前記第２のエンコーダ手段は、前記非拘
束部分をインターリーブして前記インターリーブ手段に
供給することを特徴とする、請求項１記載の符号化装
置。 - 【請求項３】 ＲＬＬ符号のうち、基本符号に対応する
拘束部分にパリティを付加してＲＬＬ符号化された第１
の情報と、情報ビット自体に対応する非拘束部分に誤り
訂正符号を付加された第２の情報とがインターリーブさ
れた符号化情報をデコードする復号化装置であって、 該符号化情報を該第１及び第２の情報に切り分ける切り
分け手段と、 切り分けられた該第１の情報に対してＲＬＬ復号化及び
誤り訂正を行う第１のデコーダ手段と、 切り分けられた該第２の情報に対して誤り訂正を行う第
２のデコーダ手段と、 該第１及び第２のデコーダ手段の出力をインターリーブ
して復号化情報を出力するインターリーブ手段とを備え
たことを特徴とする、復号化装置。 - 【請求項４】 前記第１のデコーダ手段は、前記第１の
情報で生じた誤りを誤り訂正符号のエラーロケーション
に加えることを特徴とする、請求項３記載の復号化装
置。 - 【請求項５】 前記第１のデコーダ手段は、前記第１の
情報のデータを体とする修正拡大ガロア体を用いて誤り
訂正を行うことを特徴とする、請求項３記載の復号化装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207448A JP2002027464A (ja) | 2000-07-07 | 2000-07-07 | 符号化装置及び復号化装置 |
| US09/760,673 US6631490B2 (en) | 2000-07-07 | 2001-01-16 | Encoding unit and decoding unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207448A JP2002027464A (ja) | 2000-07-07 | 2000-07-07 | 符号化装置及び復号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002027464A true JP2002027464A (ja) | 2002-01-25 |
Family
ID=18704207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207448A Withdrawn JP2002027464A (ja) | 2000-07-07 | 2000-07-07 | 符号化装置及び復号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6631490B2 (ja) |
| JP (1) | JP2002027464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639914B1 (ko) | 2003-12-26 | 2006-11-01 | 한국전자통신연구원 | 병렬연접 ｌｄｐｃ 부호의 패러티 검사 행렬 형성 방법. |
| US7174485B2 (en) | 2003-11-21 | 2007-02-06 | Seagate Technology Llc | Reverse error correction coding with run length limited constraint |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812867B2 (en) * | 2002-06-07 | 2004-11-02 | International Business Machines Corp. | Data coding for data storage systems |
| US7269778B1 (en) * | 2002-10-15 | 2007-09-11 | Marvell International Ltd. | Data coding for enforcing constraints on ones and zeros in a communications channel |
| US7158058B1 (en) | 2002-12-09 | 2007-01-02 | Marvell International Ltd. | Method and apparatus for generating a seed set in a data dependent seed selector |
| US7234097B1 (en) * | 2003-01-27 | 2007-06-19 | Marvell International Ltd. | Methods of supporting host CRC in data storage systems without RLL coding |
| US7469049B1 (en) * | 2003-03-04 | 2008-12-23 | Marvell International Ltd. | Data dependent scrambler with reduced overhead |
| US7475331B1 (en) | 2003-10-07 | 2009-01-06 | Marvell International Ltd. | Data dependent scrambler with improved global constraint |
| US6989776B2 (en) * | 2003-11-17 | 2006-01-24 | Seagate Technology Llc | Generation of interleaved parity code words having limited running digital sum values |
| US7392464B1 (en) | 2004-04-30 | 2008-06-24 | Marvell International Ltd. | Universal parity encoder |
| US7242325B2 (en) * | 2004-08-02 | 2007-07-10 | Sony Corporation | Error correction compensating ones or zeros string suppression |
| JP2006155704A (ja) * | 2004-11-26 | 2006-06-15 | Hitachi Global Storage Technologies Netherlands Bv | データ記録再生処理方法及び回路、データ記録再生装置 |
| KR100688534B1 (ko) * | 2005-01-26 | 2007-03-02 | 삼성전자주식회사 | 변조 코드의 부호화 및 복호화방법 및 장치 |
| US7571372B1 (en) | 2005-06-23 | 2009-08-04 | Marvell International Ltd. | Methods and algorithms for joint channel-code decoding of linear block codes |
| JP4679345B2 (ja) * | 2005-11-17 | 2011-04-27 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
| US7962827B2 (en) | 2006-03-08 | 2011-06-14 | Marvell World Trade Ltd. | Systems and methods for achieving higher coding rate using parity interleaving |
| WO2007110814A1 (en) * | 2006-03-27 | 2007-10-04 | Koninklijke Philips Electronics N.V. | Encoding and decoding apparatuses and methods |
| US7827464B2 (en) * | 2006-11-15 | 2010-11-02 | Seagate Technology Llc | Iterative read channel architectures with coded modulation |
| TWI385931B (zh) * | 2009-01-20 | 2013-02-11 | Univ Ishou | Gray code decoding method and decoder |
| US8904258B2 (en) * | 2010-09-07 | 2014-12-02 | Zephyr Photonics | Modulation-forward error correction (MFEC) codes and methods of constructing and utilizing the same |
| US9160452B2 (en) | 2012-12-29 | 2015-10-13 | Zephyr Photonics Inc. | Apparatus for modular implementation of multi-function active optical cables |
| US9468085B2 (en) | 2012-12-29 | 2016-10-11 | Zephyr Photonics Inc. | Method and apparatus for implementing optical modules in high temperatures |
| US9728936B2 (en) | 2012-12-29 | 2017-08-08 | Zephyr Photonics Inc. | Method, system and apparatus for hybrid optical and electrical pumping of semiconductor lasers and LEDs for improved reliability at high temperatures |
| US9190809B2 (en) | 2012-12-29 | 2015-11-17 | Zephyr Photonics Inc. | Method and apparatus for active voltage regulation in optical modules |
| US10958348B2 (en) | 2012-12-29 | 2021-03-23 | Zephyr Photonics Inc. | Method for manufacturing modular multi-function active optical cables |
| US9172462B2 (en) * | 2012-12-31 | 2015-10-27 | Zephyr Photonics Inc. | Optical bench apparatus having integrated monitor photodetectors and method for monitoring optical power using same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571575A (en) * | 1984-05-03 | 1986-02-18 | Sunol Systems Incorporated | Synchronization-promoting data coding method |
| US5862157A (en) * | 1997-02-24 | 1999-01-19 | Texas Instruments Incorporated | Method and circuitry for monitoring a digital channel |
| US6009549A (en) * | 1997-05-15 | 1999-12-28 | Cirrus Logic, Inc. | Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization |
| US6198413B1 (en) * | 1999-07-01 | 2001-03-06 | International Business Machines Corporation | Partitioned DC balanced (0,6) 16B/18B transmission code with error correction |
-
2000
- 2000-07-07 JP JP2000207448A patent/JP2002027464A/ja not_active Withdrawn
-
2001
- 2001-01-16 US US09/760,673 patent/US6631490B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7174485B2 (en) | 2003-11-21 | 2007-02-06 | Seagate Technology Llc | Reverse error correction coding with run length limited constraint |
| KR100639914B1 (ko) | 2003-12-26 | 2006-11-01 | 한국전자통신연구원 | 병렬연접 ｌｄｐｃ 부호의 패러티 검사 행렬 형성 방법. |
Also Published As
| Publication number | Publication date |
|---|---|
| US6631490B2 (en) | 2003-10-07 |
| US20020049949A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002027464A (ja) | 符号化装置及び復号化装置 | |
| US6574774B1 (en) | Physical block address recovery apparatus system and method for cyclic error correction codes | |
| US6725412B1 (en) | Low latency data encoder | |
| US4447902A (en) | Error-correction format for digital television signals | |
| AU2001283271A1 (en) | Low latency data encoder | |
| JPS6354254B2 (ja) | ||
| JP2000501860A (ja) | 論理ブロックアドレスを備えたデータインテグリティおよびクロスチェックコード | |
| JP2000165259A (ja) | データ復号処理装置および方法 | |
| JP2002008325A (ja) | 情報記録再生方法およびこれを用いた情報記録再生回路装置 | |
| EP0481752B1 (en) | Error correction code encoder and decoder | |
| US7478313B2 (en) | Encoding apparatus and method, and decoding apparatus and method for error correction | |
| US5042037A (en) | Digital data modulation circuit having a DC component suppression function | |
| JP3362146B2 (ja) | 再生装置および記録再生装置 | |
| US7245236B2 (en) | Data processing method and circuit for data recording and reproducing and data recording and reproducing apparatus | |
| JPH048979B2 (ja) | ||
| JP3537722B2 (ja) | 記録再生装置 | |
| JP3679812B2 (ja) | 送受信装置 | |
| JP3551879B2 (ja) | 誤り訂正装置及び方法 | |
| JP2000236265A (ja) | 疑似積符号復号装置及び方法 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| JP2000067532A (ja) | 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置 | |
| JP2714128B2 (ja) | 符号伝送方法 | |
| JP2004071051A (ja) | 符号化装置および方法、復号化装置および方法、記録装置および方法、再生装置および方法、ならびに、記録再生装置 | |
| JP3321937B2 (ja) | スクランブル再生装置 | |
| JPS6342343B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |