JP2002025293A - 不揮発メモリ救済装置 - Google Patents
不揮発メモリ救済装置Info
- Publication number
- JP2002025293A JP2002025293A JP2000211062A JP2000211062A JP2002025293A JP 2002025293 A JP2002025293 A JP 2002025293A JP 2000211062 A JP2000211062 A JP 2000211062A JP 2000211062 A JP2000211062 A JP 2000211062A JP 2002025293 A JP2002025293 A JP 2002025293A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory area
- defective
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 メモリ装置の救済が可能なのは、製造者及び
そのメモリ装置を使用している製造業者に範囲が限られ
る。メモリ製品を使用している最中に不良が発生した場
合には、発生した不良部分が極く一部分であっても破棄
せざるを得ない。 【解決手段】 メモリ装置を使用している時に不良メモ
リセルが発生したとしても、冗長メモリセルに切り替え
ることによって、電気的に消去、書き込みが可能な不揮
発メモリ装置に発生した不良メモリセルを救済すること
が出来、実質的に寿命を延ばすことが出来る極めて効果
的なものである。
そのメモリ装置を使用している製造業者に範囲が限られ
る。メモリ製品を使用している最中に不良が発生した場
合には、発生した不良部分が極く一部分であっても破棄
せざるを得ない。 【解決手段】 メモリ装置を使用している時に不良メモ
リセルが発生したとしても、冗長メモリセルに切り替え
ることによって、電気的に消去、書き込みが可能な不揮
発メモリ装置に発生した不良メモリセルを救済すること
が出来、実質的に寿命を延ばすことが出来る極めて効果
的なものである。
Description
【０００１】
【発明の属する技術分野】本発明は、書き込み・消去が
可能な不揮発メモリ装置に関し、１６ｂｉｔ固定長命令
等の使用時に発生するメモリ素子に欠陥、例えば、書き
込み時に発生する書き込み不良からこの製品を救済する
不揮発メモリ救済装置に関するものである。
可能な不揮発メモリ装置に関し、１６ｂｉｔ固定長命令
等の使用時に発生するメモリ素子に欠陥、例えば、書き
込み時に発生する書き込み不良からこの製品を救済する
不揮発メモリ救済装置に関するものである。
【０００２】
【従来の技術】従来、フラッシュメモリを工場から出荷
する時点では、前記フラッシュメモリに存在している欠
陥や劣化情報は内部の記憶領域に書き込まれておらず、
前記フラッシュメモリを使用するユーザ側の装置は前記
欠陥・劣化箇所を知ることが出来なかった。尚、ここで
いうフラッシュメモリの欠陥・劣化箇所とはその部分に
データを書き込めない部分、又は書き込んだデータを読
み出した時に書き込み前のデータと異なってしまう不安
定部分をいう。従って、上記のようなフラッシュメモリ
を搭載して使用するメモリ装置は、前記フラッシュメモ
リが組み込まれた時点で、前記フラッシュメモリが有し
ている欠陥・劣化箇所を調査する必要がある。そして、
前記欠陥・劣化箇所をデータの書き込みに使用しないよ
うに、前記フラッシュメモリのアクセスアドレスを設定
しなければならなかった。従って、フラッシュメモリの
欠陥・劣化部分を調査する能力を有していない装置に
は、購入したフラッシュメモリをそのまま何もしないで
装置内に組み込むことが不可能であった。通常、このよ
うな欠陥・劣化等の不良メモリが発生した場合、不揮発
メモリ装置に備える予備のメモリセル（冗長メモリセ
ル）に切り換えて正常動作させることによって、製造歩
留りを向上させている。
する時点では、前記フラッシュメモリに存在している欠
陥や劣化情報は内部の記憶領域に書き込まれておらず、
前記フラッシュメモリを使用するユーザ側の装置は前記
欠陥・劣化箇所を知ることが出来なかった。尚、ここで
いうフラッシュメモリの欠陥・劣化箇所とはその部分に
データを書き込めない部分、又は書き込んだデータを読
み出した時に書き込み前のデータと異なってしまう不安
定部分をいう。従って、上記のようなフラッシュメモリ
を搭載して使用するメモリ装置は、前記フラッシュメモ
リが組み込まれた時点で、前記フラッシュメモリが有し
ている欠陥・劣化箇所を調査する必要がある。そして、
前記欠陥・劣化箇所をデータの書き込みに使用しないよ
うに、前記フラッシュメモリのアクセスアドレスを設定
しなければならなかった。従って、フラッシュメモリの
欠陥・劣化部分を調査する能力を有していない装置に
は、購入したフラッシュメモリをそのまま何もしないで
装置内に組み込むことが不可能であった。通常、このよ
うな欠陥・劣化等の不良メモリが発生した場合、不揮発
メモリ装置に備える予備のメモリセル（冗長メモリセ
ル）に切り換えて正常動作させることによって、製造歩
留りを向上させている。
【０００３】図２は、メモリ装置の延命に関する従来例
を示すものである。図２において、９は主メモリ領域、
１０は主メモリ領域に欠陥が発生したメモリセルを補う
ための冗長メモリ領域、１１は行アドレスレコーダ、１
２は主メモリ領域８から冗長メモリ領域９に切り替える
時の切替回路、１３は切替回路１２を制御するための制
御回路、１４は欠陥メモリセルのアドレスを記憶するた
めの不揮発メモリ、１５は不揮発メモリ１４を制御する
ための書き込み制御回路である。
を示すものである。図２において、９は主メモリ領域、
１０は主メモリ領域に欠陥が発生したメモリセルを補う
ための冗長メモリ領域、１１は行アドレスレコーダ、１
２は主メモリ領域８から冗長メモリ領域９に切り替える
時の切替回路、１３は切替回路１２を制御するための制
御回路、１４は欠陥メモリセルのアドレスを記憶するた
めの不揮発メモリ、１５は不揮発メモリ１４を制御する
ための書き込み制御回路である。
【０００４】図２に示したメモリ装置について説明すれ
ば、製造されたメモリ装置の特性検査により不良ビット
が発見された場合、この不良ビットのアドレスを予め不
揮発メモリ１４に記憶する。そして、このメモリ製品の
使用時、すなわち、読み出し時または書き込み時に、不
良ビットへのアクセスがあった場合、このアクセスを制
御回路１３で検知して同じに切替回路１２へ制御信号を
発生して、主メモリ領域９から冗長メモリ領域１０へ切
り替え、不良ビットに対応する正常な冗長メモリ領域１
０のビットへのアクセスを可能にする。この結果、主メ
モリ領域９の一部に発生した欠陥から本来不良品となる
メモリ装置を救済することによって、製造歩留りの向上
を図るとともに、実質的延命を図ることが出来る。
ば、製造されたメモリ装置の特性検査により不良ビット
が発見された場合、この不良ビットのアドレスを予め不
揮発メモリ１４に記憶する。そして、このメモリ製品の
使用時、すなわち、読み出し時または書き込み時に、不
良ビットへのアクセスがあった場合、このアクセスを制
御回路１３で検知して同じに切替回路１２へ制御信号を
発生して、主メモリ領域９から冗長メモリ領域１０へ切
り替え、不良ビットに対応する正常な冗長メモリ領域１
０のビットへのアクセスを可能にする。この結果、主メ
モリ領域９の一部に発生した欠陥から本来不良品となる
メモリ装置を救済することによって、製造歩留りの向上
を図るとともに、実質的延命を図ることが出来る。
【０００５】
【発明が解決しようとする課題】しかしながら、図２に
示した延命手段を備える不揮発メモリ装置では、メモリ
装置の救済が可能なのは、製造者及びそのメモリ装置を
使用する製造業者等によってそのメモリの検査が可能な
範囲に限られる。そのため、メモリ装置の特性検査が可
能であって、その欠陥メモリセルのアドレスが検出で
き、その欠陥メモリセルのアドレスを不揮発メモリ１４
に書き込みが出来る段階までである。それ以降、例え
ば、使用者がそのメモリ製品を使用している最中に不良
が発生した場合には、発生した不良部分がメモリ領域の
極く一部であったとしても、冗長メモリ領域１０に書き
込むことは出来ない。そのため、使用者はそのメモリ装
置が組み込まれた製品を破棄せざるを得ないことにな
り、不経済であり好ましいものではない。
示した延命手段を備える不揮発メモリ装置では、メモリ
装置の救済が可能なのは、製造者及びそのメモリ装置を
使用する製造業者等によってそのメモリの検査が可能な
範囲に限られる。そのため、メモリ装置の特性検査が可
能であって、その欠陥メモリセルのアドレスが検出で
き、その欠陥メモリセルのアドレスを不揮発メモリ１４
に書き込みが出来る段階までである。それ以降、例え
ば、使用者がそのメモリ製品を使用している最中に不良
が発生した場合には、発生した不良部分がメモリ領域の
極く一部であったとしても、冗長メモリ領域１０に書き
込むことは出来ない。そのため、使用者はそのメモリ装
置が組み込まれた製品を破棄せざるを得ないことにな
り、不経済であり好ましいものではない。
【０００６】本発明は、この従来の課題を解決するもの
であって、不揮発メモリ装置の使用時に発生する欠陥、
特に、情報の書き込み時に発生する書き込み不良から不
揮発メモリ装置を救済して、実質的に延命を図ることが
出来る不揮発メモリ装置を提供することを目的とする。
であって、不揮発メモリ装置の使用時に発生する欠陥、
特に、情報の書き込み時に発生する書き込み不良から不
揮発メモリ装置を救済して、実質的に延命を図ることが
出来る不揮発メモリ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この課題を解決するため
に本発明の不揮発メモリ装置は、アドレス信号がアクセ
スしデータが良だった場合にデータを保持する主メモリ
領域と、データが不良だった場合にデータを保持する冗
長メモリ領域と、前記冗長メモリ領域のデータを保持す
るレジスタと、前記主メモリ領域のデータと前記レジス
タのデータとを選択するセレクタと、前記セレクタのデ
ータをマイクロコードに変換するデコーダとを備える。
に本発明の不揮発メモリ装置は、アドレス信号がアクセ
スしデータが良だった場合にデータを保持する主メモリ
領域と、データが不良だった場合にデータを保持する冗
長メモリ領域と、前記冗長メモリ領域のデータを保持す
るレジスタと、前記主メモリ領域のデータと前記レジス
タのデータとを選択するセレクタと、前記セレクタのデ
ータをマイクロコードに変換するデコーダとを備える。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【０００９】図１のブロック図は、不揮発メモリ救済装
置の一実施の形態を示している。同図において、１は主
メモリ領域、２はアドレスによって書き込まれたデータ
が良であった場合の主メモリ領域１の内部である良セ
ル、３はアドレスによって書き込まれたデータが不良で
あった場合の主メモリ領域１の内部である不良セル、４
は主メモリ領域１の欠陥メモリセルを補うための冗長メ
モリ領域、５は冗長メモリ領域４からデータを自動的に
読み出すレジスタ、６は救済命令であるかどうかを判定
する比較器、７はレジスタ５と主メモリ領域１から出力
されるデータとを選択するセレクタ、８はセレクタ６で
選択されたデータをマイクロコードに変換するデコーダ
である。
置の一実施の形態を示している。同図において、１は主
メモリ領域、２はアドレスによって書き込まれたデータ
が良であった場合の主メモリ領域１の内部である良セ
ル、３はアドレスによって書き込まれたデータが不良で
あった場合の主メモリ領域１の内部である不良セル、４
は主メモリ領域１の欠陥メモリセルを補うための冗長メ
モリ領域、５は冗長メモリ領域４からデータを自動的に
読み出すレジスタ、６は救済命令であるかどうかを判定
する比較器、７はレジスタ５と主メモリ領域１から出力
されるデータとを選択するセレクタ、８はセレクタ６で
選択されたデータをマイクロコードに変換するデコーダ
である。
【００１０】以上の構成をもつ不揮発メモリ救済装置に
ついて、（１）不揮発メモリに対して書き込みが正しく
行われた場合、（２）不揮発メモリに対して書き込みが
正しく行われなかった場合に分けてその動作の一例を図
１を用いて説明する。
ついて、（１）不揮発メモリに対して書き込みが正しく
行われた場合、（２）不揮発メモリに対して書き込みが
正しく行われなかった場合に分けてその動作の一例を図
１を用いて説明する。
【００１１】（１）不揮発メモリに対して書き込みが正
しく行われた場合 主メモリ領域１の良セル２に例えば「ａａａａ」を書き
込んだ場合を例にとり説明する。
しく行われた場合 主メモリ領域１の良セル２に例えば「ａａａａ」を書き
込んだ場合を例にとり説明する。
【００１２】良セル２にデータ「ａａａａ」を書き込ん
だ後、ベリファイを行う。尚、ベリファイとは書き込み
を行ったセルのデータの読み出しを行い、書き込まれた
データとの比較をし正しく書き込まれたかの確認動作を
行うことをいう。ベリファイ動作により良セル２から書
き込みデータ「ａａａａ」が読み出せれば書き込みが正
常に行われたと判断される。
だ後、ベリファイを行う。尚、ベリファイとは書き込み
を行ったセルのデータの読み出しを行い、書き込まれた
データとの比較をし正しく書き込まれたかの確認動作を
行うことをいう。ベリファイ動作により良セル２から書
き込みデータ「ａａａａ」が読み出せれば書き込みが正
常に行われたと判断される。
【００１３】（２）不揮発メモリに対して書き込みが正
しく行われなかった場合 主メモリ領域１の不良セル３に例えば「５５５５」を書
き込んだ場合を例にとり説明する。ここで、冗長メモリ
領域４のアドレスを例えば「ＸＸ」として割り付けて、
以下説明を行う。
しく行われなかった場合 主メモリ領域１の不良セル３に例えば「５５５５」を書
き込んだ場合を例にとり説明する。ここで、冗長メモリ
領域４のアドレスを例えば「ＸＸ」として割り付けて、
以下説明を行う。
【００１４】データ「５５５５」を書き込んだ後、ベリ
ファイを行う。しかし、不良セル３は欠陥メモリセルを
含んでいるため、データの書き込みが正しく行えない。
例えば、欠陥メモリセルが「１」データ書き込み不良の
場合、ベリファイの読み出しデータは「０５５５」のよ
うな値となる。その際は、本来書き込まれるはずであっ
たデータ「５５５５」を冗長メモリ領域４のアドレス
「ＸＸ」に書き込む。さらに、不良セル３は「１」デー
タ書き込み不良であるため、救済命令コード「０００
０」を書き込む。また、欠陥メモリセルが「０」書き込
み不良の場合には、「００００」の書き込みが行えない
ため、救済命令コードとして「ＦＦＦＦ」を書き込む。
ファイを行う。しかし、不良セル３は欠陥メモリセルを
含んでいるため、データの書き込みが正しく行えない。
例えば、欠陥メモリセルが「１」データ書き込み不良の
場合、ベリファイの読み出しデータは「０５５５」のよ
うな値となる。その際は、本来書き込まれるはずであっ
たデータ「５５５５」を冗長メモリ領域４のアドレス
「ＸＸ」に書き込む。さらに、不良セル３は「１」デー
タ書き込み不良であるため、救済命令コード「０００
０」を書き込む。また、欠陥メモリセルが「０」書き込
み不良の場合には、「００００」の書き込みが行えない
ため、救済命令コードとして「ＦＦＦＦ」を書き込む。
【００１５】次に不揮発メモリの命令コードをデコード
する際の動作、（１）良セル２の命令コードをデコード
する場合、（２）不良セル３の命令コードをデコードす
る場合に分けて図１を用いて説明する。
する際の動作、（１）良セル２の命令コードをデコード
する場合、（２）不良セル３の命令コードをデコードす
る場合に分けて図１を用いて説明する。
【００１６】（１）良セル２の命令コードをデコードす
る場合 まず、初めに冗長メモリ領域４のアドレス「ＸＸ」に書
き込まれているデータ「５５５５」は、自動的に読み出
され、レジスタ５に格納される。
る場合 まず、初めに冗長メモリ領域４のアドレス「ＸＸ」に書
き込まれているデータ「５５５５」は、自動的に読み出
され、レジスタ５に格納される。
【００１７】次に、良セル２のデータ「ａａａａ」が読
み出され、比較器６で救済命令であるかどうか判定され
る。この場合、データ「ａａａａ」は救済命令ではない
ため、比較器６はセレクタ７に対して、データバスＡを
選択する制御信号を出力する。セレクタ７は、データバ
スＡの値「ａａａａ」を選択して、デコーダ８に対し出
力し、デコーダ８は所定のマイクロコードを出力する。
み出され、比較器６で救済命令であるかどうか判定され
る。この場合、データ「ａａａａ」は救済命令ではない
ため、比較器６はセレクタ７に対して、データバスＡを
選択する制御信号を出力する。セレクタ７は、データバ
スＡの値「ａａａａ」を選択して、デコーダ８に対し出
力し、デコーダ８は所定のマイクロコードを出力する。
【００１８】（２）不良セル３の命令コードをデコード
する場合 不良セル３のデータ「００００」を読み出しする際に
は、データ「００００」はまず、比較器６で救済命令で
あるかどうか判定される。この場合、データ「０００
０」は救済命令であるため、比較器６はセレクタ７に対
して、データバスＢを選択する制御信号を出力する。セ
レクタ７は、データバスＢの値「５５５５」を選択し
て、デコーダ８に対し出力し、デコーダ８は所定のマイ
クロコードを出力する。これにより、不良セル３の命令
コードのデコードを行う際、自動的に冗長メモリ領域４
のデコードが実行でき、不良セル３の救済が可能とな
る。
する場合 不良セル３のデータ「００００」を読み出しする際に
は、データ「００００」はまず、比較器６で救済命令で
あるかどうか判定される。この場合、データ「０００
０」は救済命令であるため、比較器６はセレクタ７に対
して、データバスＢを選択する制御信号を出力する。セ
レクタ７は、データバスＢの値「５５５５」を選択し
て、デコーダ８に対し出力し、デコーダ８は所定のマイ
クロコードを出力する。これにより、不良セル３の命令
コードのデコードを行う際、自動的に冗長メモリ領域４
のデコードが実行でき、不良セル３の救済が可能とな
る。
【００１９】尚、本実施の形態の主メモリ領域１や冗長
メモリ領域４は、１６ｂｉｔ固定長命令である。しか
し、固定長命令であれば、すべて使用可能である。
メモリ領域４は、１６ｂｉｔ固定長命令である。しか
し、固定長命令であれば、すべて使用可能である。
【００２０】更に、本実施の形態の救済命令コードは、
「００００」「ＦＦＦＦ」であった。しかし、救済命令
コードを予め、変更しておくことで、すべての命令コー
ドについて使用可能である。
「００００」「ＦＦＦＦ」であった。しかし、救済命令
コードを予め、変更しておくことで、すべての命令コー
ドについて使用可能である。
【００２１】
【発明の効果】以上のように、本発明は、使用中に不良
メモリセルが発生したとしても、冗長メモリセルに切り
替えることによって、電気的に消去、書き込み可能な不
揮発メモリ装置に発生した不良メモリセルを救済するこ
とが出来、実質的に寿命を延ばすことが出来る極めて効
果的なものである。
メモリセルが発生したとしても、冗長メモリセルに切り
替えることによって、電気的に消去、書き込み可能な不
揮発メモリ装置に発生した不良メモリセルを救済するこ
とが出来、実質的に寿命を延ばすことが出来る極めて効
果的なものである。
【図１】本発明の実施形態における不揮発メモリ装置の
一例を示すブロック図
一例を示すブロック図
【図２】従来の不揮発メモリ装置の一例を示すブロック
図
図
１、９ 主メモリ領域 ２ 良セル ３ 不良セル ４、１０ 冗長メモリ領域 ５ レジスタ ６ 比較器 ７ セレクタ ８ デコーダ １１ 行アドレスデコーダ １２ 切替回路 １３ 制御回路 １４ ＲＡＭ １５ 書き込み制御回路 Ａ、Ｂ データバス
Claims (1)
- 【請求項１】 不揮発メモリ装置において、１６ｂｉｔ
固定長命令のデータを記憶する主メモリ領域と、前記主
メモリ領域にデータが書き込めない又は書き込んだデー
タが欠陥だった場合にデータを記憶する冗長メモリ領域
と、前記冗長メモリ領域から出力されるデータを保持す
るレジスタと、前記主メモリ領域で保持されているデー
タと前記冗長メモリ領域で保持されているデータとを選
択するセレクタと、前記セレクタのデータをマイクロコ
ードに変換するデコーダとを備えることを特徴とする不
揮発メモリ救済装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211062A JP2002025293A (ja) | 2000-07-12 | 2000-07-12 | 不揮発メモリ救済装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211062A JP2002025293A (ja) | 2000-07-12 | 2000-07-12 | 不揮発メモリ救済装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025293A true JP2002025293A (ja) | 2002-01-25 |
Family
ID=18707236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000211062A Pending JP2002025293A (ja) | 2000-07-12 | 2000-07-12 | 不揮発メモリ救済装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002025293A (ja) |
-
2000
- 2000-07-12 JP JP2000211062A patent/JP2002025293A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434033B1 (en) | DRAM module and method of using SRAM to replace damaged DRAM cell | |
| TWI483257B (zh) | 快閃記憶體裝置以及控制快閃記憶體裝置的方法 | |
| US7885111B2 (en) | Flash memory device and method for providing initialization data | |
| US20060140027A1 (en) | Semiconductor memory device and method of operating the same | |
| US7366946B2 (en) | ROM redundancy in ROM embedded DRAM | |
| US20060158933A1 (en) | NAND flash memory device having security redundancy block and method for repairing the same | |
| KR950009743A (ko) | 다른칩에 구제기능을 가진 반도체 메모리 시스템 | |
| JP2007035245A (ja) | メモリ装置、欠陥セル救済方法及び内部電圧トリミング方法 | |
| JP2010108585A (ja) | 半導体記憶装置 | |
| JP2003272397A (ja) | 不揮発性メモリ装置 | |
| JP2002093190A (ja) | 半導体記憶装置およびその検査方法 | |
| US6320804B2 (en) | Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells | |
| US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
| JP5548341B2 (ja) | フラッシュメモリ装置及びその駆動方法 | |
| KR960011542B1 (ko) | 반도체 메모리 장치 | |
| US6754115B2 (en) | Nonvolatile semiconductor memory device with backup memory block | |
| US20080263385A1 (en) | Memory Device with Error Correction Based on Automatic Logic Inversion | |
| JP4257342B2 (ja) | 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法 | |
| JP2004521430A (ja) | メモリエラー処理のための方法及び回路装置 | |
| JP4351649B2 (ja) | 半導体記憶装置 | |
| US20030145250A1 (en) | Dynamic built-in self-skip method used for shared memory fault recovery | |
| US6108250A (en) | Fast redundancy scheme for high density, high speed memories | |
| US7826269B2 (en) | Flash memory device and method for driving the same | |
| JP2002025293A (ja) | 不揮発メモリ救済装置 | |
| JPH1116385A (ja) | 半導体記憶装置 |