JP2002023192A

JP2002023192A - 液晶表示装置

Info

Publication number: JP2002023192A
Application number: JP2000204339A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Shingo Eguchi; 晋吾江口; Tomohito Murakami; 智史村上; 正明 ▲ひろ▼木; Masaaki Hiroki; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-05
Filing date: 2000-07-05
Publication date: 2002-01-23
Anticipated expiration: 2020-07-05
Also published as: JP4689009B2

Abstract

(57)【要約】【課題】アクティブマトリクス型液晶表示装置におい
て、作製プロセスの簡略化のため使用するマスク枚数が
減らされてきた。この様な従来のプロセスでは、ゲート
信号線が液晶部（配向膜を含む）に直接接触するような
構造をとることになり、ゲート信号電圧の影響による液
晶部の劣化が問題となっていた。そこで、ゲート信号電
圧の液晶部への影響を抑えることを課題とする。【解決手段】ゲート信号線を絶縁膜で覆い、液晶部に
直接触れないようにした。その画素部の構成を図１に示
す。上記絶縁膜を有する表示装置は、ゲート信号線とそ
の上の絶縁膜を同時にパターニング形成することで、用
いるマスクの枚数を増やすことなく作製することができ
る。また、対向基板上にＢＭ層を作製する代わりにゲー
ト信号線周辺をＢＭで覆い、このＢＭを上記絶縁層とし
て用いることもできる。この際も使用マスクの枚数の増
加はない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は、絶縁基板上に形成された薄膜ト
ランジスタ（ＴＦＴ）で構成された液晶表示装置および
その作製方法に関する。

【０００３】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を利用した
アクティブマトリクス型液晶表示装置は、ビデオカメ
ラ、画像再生装置、ヘッドマウントディスプレイ、携帯
電話、携帯情報端末等の直視型表示装置として、また、
フロント及びリアプロジェクトのようなレンズ光学系に
より拡大表示を目的とする投射型の表示装置として開発
が活発に行われている。

【０００４】図３に、アクティブマトリクス型液晶表示
装置の構成の例を示す。ソース信号線３０１とゲート信
号線３０２と画素ＴＦＴ３０３と保持容量３０４より構
成される。画素ＴＦＴ３０３のゲート電極は、ゲート信
号線３０２に接続され、画素ＴＦＴ３０３のドレイン領
域またはソース領域の１方は、ソース信号線３０１に接
続され、もう一方は、保持容量３０４及び画素電極３０
５に接続されている。

【０００５】この画素の駆動方法を以下に説明する。ゲ
ート信号線３０２に信号電圧が入力され、画素ＴＦＴ３
０３がオンになると、ソース信号線３０１より、信号電
圧が入力されて、保持容量３０４に電荷が蓄積される。
この蓄積された電荷により、画素電極３０５に電圧が印
可され、液晶を挟んだ電極間に電圧が印可される。この
印可電圧に対応して液晶の分子の配向が変化し、透過光
量が制御される。

【０００６】印可電圧と透過光量の関係を図４に示す。
印可電圧を−Ｖ_m〜Ｖ_mの範囲で変化させることによっ
て、透過光量を変化させることができる。なお、印可電
圧が０の時、最大透過光量Ｔ_maxとなるものとする。こ
こで、液晶は一定の方向の電界をかけ続けると、イオン
が片側にたまり、すぐ劣化するという問題がある。その
ため、画素に信号書き込みをおこなう毎に印可電圧の極
性を逆にした駆動を行うのが一般的である。

【０００７】図５に、この表示装置を駆動したときのゲ
ート信号電圧とソース信号電圧と液晶に印可される電圧
の関係を示す。この図では、ある１本のゲート信号線Ｇ
ｎと、ある１本のソース信号線Ｓｍに注目し、ある1つ
の画素における液晶への印可電圧を示している。

【０００８】ゲート信号線が選択され、液晶に電圧が印
可されると、その印可電圧に応じて液晶分子の配向が変
化する。これにより透過光量が変化し、画像の表示を行
う。ここで、液晶に印可される電圧は、−Ｖ〜Ｖの範囲
で変化し、画素に信号が書き込まれる毎に極性が逆にな
っている。なお、｜Ｖ｜は、図４において、｜Ｖ_m｜以
下の値にとる。

【０００９】このアクティブマトリクス型液晶表示装置
の作製において、その工程数を削減することにより、製
造コストの低減及び歩留まりの向上が進められてきた。

【００１０】従来のアクティブマトリクス型液晶表示装
置の画素部の断面図の例を図６（Ａ）に示す。

【００１１】画素部１０１には、画素ＴＦＴ１０２と保
持容量１０３が形成されている。ここで、１０４はＴＦ
Ｔ基板の絶縁基板、１０５は画素ＴＦＴ１０２のソース
領域もしくはドレイン領域、１０６は画素ＴＦＴ１０２
のチャネル領域、１０８はゲート絶縁膜、１０７及び１
１２は保持容量１０３の電極で、間に絶縁層１０９を挟
んでいる。なお、電極１０７は半導体層で形成され、不
純物元素がドープされている。電極１０７は、画素ＴＦ
Ｔ１０２のドレイン領域と接続されている。また、２１
５はゲート信号線、２１０はソース信号線、１１６はド
レイン配線、１１３は層間絶縁膜、１１８は画素電極、
１１９及び１２６は配向膜、１２０は液晶、１２１は対
向基板の絶縁基板、１２２はブラックマトリクス（Ｂ
Ｍ）、１２３はカラーフィルタ、１２４は平坦化膜、１
２５は対向電極である。

【００１２】ここで、使用するマスク枚数を少なくする
ため、ドレイン配線１１６に接続される画素電極１１８
は、直接ドレイン配線１１６上に接触させることによっ
て導通がとられている。

【００１３】ここで、ソース配線２１０は、ドレイン配
線１１６や画素電極１１８と同じ層にパターニングされ
ている。このため、ソース配線と画素電極とのショート
を防ぐために、ソース信号線と画素電極の間は十分なス
ペース部分がなければならない。また、このスペース部
分からの光漏れを防ぐため、このスペース部分をＢＭで
覆う必要がある。

【００１４】このときの画素の上面図を図６（Ｂ）に示
す。なおわかりやすくするために、画素電極及びＢＭを
取り去った領域を一部示している。ここで、図６（Ａ）
は、図６（Ｂ）におけるＡ〜Ａ′の断面図に相当する。
なお、図６（Ａ）と同じ符号の部分は、同じ部分を示
す。２１０はソース信号線、１１６はドレイン配線、２
１５はゲート信号線、１１８は画素電極、２２０は半導
体層で、図６（Ａ）において１０５〜１０７に相当す
る。

【００１５】ここで、ソース信号線２１０と画素電極１
１８の間には、スペース部分２３０が設けられ、ソース
信号線２１０と画素電極１１８がショートするのを防い
でいる。このため、画素電極１１８の面積を大きくする
ことができない。そのため開口率を大きくすることがで
きない。また、このスペース部分２３０からの光漏れを
防ぐため、対向基板上に設けられたＢＭ１２２によっ
て、このスペース部分２３０が覆われている。ここで、
ＴＦＴ基板と対向基板を貼り合わせる際のずれや、光の
回り込み等の影響を考慮して、ＢＭが画素電極の端部分
と重なるようにしておく必要がある。これによりさらに
開口率が下がるという問題がある。

【００１６】そこで、図７（Ａ）に示すような構造をも
つ表示装置が、提案された。なお、図６（Ａ）及び図６
（Ｂ）と同じ符号の部分は、同じ部分を示している。

【００１７】図７（Ａ）において、１１１はゲート電
極、１１４はソース配線、１１０はソース信号線、１１
５はゲート信号線である。

【００１８】図７（Ａ）に示した断面図の表示装置で
は、ソース信号線１１４をゲート電極１１１と同時に形
成し、また、ゲート信号線１１５は、ソース配線１１４
及びドレイン配線１１６と同時に形成する。ここで、ソ
ース信号線１１０は、このソース配線１１４によって画
素ＴＦＴ１０２のソース領域と接続されている。この構
成により、マスク枚数を増やすこと無くソース信号線と
ゲート信号線の作製される層を入れ替えられる。この様
なソース信号線とゲート信号線の配置を逆クロス構造と
呼ぶ。この構造により、ソース信号線１１０がドレイン
配線１１６の下の層に配置されるため、ソース信号線１
１０の上部にも画素電極１１８が形成できるようなり、
開口率を増大することができる。

【００１９】図７（Ｂ）に、図７（Ａ）の上面図を示
す。なおわかりやすくするために、画素電極及びＢＭを
取り去った領域を一部示している。ここで図７（Ａ）
は、図７（Ｂ）におけるＡ〜Ａ′及びＢ〜Ｂ′の断面図
に相当する。画素電極１１８をソース信号線１１０の上
にまで重ねて形成し光漏れを防いでいるため、対向基板
上に設けられるＢＭ１２２の部分は、図６（Ｂ）に比べ
て減少している。こうして、図６に比べて開口率が増大
する。

【００２０】

【発明が解決しようとする課題】前記した逆クロス構造
を用いた表示装置では、ゲート信号線がドレイン配線及
び画素電極と同じ層に形成され、その上部に配向膜およ
び液晶が形成されることになる。

【００２１】ここで、図５において、ゲート信号線選択
信号電圧をＶoとし、非選択の信号電圧は−Ｖoである。
ゲート信号線の数をｙとすると、ゲート信号線が選択さ
れている期間は、１フレーム期間の１／ｙであるから、
ｙが多くなるほど選択期間は短くなり、非選択の信号電
圧が印可されている期間の割合が多くなる。そのため、
画素が選択されていない間は、ずっと−Ｖoの電圧が入
力され続けることになる。

【００２２】表示装置の規格がＶＧＡの場合、４７９/
４８０以上の期間において−Ｖoが入力されていること
になる。

【００２３】なお、図５で示したようにソース信号線に
印可される電圧は、周期的に極性が反転しているため液
晶部分に影響は少ない。一方、ゲート信号線に入力され
る電圧は、上述した様に一定の極性を持つ傾向にある。
この様な、ゲート信号線に入力される信号電圧が、ゲー
ト信号線のすぐ上部に配置された液晶部分に影響を与え
る。これが、液晶の劣化を進める原因となっている。

【００２４】そこで、工程上使用するマスク枚数を増や
すことなく、ゲート信号線に印可される信号電圧の、周
辺の液晶に与える影響が抑えられた表示装置を作製する
ことを課題とする。

【００２５】

【課題を解決するための手段】ゲート信号線、ソース配
線及びドレイン配線となる金属層を成膜した後、絶縁層
を形成し、絶縁層と金属層を１回のフォトリソグラフィ
工程によってパターニングする。すなわち、マスク枚数
を増やすことなくゲート信号線と配向膜との間に絶縁膜
を形成する。これにより、ゲート信号線に流れる信号電
圧の、液晶への影響を抑えることができる。

【００２６】以下に本発明の構成を示す。

【００２７】本発明によって、絶縁基板上に複数のソー
ス信号線と複数のゲート信号線と、複数の画素とを有
し、前記複数の画素は、画素ＴＦＴと、画素電極と、対
向電極と、前記画素電極と前記対向電極との間に配置さ
れた液晶部分とを有し、前記液晶部分は、第１の配向膜
と、第２の配向膜と、前記第１の配向膜と前記第２の配
向膜に挟まれた液晶とを有し、前記画素ＴＦＴのゲート
電極は、前記複数のゲート信号線の１つと接続され、前
記画素ＴＦＴのドレイン領域とソース領域とは、一方は
前記複数のソース信号線の１つに接続され、もう一方は
前記画素電極に接続され、前記第１の配向膜は、前記画
素電極と前記液晶との間に配置され、前記第２の配向膜
は、前記対向電極と前記液晶の間に配置され、前記複数
のゲート信号線が、前記画素ＴＦＴのソース電極及びド
レイン電極を構成する導電物質で形成された表示装置に
おいて、前記ゲート信号線と、前記第１の配向膜との間
に絶縁層を有し、かつ前記絶縁層は、前記ゲート信号線
をパターニングする工程で絶縁物質からなる層をパター
ニングして形成されることを特徴とする表示装置が提供
される。

【００２８】本発明によって、前記絶縁物質からなる層
を、ドライエッチングにてエッチングした絶縁層と、前
記導電物質からなる層を、ウエットエッチングのみで、
もしくはウエットエッチングとドライエッチングの両方
で、エッチングすることにより形成した前記ゲート信号
線とを、有することを特徴とする表示装置が提供され
る。

【００２９】本発明によって、前記ゲート信号線の端面
は、前記絶縁層の端面より、０.１μｍ〜０.５μｍ内側
に位置し、前記絶縁層の端部に対して前記ゲート信号線
端部が内側に窪んだ、窪み部分を有することを特徴とす
る表示装置が提供される。

【００３０】本発明によって、前記窪み部分は、前記第
１の配向膜によってふさがれていることを特徴とする表
示装置が提供される。

【００３１】本発明によって、絶縁基板上に複数のソー
ス信号線と複数のゲート信号線と、複数の画素とを有
し、前記複数の画素は、画素ＴＦＴと、画素電極と、対
向電極と、前記画素電極と前記対向電極との間に配置さ
れた液晶部分とを有し、前記液晶部分は、第１の配向膜
と、第２の配向膜と、前記第１の配向膜と前記第２の配
向膜に挟まれた液晶とを有し、前記画素ＴＦＴのゲート
電極は、前記複数のゲート信号線の１つと接続され、前
記画素ＴＦＴのドレイン領域とソース領域とは、一方は
前記複数のソース信号線の１つに接続され、もう一方は
前記画素電極に接続され、前記第１の配向膜は、前記画
素電極と前記液晶との間に配置され、前記第２の配向膜
は前記対向電極と前記液晶の間に配置され、前記複数の
ゲート信号線が、前記画素ＴＦＴのソース電極及びドレ
イン電極を構成する導電物質で形成された表示装置にお
いて、前記ゲート信号線と前記第１の配向膜の間に、遮
光性のある絶縁材料を有することを特徴とする表示装置
が提供される。

【００３２】本発明によって、複数のソース信号線に入
力される信号を処理するソース信号線駆動回路と複数の
ゲート信号線に入力される信号を処理するゲート信号線
駆動回路に、フレキシブルプリントサーキット基板によ
り外部からの信号を入力する表示装置において、前記フ
レキシブルプリントサーキット基板が接続された外部入
力端子の配線部分を、前記ソース信号線駆動回路と前記
ゲート信号線駆動回路を構成するＴＦＴのゲート電極と
同じ層に同じ材質で形成することを特徴とする表示装置
が提供される。

【００３３】本発明によって、絶縁基板上に複数の画素
と、フレキシブルプリントサーキット基板を接続する外
部入力端子とを有し、前記複数の画素は、ＴＦＴと透明
電極とを有する表示装置において、前記外部入力端子
は、前記ＴＦＴのゲート電極を構成する材料と、前記透
明電極を構成する材料との積層構造によって構成されて
いることを特徴とする表示装置が提供される。

【００３４】本発明によって、前記外部入力端子は、前
記ＴＦＴのゲート電極と前記ＴＦＴのソース電極及びド
レイン電極との間の、層間膜を除去して形成されている
ことを特徴とする表示装置が提供される。

【００３５】本発明は、前記表示装置を用いることを特
徴とするビデオカメラ、画像再生装置、ヘッドマウント
ディスプレイ、携帯電話、携帯情報端末であっても良
い。

【００３６】

【発明の実施の形態】図１に本発明の表示装置の画素部
の断面図を示す。なお、図７と同じ部分は、同じ符号に
よって表し、説明は省略する。

【００３７】図１において、ゲート信号線１１５、ソー
ス配線１１４、ドレイン配線１１６及び配線１１７の上
部には、絶縁膜１０が配置されている。この絶縁膜１０
により、ゲート信号線１１５を流れる信号電圧が、配向
膜１１９及び液晶１２０に及ぼす影響を抑えることがで
きる。

【００３８】図１の構造をもつ表示装置を作製する手法
について、図２を用いて説明する。なお、図７と同じ部
分は、同じ符号によって表し、説明は省略する。

【００３９】図２（Ａ）は、画素ＴＦＴ１０２及び保持
容量１０３を作製した後、層間絶縁膜１１３を形成した
状態である。ここまでのプロセスは、公知の方法を用い
ればよい。この後、図２（Ｂ）に示すように、まず画素
電極１１８をパターニング形成する。その後、ソース信
号線、画素ＴＦＴのソース領域及びドレイン領域、保持
容量の半導体層に達するコンタクトホール１６〜１９を
形成する。なお図示していないが、画素ＴＦＴのゲート
電極に達するコンタクトホールも、この時同時に形成す
る。そして、ゲート信号線、ソース配線、ドレイン配線
及び保持容量と画素電極を接続するための配線を形成す
るために、金属層２０を形成する。なお、本明細書で
は、便宜上、この金属層２０をＳ／Ｄメタル層と呼ぶこ
とにする。このＳ／Ｄメタル層２０の上にさらに絶縁層
２１を形成する。このＳ／Ｄメタル層２０及び絶縁層２
１を同時にパターニングし、ソース配線１１４、ゲート
信号線１１５、ドレイン配線１１６、配線１１７を形成
し、図２（Ｃ）のような構造が得られる。

【００４０】また上記では、画素電極１１８を形成した
後、コンタクトホール１６〜１９を形成しているが、こ
の順序は逆でも良い。

【００４１】この後、配向膜をつけ対向基板と貼り合わ
せて間に液晶を封入すれば、図１の構造をもつ液晶表示
装置が得られる。

【００４２】この様に、Ｓ／Ｄメタル層２０と絶縁層２
１を一度にパターニングすることによって、マスク枚数
を増やすことなく、ゲート信号線が絶縁膜１０で覆われ
た構造の表示装置を作製することができる。

【００４３】

【実施例】以下に、本発明の実施例について説明する。

【００４４】（実施例１）本実施例では、実施の形態で
述べた方法とは異なる方法で、マスク枚数を増やすこと
なくゲート信号線が絶縁膜で覆われた構造の表示装置を
作製する手法について説明する。

【００４５】図７に示したような従来の表示装置や、図
１で示した表示装置では、対向基板側にＢＭ層を作製し
ていた。ここで、本実施例では、図８に示すようにＢＭ
２２２をゲート信号線を覆う絶縁膜として用いた。この
ため、対向基板上には、ＢＭ層を形成する必要がない。
なお、図７と同じ部分は、同じ符号によって表し、説明
は省略する。

【００４６】図９に、図８の表示装置の作製工程を示
す。

【００４７】図９（Ａ）に示すように、画素ＴＦＴ１０
２及び保持容量１０３を作製した後、層間絶縁膜１１３
を形成し、まず画素電極１１８をパターニング形成す
る。その後、ソース信号線、画素ＴＦＴのソース領域及
びドレイン領域、保持容量の半導体層に達するコンタク
トホール１６〜１９を形成する。なお図示していない
が、画素ＴＦＴのゲート電極に達するコンタクトホール
も、この時同時に形成する。そして、ゲート信号線、ソ
ース配線、ドレイン配線及び保持容量と画素電極を接続
するための配線を形成するために、Ｓ／Ｄメタル層２０
を形成する。

【００４８】なお、上記では画素電極１１８を形成した
後コンタクトホール１６〜１９を形成しているが、この
順序は逆でも良い。

【００４９】ここまでのプロセスは、発明の実施の形態
で述べたプロセスと同じである。

【００５０】次に、図９（Ｂ）のように、Ｓ／Ｄメタル
層２０をパターニングし、ソース配線１１４、ゲート信
号線１１５、ドレイン配線１１６、配線１１７を形成す
る。その後、ＢＭ層２２を形成する。ＢＭ層２２は、黒
色または褐色の樹脂によって形成され、遮光を行う。

【００５１】図９（Ｃ）に示すように、ＢＭ層２２をパ
ターニングし、ゲート信号線、ソース配線及びドレイン
配線周りがＢＭ２２２によって覆われる様にする。な
お、ＢＭ層２２は、レジストマスクをパターニングした
後、ドライエッチングしても良いし、感光性の樹脂を用
いても良い。

【００５２】その後、配向膜をつけ、対向基板と貼り合
わせて間に液晶を封入すれば、図８に示した様な表示装
置が完成する。

【００５３】本実施例では、ＢＭ２２２をゲート信号線
周りにパターニングする際、マスクを１枚使っている
が、その代わりに、対向基板上にＢＭ層を形成する必要
がなくなり、このとき使用されるマスクが必要なくなる
ため、全体として表示装置を作製する際のマスク枚数の
増加はない。

【００５４】（実施例２）本実施例では、本発明の表示
装置のＦＰＣ（フレキシブルプリントサーキット基板：
Flexible Printed Circuit）端子部の例について説明す
る。

【００５５】従来の表示装置では、Ｓ／Ｄメタルにより
形成された配線を用いて、各回路の入力部と外部入力端
子との接続を取り、外部からの信号を入力していた。こ
こで、本実施例の構造では、このＳ／Ｄメタル層の上部
には絶縁膜が形成されており、このＳ／Ｄメタル層に形
成された配線では、ＦＰＣと接続することができない。

【００５６】そこで、ゲート電極を形成した層と同じ層
に、ゲート電極を形成する金属を用いて、各回路の入力
部と外部入力端子を接続するための配線を形成する。な
お、本明細書では、ゲート電極を形成する金属をゲート
メタルと呼ぶことにする。

【００５７】図１４に本発明の表示装置の上面図及び断
面図を示す。

【００５８】図１４（Ａ）は、本発明の表示装置の上面
図である。画素基板１４００上に、ソース信号線駆動回
路１４０１、ゲート信号線駆動回路１４０２、画素部１
４０３、外部入力端子１４０４が形成されている。ま
た、１４３０は、シール材である。なお、この図では、
わかりやすくするために、対向基板側及び液晶部分は、
図示しなかった。

【００５９】外部入力端子１４０４において、ＦＰＣ端
子１４０６が接続され、そこから入力された信号は、配
線１４０７ａ、１４０７ｂによって各回路に入力され
る。

【００６０】図中、Ａ−Ａ'の断面図を図１４（Ｂ）に
示す。図１４（Ａ）と同じ部分は、同じ符号で表す。な
お、ソース信号線駆動回路１４０１の構造として、Ｎチ
ャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合えあせた
ＣＭＯＳ回路１４０８を図示する。また、画素部１４０
３には、画素ＴＦＴ１４１４のみを示す。ここで、１４
２２は下地膜、１４２１はゲート絶縁膜、１４０５は液
晶である。なお、配向膜等は図示していない。また、対
向基板側１４２０の対向電極やカラーフィルタ等もここ
では省略した。

【００６１】外部入力端子１４０４において、異方性導
電性樹脂１４１７によりＦＰＣ端子１４０６が貼り付け
られ、接続配線１４１０とＦＰＣ端子１４０６が接続さ
れている。なお、接続配線１４１０は、図１４（Ａ）に
おいて、１４０７ａ及び１４０７ｂに対応する。このＦ
ＰＣ端子１４０６を介して外部より信号などが入力され
る。

【００６２】ここで、接続配線１４１０は、ゲート電極
形成時に同時に形成される。この接続配線１４１０にＦ
ＰＣ端子１４０６を接続するためには、層間絶縁膜１４
１１にコンタクトホールを形成する必要がある。これ
は、ソース配線１４１２、ドレイン配線１４１３等のた
めにコンタクトホールを形成する際に、同時に形成すれ
ばよい。

【００６３】また、このコンタクトホール形成後、画素
電極１４１５を形成する際にＩＴＯ膜１４１６を同時に
パターニング形成する。ＩＴＯ膜１４１６を設けること
により、ＦＰＣ端子１４０６を、異方性導電性樹脂１４
１７により貼り付ける際の密着性を高めることができ、
また、接続配線１４１０を形成するゲートメタルの酸化
を防止することができる。

【００６４】なお、異方性導電性樹脂１４１７は、導電
性粒子１４１８と接着材１４１９によって構成される。
この導電性粒子１４１８の外径は、配線１４１０のピッ
チよりも小さいため、接着剤１４１９中に分散する量を
適当なものにすると、隣接する配線と短絡することなく
対応するＦＰＣ側の配線と電気的な接続を形成すること
ができる。

【００６５】（実施例３）本実施例では、図１で示した
画素部の構造をもつ表示装置の、画素部及びその周辺に
設けられる駆動回路部（ソース信号線側駆動回路、ゲー
ト信号線側駆動回路）のＴＦＴ及び保持容量を同時に作
製する手法について、図１０〜図１２を用いて詳しく説
明する。但し、説明を簡単にするために、駆動回路部に
関しては基本単位であるＣＭＯＳ回路を図示することと
する。

【００６６】まず、図１０（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板５００１上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏか
ら作製される酸化窒化シリコン膜５００２ａを１０〜２
００[nm]（好ましくは５０〜１００[nm]）形成し、同様
にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコ
ン膜５００２ｂを５０〜２００[nm]（好ましくは１００
〜１５０[nm]）の厚さに積層形成する。本実施例では下
地膜５００２を２層構造として示したが、前記絶縁膜の
単層膜または２層以上積層させた構造として形成しても
良い。

【００６７】島状半導体層５００３〜５００６は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３〜５００６の厚さは２５〜８
０[nm]（好ましくは３０〜６０[nm]）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。

【００６８】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３０[Hz]とし、レーザーエ
ネルギー密度を１００〜４００[mJ/cm²](代表的には２
００〜３００[mJ/cm²])とする。また、ＹＡＧレーザー
を用いる場合にはその第２高調波を用いパルス発振周波
数１〜１０[kHz]とし、レーザーエネルギー密度を３０
０〜６００[mJ/cm²](代表的には３５０〜５００[mJ/c
m²])とすると良い。そして幅１００〜１０００[μm]、
例えば４００[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率（オーバーラップ率）を８０〜９８[％]として行
う。

【００６９】次いで、島状半導体層５００３〜５００６
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３０
０〜４００[℃]とし、高周波（１３．５６[MHz]）、電
力密度０．５〜０．８[W/cm²]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後４００〜５００[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。

【００７０】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００[nm]の厚さに形成し、
第２の導電膜５００９をＷで１００〜３００[nm]の厚さ
に形成する。

【００７１】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は
１８０[μΩcm]程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることが出来る。

【００７２】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、Ｗ中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９９９[％]のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
[μΩｃｍ]を実現することが出来る。

【００７３】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第１の
導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第
２の導電膜５００９をＷとする組み合わせ、第１の導電
膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の
導電膜５００９をＡｌとする組み合わせ、第１の導電膜
５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＣｕとする組み合わせが挙げられる。

【００７４】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ（１３．５６[MH
z]）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００[W]のＲＦ（１３．５６[MH
z]）電力を投入し、実質的に負の自己バイアス電圧を印
可する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。

【００７５】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印可するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程
度の割合でエッチング時間を増加させると良い。Ｗ膜に
対する酸化窒化シリコン膜の選択比は２〜４（代表的に
は３）であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は２０〜５０[nm]程度エ
ッチングされることになる。こうして、第１のエッチン
グ処理により第１の導電層と第２の導電層から成る第１
の形状の導電層５０１１〜５０１６（第１の導電層５０
１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１
６ｂ）を形成する。このとき、ゲート絶縁膜５００７に
おいては、第１の形状の導電層５０１１〜５０１６で覆
われない領域は２０〜５０[nm]程度エッチングされ薄く
なった領域が形成される。（図１０（Ｂ））

【００７６】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴[atoms/cm²]とし、加速電圧を６０〜１００[keV]とし
て行う。Ｎ型を付与する不純物元素として１５族に属す
る元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いる。この場合、導電
層５０１１〜５０１５がＮ型を付与する不純物元素に対
するマスクとなり、自己整合的に第１の不純物領域５０
１７〜５０２５が形成される。第１の不純物領域５０１
７〜５０２５には１×１０²⁰〜１×１０²¹[atoms/cm³]
の濃度範囲でＮ型を付与する不純物元素を添加する。
（図１０（Ｂ））

【００７７】次に、図１０（Ｃ）に示すように、レジス
トマスクは除去しないまま、第２のエッチング処理を行
う。エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ
膜を選択的にエッチングする。この時、第２のエッチン
グ処理により第２の形状の導電層５０２６〜５０３１
（第１の導電層５０２６ａ〜５０３１ａと第２の導電層
５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲー
ト絶縁膜５００７においては、第２の形状の導電層５０
２６〜５０３１で覆われない領域はさらに２０〜５０[n
m]程度エッチングされ薄くなった領域が形成される。

【００７８】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【００７９】そして、図１１（Ａ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてＮ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０[keV]とし、１×１０¹³[atoms/cm
²]のドーズ量で行い、図１１（Ｂ）で島状半導体層に形
成された第１の不純物領域の内側に新たな不純物領域を
形成する。ドーピングは、第２の形状の導電層５０２６
〜５０３０を不純物元素に対するマスクとして用い、第
１の導電層５０２６ａ〜５０３０ａの下側の領域にも不
純物元素が添加されるようにドーピングする。こうし
て、第３の不純物領域５０３２〜５０３６が形成され
る。この第３の不純物領域５０３２〜５０３６に添加さ
れたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５
０３０ａのテーパー部の膜厚に従って緩やかな濃度勾配
を有している。なお、第１の導電層５０２６ａ〜５０３
０ａのテーパー部と重なる半導体層において、第１の導
電層５０２６ａ〜５０３０ａのテーパー部の端部から内
側に向かって若干、不純物濃度が低くなっているもの
の、ほぼ同程度の濃度である。

【００８０】図１１（Ｂ）に示すように第３のエッチン
グ処理を行う。エッチングガスにＣＨＦ₆を用い、反応
性イオンエッチング法（ＲＩＥ法）を用いて行う。第３
のエッチング処理により、第１の導電層５０２６ａ〜５
０３１ａのテーパー部を部分的にエッチングして、第１
の導電層が半導体層と重なる領域が縮小される。第３の
エッチング処理によって、第３の形状の導電層５０３７
〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第
２の導電層５０３７ｂ〜５０４２ｂ）を形成する。この
とき、ゲート絶縁膜５００７においては、第３の形状の
導電層５０３７〜５０４２で覆われない領域はさらに２
０〜５０[nm]程度エッチングされ薄くなった領域が形成
される。

【００８１】第３のエッチング処理によって、第３の不
純物領域５０３２〜５０３６においては、第１の導電層
５０３７ａ〜５０４１ａと重なる第３の不純物領域５０
３２ａ〜５０３６ａと、第１の不純物領域と第３の不純
物領域との間の第２の不純物領域５０３２ｂ〜５０３６
ｂとが形成される。

【００８２】そして、図１１（Ｃ）に示すように、Ｐチ
ャネル型ＴＦＴを形成する島状半導体層５００４、５０
０６に第1の導電型とは逆の導電型の第４の不純物領域
５０４３〜５０５４を形成する。第３の形状の導電層５
０３８ｂ、５０４１ｂを不純物元素に対するマスクとし
て用い、自己整合的に不純物領域を形成する。このと
き、Ｎチャネル型ＴＦＴを形成する島状半導体層５００
３、５００５および導電層５０４２はレジストマスク５
２００で全面を被覆しておく。不純物領域５０４３〜５
０５４にはそれぞれ異なる濃度でリンが添加されている
が、ジボラン（Ｂ ₂Ｈ₆）を用いたイオンドープ法で形成
し、そのいずれの領域においても不純物濃度が２×１０
²⁰〜２×１０²¹[atoms/cm³]となるようにする。

【００８３】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層５０３７〜５０４１がゲート電極として
機能する。また、５０４２は島状のソース信号線として
機能する。

【００８４】レジストマスク５２００を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。熱
アニール法では酸素濃度が１[ppm]以下、好ましくは
０．１[ppm]以下の窒素雰囲気中で４００〜７００
[℃]、代表的には５００〜６００[℃]で行うものであ
り、本実施例では５００[℃]で４時間の熱処理を行う。
ただし、第３の形状の導電層５０３７〜５０４２に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜（シリコンを主成分とする）を形成した後で
活性化を行うことが好ましい。

【００８５】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜４５０[℃]で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。

【００８６】次いで、図１２（Ａ）に示すように、酸化
窒化シリコン膜から成る第１の層間絶縁膜５０５５を１
００〜２００[nm]の厚さで形成する。その上に有機絶縁
物材料から成る第２の層間絶縁膜５０５６を形成する。

【００８７】第２の層間絶縁膜５０５６としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５[μm]（さらに好ま
しくは２〜４[μm]）とすれば良い。

【００８８】次に、第１の層間絶縁膜５０５５、第２の
層間絶縁膜５０５６、およびゲート絶縁膜５００７に対
してコンタクトホールを形成した。

【００８９】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７、５０１８、５０２１、５０２３に達するコ
ンタクトホール、Ｐ型の不純物領域５０４３、５０４
８、５０４９または５０５４に達するコンタクトホー
ル、ソース信号線５０４２に達するコンタクトホール、
およびゲート電極に達するコンタクトホール（図示せ
ず）をそれぞれ形成する。

【００９０】その後、画素電極５０６３としてＩＴＯ膜
を１１０［ｎｍ］の厚さに形成し、パターニングを行っ
た。また、酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。（図
１２（Ａ））

【００９１】その後、Ｓ／Ｄメタル層５１００を形成し
た。なお、本実施例では、このＳ／Ｄメタル層５１００
としてチタン膜、窒化チタン膜、アルミニウム膜をスパ
ッタ法で連続形成した３層構造の積層膜を用いた。勿
論、他の導電膜を用いても良い。

【００９２】Ｓ／Ｄメタル層５１００の上に、絶縁層５
１０１を形成する。なお、この絶縁層５１０１として
は、有機樹脂を材料とする膜を用い、その有機樹脂とし
てはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベン
ゾシクロブテン）等を使用することが出来る。絶縁層５
１０１をこれらの樹脂を用いて、５０００Å〜１μｍの
厚さに形成する。本実施例では、絶縁層５１０１として
アクリルを０.６μｍの厚さに形成した。

【００９３】次に、図１２（Ｂ）に示すように、絶縁層
５１０１及びＳ／Ｄメタル層５１００を同時にパターニ
ングし、各配線（接続配線、信号線を含む）５０５７〜
５０６２、５０９９及びその上の絶縁膜５１１１を形成
した。

【００９４】ここで、図１７（Ａ）は、パターニング形
成されたゲート信号線５０９９付近の拡大図である。絶
縁層５１０１及びＳ／Ｄメタル層５１００のエッチング
について、図１７（Ａ）を用いて説明する。なお、図１
７（Ａ）において、図１２と同じ符号は同じ部分を示
す。

【００９５】エッチングは、絶縁層５１０１として形成
したアクリル１７０４をドライエッチング、また、Ｓ／
Ｄメタル層５１００のアルミニウム層１７０３をウエッ
トエッチング、窒化チタン層１７０２及びチタン層１７
０１をドライエッチングによって行う。これにより、ア
ルミニウム層を、内側に０.１μｍ〜０.５μｍ窪ませた
形状を作製することができる。

【００９６】図１２（Ｂ）において、ドレイン配線５０
６１及び接続配線５０６２を画素電極５０６３と接して
重なるように配置することでコンタクトを取っている。

【００９７】こうして、同一基板上に、駆動回路部のＴ
ＦＴ及び画素部のＴＦＴと保持容量が完成する。本明細
書では、便宜上、この様な基板をアクティブマトリクス
基板とよぶ。

【００９８】なお、本実施例では、透過型のアクティブ
マトリクス型液晶表示装置のアクティブマトリクス基板
の作製方法を示したが、反射型のアクティブマトリクス
型液晶表示装置のアクティブマトリクス基板も同様の手
法で作製可能である。

【００９９】この様にして得られたアクティブマトリク
ス基板の、ゲート信号線及びその上部に形成された絶縁
層の断面ＳＥＭ（走査電子顕微鏡）写真を図１６（ａ）
に示す。図１６（ａ）は、配向膜を形成する前の観察像
である。

【０１００】（実施例４）本実施例では、実施例３の手
法により作製したアクティブマトリクス基板から、アク
ティブマトリクス型液晶表示装置を作製する工程を説明
する。説明には図１３を用いる。

【０１０１】図１２（Ｂ）の状態のアクティブマトリク
ス基板を得た後、図１２（Ｂ）のアクティブマトリクス
基板上に配向膜１６７を形成しラビング処理を行う。こ
の配向膜１６７は、５００Å〜１５００Åの膜厚で形成
するのが好ましい。本実施例では、７００Åの膜厚で形
成した。

【０１０２】ここで、図１７（Ｂ）に示すように、配向
膜１６７を、図１７（Ａ）に示したアルミニウム層の窪
み部分に入れる。これにより、ゲート信号線の信号電圧
による、ゲート信号線周りに生じる電界の液晶部への影
響を、さらに軽減することができる。なお、図１７
（Ｂ）において、図１３と同じ符号は同じ部分を示す。

【０１０３】ゲート信号線及びその上部に形成された絶
縁層を、配向膜で覆ったところの観察像を図１６（ｂ）
に示す。なお、配向膜をつけた後、２００℃で９０分間
ポストベークを行っている。

【０１０４】なお、本実施例では配向膜１６７を形成す
る前に、アクリル樹脂膜等の有機樹脂膜をパターニング
することによって基板間隔を保持するための柱状のスペ
ーサ（図示せず）を所望の位置に形成した。また、柱状
のスペーサに代えて、球状のスペーサを基板全面に散布
してもよい。

【０１０５】次いで、対向基板１６８を用意する。この
対向基板には、着色層１７４、遮光層１７５が各画素に
対応して配置されたカラーフィルタに設けられている。
また、駆動回路の部分にも遮光層１７７を設けた。この
カラーフィルタと遮光層１７７とを覆う平坦化膜１７６
を設けた。次いで、平坦化膜１７６上に透明導電膜から
なる対向電極１６９を画素部に形成し、対向基板の全面
に配向膜１７０を形成し、ラビング処理を施した。この
配向膜１７０は、５００Å〜１５００Åの膜厚で形成す
るのが好ましい。本実施例では、７００Åの膜厚で形成
した。

【０１０６】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材１７１
で貼り合わせる。シール材１７１にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料１７３を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料１７３には公知
の液晶材料を用いれば良い。このようにして図１３に示
すアクティブマトリクス型液晶表示装置が完成する。そ
して、必要があれば、アクティブマトリクス基板または
対向基板を所望の形状に分断する。さらに、公知の技術
を用いて偏光板等を適宜設けた。そして、実施例２で述
べた手法によりＦＰＣを貼りつけた。

【０１０７】こうして得られた液晶表示パネルの構成を
図１５の上面図を用いて説明する。なお、図１４と対応
する部分には同じ符号を用いた。

【０１０８】図１５で示す上面図は、画素部１４０３、
ソース信号線駆動回路１４０１、ゲート信号線駆動回路
１４０２、ＦＰＣ端子１４０６を貼り付ける外部入力端
子１４０４、外部入力端子と各回路の入力部までを接続
する配線１４０７ａ、１４０７ｂなどが形成されたアク
ティブマトリクス基板と、カラーフィルタなどが設けら
れた対向基板１４２０とがシール材１４３０を介して貼
り合わされている。

【０１０９】ソース信号線駆動回路１４０１と重なるよ
うに対向基板側に遮光層４７７ａが設けられ、ゲート信
号線駆動回路１４０２と重なるように対向基板側に遮光
層４７７ｂが形成されている。また、画素部１４０３上
の対向基板側に設けられたカラーフィルタ４０９は遮光
層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着
色層とが各画素に対応して設けられている。実際に表示
する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色
層、青色（Ｂ）の着色層の３色でカラー表示を形成する
が、これら各色の着色層の配列は任意なものとする。

【０１１０】ここでは、カラー化を図るためにカラーフ
ィルタ４０９を対向基板に設けているが特に限定され
ず、アクティブマトリクス基板を作製する際、アクティ
ブマトリクス基板にカラーフィルタを形成してもよい。

【０１１１】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層４７７ａ、４７７ｂを設けているが、駆動
回路を覆う領域は、後に液晶表示装置を電子機器の表示
部として組み込む際、カバーで覆うため、特に遮光層を
設けない構成としてもよい。また、アクティブマトリク
ス基板を作製する際、アクティブマトリクス基板に遮光
層を形成してもよい。

【０１１２】また、上記遮光層を設けずに、対向基板と
対向電極の間に、カラーフィルタを構成する着色層を複
数層重ねた積層で遮光するように適宜配置し、表示領域
以外の箇所（各画素電極の間隙）や、駆動回路を遮光し
てもよい。

【０１１３】この様にして、液晶表示装置が完成する。

【０１１４】なお、本実施例では、透過型のアクティブ
マトリクス型液晶表示装置の作製方法を示したが、反射
型のアクティブマトリクス型液晶表示装置も同様の手法
で作製可能である。

【０１１５】（実施例５）実施例３及び実施例４のよう
にして作製される液晶表示装置は、液晶モジュールを構
成でき、さらに液晶表示表示装置は各種電子機器の表示
部として用いることができる。以下に、本発明を用いて
形成された液晶表示装置を表示媒体として組み込んだ電
子機器について説明する。

【０１１６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、ゲーム機、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図１８に示す。

【０１１７】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４等を含む。本発明の液晶表示装置は
パーソナルコンピュータの表示部２００３に用いること
ができる。

【０１１８】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明の液晶表示装置はビデオカメラの表
示部２１０２に用いることができる。

【０１１９】図１８（Ｃ）は頭部取り付け型の液晶表示
装置の一部（右片側）であり、本体２３０１、信号ケー
ブル２３０２、頭部固定バンド２３０３、表示モニタ２
３０４、光学系２３０５、表示部２３０６等を含む。本
発明の液晶表示装置は頭部取り付け型の液晶表示装置の
表示部２３０６に用いることができる。

【０１２０】図１８（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明の液晶表示装置は記録媒体を備えた画像
再生装置の表示部（ａ）、（ｂ）に用いることができ
る。なお、記録媒体を備えた画像再生装置としては、Ｃ
Ｄ再生装置、ゲーム機器などに本発明を用いることがで
きる。

【０１２１】図１８（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５等
を含む。本発明の液晶表示装置２５０５は携帯型（モバ
イル）コンピュータの表示部に用いることができる。

【０１２２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜４のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０１２３】

【発明の効果】従来の逆クロス構造の液晶表示装置で
は、ゲート信号線が直接配向膜に接していたため、そこ
を流れる信号電圧によって液晶が劣化するという問題が
あった。

【０１２４】本発明は、上記構成により、作製工程上使
用するマスク枚数を増やすことなく、ゲート信号線の上
部に絶縁膜を形成することができる。これにより、ゲー
ト信号線を流れる信号電圧の液晶への影響を抑え、液晶
の劣化を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の画素部の断面図。

【図２】本発明の液晶表示装置の画素部の作製工程
を示す図。

【図３】液晶表示装置の画素の構成を示す図。

【図４】液晶の印可電圧と透過光量を関係を示す
図。

【図５】液晶表示装置の駆動電圧のタイミングチャ
ートを示す図。

【図６】従来の液晶表示装置の画素部の断面図及び
上面図。

【図７】従来の液晶表示装置の画素部の断面図及び
上面図。

【図８】本発明の液晶表示装置の画素部の断面図。

【図９】本発明の液晶表示装置の画素部の作製工程
を示す図。

【図１０】本発明の液晶表示装置の作製工程を示す
図。

【図１１】本発明の液晶表示装置の作製工程を示す
図。

【図１２】本発明の液晶表示装置の作製工程を示す
図。

【図１３】本発明の液晶表示装置の作製工程を示す
図。

【図１４】本発明の液晶表示装置の上面図及び断面
図。

【図１５】本発明の液晶表示装置の上面図。

【図１６】本発明の液晶表示装置のＴＦＴのゲート信
号線周辺のＳＥＭ観察像。

【図１７】本発明の液晶表示装置のＴＦＴのゲート信
号線周辺の拡大図。

【図１８】本発明の液晶表示装置を用いた電子機器の
図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｃ６１２Ｄ６１９Ａ６１９Ｂ (72)発明者 ▲ひろ▼木正明神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者小山潤神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 2H092 GA29 GA48 HA06 JA24 JA34 JA46 KA04 KA05 KB04 MA08 MA17 MA18 MA19 MA30 NA11 NA27 PA02 PA03 PA06 RA10 5C094 AA31 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 ED03 FB12 FB14 FB15 5F033 GG04 HH04 HH07 HH08 HH11 HH18 HH19 HH20 HH21 HH32 HH33 KK01 KK08 KK18 KK33 MM05 MM08 MM13 NN06 NN07 PP06 PP15 QQ08 QQ09 QQ10 QQ12 QQ13 QQ19 QQ33 QQ34 QQ37 QQ58 QQ65 QQ73 QQ82 RR04 RR06 RR08 RR21 RR22 SS08 SS15 TT04 UU01 UU04 VV06 VV10 VV15 XX10 XX14 XX19 XX33 5F110 AA16 AA26 AA30 BB02 DD02 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE09 EE14 EE23 EE37 EE38 EE44 EE45 FF02 FF04 FF09 FF12 FF28 FF30 FF36 GG01 GG02 GG13 GG25 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL04 HL07 HL12 HM15 HM19 NN03 NN04 NN22 NN27 NN72 NN73 PP03 PP06 QQ04 QQ11 QQ19 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に複数のソース信号線と複数の
ゲート信号線と、複数の画素とを有し、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極と、前記画素
電極と前記対向電極との間に配置された液晶部分とを有
し、前記液晶部分は、第１の配向膜と、第２の配向膜
と、前記第１の配向膜と前記第２の配向膜に挟まれた液
晶とを有し、前記画素ＴＦＴのゲート電極は、前記複数
のゲート信号線の１つと接続され、前記画素ＴＦＴのド
レイン領域とソース領域とは、一方は前記複数のソース
信号線の１つに接続され、もう一方は前記画素電極に接
続され、前記第１の配向膜は、前記画素電極と前記液晶
との間に配置され、前記第２の配向膜は、前記対向電極
と前記液晶の間に配置され、前記複数のゲート信号線
が、前記画素ＴＦＴのソース電極及びドレイン電極を構
成する導電物質で形成された表示装置において、前記ゲ
ート信号線と、前記第１の配向膜との間に絶縁層を有
し、かつ前記絶縁層は、前記ゲート信号線をパターニン
グする工程で絶縁物質からなる層をパターニングして形
成されることを特徴とする表示装置。
【請求項２】請求項１において、前記絶縁物質からなる層を、ドライエッチングにてエッ
チングした絶縁層と、前記導電物質からなる層を、ウエットエッチングのみ
で、もしくはウエットエッチングとドライエッチングの
両方で、エッチングすることにより形成した前記ゲート
信号線とを、有することを特徴とする表示装置。
【請求項３】請求項１乃至請求項２のいずれか一項にお
いて、前記ゲート信号線の端面は、前記絶縁層の端面より、
０.１μｍ〜０.５μｍ内側に位置し、前記絶縁層の端部に対して前記ゲート信号線端部が内側
に窪んだ、窪み部分を有することを特徴とする表示装
置。
【請求項４】請求項３において、前記窪み部分は、前記第１の配向膜によってふさがれて
いることを特徴とする表示装置。
【請求項５】絶縁基板上に複数のソース信号線と複数の
ゲート信号線と、複数の画素とを有し、前記複数の画素
は、画素ＴＦＴと、画素電極と、対向電極と、前記画素
電極と前記対向電極との間に配置された液晶部分とを有
し、前記液晶部分は、第１の配向膜と、第２の配向膜
と、前記第１の配向膜と前記第２の配向膜に挟まれた液
晶とを有し、前記画素ＴＦＴのゲート電極は、前記複数
のゲート信号線の１つと接続され、前記画素ＴＦＴのド
レイン領域とソース領域とは、一方は前記複数のソース
信号線の１つに接続され、もう一方は前記画素電極に接
続され、前記第１の配向膜は、前記画素電極と前記液晶
との間に配置され、前記第２の配向膜は前記対向電極と
前記液晶の間に配置され、前記複数のゲート信号線が、
前記画素ＴＦＴのソース電極及びドレイン電極を構成す
る導電物質で形成された表示装置において、前記ゲート信号線と前記第１の配向膜の間に、遮光性の
ある絶縁材料を有することを特徴とする表示装置。
【請求項６】複数のソース信号線に入力される信号を処
理するソース信号線駆動回路と複数のゲート信号線に入
力される信号を処理するゲート信号線駆動回路に、フレ
キシブルプリントサーキット基板により外部からの信号
を入力する表示装置において、前記フレキシブルプリントサーキット基板が接続された
外部入力端子の配線部分を、前記ソース信号線駆動回路と前記ゲート信号線駆動回路
を構成するＴＦＴのゲート電極と同じ層に同じ材質で形
成することを特徴とする表示装置。
【請求項７】絶縁基板上に複数の画素と、フレキシブル
プリントサーキット基板を接続する外部入力端子とを有
し、前記複数の画素は、ＴＦＴと透明電極とを有する表示装
置において、前記外部入力端子は、前記ＴＦＴのゲート電極を構成す
る材料と、前記透明電極を構成する材料との積層構造に
よって構成されていることを特徴とする表示装置。
【請求項８】請求項７において、前記外部入力端子は、前記ＴＦＴのゲート電極と前記Ｔ
ＦＴのソース電極及びドレイン電極との間の、層間膜を
除去して形成されていることを特徴とする表示装置。
【請求項９】請求項１乃至請求項８のいずれか一項に記
載の前記表示装置を用いることを特徴とするビデオカメ
ラ。
【請求項１０】請求項１乃至請求項８のいずれか一項に
記載の前記表示装置を用いることを特徴とする画像再生
装置。
【請求項１１】請求項１乃至請求項８のいずれか一項に
記載の前記表示装置を用いることを特徴とするヘッドマ
ウントディスプレイ。
【請求項１２】請求項１乃至請求項８のいずれか一項に
記載の前記表示装置を用いることを特徴とする携帯電
話。
【請求項１３】請求項１乃至請求項８のいずれか一項に
記載の前記表示装置を用いることを特徴とする携帯情報
端末。