JP2002016992A - デジタル交換機 - Google Patents

Abstract

(57)【要約】 【課題】 デジタル交換機を高速メモリを使用せず安な
回路構成で実現する。 【解決手段】 スロット交換用アドレスを生成するアド
レスカウンタと、入チャネルデータを受信した順序で入
力フレームメモリの書き込みアドレスに記憶し、入力フ
レームメモリの読み出しアドレスのデータを読み出す入
力フレームメモリと、全入力フレームメモリ出力を入力
とし、一入力選択信号に従って入力データのうち１つを
選択するデータセレクタと、書き込み指示があると、前
記データセレクタ出力を出力フレームメモの書き込みア
ドレスに記憶し、スロット順に読み出したデータを出チ
ャネルに出力する出力フレームメモリと、前記スロット
交換用アドレスを入力とし、所定の制御テーブルを使用
して、前記スロット交換用アドレスに対応した読み出し
アドレスと、書き込みアドレスと、入力選択信号と、書
き込み指示とを出力するスロット交換用制御メモリとを
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、時分割多重交換
方式を用いたデジタル交換機に関する。

【０００２】

【従来の技術】図１２は従来のデジタル交換機の要部構
成を示すブロック図である。この図１２に示すように、
この従来のデジタル交換機は、内線インタフェースユニ
ット（内線ＩＦユニット）１２１−１、１２１−２、局
線インタフェースユニット（局線ＩＦユニット）１２
２、専用線インタフェースユニット（専用線ＩＦユニッ
ト）１２３、交換部１２４、中央制御部１２５およびバ
ス１２６よりなり、内線インタフェースユニット１２１
−１、１２１−２、局線インタフェースユニット１２
２、専用線インタフェースユニット１２３および交換部
１２４がそれぞれ、バス１２６を介して中央制御部１２
５に接続されている。

【０００３】内線インタフェースユニット１２１−１、
１２１−２には、それぞれ複数の内線１２７（ここで
は、１２７−１〜１２７−８または１２７−９〜１２７
−１６の各８本）が接続可能となっている。また、内線
インタフェースユニット１２１−１は入ハイウエイＨＷ
ｌｉおよび出ハイウェイＨＷｌｏを、内線インタフェー
スユニット１２１−２は入ハイウェイＨＷ２ｉおよび出
ハイウェイＨＷ２ｏをそれぞれ介して交換部４に接続さ
れている。内線インタフェースユニット１２１−１、１
２１−２は、内線１２７のそれぞれを介して到来する音
声信号（アナログ）のＰＣＭ符号データ信号への変換、
当該ＰＣＭ符号データ信号の入ハイウェイ上の所定のタ
イムスロットへの送出、出ハイウェイ上の所定のタイム
スロットを介して到来するＰＣＭ符号データ信号の抽出
・音声信号（アナログ）への変換、当該音声信号の内線
１２７への送出、内線１２７の状態監視、あるいは内線
１２７を介して接続された内線端末（図示せず）に対す
る種々の信号の送出などの内線インタフェース動作に係
わる制御情報の授受を、バス１２６を介して中央制御部
１２５との間で行う。

【０００４】交換部１２４は、入ハイウェイＨＷｌｉ〜
ＨＷ４ｉのそれぞれを介して到来する多数のＰＣＭ符号
データ信号を任意に交換して出ハイウェイＨＷｌｏ〜Ｈ
Ｗ４ｏへと出力することで、内線１２７、内線１２８お
よび専用線１２９の間を任意に交換接続する。

【０００５】中央制御部１２５は、バス１２６を介して
内線インタフェースユニット１２１−１、１２１−２、
局線インタフェースユニット１２２、専用線インタフェ
ースユニット１２３および交換部１２４を総括的に制御
することにより交換機としての動作を実現する。

【０００６】図１５は交換部１２４の具体的な構成を示
すブロック図である。この図に示すように、交換部１２
４は、シリアル／パラレル変換回路（以下Ｓ／Ｐ変換回
路と称する）１５１、スロット変換用タイムスイッチ１
５２、パラレル／シリアル変換回路（以下、Ｐ／Ｓ変換
回路と称する）１５３およびビット交換回路１５４を有
する。

【０００７】Ｓ／Ｐ変換回路１５１には、内線インタフ
ェースユニット１２１−１、１２１−２、局線インタフ
ェースユニット１２２および専用線インタフェースユニ
ット１２３にそれぞれ接続された入ハイウェイＨＷｌｉ
〜ＨＷ４ｉと、ビット交換回路１５４に接続された入ハ
イウェイＨＷ５ｉとが接続されている。入ハイウェイＨ
Ｗ５ｉにも入ハイウェイＨＷｌｉ〜ＨＷ４ｉと同様に、
図１３にＨＷ５で示すように、１フレーム当たり８つの
タイムスロットＴＳ５−１〜ＴＳ５−８が設定されてい
る。Ｓ／Ｐ変換回路１５１は、各入ハイウェイＨＷｌｉ
〜ＨＷ５ｉを介して到来するデータが１タイムスロット
当たり複数ビット（ここでは８ビット）のシリアルデー
タとなっているので、これらをそれぞれパラレルデータ
に変換したのち、所定の順番（ここでは、入ハイウェイ
ＨＷｌｉ、入ハイウェイＨＷ２ｉ、入ハイウェイＨＷ３
ｉ、入ハイウェイＨＷ４ｉ、入ハイウェイＨＷ５ｉの
順）でタイムスロット単位で選択出力することにより、
図１４に示すような多重信号（以下、入タイムスロット
データと称する）を作成する。そしてＳ／Ｐ変換回路１
５１は、この入タイムスロットデータをスロット交換用
タイムスイッチ１５２に与える。

【０００８】スロット交換用タイムスイッチ１５２は、
さらにスロット交換用通話メモリ１５２ａ、スロット交
換用アドレスカウンタ１５２ｂおよびスロット交換制御
メモリ１５２ｃを有しており、Ｓ／Ｐ変換回路１５１か
ら与えられる入タイムスロットデータはスロット交換用
通話メモリ１５２ａに与えられる。スロット交換用通話
メモリ１５２ａは、スロット交換用アドレスカウンタ１
５２ｂから与えられる通話メモリライトアドレスＡＤＤ
１にて指示される記憶領域に、入タイムスロットデータ
に含まれている各データを記憶する。また、スロット交
換用通話メモリ１５２ａは、スロット交換用制御メモリ
１５２ｃから与えられる通話メモリリードアドレスＡＤ
Ｄ２にて指示される記憶領域に記憶されたデータを、入
タイムスロットデータと同様に、図１３に示すような形
態（但し、挿入されているデータは任意に入れ替えられ
ている）の出タイムスロットデータとして順次出力す
る。

【０００９】スロット交換用アドレスカウンタ１５２ｂ
は、Ｓ／Ｐ変換回路１５１からスロット交換用通話メモ
リ１５２ａに与えられる入タイムスロットデータに同期
して、スロット交換用通話メモリ１５２ａに与えられて
いるタイムスロットに対応する記憶領域のアドレスを通
話メモリライトアドレスＡＤＤ１として発生し、これを
スロット交換用通話メモリ１５２ａに与える。また、ス
ロット交換用アドレスカウンタ１５２ｂは、スロット交
換用通話メモリ１５２ａから出力すべきタイムスロット
に対応する制御メモリリードアドレスＡＤＤ３を生成
し、これをスロット交換用制御メモリ１５２ｃへ与えて
いる。

【００１０】スロット交換用制御メモリ１５２ｃには、
タイムスロット交換条件に応じた通話メモリリードアド
レス生成用のデータが中央制御部１２５からタイムスロ
ット交換用制御信号ＣＳ１にて予め設定されており、制
御メモリリードアドレスＡＤＤ３に対応するデータに基
づいて通話メモリリードアドレスＡＤＤ２を生成し、こ
れをスロット交換用通話メモリ１５２ａに与える。

【００１１】交換部１２４では、入タイムスロットデー
タにおけるタイムスロットＴＳｌｉ−１およびタイムス
ロットＴＳ３ｉ−１のそれぞれのタイミングで到来した
データを、スロット交換用通話メモリ１５２ａの各入タ
イムスロットに対応した記憶領域に記憶した後、スロッ
ト交換用制御メモリ１５２ｃが出力する通話メモリリー
ドアドレスＡＤＤ２に基づき、出タイムスロットデータ
におけるタイムスロットＴＳ３ｏ−１のタイミングで、
入タイムスロットデータにおけるタイムスロットＴＳｌ
ｉ−１に対応する記憶領域に記憶されたデータを、また
出タイムスロットデータにおけるタイムスロットＴＳ１
ｏ−１のタイミングで、入タイムスロットデータにおけ
るタイムスロットＴＳ３ｉ−１に対応する記憶領域に記
憶されたデータをそれぞれ出力する。

【００１２】Ｐ／Ｓ変換回路１５３には、スロット交換
用通話メモリ１５２ａから出力された出タイムスロット
データが与えられる。また、Ｐ／Ｓ変換回路１５３に
は、内線インタフェースユニット１２１−１、１２１−
２、局線インタフェースユニット１２２および専用線イ
ンタフェースユニット１２３にそれぞれ接続された出ハ
イウェイＨＷｌｏ〜ＨＷ４ｏと、ビット交換回路１５４
に接続された出ハイウェイＨＷ５ｏとが接続されてい
る。Ｐ／Ｓ変換回路１５３は、出タイムスロットデータ
から各出ハイウェイＨＷｌｏ〜ＨＷ５ｏへ出力すべきタ
イムスロットのデータをそれぞれ分離する。そしてＰ／
Ｓ変換回路１５３は、分離した各データを、出ハイウェ
イＨＷｌｏ〜ＨＷ５ｏへと出力する。

【００１３】

【発明が解決しようとする課題】以上のように、従来の
デジタル交換機は、交換のためのデータの入れ替えをタ
イムスロット単位で行うものとし、複数のインタフェー
スから入力されたシリアルデータを８ビットのパラレル
データに変換した後、複数インタフェースのデータをタ
イムスロット単位で１つのパラレルデータ系列に多重化
してメモリに入力し、このメモリから読み出すタイムス
ロットの順序を制御することによりデータ交換を行う構
成としているので、１つのインタフェースのデータ速度
をＳ、インタフェース数をＮとすると、メモリの読み出
し／書き込みに必要な速度はＳ×Ｎとなり、インタフェ
ース数に比例した高速なメモリが必要となるという問題
点があった。

【００１４】そこで、本発明は、上述した従来装置の問
題点を解消しようするためになされたものである。

【００１５】

【課題を解決するための手段】上記問題点を解消するた
め、本発明の一側面によるデジタル交換機は、複数の入
チャネルのそれぞれのデータを複数の出チャネルのデー
タとして任意に出力することで回線交換を行うデジタル
交換機において、前記入チャネルおよび前記出チャネル
のデータ伝送速度をすべて同一として、スロット交換用
のアドレスを生成するスロット交換用アドレスカウンタ
と、複数の入チャネルのデータを、受信した順序で、前
記スロット交換用アドレスカウンタが生成する入力フレ
ームメモリ書き込みアドレスに記憶し、入力フレームメ
モリ読み出しアドレスのデータを読み出す、各入チャネ
ルに対応した入力フレームメモリと、すべての入力フレ
ームメモリの出力を入力とし、一入力選択信号に従って
入力データのうち１つを選択する、各出チャネルに対応
したデータセレクタと、書き込み指示があるときに、前
記データセレクタの出力を出力フレームメモリ書き込み
アドレスに記憶し、スロット順に読み出したデータを出
チャネルに出力するための、各出チャネルに対応した出
力フレームメモリと、前記スロット交換用アドレスカウ
ンタが出力するスロット交換用のアドレスを入力とし、
前記スロット交換用のアドレスをエントリアドレスと
し、該エントリアドレスに対して、前記入力フレームメ
モリ読み出しアドレスと、前記出力フレームメモリ書き
込みアドレスと、前記入力選択信号と、前記書き込み指
示とを構成メンバとするエントリからなる制御テーブル
を格納し、前記スロット交換用のアドレスに対応した前
記入力フレームメモリ読み出しアドレスと、前記出力フ
レームメモリ書き込みアドレスと、前記入力選択信号
と、前記書き込み指示とを出力する、各入チャネルと出
チャネルに対応したスロット交換用制御メモリと、前記
スロット交換用制御メモリに前記制御テーブルを書き込
む手段とを備えるものである。また、本発明の一実施態
様によれば、複数の制御テーブルの同一のエントリにお
いて、入力選択信号を同一の入チャネル番号として書き
込み指示をすべて有効とすることにより、１つの入チャ
ネルからの任意のタイムスロットデータを複数の出チャ
ネルの任意のタイムスロットデータにマルチキャストす
るものである。さらに、本発明の他の実施態様によれ
ば、前記制御テーブルは、すべての制御テーブルに対し
て同一エントリの入力選択信号がすべて異なるようにタ
イムスロットの読み出し順序を入れ替えるように設定す
るものである。また、本発明の他の側面によるデジタル
交換機は、複数の入チャネルのそれぞれのデータを複数
の出チャネルのデータとして任意に出力することで回線
交換を行うデジタル交換機において、前記入チャネルお
よび前記出チャネルのデータ伝送速度はすべて同一と
し、スロット交換用のアドレスを生成するスロット交換
用アドレスカウンタと、入チャネルのデータを受信した
順序で前記スロット交換用アドレスカウンタが生成する
入力フレームメモリ書き込みアドレスに記憶し、入力フ
レームメモリ読み出しアドレスのデータを読み出す、各
入チャネルに対応した入力フレームメモリと、すべての
入力フレームメモリの出力を入力とし、入力選択信号に
従って入力データのうち１つを選択する各出チャネルに
対応したデータセレクタと、書き込み指示があるとき
に、前記データセレクタの出力を出力フレームメモリ書
き込みアドレスに記憶し、スロット順に読み出したデー
タを出チャネルに出力するための、各出チャネルに対応
した出力フレームメモリと、前記スロット交換用アドレ
スカウンタが出力するスロット交換用のアドレスを入力
とし、前記スロット交換用のアドレスをエントリアドレ
スとし、前記エントリアドレスに対して、前記入力フレ
ームメモリ読み出しアドレスと、前記出力フレームメモ
リ書き込みアドレスと、前記出力選択信号と、前記書き
込み指示とを構成メンバとするエントリからなる制御テ
ーブルを格納し、前記スロット交換用のアドレスに対応
した、前記入力フレームメモリ読み出しアドレスと、前
記出力フレームメモリ書き込みアドレスと、前記出力選
択信号と、前記書き込み指示とを出力する、各入チャネ
ルと出チャネルに対応したスロット交換用制御メモリ
と、前記スロット交換用制御メモリが出力する前記出力
選択信号を入力とし、各出チャネルに対応した前記デー
タセレクタに前記入力選択信号を出力するデータセレク
タ制御部と、前記スロット交換用制御メモリに前記制御
テーブルを書き込む手段とを備えるものである。さら
に、本発明の更に他の側面によるデジタル交換機は、複
数の入チャネルのそれぞれのデータを複数の出チャネル
のデータとして任意に出力することで回線交換を行うデ
ジタル交換機において、前記入チャネルおよび前記出チ
ャネルのデータ伝送速度をすべて同一として、スロット
交換用のアドレスを生成するスロット交換用ナドレスカ
ウンタと、入チャネルのデータを入力フレームメモリ書
き込みアドレスに書き込み、前記スロット交換用アドレ
スカウンタが生成する入力フレームメモリ読み出しアド
レスからデータを読み出す、各入チャネルに対応した入
力フレームメモリと、すべての入力フレームメモリの出
力を入力とし、入力選択信号に従って入力データのうち
１つを選択する各出チャネルに対応したデータセレクタ
と、書き込み指示があるときに、前記データセレクタの
出力を出力フレームメモリ書き込みアドレスに記憶し、
スロット順に読み出したデータを出チャネルに出力する
ための、各出チャネルに対応した出力フレームメモリ
と、前記スロット交換用アドレスカウンタが出力するス
ロット交換用のアドレスを入力とし、前記スロット交換
用のアドレスをエントリアドレスとし、前記エントリア
ドレスに対して、前記入力フレームメモリ書き込みアド
レスを構成メンバとするエントリからなる入力スロット
順序交換制御テーブルを格納し、前記スロット交換用の
アドレスに対応した前記入力フレームメモリ書き込みア
ドレスを出力する、各入チャネルに対応した入力スロッ
ト順序交換用制御メモリと、前記スロット交換用アドレ
スカウンタが出力するスロット交換用のアドレスを入力
とし、前記スロット交換用のアドレスをエントリアドレ
スとし、該エントリアドレスに対して、前記出力フレー
ムメモリ書き込みアドレスと、前記入力選択信号と、前
記書き込み指示とを構成メンバとするエントリからなる
制御テーブルを格納し、前記スロット交換用のアドレス
に対応した前記出力フレームメモリ書き込みアドレス
と、前記入力選択信号と、前記書き込み指示とを出力す
る、各出チャネルに対応した出力スロット制御メモリ
と、前記入力スロット順序交換用制御メモリに前記入力
スロット順序交換制御テーブルを書き込む手段と、前記
出力スロット制御メモリに前記出力スロット順序交換制
御テーブルを書き込む手段とを備えるものである。

【００１６】

【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面を参照して説明する。 実施の形態１．図１は本発明の実施の形態１に係るデジ
タル交換機の構成を示すブロック図である。図１におい
て、符号１−１〜１−４はそれぞれ入チャネル１、入チ
ャネル２、入チャネルｎ−１、入チャネルｎに対応した
入力フレームメモリ、２−１〜２−４はそれぞれ出チャ
ネル１、出チャネル２、出チャネルｎ−１、出チャネル
ｎに対応したデータセレクタ、３−１〜３−４はそれぞ
れ出チャネル１、出チャネル２、出チャネルｎ−１、出
チャネルｎに対応した出力フレームメモリ、４−１〜４
−４はそれぞれ出チャネル１、出チャネル２、出チャネ
ルｎ−１、出チャネルｎに対応したスロット交換用制御
メモリ、５はスロット交換用アドレスカウンタである。

【００１７】図２はスロット交換用制御メモリ４−１〜
４−４に設定される制御テーブルのフォーマット例を示
す図である。この制御テーブルのエントリには、入力フ
レームタイムスロットアドレス、出力フレームタイムス
ロットアドレス、入力選択信号、書き込み指示が構成メ
ンバとして含まれている。

【００１８】スロット交換用アドレスカウンタ５は、タ
イムスロットの交換動作を装置全体で制御するための、
例えば０から１ずつインクリメントされるカウント値を
生成する。

【００１９】２ポートメモリである入力フレームメモリ
１−１〜１−４には、各入チャネルから受信したデータ
を受信した順序でタイムスロット単位にパラレルに、例
えば８ビット単位で、フレームの先頭から書き込む。ス
ロット交換用制御メモリ４−１〜４−４には、アドレス
情報としてスロット交換用アドレスカウンタ５の出力で
あるカウント値が入力され、制御テーブル内のこのアド
レスに対応した入力フレームタイムスロットアドレスを
対応する入チャネルの入力フレームメモリ１−１〜１−
４に出力する。各入力フレームメモリ１−１〜１−４か
らは、このタイミングで入力フレームタイムスロットア
ドレスに対応したデータが出力される。この時点で、各
入力フレームメモリ１−１〜１−４から出力されたデー
タは、すべてのデータセレクタ２−１〜２−４に入力さ
れている。同時に、スロット交換用制御メモリ４−１〜
４−４からは、アドレスとして、制御テーブル内のスロ
ット交換用アドレスカウンタ５の出力であるカウント値
に対応した入力選択信号が出力され、データセレクタ２
−１〜２−４は、この入力選択信号に応じて、いずれか
の入力フレームメモリ１から読み出されたデータを選択
して出力データとして出力する。同時に、スロット交換
用制御メモリ４−１〜４−４からは、アドレスとして、
制御テーブル内のスロット交換用アドレスカウンタ５の
出力であるカウント値に対応した出力フレームメモリタ
イムスロットアドレスと書き込み指示信号が出力され、
２ポートメモリである対応する出力フレームメモリ３−
１〜３−４への書き込み指示信号が有意である場合の
み、出力フレームメモリタイムスロットアドレスにデー
タセレクタ２−１〜２−４から出力されたデータを書き
込む。

【００２０】出力フレームメモリ３−１〜３−４から
は、フレームの先頭から順番にタイムスロット単位でデ
ータが読み出され、対応する出チャネルに出力される。

【００２１】次に、本実施の形態１の動作の具体例を、
図３と図４を用いてさらに詳細に説明する。この具体例
では、入チャネルを４、出チャネルを４としている。図
３において、６−１は入チャネル１と出チャネル１に対
応した制御テーブル、６−２は入チャネル２と出チャネ
ル２に対応した制御テーブル、６−３は入チャネル３と
出チャネル３に対応した制御テーブル、６−４は入チャ
ネル４と出チャネル４に対応した制御テーブルである。
図４は、入力フレームメモリ１−１〜１−４、データセ
レクタ２−１〜２−４および出力フレームメモリ３−１
〜３−４を含む回路構成を示すブロックである。

【００２２】各制御テーブル６−１〜６−４では、ある
時間ではすべて同一のテーブルエントリが処理される。
この具体例では、テーブルエントリ番号０を例として説
明する。制御テーブル６−１では、入力フレームタイム
スロットアドレスとして０が設定されているので、入力
フレームメモリ１−１のアドレス０のデータが読み出さ
れる。同じ手順に従って、入力フレームメモリ１−２〜
１−４のアドレス０のデータが読み出される。これらデ
ータはすべてのデータセレクタ２−１〜２−４に入力さ
れる。次に、制御テーブル６−１では、入力選択信号と
して３が設定されているため、データセレクタ２−１
は、入チャネル４に対応した入力フレーム４からの読み
出しデータを選択して出チャネル１の出力フレームメモ
リ３−１に出力する。同じ手順に従って、データセレク
タ２−２は入チャネル３に対応した入力フレーム１−３
からの読み出しデータを選択し、データセレクタ２−３
は入チャネル２に対応した入力フレーム１−２からの読
み出しデータを選択し、データセレクタ２−４は入チャ
ネル１に対応した入力フレーム１−１からの読み出しデ
ータを選択し、それぞれ対応した出力フレームメモリ３
−２〜３−４に出力する。次に、制御テーブル６−１で
は、書込指示として「１」が、出力フレームタイムスロ
ットアドレスとして「１００」が設定されているので、
データセレクタ２−１の出力は、出力フレームメモリ３
−１のアドレス１００に書き込まれる。同じ手順に従っ
て、データセレクタ２−２〜２−４の出力データは、す
べて対応する出力フレームメモリ３−２〜３−４のアド
レス１００に書き込まれる。

【００２３】このエントリアドレス０では、入チャネル
１のタイムスロット０のデータは出チャネル４のタイム
スロット１００に、入チャネル２のタイムスロット０の
データは出チャネル３のタイムスロット１００に、入チ
ャネル３のタイムスロット０のデータは出チャネル２の
タイムスロット１００に、入チャネル４のタイムスロッ
ト０のデータは出チャネル１のタイムスロット１００に
交換されることが分かる。

【００２４】このように、全入チャネルのデータを一度
多重化してからタイムスロット交換を行う方法ではな
く、各入チャネルと出チャネル間の交換を並行して実施
する構成としているので、インタフェース数に比例した
高速なメモリは不要であり、インタフェース数が増加し
てもインタフェース速度に応じたメモリを用いることが
でき、しかもインタフェース数の増加にも容易に対応で
きるので、入出力チャネルが高速、且つ、多数であって
も、特殊なデバイスを用いることなく安価にデジタル交
換機を構成できる。

【００２５】実施の形態２．図５は、本発明の実施の形
態２に係るデジタル交換機の制御テーブルの一設定例を
示しており、図６はその入力フレームメモリ１−１〜１
−４、データセレクタ２−１〜２−４および出力フレー
ムメモリ３−１〜３−４を含む回路構成を示すブロック
である。本実施の形態２は、実施の形態１に対して、各
入チャネルと出チャネルに対応した制御テーブルの設定
の仕方が異なり、異なる機能を実現する。

【００２６】図５において、６−１は入チャネル１と出
チャネル１に対応した制御テーブル、６−２は入チャネ
ル２と出チャネル２に対応した制御テーブル、６−３は
入チャネル３と出チャネル３に対応した制御テーブル、
６−４は入チャネル４と出チャネル４に対応した制御テ
ーブルである。

【００２７】この実施の形態２では、テーブルエントリ
番号０を例として説明する。制御テーブル６−１〜６−
４では、入力フレームタイムスロットアドレスとして
「０」が設定されているので、入力フレームメモリ１−
１〜１−４のアドレス０のデータが読み出される。これ
らデータはすべてのデータセレクタ２−１〜２−４に入
力される。次に、制御テーブル６−１〜６−４では、入
力選択信号として同じ「３」が設定されているため、デ
ータセレクタ２−１〜２−４は入チャネル４に対応した
入力フレーム４からの読み出しデータを選択して、各対
応する出力フレームメモリ３−１〜３−４に出力する。

【００２８】このように、制御テーブルの特殊な設定に
より、任意の入チャネルの任意のタイムスロットデータ
を任意の複数の出チャネルの各任意のタイムスロットに
コピーすることができるので、マルチキャスト通信が安
価に実現でき、画像の配信や音声放送といったアプリケ
ーションを実現することができる。

【００２９】実施の形態３．図７、８は、本発明の実施
の形態３に係るデジタル交換機のデータ交換仕様を示し
ている。本実施の形態３は、上記実施の形態１に対し
て、制御テーブルの設定方法が異なり、交換を行うタイ
ムスロットデータの順序を変更したことが異なる。

【００３０】図７には、入チャネルが「４」で出チャネ
ルが「５」の場合において、上記実施の形態１に従った
データ交換仕様が示されている。図７の左側は入力フレ
ームのタイムスロットを４つだけ抜粋したものであり、
それぞれのタイムスロット内には、どの出チャネルに交
換されるべきかを示している。図７の右側は出力フレー
ムのタイムスロットを４つだけ抜粋したものであり、そ
れぞれのタイムスロット内には、どの入チャネルからの
データであるかを示している。そして、矢印は出チャネ
ル１についてのみタイムスロットデータ交換の対と送出
順序を示している。この例では、出チャネル１のスロッ
ト０には入チャネル１のスロット０が、出チャネル１の
スロット１には入チャネル２のスロット０が、出チャネ
ル１のスロット２には入チャネル３のスロット０が、出
チャネル１のスロット３には入チャネル４のスロット０
がそれぞれ交換されることが示されている。このデータ
交換仕様を上記実施の形態１の装置で実現しようとして
も、入チャネル１〜４のスロット０のデータは１タイム
スロット時間で並列的に読み出せるが、出チャネル１の
スロット０〜３に書き込むには４タイムスロット時間を
要する。この間、出チャネル２〜４への書き込みは一切
実施できないので、図７のデータ交換仕様を４タイムス
ロット時間で完了することはできない。

【００３１】図８は、入チャネルから読み出すスロット
の順番を入れ替えることにより４タイムスロットでデー
タ交換が完了できることを示している。この例では、入
チャネルの読み出し順序は入チャネル１については変更
せず、入チャネル２は、出力１向け→出力２向け→出力
３向け→出力４向け、の読み出し順序を出力２向け→出
力３向け→出力４向け→出力１向け、の順序に変更し、
入チャネル３は、出力１向け→出力２向け→出力３向け
→出力４向け、の読み出し順序を出力３向け→出力４向
け→出力１向け→出力２向け、の順序に変更し、入チャ
ネル４は、出力１向け→出力２向け→出力３向け→出力
４向け、の読み出し順序を出力４向け→出力１向け→出
力２向け→出力３向け、の順序に変更する。この場合、
最初の読み出しについては、４つの入チャネルの交換先
は４つとも異なる出チャネルとなるので、１タイムスロ
ット時間で完了できる。以降の読み出しについても、４
つの入チャネルの交換先は４つとも異なる出チャネルと
なるので、各１タイムスロット時間で完了できるので、
合計でも４タイムスロット時間でデータ交換を完了でき
る。

【００３２】この際の順序並べ替えのアルゴリズムの一
例としは、入チャネルから出チャネルに交換されるタイ
ムスロットのペアをすべて抽出し、その中から入チャネ
ルが重複せず、且つ、出チャネルも重複しないタイムス
ロットペアをチャネル数分抽出してグループ化し、これ
を１タイムスロット時間で交換する単位とする。このタ
イムスロットペアのグループ抽出を繰り返して全てのタ
イムスロットペアがグループ化されるまで繰り返す。こ
の各グループを１タイムスロットで交換する単位としグ
ループを順番に並べる。このグループの順番に従って各
入りチャネルから読み出すタイムスロットの順番を決定
する。

【００３３】このように、本実施の形態３では、あらゆ
るデータ交換仕様に対して所定時間内にデータ交換を完
了できる。

【００３４】実施の形態４．図９は本発明の実施の形態
４に係るデジタル交換機の構成を示している。本実施の
形態４は、上記実施の形態１とは、制御テーブルへの設
定内容とデータセレクタへの入力選択指示を生成する部
位が異なる。図９に示すように、本実施の形態４では、
上記実施の形態１に対してデータセレクタ制御部７が追
加となっており、スロット交換用制御メモリ４−１〜４
−４からは出力選択信号が出力されて、データセレクタ
制御部７に入力されている。

【００３５】図１６は本実施の形態４のスロット交換用
制御メモリ４−１〜４−４に設定される制御テーブル１
６１の一例を示す。この制御テーブルは、上記実施の形
態１とは、エントリの構成メンバのうち入力選択番号を
出力選択番号とした点が異なる。

【００３６】図９において、データセレクタ制御部７
は、出力選択信号から各出チャネルに対応したデータセ
レクタ２−１〜２−４の入力選択信号を生成する。例え
ば、入チャネル２に対応したスロット交換用制御メモリ
４−２から出力選択信号としてｎ−１（出チャネルｎを
選択）が出力された場合、出チャネルｎのデータセレク
タへの入力選択信号として「１」（入チャネル２を選
択）を出力する。このとき、出チャネルｎに対応するデ
ータセレクタでは、入力選択信号として「１」が入力さ
れるので、入チャネル２のデータが出チャネルｎにデー
タ交換される。

【００３７】このように、上記実施の形態１と同様に、
全入チャネルのデータを一度多重化してからタイムスロ
ット交換を行う方法ではなく、各入チャネルと出チャネ
ル間の交換を並行して実施する構成としているので、イ
ンタフェース数に比例した高速なメモリは不要であり、
インタフェース数が増加してもインタフェース速度に応
じたメモリを用いることができ、しかもインタフェース
数の増加にも容易に対応できるので、入出力チャネルが
高速、且つ、多数であっても、特殊なデバイスを用いる
ことなく安価にデジタル交換機を構成できる。

【００３８】実施の形態５．図１０は本発明の実施の形
態５に係るデジタル交換機の構成を示すブロック図、図
１１は本実施の形態５に係るデジタル交換機のデータ交
換仕様を示す図である。本実施の形態５は、上記実施の
形態１および実施の形態３に対して、入チャネルから読
み出すスロットの順番入れ替えを入力フレームメモリ書
き込み時に実施することが異なる。

【００３９】図１０において、１−１〜１−４はそれぞ
れ入チャネル１、入チャネル２、入チャネルｎ−１、入
チャネルｎに対応した入力フレームメモリ、２−１〜２
−４はそれぞれ出チャネル１、出チャネル２、出チャネ
ルｎ−１、出チャネルｎに対応したデータセレクタ、３
−１〜３−４はそれぞれ出チャネル１、出チャネル２、
出チャネルｎ−１、出チャネルｎに対応した出力フレー
ムメモリ、４−１〜４−４はそれぞれ出チャネル１、出
チャネル２、出チャネルｎ−１、出チャネルｎに対応し
た出力スロット制御メモリ、８−１〜８−４は入力スロ
ット順序交換用制御メモリ、５はスロット交換用アドレ
スカウンタである。

【００４０】図１７は本実施の形態５の入力スロット順
序交換用制御メモリに設定される入力スロット順序交換
用制御テーブル、および出力スロット制御メモリに設定
される出力スロット制御テーブルのフォーマット例を示
している。図１７において、１７１は入力スロット順序
交換用制御メモリに設定される入力スロット順序交換用
制御テーブル、１７２は前記出力スロット制御メモリに
設定される出力スロット制御テーブルを各々表してい
る。入力スロット順序交換用制御テーブル１７１のエン
トリには、入力フレームメモリ書タイムスロットアドレ
スが構成メンバとして含まれ、また出力スロット制御テ
ーブルのエントリには、出力フレームタイムスロットア
ドレス、入力選択信号、書き込み指示が構成メンバとし
て含まれている。

【００４１】スロット交換用アドレスカウンタ５は、上
記実施の形態１と同様に、タイムスロットの交換動作を
装置全体で制御するための、例えば０から１ずつインク
リメントされるカウント値を生成する。

【００４２】２ポートメモリである入力フレームメモリ
１−１〜１−４には、各入チャネルから受信したデータ
を受信した順序でタイムスロット単位にパラレルに、例
えば８ビット単位で、入力され、これを、スロット交換
用制御メモリ４−１〜４−４が生成する入力フレーム書
込タイムスロットアドレスに書き込んでいく。入力スロ
ット順序交換用制御メモリ８−１〜８−４には、スロッ
ト交換用アドレスカウンタ５のカウンタ出力が入力さ
れ、このカウンタ出力をアドレスとして入力スロット順
序交換用制御テーブル１７１のエントリの内容を、入力
フレーム書込タイムスロットアドレスとして出力する。
入力スロット順序交換用制御テーブル１７１の設定方法
は、上記実施の形態３で示した入チャネルから読み出す
スロットの順番を入れ替える処理と同様の効果をもたら
すように、入力フレームメモリ上でタイムスロットの順
序を入れ替えて書き込み、読み出し時にはフレームの先
頭からスロット交換用アドレスカウンタ５のカウンタ出
力に従って順番にスロットデータを読み出して、データ
セレクタ２−１〜２−４に入力される。

【００４３】出力スロット制御メモリ９−１〜９−４に
は、アドレス情報として、スロット交換用アドレスカウ
ンタ５の出力であるカウント値が入力され、この値に対
応した入力選択信号が出力され、データセレクタ２−１
〜２−４は、この入力選択信号に応じて、いずれかの入
力フレームメモリ１から読み出されたデータを選択して
出力データとして出力する。同時に、出力スロット制御
メモリ９−１〜９−４からは、アドレスとして制御テー
ブル内のスロット交換用アドレスカウンタ５の出力であ
るカウント値に対応した出力フレームメモリタイムスロ
ットアドレスと書き込み指示信号とが出力され、２ポー
トメモリである対応する出力フレームメモリ３−１〜３
−４への書き込み指示信号が有意である場合のみ、出力
フレームメモリタイムスロットアドレスに、データセレ
クタ２−１〜２−４から出力されたデータが書き込まれ
る。出力フレームメモリ３−１〜３−４からは、フレー
ムの先頭から順番にタイムスロット単位でデータが読み
出され、対応する出チャネルに出力される。

【００４４】このように、全入チャネルのデータを一度
多重化してからタイムスロット交換を行う方法ではな
く、各入チャネルと出チャネルとの間の交換を並行して
実施する構成としているので、インタフェース数に比例
した高速なメモリは不要であり、インタフェース数が増
加してもインタフェース速度に応じたメモリを用いるこ
とができ、しかもインタフェース数の増加にも容易に対
応できるので、入出力チャネルが高速、且つ、多数であ
っても、特殊なデバイスを用いることなく安価にデジタ
ル交換機を構成できる。このように本実施の形態５で
は、あらゆるデータ交換仕様に対して所定時間内にデー
タ交換を完了できる。

【００４５】

【発明の効果】以上のように、本発明の一側面によるデ
ジタル交換機は、複数の入チャネルのそれぞれのデータ
を複数の出チャネルのデータとして任意に出力すること
で回線交換を行うデジタル交換機において、前記入チャ
ネルおよび前記出チャネルのデータ伝送速度をすべて同
一として、スロット交換用のアドレスを生成するスロッ
ト交換用アドレスカウンタと、複数の入チャネルのデー
タを、受信した順序で、前記スロット交換用アドレスカ
ウンタが生成する入力フレームメモリ書き込みアドレス
に記憶し、入力フレームメモリ読み出しアドレスのデー
タを読み出す、各入チャネルに対応した入力フレームメ
モリと、すべての入力フレームメモリの出力を入力と
し、一入力選択信号に従って入力データのうち１つを選
択する、各出チャネルに対応したデータセレクタと、書
き込み指示があるときに、前記データセレクタの出力を
出力フレームメモリ書き込みアドレスに記憶し、スロッ
ト順に読み出したデータを出チャネルに出力するため
の、各出チャネルに対応した出力フレームメモリと、前
記スロット交換用アドレスカウンタが出力するスロット
交換用のアドレスを入力とし、前記スロット交換用のア
ドレスをエントリアドレスとし、該エントリアドレスに
対して、前記入力フレームメモリ読み出しアドレスと、
前記出力フレームメモリ書き込みアドレスと、前記入力
選択信号と、前記書き込み指示とを構成メンバとするエ
ントリからなる制御テーブルを格納し、前記スロット交
換用のアドレスに対応した前記入力フレームメモリ読み
出しアドレスと、前記出力フレームメモリ書き込みアド
レスと、前記入力選択信号と、前記書き込み指示とを出
力する、各入チャネルと出チャネルに対応したスロット
交換用制御メモリと、前記スロット交換用制御メモリに
前記制御テーブルを書き込む手段とを備えるので、全入
チャネルのデータを一度多重化してからタイムスロット
交換を行うのではなく、各入チャネルと出チャネル間の
交換を並行して実施することにより、インタフェース数
に比例した高速なメモリが不要となり、インタフェース
数が増加してもインタフェース速度に応じたメモリを用
いることができ、しかもインタフェース数の増加にも容
易に対応できるため、入出力チャネルが高速、且つ、多
数であっても、特殊なデバイスを用いることなく安価に
デジタル交換機を構成できる。また、本発明の一実施態
様によれば、複数の制御テーブルの同一のエントリにお
いて、入力選択信号を同一の入チャネル番号として書き
込み指示をすべて有効として、１つの入チャネルからの
任意のタイムスロットデータを複数の出チャネルの任意
のタイムスロットデータにマルチキャストすることによ
り、任意の入チャネルの任意のタイムスロットデータを
任意の複数の出チャネルの各任意のタイムスロットにコ
ピーすることができるため、マルチキャスト通信が安価
に実現でき、画像の配信や音声放送といったアプリケー
ションを実現することができる。さらに、本発明の他の
実施態様によれば、前記制御テーブルは、すべての制御
テーブルに対して同一エントリの入力選択信号がすべて
異なるようにタイムスロットの読み出し順序を入れ替え
るように設定することにより、あらゆるデータ交換仕様
に対して所定時間内にデータ交換を完了することができ
る。また、本発明の他の側面によるデジタル交換機は、
複数の入チャネルのそれぞれのデータを複数の出チャネ
ルのデータとして任意に出力することで回線交換を行う
デジタル交換機において、前記入チャネルおよび前記出
チャネルのデータ伝送速度はすべて同一とし、スロット
交換用のアドレスを生成するスロット交換用アドレスカ
ウンタと、入チャネルのデータを受信した順序で前記ス
ロット交換用アドレスカウンタが生成する入力フレーム
メモリ書き込みアドレスに記憶し、入力フレームメモリ
読み出しアドレスのデータを読み出す、各入チャネルに
対応した入力フレームメモリと、すべての入力フレーム
メモリの出力を入力とし、入力選択信号に従って入力デ
ータのうち１つを選択する各出チャネルに対応したデー
タセレクタと、書き込み指示があるときに、前記データ
セレクタの出力を出力フレームメモリ書き込みアドレス
に記憶し、スロット順に読み出したデータを出チャネル
に出力するための、各出チャネルに対応した出力フレー
ムメモリと、前記スロット交換用アドレスカウンタが出
力するスロット交換用のアドレスを入力とし、前記スロ
ット交換用のアドレスをエントリアドレスとし、前記エ
ントリアドレスに対して、前記入力フレームメモリ読み
出しアドレスと、前記出力フレームメモリ書き込みアド
レスと、前記出力選択信号と、前記書き込み指示とを構
成メンバとするエントリからなる制御テーブルを格納
し、前記スロット交換用のアドレスに対応した、前記入
力フレームメモリ読み出しアドレスと、前記出力フレー
ムメモリ書き込みアドレスと、前記出力選択信号と、前
記書き込み指示とを出力する、各入チャネルと出チャネ
ルに対応したスロット交換用制御メモリと、前記スロッ
ト交換用制御メモリが出力する前記出力選択信号を入力
とし、各出チャネルに対応した前記データセレクタに前
記入力選択信号を出力するデータセレクタ制御部と、前
記スロット交換用制御メモリに前記制御テーブルを書き
込む手段とを備えるので、全入チャネルのデータを一度
多重化してからタイムスロット交換を行うのではなく、
各入チャネルと出チャネル間の交換を並行して行うこと
により、インタフェース数に比例した高速なメモリが不
要となり、インタフェース数が増加してもインタフェー
ス速度に応じたメモリを用いることができ、しかもイン
タフェース数の増加にも容易に対応できるため、入出力
チャネルが高速、且つ、多数であっても、特殊なデバイ
スを用いることなく安価にデジタル交換機を構成でき
る。さらに、本発明の更に他の側面によるデジタル交換
機は、複数の入チャネルのそれぞれのデータを複数の出
チャネルのデータとして任意に出力することで回線交換
を行うデジタル交換機において、前記入チャネルおよび
前記出チャネルのデータ伝送速度をすべて同一として、
スロット交換用のアドレスを生成するスロット交換用ナ
ドレスカウンタと、入チャネルのデータを入力フレーム
メモリ書き込みアドレスに書き込み、前記スロット交換
用アドレスカウンタが生成する入力フレームメモリ読み
出しアドレスからデータを読み出す、各入チャネルに対
応した入力フレームメモリと、すべての入力フレームメ
モリの出力を入力とし、入力選択信号に従って入力デー
タのうち１つを選択する各出チャネルに対応したデータ
セレクタと、書き込み指示があるときに、前記データセ
レクタの出力を出力フレームメモリ書き込みアドレスに
記憶し、スロット順に読み出したデータを出チャネルに
出力するための、各出チャネルに対応した出力フレーム
メモリと、前記スロット交換用アドレスカウンタが出力
するスロット交換用のアドレスを入力とし、前記スロッ
ト交換用のアドレスをエントリアドレスとし、前記エン
トリアドレスに対して、前記入力フレームメモリ書き込
みアドレスを構成メンバとするエントリからなる入力ス
ロット順序交換制御テーブルを格納し、前記スロット交
換用のアドレスに対応した前記入力フレームメモリ書き
込みアドレスを出力する、各入チャネルに対応した入力
スロット順序交換用制御メモリと、前記スロット交換用
アドレスカウンタが出力するスロット交換用のアドレス
を入力とし、前記スロット交換用のアドレスをエントリ
アドレスとし、該エントリアドレスに対して、前記出力
フレームメモリ書き込みアドレスと、前記入力選択信号
と、前記書き込み指示とを構成メンバとするエントリか
らなる制御テーブルを格納し、前記スロット交換用のア
ドレスに対応した前記出力フレームメモリ書き込みアド
レスと、前記入力選択信号と、前記書き込み指示とを出
力する、各出チャネルに対応した出力スロット制御メモ
リと、前記入力スロット順序交換用制御メモリに前記入
力スロット順序交換制御テーブルを書き込む手段と、前
記出力スロット制御メモリに前記出力スロット順序交換
制御テーブルを書き込む手段とを備えるので、従来のよ
うに全入チャネルのデータを一度多重化してからタイム
スロット交換を行うのではなく、各入チャネルと出チャ
ネルとの間の交換を並行して実施することにより、イン
タフェース数に比例した高速なメモリが不要となり、イ
ンタフェース数が増加してもインタフェース速度に応じ
たメモリを用いることができ、しかもインタフェース数
の増加にも容易に対応できるため、入出力チャネルが高
速、且つ、多数であっても、特殊なデバイスを用いるこ
となく安価にデジタル交換機を構成でき、さらに、あら
ゆるデータ交換仕様に対して所定時間内にデータ交換を
完了することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係るデジタル交換機
の構成を示すブロック図である。

【図２】 本発明の実施の形態１のスロット交換用制御
メモリに設定される制御テーブルのフォーマット例を示
す図である。

【図３】 本発明の実施の形態１の入出力チャネルの制
御テーブルの構成例を示す図である。

【図４】 本発明の実施の形態１の入力フレームメモ
リ、データセレクタおよび出力フレームメモリを含む回
路構成を示すブロックである。

【図５】 本発明の実施の形態２に係るデジタル交換機
の制御テーブルの一設定例を示す図である。

【図６】 本発明の実施の形態２の入力フレームメモ
リ、データセレクタおよび出力フレームメモリを含む回
路構成を示すブロックである。

【図７】 本発明の実施の形態３に係るデジタル交換機
のデータ交換仕様を示す図である。

【図８】 本発明の実施の形態３に係るデジタル交換機
のデータ交換仕様を示す図である。

【図９】 本発明の実施の形態４に係るデジタル交換機
の構成を示すブロック図である。

【図１０】 本発明の実施の形態５に係るデジタル交換
機の構成を示すブロック図である。

【図１１】 本実施の形態５に係るデジタル交換機のデ
ータ交換仕様を示す図である。

【図１２】 従来のデジタル交換機の要部構成を示すブ
ロック図である。

【図１３】 従来のデジタル交換機の８ビットシリアル
データを示す図である。

【図１４】 従来のデジタル交換機のＳ／Ｐ変換回路に
より生成される８ビットパラレルデータを示す図であ
る。

【図１５】 従来のデジタル交換機の交換部の構成を示
すブロック図である。

【図１６】 本実施の形態４のスロット交換用制御メモ
リに設定される制御テーブルの一例を示す図である。

【図１７】 本実施の形態５の入力スロット順序交換用
制御メモリに設定される入力スロット順序交換用制御テ
ーブル、および出力スロット制御メモリに設定される出
力スロット制御テーブルのフォーマット例を示す図であ
る。

【符号の説明】

１−１〜１−４ 入力フレームメモリ、 ２−１〜２−
４ データセレクタ、３−１〜３−４ 出力フレームメ
モリ、４−１〜４−４ スロット交換用制御メモリ、５
スロット交換用アドレスカウンタ、６−１〜６−４
制御テーブル、７ データセレクタ制御部、８−１〜８
−４ 入力スロット順序交換用制御メモリ、９−１〜９
−４ 出力スロット制御メモリ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の入チャネルのそれぞれのデータを
   複数の出チャネルのデータとして任意に出力することで
   回線交換を行うデジタル交換機において、 前記入チャネルおよび前記出チャネルのデータ伝送速度
   をすべて同一として、スロット交換用のアドレスを生成
   するスロット交換用アドレスカウンタと、 複数の入チャネルのデータを、受信した順序で、前記ス
   ロット交換用アドレスカウンタが生成する入力フレーム
   メモリ書き込みアドレスに記憶し、入力フレームメモリ
   読み出しアドレスのデータを読み出す、各入チャネルに
   対応した入力フレームメモリと、 すべての入力フレームメモリの出力を入力とし、一入力
   選択信号に従って入力データのうち１つを選択する、各
   出チャネルに対応したデータセレクタと、 書き込み指示があるときに、前記データセレクタの出力
   を出力フレームメモリ書き込みアドレスに記憶し、スロ
   ット順に読み出したデータを出チャネルに出力するため
   の、各出チャネルに対応した出力フレームメモリと、 前記スロット交換用アドレスカウンタが出力するスロッ
   ト交換用のアドレスを入力とし、前記スロット交換用の
   アドレスをエントリアドレスとし、該エントリアドレス
   に対して、前記入力フレームメモリ読み出しアドレス
   と、前記出力フレームメモリ書き込みアドレスと、前記
   入力選択信号と、前記書き込み指示とを構成メンバとす
   るエントリからなる制御テーブルを格納し、前記スロッ
   ト交換用のアドレスに対応した前記入力フレームメモリ
   読み出しアドレスと、前記出力フレームメモリ書き込み
   アドレスと、前記入力選択信号と、前記書き込み指示と
   を出力する、各入チャネルと出チャネルに対応したスロ
   ット交換用制御メモリと、 前記スロット交換用制御メモリに前記制御テーブルを書
   き込む手段と、 を備えることを特徴とするデジタル交換機。
2. 【請求項２】 複数の制御テーブルの同一のエントリに
   おいて、入力選択信号を同一の入チャネル番号として書
   き込み指示をすべて有効とすることにより、１つの入チ
   ャネルからの任意のタイムスロットデータを複数の出チ
   ャネルの任意のタイムスロットデータにマルチキャスト
   することを特徴とする請求項１に記載のデジタル交換
   機。
3. 【請求項３】 前記制御テーブルは、すべての制御テー
   ブルに対して同一エントリの入力選択信号がすべて異な
   るようにタイムスロットの読み出し順序を入れ替えるよ
   うに設定することを特徴とする請求項１に記載のデジタ
   ル交換機。
4. 【請求項４】 複数の入チャネルのそれぞれのデータを
   複数の出チャネルのデータとして任意に出力することで
   回線交換を行うデジタル交換機において、 前記入チャネルおよび前記出チャネルのデータ伝送速度
   はすべて同一とし、スロット交換用のアドレスを生成す
   るスロット交換用アドレスカウンタと、 入チャネルのデータを受信した順序で前記スロット交換
   用アドレスカウンタが生成する入力フレームメモリ書き
   込みアドレスに記憶し、入力フレームメモリ読み出しア
   ドレスのデータを読み出す、各入チャネルに対応した入
   力フレームメモリと、 すべての入力フレームメモリの出力を入力とし、入力選
   択信号に従って入力データのうち１つを選択する各出チ
   ャネルに対応したデータセレクタと、 書き込み指示があるときに、前記データセレクタの出力
   を出力フレームメモリ書き込みアドレスに記憶し、スロ
   ット順に読み出したデータを出チャネルに出力するため
   の、各出チャネルに対応した出力フレームメモリと、 前記スロット交換用アドレスカウンタが出力するスロッ
   ト交換用のアドレスを入力とし、前記スロット交換用の
   アドレスをエントリアドレスとし、前記エントリアドレ
   スに対して、前記入力フレームメモリ読み出しアドレス
   と、前記出力フレームメモリ書き込みアドレスと、前記
   出力選択信号と、前記書き込み指示とを構成メンバとす
   るエントリからなる制御テーブルを格納し、前記スロッ
   ト交換用のアドレスに対応した、前記入力フレームメモ
   リ読み出しアドレスと、前記出力フレームメモリ書き込
   みアドレスと、前記出力選択信号と、前記書き込み指示
   とを出力する、各入チャネルと出チャネルに対応したス
   ロット交換用制御メモリと、 前記スロット交換用制御メモリが出力する前記出力選択
   信号を入力とし、各出チャネルに対応した前記データセ
   レクタに前記入力選択信号を出力するデータセレクタ制
   御部と、 前記スロット交換用制御メモリに前記制御テーブルを書
   き込む手段と、 を備えることを特徴とするデジタル交換機。
5. 【請求項５】 複数の入チャネルのそれぞれのデータを
   複数の出チャネルのデータとして任意に出力することで
   回線交換を行うデジタル交換機において、 前記入チャネルおよび前記出チャネルのデータ伝送速度
   をすべて同一として、スロット交換用のアドレスを生成
   するスロット交換用アドレスカウンタと、入チャネルの
   データを入力フレームメモリ書き込みアドレスに書き込
   み、前記 スロット交換用アドレスカウンタが生成する入力フレー
   ムメモリ読み出しアドレスからデータを読み出す、各入
   チャネルに対応した入力フレームメモリと、 すべての入力フレームメモリの出力を入力とし、入力選
   択信号に従って入力データのうち１つを選択する各出チ
   ャネルに対応したデータセレクタと、 書き込み指示があるときに、前記データセレクタの出力
   を出力フレームメモリ書き込みアドレスに記憶し、スロ
   ット順に読み出したデータを出チャネルに出力するため
   の、各出チャネルに対応した出力フレームメモリと、 前記スロット交換用アドレスカウンタが出力するスロッ
   ト交換用のアドレスを入力とし、前記スロット交換用の
   アドレスをエントリアドレスとし、前記エントリアドレ
   スに対して、前記入力フレームメモリ書き込みアドレス
   を構成メンバとするエントリからなる入力スロット順序
   交換制御テーブルを格納し、前記スロット交換用のアド
   レスに対応した前記入力フレームメモリ書き込みアドレ
   スを出力する、各入チャネルに対応した入力スロット順
   序交換用制御メモリと、 前記スロット交換用アドレスカウンタが出力するスロッ
   ト交換用のアドレスを入力とし、前記スロット交換用の
   アドレスをエントリアドレスとし、該エントリアドレス
   に対して、前記出力フレームメモリ書き込みアドレス
   と、前記入力選択信号と、前記書き込み指示とを構成メ
   ンバとするエントリからなる制御テーブルを格納し、前
   記スロット交換用のアドレスに対応した前記出力フレー
   ムメモリ書き込みアドレスと、前記入力選択信号と、前
   記書き込み指示とを出力する、各出チャネルに対応した
   出力スロット制御メモリと、 前記入力スロット順序交換用制御メモリに前記入力スロ
   ット順序交換制御テーブルを書き込む手段と、 前記出力スロット制御メモリに前記出力スロット順序交
   換制御テーブルを書き込む手段と、 を備えることを特徴とするデジタル交換機。