JP2002014317A - 液晶装置の立上げ用駆動技術 - Google Patents
液晶装置の立上げ用駆動技術Info
- Publication number
- JP2002014317A JP2002014317A JP2000319062A JP2000319062A JP2002014317A JP 2002014317 A JP2002014317 A JP 2002014317A JP 2000319062 A JP2000319062 A JP 2000319062A JP 2000319062 A JP2000319062 A JP 2000319062A JP 2002014317 A JP2002014317 A JP 2002014317A
- Authority
- JP
- Japan
- Prior art keywords
- potential difference
- liquid crystal
- type
- potential
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
せ、高速応答で広視野角な液晶パネルを提供する。 【解決手段】 液晶パネルの画素電極と対向電極の間に
通常映像表示時よりも高い電位差を連続的に印加する期
間を設けることにより、液晶を短時間でベンド配向に転
移させる。また、期間の内容や高い電位差を得る為に工
夫を凝らす。また、画素の構造にも工夫を凝らす。
Description
に液晶層は電圧が印加されていないときにはスプレイ配
向であるが表示等の機能発揮時にはベンド配向である液
晶装置の駆動のための立上げ技術に関する。
各画素は1表示周期中、明なら明を、暗なら暗を持続す
る保持型であるため、1表示周期の更に短い時間だけ輝
くブラウン管に比較してちらつきの少ない静止画となる
のが特徴のひとつであった。
CPUやメモリの高速大容量化で動画処理が容易に行え
るようになっている。このため、液晶表示装置での動画
表示時の画質向上が望まれている。
化が進んでいるが、ブラウン管では大画面化と共にどう
しても奥行きがある程度大きくなるため薄型テレビの要
望に対しては好ましくない。そのための一手段として液
晶表示装置を採用することが考えられている。
装置は応答速度が遅く、しかもブラウン管では各表示周
期内で各画素が瞬間的、極く短時間のみ発光しているの
に対して、液晶素子は、ON(開、発光)ならばその1
表示周期内でその表示期間中ずっと発光し続けている保
持型である事もあって、動画表示時には尾を引くように
見える等、ブラウン管より画質が劣る。
6329号あるいは特開平7−84254号にあるよう
なOCB型(タイプ)と言われるベンド配向を有する液
晶を用いれば高速応答、広視野角で動画表示や大画面化
に十分対応でき、ブラウン管よりも薄型で低消費電力の
大画面ディスプレイを提供することができる。
プロセッサー、パソコン、テレビジョン受像機等の表示
部のみならず、液晶プラズマディスプレイの表示部、光
論理素子を使用した回路や装置等にも使用されだしてい
るが、かかる用途においても、良好な表示性能、高速対
応等の面からOCBタイプの液晶が注目されている。
液晶では図1の(1)や(2)に示すようなスプレイ配
向51から(3)に示すようなベンド配向に転移するた
めには液晶層に高い電位差を一定時間以上かけ続ける必
要があるが、かかる電圧をかけるためには、トランジス
タ素子、配線に負担がかかり、高コストともなる。すな
わち、現在広く用いられている素子、配線等にて可能な
電圧、電流等で容易かつ確実にかかる転移を行なわせる
技術は未だ実現されていない。その結果、現在のところ
このタイプの液晶は汎用的に使用するには至っていな
い。
装置あるいはその駆動回路において、現在のトランジス
タ素子、配線等のハードに負担をかけることなく、液晶
層を短時間で確実にベンド配向へ転移させるしかも低コ
ストの技術の開発が望まれていた。
しても、確実、容易な立上げ技術の開発が望まれてい
た。
解決することを目的としてなされたものであり、液晶を
使用した装置の各素子の構造に工夫を凝らしている。ま
た同じく、立上げのために可能な限り高い電圧を印加し
たり、電圧を印加する際のタイミング等に工夫を凝らし
ている。具体的には、以下のようにしている。
液晶表示装置等の構造に工夫を凝らし、その結果、立上
げのために、第1の基板のゲート線と第2の基板の対向
電極との間に在る液晶層に、通常の映像の表示時映時よ
りも高い電界強度が与えられ、これによりその部分がベ
ンド配向をすると、そこが核となってこれが成長し、液
晶層全体のベンド配向への移行を図るものである。この
際、液晶パネル内の他の部分に比較して高電圧で駆動し
ているゲート線を用いるため、ソース線駆動ICや画素
トランジスタに負担を与えることなく液晶層に高い電界
強度を与えることができる。
ため、ゲート線上の絶縁膜の厚みを薄くして絶縁膜容量
を大きくし、ゲート線、対向電極間の電圧の分圧比を変
えている。
率の高い材料を用いて絶縁膜容量を大きくし、ゲート
線、対向電極間の液晶層と絶縁膜の電圧の分圧比を変え
ている。
半導体層が無い部分のゲート線を形成する金属の厚みを
厚くすることでゲート線上の液晶層の厚みを0.5〜
1.5μm程度薄くしている。
半導体層が無い部分のゲート線上にソース線形成金属を
電気的に接触させて積層してゲート線の厚みを厚くして
ゲート線上の液晶層の厚みを薄くしている。
半導体層が無い部分のゲート線上にソース線形成金属を
電気的に接触させずに積層してゲート線上の液晶層の厚
みを薄くしている。
1の基板のゲート線と対峙する部分とそれ以外の部分に
分け、ゲート線に対峙する部分の対向電極にそれ以外の
部分よりも高い電圧をかける。
峙する部分の対向電極厚みをそれ以外の部分よりも厚く
してゲート線上の液晶層の厚みを薄くしている。
ター形成樹脂を第1の基板のゲート線に対峙する部分で
積層してゲート線上の液晶層の厚みを薄くしている。
のゲート線に対峙する部分に柱状スペーサを設け、この
柱状スペーサと液晶層の間に対向基板電極を形成してゲ
ート線上の液晶層の厚みを薄くしている。
路等に工夫を凝らし、第1の基板の画素電極と第2の基
板の対向電極との間に、通常の映像の表示時よりも高い
電位差を所定の手順、規則にのっとって連続的に付与す
るものである。
なる。また、走査タイミングや印加電位差の変更、変更
の制御により、ベンド配向への転移を促している。
の基板の対向電極との間に、通常映像表示期間とは異な
る第1種の電位差を連続的に付与する期間を設け、でき
るだけ広い面積で液晶層にかかる電位差を大きくするこ
とでベンド配向への転移核の生成を増やし、ベンド領域
の拡大を高速化し、ベンド配向への転移を短時間で行
う。
の基板の対向電極との間に、通常映像表示期間とは異な
る第1種の電位差を付与する第1種の電位差印加ステッ
プと、第1種の電位差よりも小さい第2種の電位差を付
与する第2種の電位差印加ステップを繰り返し制御ステ
ップで以って一回以上交互に与える駆動方式で、これら
の期間のうち、50%から95%の時間が第1種の電位
差印加ステップとし、ベンド配向の核の生成とベンド領
域の拡大を行う第1種の電位差印加ステップと、ベンド
配向の核の生成ができなかったりベンド領域の拡大が進
まなかった部分の液晶層の再整列を行う第2種の電位差
印加ステップを交互に与えることにより、パネル全面を
高速にベンド配向に転移させることができる。
に画素トランジスタをオンからオフにするときにゲート
線の電位変動に誘起されて画素電極に生じる電位変動分
を対向電極電位に反映した電位をソース線に与えて画素
電極の充電を行う充電小ステップを有し、ゲート線のオ
ン・オフタイミングを通常の映像表示期間から変更する
ことなく、画素電極の電位を所望の電位に固定してパネ
ル全面のベンド配向への転移を高速化できる。
に画素トランジスタをオンからオフにするときにゲート
線の電位変動に誘起されて画素電極に生じる電位変動分
を対向電極電位に反映した電位をソース線に与えて画素
電極の充電を行う充電小ステップを有し、第1種の電位
差印加ステップには第1種の電位差がより大きくなるよ
うにソース線の電位を第2種の電位差印加ステップとは
異なる電位にし、ベンド配向の核の生成とベンド領域の
拡大をより高速化して、パネル全面でのベンド配向への
転移を高速化する。
めの駆動を行う期間を第2種の電位差印加ステップから
開始し、液晶層の整列を先に行うことで画素電極と対向
電極の間に第1種の電位差を与える第1種の電位差印加
ステップでのベンド核の生成とベンド領域の拡大を高速
化し、パネル全面でのベンド配向への転移を高速化す
る。
めに画素電極と対向電極間に第1種の電位差を与える第
1種の電位差印加ステップと画素電極と対向電極間の電
位差を第1種の電位差よりも小さい第2種の電位差にす
る第2種の電位差印加ステップを1回以上交互に与える
駆動方式で、第1種の電位差印加ステップあるいは第2
種の電位差印加ステップを終了し通常の入力映像情報表
示期間に移行するまでの間に、液晶層にかかる電位差が
大きい映像情報を1フィールド以上表示し、ベンド領域
の拡大で液晶層のベンド配向への転移を完了すること
で、パネル全面でのベンド配向への転移を高速化する。
定化を図るものである。このため、電源の投入等に工夫
を凝らしている。
基づいて説明する。
絶縁膜の構造に工夫を凝らして、液晶層の転移用に高い
電圧が加わる様にしたものである。
て説明する。
−1の実施の形態)」とは、「第1の発明群の第1の実
施の形態」という意味である。このため、「本発明群の
第2の実施の形態」ならば、「(第1−2の実施の形
態)」と記す。他の発明群でも同様である。
が基板上に縦、横、幾列、幾行にも、更にケースによっ
ては多段にまで形成されているが、これは自明かつ煩雑
となるので、図示は省略する。そしてこれは、他の発明
群や実施の形態でも同様である。
造の平面(1)と、トランジスタ素子部のA−Aの断面
(2)を示したものである。本図において、21は、透
明画素電極である。3は、画素電極である。5は、液晶
層である。64は、チャネル保護膜である。65は、a
−Si(アモルファスシリコン)層である。66は、n
+ a−Si層である。7は、ソース線電極である。76
は、ソース線電極と液晶層間の絶縁膜である。8は、ゲ
ート線電極である。86は、ゲート線電極とa−Si層
間の絶縁膜である。9は、対向電極である。
電極、対向電極間の容量性負荷を模式的に示す。
る。9は、対向電極である。C1は、液晶層の容量性負
荷である。C2は、ソース線電極と液晶層間の絶縁膜の
容量性負荷である。C3は、ゲート線電極とa−Si層
間の絶縁膜の容量性負荷である。
素分の構造の平面(1)とそのA−Aの断面(2)を示
す。
ース線電極、3は画素電極、64はチャネル保護膜、6
5はaーSi層、66はn+aーSi層、86はゲート
線電極とaーSi層間の第1の絶縁膜、762はソース
線電極と液晶層間の第2の絶縁膜、5は液晶層、9は対
向電極、21は透明画素電極、862はゲート線電極と
aーSi層間の第2の絶縁膜、761は、ソース線電極
とa−Si層間の第1の絶縁膜である。
おける動作を説明する。
9に電圧Vを印加すると、液晶層5とソース線電極7と
液晶層間の絶縁膜762とゲート線電極とa−Si層間
の絶縁膜86それぞれの容量性負荷値の比で決まる電圧
が各層にかかる。その分圧をV1、V2、V3とする。
これらの関係を、図3を用いて説明する。
の比誘電率をε、層の厚みをl、真空の誘電率をε0と
すると、以下の(1−1式)で表される。 C=ε0×ε×S/1 …(1−1式) 一方、直列に接続した容量性負荷C1、C2、C3の分
圧V1は、以下の(1−2式)で表される。 V1=V*C2*C3/(C1*C2+C2*C3+C3*C1)(1−2式) となる。
比誘電率、厚みをε1、ε2、ε3l1、l2、l3と
すると、(1−2式)の分圧V1は V1=V*ε2*ε3*l1/(ε1*ε2*l3+ε2*ε3*l1+ε3 *ε1*l2) (1−3式) となり、電界強度E1は E1=V1/l1 =V*ε2*ε3/(ε1*ε2*l3+ε2*ε3*l1+ε3*ε1*l 2) =V/(l1+l2*ε1/ε2+l3*ε1/ε3) (1−4式) となる。
層間の絶縁膜とソース線電極と液晶層間の絶縁膜をそれ
ぞれ2層にしてパターニングすることでゲート線電極と
a−Si層間、ソース線電極と液晶層間の絶縁は従来同
等のまま、ゲート線電極と液晶層間の絶縁膜を薄くして
いる。このような構造にすることにより、(1−4式)
であらわす電界強度E1の分母が小さくなり、結果的に
液晶層にかかる電界強度を高くすることができ、ベンド
配向への高速な転移が可能になる。
3〜8程度に変化し、絶縁膜として使用するSiOx、
SiNx、TaOxの比誘電率はそれぞれ約3.9、約
6.4、約23で、液晶の比誘電率のばらつきが均等な
場合、図13の液晶層にかかる電界強度の方が従来の構
造の電界強度(1−4式)よりも高くなることが多い。
ベンド配向を有する液晶層を、初期のホモジニアス状態
からベンド配向に高速に転移させるためには液晶層にで
きるだけ高い電界強度を与えることが非常に有効である
ため、本実施の形態のように絶縁膜を薄くすることは大
変有効な手段となる。
の第1ー2の実施の形態の構造図を示す。
ース線電極、3は画素電極、64はチャネル保護膜、6
5はa−Si層、66はn+a−Si層、86はゲート
線電極とa−Si層間の絶縁膜、76はソース線電極と
液晶層間の絶縁膜、5は液晶層、9は対向電極、21は
透明画素電極であり、Aは断面部を示す線である。
で第1ー1の実施の形態をこの様に略記する。以下同様
である。)では絶縁膜をそれぞれ2層にしたが、本図5
に示すようにパターニングによりゲート線電極と液晶層
間の絶縁膜厚みを薄くしても同等の効果が得られる。
の実施の形態の構成図を示す。
ソース線電極、3は画素電極、64はチャネル保護膜、
65はa−Si層、66はn+a−Si層、86はゲー
ト線電極とa−Si層間の絶縁膜、76はソース線電極
と液晶層間の絶縁膜、5は液晶層、9は対向電極、21
は透明画素電極であり、Aは断面を示す線である。
した所定部厚膜型ゲート線とすることでゲート線上の液
晶層の厚みが薄くなり、液晶層にかかる電界強度が高く
なり、ベンド配向への転移を高速にすることができる。
ら0.6μm程度だが、これを約2倍にすることで、液
晶層の厚みを0.5μm程度薄くすることができる。
の実施の形態の構成図を示す。
ソース線電極、3は画素電極、64はチャネル保護膜、
65はa−Si層、66はn+a−Si層、86はゲー
ト線電極とa−Si層間の絶縁膜、76はソース線電極
と液晶層間の絶縁膜、5は液晶層、9は対向電極、21
は透明画素電極であり、Aは断面部を示す線であり、7
0はゲート線電極の上に電気的に接触させて積層したソ
ース線形成金属である。
ース線形成金属を電気的に接触させて積層する一部接触
型ゲート線とすることにより実質的にゲート線電極の膜
厚を厚く、ゲート線上の液晶層の厚みを薄くし、液晶層
にかかる電界強度を高くすることでベンド配向への転移
を高速にすることができる。
0.6μm程度であるため液晶層の厚みをそれだけ薄く
することができる。
の実施の形態の構成図を示す。
ソース線電極、3は画素電極、64はチャネル保護膜、
65はa−Si層、66はn+a−Si層、86はゲー
ト線電極とa−Si層間の絶縁膜、76はソース線電極
と液晶層間の絶縁膜、5は液晶層、9は対向電極、21
は透明画素電極であり、Aは断面部を示す線であり、7
13はゲート線電極の上に電気的に接触させずに積層し
たソース線形成金属である。
間にソース線形成金属を電気的に絶縁して介在させる非
接触型ゲート線とすることでゲート線上の液晶層の厚み
を薄くし、液晶層にかかる電界強度を高くすることでベ
ンド配向への転移を高速にすることができる。
の実施の形態の構成図を示す。本図において、1は第1
の基板、8はゲート線電極、7はソース線電極、6は画
素トランジスタ、2は第2の基板、91は第1の基板の
ゲート線電極と向かい合う位置に形成した第1の対向電
極、92は第1の対向電極とは電気的に絶縁された第2
の対向電極である。この分割型対向電極の構造では、第
1の対向電極と第2の対向電極を電気的に絶縁している
ため、電圧変動が液晶層や絶縁膜の容量性負荷を介して
画素電極や画素トランジスタに影響することを防ぎなが
らゲート線電極上の液晶層に任意の電界強度を与えるこ
とができ、ベンド配向への転移を高速に行うことができ
る。通常の映像表示時には第1の対向電極と第2の対向
電極を同電位にすることにより、対向電極がパターニン
グされていない従来の液晶表示装置と全く同等の画質を
得ることができる。
7の実施の形態の液晶表示装置の断面図を示す。本図に
おいて1は第1の基板、8はゲート線電極、7はソース
線電極、87は絶縁膜、2は第2の基板、11は第1の
基板のゲート線電極と向かい合う位置に形成したブラッ
クマトリクス用金属、12はカラーフィルター、5は液
晶層、91は第2の基板上全面にほぼ均一に形成した1
層目の対向電極、92は第1の基板のゲート線と向かい
合う位置に形成した2層目の対向電極である。この対峙
部厚膜対向電極の構造では、ゲート線上と向かい合う対
向電極を2層にすることでゲート線上の液晶層の厚みが
薄くなり電界強度を高くすることができ、ベンド配向へ
の転移を高速に行うことができる。
8の実施の形態の液晶表示装置の断面図を示す。本図に
おいても1は第1の基板、8はゲート線電極、7はソー
ス線電極、87は絶縁膜、2は第2の基板、11は第1
の基板のゲート線電極と向かい合う位置に形成したブラ
ックマトリクス用金属、121は赤等第1の色彩のカラ
ーフィルター、122は青等他の第2の色彩のカラーフ
ィルター、9は対向電極、5は液晶層である。
のゲート線電極と向かい合う部分でカラーフィルター形
成樹脂を積層することによりこの部分の対向電極を盛り
上げゲート線上の液晶層の厚みを薄くすることにより、
液晶層の電界強度を高くすることができ、ベンド配向へ
の転移を高速にすることができる。
9の実施の形態の液晶表示装置の断面図を示す。本図に
おいても1は第1の基板、8はゲート線電極、7はソー
ス線電極、87は絶縁膜、2は第2の基板、11は第1
の基板のゲート線電極と向かい合う位置に形成したブラ
ックマトリクス用金属、12はカラーフィルター、11
1は第1の基板のゲート線に向かい合う部分に形成した
柱状スペーサ、9は対向電極、5は液晶層である。
のゲート線電極と向かい合う部分に柱状スペーサを形成
し、この柱状スペーサと液晶層の間に対向電極を形成す
ることによりゲート線上の液晶層の厚みを薄くし、液晶
層の電界強度を高くすることができ、ベンド配向への転
移を高速にすることができる。
実施の形態まで9つの実施の形態で液晶パネルの構造を
説明したが、各実施の形態のうち複数を組み合わせてゲ
ート線上の液晶層の厚みを薄くすることはいずれか単独
で実施するよりもより高い効果を得やすく、かつ、対向
電極を分割してゲート線に向かい合う電極に任意の電圧
を印加すればさらに効果は増大する。
移のために、画素電極と対向電極間に通常の映像の表示
時よりも高い電圧をかけたり、2種の電圧をかけたり
し、更にそのための手段、デューティ比等に工夫を凝ら
したものである。
施の形態の液晶装置の画素の回路を中心とした構成を示
す。本図において、3は、画素電極である。6は、画素
トランジスタである。7は、ソース線である。71は、
次のソース線である。8は、ゲート線である。81は、
前のゲート線である。9は、対向電極である。10は、
全蓄積容量に接続する共通電極である。Cgdは、画素
トランジスタのゲート・ドレイン間の容量である。Cs
tは、画素電極に接続し、共通電極との間に形成する蓄
積容量である。Clcは、液晶層の容量である。Cgs
は、画素トランジスタのゲート・ソース間の容量であ
る。
面と断面の概略を示す。本図において、6は画素トラン
ジスタ、21は透明画素電極、Cstは画素電極に接続
し、共通電極との間に形成する蓄積容量、Clcは液晶
層の容量、7はソース線、71は次のソース線、8はゲ
ート線、81は前のゲート線、9は対向電極、10は全
蓄積容量に接続する共通電極である。
す。本図において、Wtは、画素の幅である。Ltは、
画素の長さである。Wpは、画素電極の幅である。Lp
は、画素電極の長さである。Wsは、ソース線の幅であ
る。Wgは、ゲート線の幅である。そして、1画素当た
りの面積30000[μm2 ]中で、画素電極の面積は
18224μm2 となり、1画素の60.7%となる。
形態の液晶装置の動作を図16に示す。
である。Vsは、ソース線の電圧である。Vpは、画素
電極の電圧である。Vccは、共通電極の電圧である。
Vcは、対向電極の電圧である。
を画素トランジスタがオン状態になるまで変化させて、
ソース線の電圧Vsを画素電極21、蓄積容量Cst、
液晶容量Clcに充電する。画素電極の電圧Vpはソー
ス線の電圧Vsと等しくなる。
との間で液晶の透過率が十分に変化する範囲であれば良
く、通常VcとVpの電位差Vpcは0V〜5V程度に
設定する。液晶層をベンド配向させるには更に高い電位
差を連続的に液晶層にかける異電位差連続印加ステップ
が必要である。ベンド配向に転移するために必要な電位
差、時間は液晶材料によって異なるが、6V以上の電位
差を画素電極と対向電極の間に与えることで1秒以内に
転移が完了する材料があることが実験的に確認できてい
る。液晶表示装置としては、この転移時間が短いほど良
く、数秒から10秒以内であることが望ましいが、その
ためにはより大きな電位差(20Vから30V程度)を
与えたり、液晶材料を選択することとなる。液晶層がベ
ンド配向に転移するための電位差はできるだけ広い面積
で与えることが望ましく、画素電極と対向電極の間に与
えることが図15に示すように面積的にもっとも有効で
ある。
4、図15を用いて第2の実施の形態における動作を図
17で説明する。
る。Vsはソース線の電圧である。Vpは画素電極の電
圧である。Vccは共通電極の電圧である。Vcは対向
電極の電圧である。このような構成の液晶パネルにおけ
る通常映像表示時の動作は第1の実施の形態と同様で、
VcとVpの間の電位差Vpcは0V〜5Vである。ベ
ンド配向に転移させるために画素電極と対向電極との間
に6V以上の第1種の電位差を連続的に与えた場合、液
晶パネルの構造や液晶材料によっては、転移状態が進ま
ず膠着する部分が発生し、そこだけが10秒以上かかっ
ても転移できないことがある。そのようなパネルあるい
は液晶材料の条件の場合には対向電極の電圧Vcを画素
電極の電圧Vpに近づけ、液晶層にかかる電位差Vpc
を小さい第2種の電位差にして液晶素子の配向を初期状
態に戻してから再度高い第1種の電位差を与える。この
ことにより、元々ベンド状態に転移していた液晶素子は
初期状態に戻してから再度電位差をかけ直しても転移し
やすいためすぐに転移し、転移状態が膠着していた部分
は新たに電位差をかけ直すことで転移しやすくなるた
め、結果的にパネル全面において短時間にベンド配向に
転移させることができる。
の構成の一例を示す。本図において、205は液晶パネ
ル、204は液晶パネルコントローラ、203は各種電
源電圧発生回路である。液晶パネルコントローラ204
には外部より起動スイッチ210が接続されている。こ
の起動スイッチ210は液晶パネルコントローラ204
の内部のカウンタ211とそれに続く212の切換手段
Aが接続され、起動直後はこのカウンタにより、所定の
期間をカウントした後、通常映像信号発生部213から
の映像信号を液晶パネル205へ印加する。所定の期間
をカウント中は、214の電圧発生手段1と215の電
圧発生手段2を周期カウンタ216で設定された所定の
周期で、217の切換手段Bにより切換える。これらの
電圧発生手段は単一の電圧を発生するとは限定されな
い。液晶パネル205がアクティブ・マトリクスであ
り、この中の画素電極−対向電極間の液晶印加実効電位
差がポイントであるため、対向電極電圧は勿論、画素電
極電圧を決める要因となるソース線電圧、ゲート線電
圧、後述する蓄積容量の共通電極電圧の内、必要な電圧
を組み合わせて切換えることとなる。
とは約0.1秒ないし10秒程度の時間であり、周期カ
ウンタ216で設定された所定の周期とは約0.1秒か
ら5秒程度の時間である。
極の間の電位差Vpcを第2種の電位差にする時間はベ
ンド配向への転移を初期状態に戻すための時間であるた
め、画素電極と対向電極の間に第1種の電位差を付与す
る時間に比べて同等以下の短い時間にするほうが液晶パ
ネル全体でのベンド配向への転移は短時間で終了する。
図19に示すように、Vpcに高い第1種の電位差をか
けている第1種の電位差印加ステップのデューティ比が
0.5を超えると転移時間は格段に短くなる。この第1
種の電位差印加ステップは大体0.1秒から3秒程度で
ある。また、第1種の電位差印加ステップと第2種の電
位差印加ステップの切り替え時に発生する対向電極の電
圧変化のスルーレートの高低はベンド配向への転移時間
に直接影響しない。このため、対向電極のように高い負
荷の電極を駆動する場合であっても小さい電流駆動能力
しか持たない駆動素子を用いて緩やかに電圧を変化させ
ても同様の効果を得ることができる。図20に示すよう
に、周期Tの繰り返し制御ステップで電位差Vpcを変
化させるとき、電位差の変化に要する時間tr、tfは
それぞれ周期Tの30%まで達しても速やかな転移が行
える。
t秒でV[V]変化させるために必要な電流i[A]は
次式で得られ、 i=C*V/t 10[uF]の容量の対向電極を、300ミリ秒で10
[V]変化させるために必要な電流駆動能力は0.33
[mA]となり、汎用的なオペアンプないしは低消費電
力型のオペアンプ等の電流駆動素子で回路を構成するこ
とができる。また、図示はしないが、パルス状信号源と
直列抵抗によって容量素子を駆動しても良い。
4、図15を用いて第1の実施の形態において共通電極
の電位変化により第1種の電位差を大きくする共通電極
電位変動利用型の場合を第3の実施の形態としてその動
作を図22で説明する。構成は第1の実施の形態と同じ
である。
る。Vsはソース線の電圧である。Vpは画素電極の電
圧である。Vccは共通電極の電圧である。Vcは対向
電極の電圧である。
にはソース線の電位Vsが書き込まれ、画素トランジス
タがオフになるとき、ゲート線の電圧変化ΔVgに合わ
せて(2−1式)で算出される突き抜け電圧分ΔVp1
だけ画素電極の電位Vpは変化する。さらに、画素トラ
ンジスタがオフの期間に蓄積容量の電極となっている共
通電極の電位VccをΔVccだけ変化させると(2−
2式)で算出される突き抜け電圧ΔVp2が画素電極に
発生する。本図に示す信号変化の場合、ΔVp1よりも
ΔVp2を大きくすることでソース線から書き込んだ電
位Vsよりも高い電位を画素電極に与えることができ、
画素電極と対向電極との間の電位差Vpcがより大きく
なり、液晶層のベンド配向への転移時間を短くすること
ができる。
号の電圧と同じにしてもVpcを十分大きくでき、か
つ、電圧の共用により電源回路の規模を小さくすること
ができる。
ネルの1画素分の構成図を示す。本図において6は画素
トランジスタ、3は画素電極、Cgdは画素トランジス
タのゲート・ドレイン間容量、Cstは画素電極に接続
し、前段のゲート線との間に形成する蓄積容量、Clc
は液晶層の容量、Cgsは画素トランジスタのゲート・
ソース間容量、7はソース線、71は次のソース線、8
はゲート線、81は前のゲート線、11は対向電極であ
る。このような構成の液晶パネルは前段ゲート方式と呼
ばれ、図13、図14に示す構成に比べて共通電極を削
除できるため開口率を高くできる。
す。6は画素トランジスタ、21は透明画素電極、Cs
tは画素電極に接続し、前段のゲート線との間に形成す
る蓄積容量、Clcは液晶層の容量、7はソース線、7
1は次のソース線、8はゲート線、81は前のゲート
線、9は対向電極である。
す。Wtは画素の幅、Ltは画素の長さLt、Wpは画
素電極の幅、Lpは画素電極の長さ、Wsはソース線の
幅、Wgはゲート線の幅、Wstは蓄積容量部の長辺、
Lstは画素電極とゲート線の間隙であり、1画素当た
りの面積30000[μm^2]中、画素電極の面積は
18564[μm^2]で1画素の61.9%となる。
施の形態において前段のゲート線の電位変化により第1
種の電位差を大きくするゲート線電位変動利用型の場合
を第4の実施の形態としてその動作を図27で説明す
る。
はソース線7の電圧、Vpは画素電極の電圧、Vg−は
前段のゲート線81の電圧、Vcは対向電極の電圧であ
る。
を画素トランジスタがオン状態になるまで変化させて、
ソース線の電圧Vsを透明画素電極21、蓄積容量Cs
t、液晶容量Clcに充電する。透明画素電極21の電
圧Vpはソース線7の電圧Vsと等しくなる。
ト線の電圧変化ΔVgに合わせて(2−3式)で算出さ
れる突き抜け電圧分ΔVp3だけ画素電極の電位Vpは
変化する。さらに、画素トランジスタがオフの期間に蓄
積容量の電極となっている前段のゲート線の電位Vg−
をΔVg−だけ変化させると(2−4式)で算出される
突き抜け電圧ΔVp4が画素電極に発生する。図27に
示す信号変化の場合、ΔVp3よりもΔVp4を大きく
することでソース線から書き込んだ電位Vsよりも高い
電位を画素電極に与えることができ、画素電極と対向電
極との間の電位差Vpcがより大きくなり、液晶層のベ
ンド配向への転移時間を短くすることができる。
合は61.9%とかなり大きいため、画素電極と対向電
極との間に大きい電位差をかけることは非常に有効であ
る。
映像表示時のVcとVpの間の電位差Vpcは0V〜5
Vである。ベンド配向に転移させるために画素電極と対
向電極との間に6V以上の電位差を直流で与えた場合、
液晶パネルの構造や液晶材料によっては、転移状態が進
まず膠着した液晶素子が10秒以上かかっても転移でき
ないことがある。そのようなパネルあるいは液晶材料の
条件の場合には対向電極の電圧Vcを画素電極の電圧V
sに近づけ、液晶層にかかる電位差Vpcを小さい第2
種の電位差にして液晶素子の配向を初期状態に戻してか
ら再度高い第1種の電位差を与えることにより、転移状
態が膠着していた部分に新たに電位差をかけ直し、結果
的にパネル全面において短時間にベンド配向に転移させ
ることができる。
蓄積容量を設けたが後段のゲート線との間に蓄積容量を
設けた場合でも同等の動作で同等の効果が得られる。
素の電極電位のタイムチャートと図13の接続図を用い
て第2ー5の実施の形態における動作を説明する。
を、細い点線はゲート線電位を、細い実線はソース線電
位を、太い実線は画素電極電位を示す。下部のVpcは
画素電極・対向電極間電位差の変動を示す。Tcは通常
映像表示期間、T12は1回目の第2種の電位差印加ステ
ップ、T11は1回目の第1種の電位差印加ステップ、T
22は2回目の第2種の電位差印加ステップ、T21は2回
目の第1種の電位差印加ステップである。各種の画素電
極電位の変動要因を示している。
繰り返し制御ステップで繰り返している。液晶層をベン
ド配向させるための駆動期間の1回目の第2種の電位差
印加ステップT12が開始すると、対向電極電位を通常映
像表示期間とは異なる第2の電位とする。画素電極電位
は、液晶容量を介して対向電極と接続し、この瞬間には
画素トランジスタがオフで電流の供給がないため、対向
電極電位の変化分ΔVcomに対して、(2−5式)に
示すΔVp5だけ、本図の期間T12の左側に示すように
対向電極電位が変化した方向に電位が変化する。
ときの電位変動分ΔVgが画素電極に影響を与える電位
変動分は(2−6式)に示すΔVp6となる。
を上乗せした電位とし、画素トランジスタをオフにする
と、画素電極電位は本図の期間T12の中央ゲート電極電
位変動に示すようにΔVp6だけ下がり、対向電極電位
との電位差はほぼゼロの第2種の電位差になる。
画素トランジスタがオンで画素電極にソース線電位を充
電している充電小ステップ中を除いては画素電極電位と
対向電極電位との電位差はほぼゼロの第2種の電位差に
なる。
から1回目の第1種の電位差印加ステップT11に移行す
ると、画素電極電位と対向電極電位との電位差を第1種
の電位差にするために対向電極電位を第1の電位に変化
させ、画素電極電位はその影響を受けて本図の期間T11
内左側に示す対向電極電位変動のように対向電極電位が
変化した方向に変化する。
加ステップT12同様、対向電極電位にΔVp6を上乗せ
した電位として画素トランジスタを充電小ステップで一
度オン・オフすると、画素電極電位は第2種の電位差印
加ステップの対向電極電位とほぼ等しい電位までは下が
るが、第1種の電位差印加ステップでは画素電極電位と
対向電極電位の間の電位差が液晶層がベンド配向に転移
するのに必要な十分に大きい第1種の電位差になるよう
に対向電極電位を設定する。以降、1回目の第1種の電
位差印加ステップT11中は、画素電極電位と対向電極電
位の間の電位差は、液晶層のベンド配向への転移に必要
な第1種の電位差が与えられている。
が開始すると、対向電極電位が変化するため画素電極電
位はその影響で本図の期間T22の左側の対向電極電位変
動(注、この文の記載は期間T12内に在る。)に示すよ
うに対向電極電位が変化した方向に電位が変化する。充
電小ステップで画素トランジスタのオン・オフを一度行
うと、1回目の第2種の電位差印加ステップT12と同様
に、画素トランジスタがオンになり画素電極にソース線
電位を充電している時以外は画素電極・対向電極間の電
位差はほぼゼロの第2種の電位差になる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、1回目の第1種の電位差印加ステップ同様に画素
電極・対向電極間の電位差は、液晶層のベンド配向への
転移に必要な第1種の電位差が与えられている。
するまで繰り返し制御ステップで第2種の電位差印加ス
テップと第1種の電位差印加ステップを交互に繰り返
し、第2種の電位差印加ステップでは期間開始後1回目
の画素トランジスタがオンするまでの間および充電小ス
テップで画素トランジスタがオンしている時以外は画素
電極・対向電極間の電位差はほとんどゼロの第2種の電
位差になり、第1種の電位差印加ステップでは期間開始
後1回目の画素トランジスタがオンするまでの間以外は
画素電極・対向電極間は液晶層がベンド配向へ転移する
ために必要な十分に大きな第1種の電位差が与えられて
いる。
し,ベンド配向の核の発生とベンド領域の拡大を行う第
1種の電位差印加ステップと、画素電極と対向電極の間
の電位差を小さくしてベンド配向の核が発生しなかった
りベンド領域の拡大が行われなかった部分の液晶層の再
整列を行う第2種の電位差印加ステップを交互に与える
ことで、パネル全面を高速にベンド配向に転移させるこ
とができる。
・対向電極間の第2種の電位差はゼロであることが望ま
しいが、図29に示すように±1Vの範囲内であれば面
内転移完了時間にあまり影響しない。蓄積容量Cst、
液晶容量Clc、ゲート・ドレイン間容量Cgdはその
膜厚、膜質によってパネル内部でもパネル相互にもバラ
ツキがあり、ゲート線電位の変化の影響を受ける画素電
極電位の変化分ΔVp6にもバラツキが生じるが、その
バラツキが±1V以内に収まれば、第2種の電位差印加
ステップのソース線電位をパ37毎に調整する必要はな
くソース線電位を固定した駆動方法を決定できる。
を用いて第5の実施の形態の第2種の電位差印加ステッ
プに画素トランジスタのオン・オフタイミングに合わせ
てソース線電位を変化させる場合の第6の実施の形態の
動作を説明する。
タイムチャートを示す。
を、細い点線はゲート線電位を、細い実線はソース線電
位を、太い実線は画素電極電位を示す。下部のVpcは
画素電極・対向電極間電位差、Vscはソース線・対向
電極間電位差である。Tcは通常映像表示期間、T12は
1回目の第2種の電位差印加ステップ、T11は1回目の
第1種の電位差印加ステップ、T22は2回目の第2種の
電位差印加ステップ、T21は2回目の第1種の電位差印
加ステップである。また、各種の画素電極電位の変動要
因を示す。
ための駆動期間の1回目の第2種の電位差印加ステップ
T12が開始すると、対向電極電位を通常映像表示期間と
は異なる第2の電位とする。画素電極電位は、対向電極
電位変動分をΔVcomとすると(2−5式)に示す様
にΔVp5だけ、本図の対向電極電位変動に示すように
対向電極電位が変化した方向に電位が変化する。ソース
線電位を、対向電極電位にΔVp6を上乗せした電位と
し、充電小ステップで画素トランジスタを一度オン・オ
フすると、画素電極電位は本図のゲート電極電位変動に
示すように、ΔVp6だけ下がり、対向電極との電位差
はほぼゼロの第2種の電位差になる。ソース線電位は画
素トランジスタがオフしている間は対向電極電位とほぼ
等しい電位とし、Vscのように、充電小ステップで画
素トランジスタのオン・オフタイミングに合わせて変動
させる。
プT12中は、通常映像表示期間と同様のタイミングで画
素トランジスタがオン・オフし、その都度ソース線電位
は変化し、画素トランジスタがオフしているときには画
素電極・対向電極および画素電極・ソース線電位間は電
位差はほぼゼロの第2種の電位差になる。
のソース線電位は、対向電極との間の電位差が±1Vの
範囲内であれば面内転移完了時間に何ら変わりはない。
このことは第5の実施の形態で画素電極と対向電極の間
の電位差が±1Vの範囲内であれば面内転移完了時間に
あまり影響しないと図29を用いて述べたのと同様であ
る。
から1回目の第1種の電位差印加ステップT11に移行す
ると、画素電極と対向電極の間の電位差を第1種の電位
差にするため対向電極電位を第1の電位にし、画素電極
電位はその影響を受けて本図の期間T11左側対向電極電
位変動に示すように対向電極電位の変化した方向にΔV
p5だけ変化する。ソース線電位を1回目の第2種の電
位差印加ステップT12同様、対向電極電位にΔVp6を
上乗せした電位として充電小ステップで画素トランジス
タを一度オン・オフすると、画素電極電位は第2種の電
位差印加ステップの対向電極電位とほぼ等しくなる。
もソース線電位は画素トランジスタのオン・オフのタイ
ミングで電位を変化し、第1種の電位差印加ステップで
は画素電極・対向電極間およびソース線・対向電極間の
電位差は、第2種の電位差印加ステップの対向電極電位
と第1種の電位差印加ステップの対向電極電位の電位差
とほぼ等しい。そこで、第1種の電位差印加ステップの
対向電極電位と第2種の電位差印加ステップの対向電極
電位の電位差が液晶層の転移に必要な第1種の電位差に
なるようそれぞれの期間の対向電極電位を設定する。
が開始すると、対向電極電位が変化するため画素電極電
位はその影響で本図の期間T22内左側の対向電極電位変
動で示す(説明の記載は期間T12内。)ように対向電極
電位の変化した方向に電位が変化する。その後の画素ト
ランジスタによる充電動作で画素電極電位は1回目の第
2種の電位差印加ステップと同様の変化をし、対向電極
電位とほぼ等しくなる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、対向電極電位は1回目の第1種の電位差印加ステ
ップと同様に変化し、この期間中も画素トランジスタに
よる画素電極の充電で、1回目の第1種の電位差印加ス
テップT11と同様の第1種の電位差が画素電極・対向電
極間に与えられる。
するまで繰り返し制御ステップで第2種の電位差印加ス
テップと第1種の電位差印加ステップを交互に繰り返
し、第2種の電位差印加ステップでは画素電極・対向電
極間およびソース線・対向電極間の電位差はほとんどゼ
ロの第2種の電位差になり、第1種の電位差印加ステッ
プでは画素電極・対向電極間には液晶層がベンド配向に
転移するために必要な十分に大きな第1種の電位差が与
えられる。
作に加えて、第2種の電位差印加ステップ中に、面内の
大部分の面積を占める画素電極およびソース線と対向電
極との電位差をゼロにするので、ソース線電位を変動さ
せる煩雑さはあるが、第5の実施の形態よりも液晶層の
ベンド配向への転移を更に高速化できる。
を用いて第5の実施の形態の画素トランジスタのオンに
よる画素電極充電を液晶層をベンド配向させるための駆
動期間の初期に1回行う場合の第2−7の実施の形態の
動作を説明する。
タイムチャートを示す。図31において、太い点線は対
向電極電位を、細い点線はゲート線電位を、細い実線は
ソース線電位を、太い実線は画素電極電位を示す。下部
のVpcは画素電極・対向電極間電位差である。Tcは
通常映像表示期間、T12は1回目の第2種の電位差印加
ステップ、T11は1回目の第1種の電位差印加ステッ
プ、T22は2回目の第2種の電位差印加ステップ、T21
は2回目の第1種の電位差印加ステップである。また、
各種の画素電極電位の変動要因をも示す。
ための駆動期間の1回目の第2種の電位差印加ステップ
T12が開始すると、対向電極電位を通常映像表示期間と
は異なる第2の電位とする。画素電極電位は、対向電極
電位変動の影響を受けて、本図の期間T12内の対向電極
電位変動に示すように対向電極電位が変化した方向にΔ
Vp5だけ電位が変化する。ソース線電位を、対向電極
電位にΔVp6を上乗せした電位とし、画素トランジス
タを一度オン・オフすると、画素電極電位は本図のゲー
ト電極電位変動に示すようにΔVp6だけ下がり、対向
電極電位とほぼ等しくなる。以降、1回目の第2種の電
位差印加ステップT12中は、ゲート線電位の変化はな
く、画素電極電位と対向電極電位1の電位差はほぼゼロ
の第2種の電位差のままである。
から1回目の第1種の電位差印加ステップT12に移行す
ると、画素電極・対向電極間の電位差を第1種の電位差
にするため対向電極電位を第1の電位にし、画素電極電
位はその影響を受けて本図の期間T12内左側対向電極電
位変動に示すように対向電極電位の変化した方向にΔV
p5だけ変化する。第1種の電位差印加ステップに移行
しても画素トランジスタオンによる画素電極の充電は行
われないため画素電極の電位は対向電極電位の変動によ
り影響を受けた電位を維持し、画素電極・対向電極間の
電位差が液晶層のベンド配向への転移に必要な十分に大
きい第1種の電位差になるように対向電極電位を設定す
る。
が開始すると、対向電極電位を第2の電位に変化するた
め画素電極電位はその影響で本図の期間T12から期間T
22への移行部に示す対向電極電位変動に示すように対向
電極電位が変化した方向に電位が変化するが、その電位
は1回目の第2種の電位差印加ステップT12のゲート電
極電位変動での画素電極電位と等しく、対向電極電位と
の電位差はほぼゼロの第2種の電位差になる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、対向電極電位は1回目の第1種の電位差印加ステ
ップと同様に第1の電位に変化し、この期間中も画素電
極の充電は行われず、1回目の第1種の電位差印加ステ
ップと同様の第1種の電位差が画素電極・対向電極間に
は与えられる。
するまで繰り返し制御ステップで第2種の電位差印加ス
テップと第1種の電位差印加ステップを交互に繰り返
し、第2種の電位差印加ステップでは画素電極・対向電
極間の電位差はほとんどゼロの第2種の電位差になり、
第1種の電位差印加ステップでは画素電極・対向電極間
には液晶層が転移するために必要な十分に大きな第1種
の電位差が与えられる。
フタイミングを通常映像表示期間とは変えるという煩雑
さはあるが、第2種の電位差印加ステップ中の画素トラ
ンジスタオンによる画素電極充電回数が通常タイミング
よりも少ないため、画素電極・対向電極間電位差がゼロ
の時間が第2種の電位差印加ステップ中に多くなり、第
5の実施の形態よりも液晶層のベンド配向への転移を高
速化できる。
ジスタのオンでは不十分な場合や、液晶層をベンド配向
に転移させるための駆動期間が通常の映像表示期間に対
して非同期に開始し、画素トランジスタを確実にオンに
するために回数のマージンが必要な場合には、液晶層を
ベンド配向に転移させるための駆動期間の初めの画素ト
ランジスタオンによる画素電極充電を1回ではなく数回
行っても効果にあまり影響しない。
は、通常の映像表示タイミングから、液晶層をベンド配
向させるための駆動への切り替えを済ませた後、1フィ
ールド期間(通常16.7ミリ秒)以内に行なわれる。
を用いて第5の実施の形態の充電小ステップでの画素ト
ランジスタのオンによる画素電極充電を液晶層をベンド
配向させるための駆動期間内の第1種の電位差印加ステ
ップ、第2種の電位差印加ステップそれぞれの初期に1
回行う場合の第8の実施の形態の動作を説明する。
タイムチャートを示す。
細い点線はゲート線電位、細い実線はソース線電位、太
い実線は画素電極電位である。下部のVpcは画素電極
・対向電極間電位差である。Tc通常映像表示期間、T
12は1回目の第2種の電位差印加ステップ、T11は1回
目の第1種の電位差印加ステップ、T22は2回目の第2
種の電位差印加ステップ、T21は2回目の第1種の電位
差印加ステップである。また、各種の画素電極電位の変
動要因を示す。
るための駆動期間の1回目の第2種の電位差印加ステッ
プT12が開始すると、対向電極電位を通常映像表示期間
とは異なる第2の電位にする。画素電極電位は対向電極
電位変動の影響を受けて、本図の期間T12内の左側の対
向電極電位変動に示すように対向電極電位が変化した方
向に電位がΔVp5だけ変化する。
を上乗せした電位とし、充電小ステップで画素トランジ
スタを一度オン・オフすると、画素電極電位は期間T12
内中央のゲート電極電位変動に示すようにΔVp6だけ
下がり、対向電極電位とほぼ等しくなる。以降、1回目
の第2種の電位差印加ステップT12中は、ゲート線電位
の変化はなく、画素電極・対向電極間の電位差はほぼゼ
ロの第2種の電位差のままである。
から1回目の第1種の電位差印加ステップT11に移行す
ると、画素電極・対向電極間の電位差を第1種の電位差
にするため対向電極電位を第1の電位にし、画素電極電
位はその影響を受けて期間T11の左側対向電極電位変動
に示すように対向電極電位が変化した方向にΔVp5だ
け変化する。ソース線電位を1回目の第2種の電位差印
加ステップT12同様、対向電極電位にΔVp6を上乗せ
した電位として充電小ステップで画素トランジスタを一
度オン・オフすると画素電極電位はゲート電極電位変動
と同様に、第2種の電位差印加ステップの対向電極電位
とほぼ等しくなる。
プT11中は画素トランジスタオンによる画素電極の充電
がないので画素電極電位は変化しない。このように第1
種の電位差印加ステップでは画素電極と対向電極間の電
位差は、第2種の電位差印加ステップの対向電極電位と
第1種の電位差印加ステップの対向電極電位の電位差と
ほぼ等しい。そこで、第1種の電位差印加ステップの対
向電極電位と第2種の電位差印加ステップの対向電極電
位の電位差が液晶層のベンド配向への転移に必要な電位
差になるよう各期間の対向電極電位を設定する。
が開始すると、対向電極電位が変化するため画素電極電
位はその影響で期間T12と期間T22の境部の対向電極電
位変動に示すように対向電極電位が変化した方向に電位
が変化する。その後の画素トランジスタオンによる画素
電極充電動作でその電位は1回目の第2種の電位差印加
ステップでの画素電極電位となり、対向電極電位との電
位差はほぼゼロの第2種の電位差になる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、対向電極電位は1回目の第1種の電位差印加ステ
ップと同様に変化するが、この期間中も初期の画素トラ
ンジスタオンにより、1回目の第1種の電位差印加ステ
ップと同様の第1種の電位差が画素電極・対向電極間に
は与えられる。
するまで繰り返し制御ステップで第2種の電位差印加ス
テップと第1種の電位差印加ステップを交互に繰り返
し、第2種の電位差印加ステップでは画素電極・対向電
極間の電位差はほとんどゼロの第2種の電位差になり、
第1種の電位差印加ステップでは画素電極・対向電極間
の電位差は液晶層が転移するために必要な十分に大きな
第1種の電位差が与えられる。
の初期に1回しか行わないことにより、第7の実施の形
態よりも画素トランジスタオン・オフタイミングの制御
はより煩雑になるが、第2種の電位差印加ステップ中に
画素トランジスタがオンになり画素電極と対向電極の電
位差がゼロでなくなる時間を減らしつつ、画素電極電位
を各期間の初期に確定して対向電極電位の変動の影響を
排除し、第5の実施の形態・第7の実施の形態よりもパ
ネル全面でのベンド配向への転移を高速化している。
電が1回の画素トランジスタのオンでは不十分な場合
や、液晶層をベンド配向に転移させるための駆動期間が
通常の映像表示期間に対して非同期に開始し画素トラン
ジスタを確実にオンにするために回数のマージンが必要
な場合には、各期間の初めの画素トランジスタオンによ
る画素電極充電は1回ではなく数回行っても効果にあま
り影響しない。
を用いて第5の実施の形態の液晶層をベンド配向させる
ための駆動期間中、ゲート線のオフ電圧を直流にする場
合の第9の実施の形態の動作を説明する。
タイムチャートを示す。
ための駆動期間の電気的動作タイミングは第5の実施の
形態と同様である。図24の構造の液晶パネルでは、前
段のゲート線81と透明画素電極21との間に蓄積容量
Cstを形成し、通常映像表示期間には画素の隣り合う
行の間に電位差を与えるために、前段のゲート線の電位
と対向電極の電位をおなじ方向に変化させている。この
動作はゲート線が画素トランジスタをオフにする電位す
なわちオフ電圧を選択している間中行われる。
中もこの動作が継続すると、前段のゲート線のオフ電圧
の変動で式(6)のΔVp6だけ画素電極電位が変動
し、特に第2種の電位差印加ステップで画素電極・対向
電極間の電位差をほぼゼロの第2種の電位差にしたいに
もかかわらず、数ボルトの電位差が生じる。第2種の電
位差印加ステップでの画素電極・対向電極間の電位差は
図29に示すように1ボルトを超えると、転移完了時間
が長くなる。
向させるための駆動期間中、ゲート線オフ電圧直流保持
ステップでゲート線のオフ電圧を直流にすることによ
り、第2種の電位差印加ステップでの画素電極の電位変
動を回避でき、パネル全面でのベンド配向への転移を高
速化できる。
3を用いて第10の実施の形態における動作を説明す
る。
タイムチャートを示す。
を、細い点線はゲート線電位を、細い実線はソース線電
位を、太い実線は画素電極電位を示す。下部のVpc
は、画素電極・対向電極間電位差であり、Vscはソー
ス線・対向電極間電位差である。Tcは通常映像表示期
間、T12は1回目の第2種の電位差印加ステップ、T11
は1回目の第1種の電位差印加ステップ、T22は2回目
の第2種の電位差印加ステップ、T21は2回目の第1種
の電位差印加ステップである。また、各種の画素電極電
位の変動要因を示す。
るための駆動期間の1 回目の第2種の電位差印加ステッ
プT12が開始すると、対向電極電位を通常映像表示期間
とは異なる第2の電位とする。画素電極電位4は液晶容
量Clcを介して対向電極と接続し、この瞬間には画素
トランジスタがオフで電流供給がないため、対向電極電
位変動分ΔVcomに対して式(5)のΔVp5だけT
12の左端の対向電極電位変動に示すように対向電極電位
の変化した方向に電位が変化する。ソース線電位を、対
向電極電位にΔVp6を上乗せした電位とし、充電小ス
テップで画素トランジスタを一度オン・オフすると、画
素電極電位は期間T12中央のゲート電極電位変動に示す
ように、ΔVp6だけ下がり、対向電極電位とほぼ等し
くなる。
から1回目の第1種の電位差印加ステップT11に移行す
ると、画素電極・対向電極間の電位差を第1種の電位差
にするため、対向電極電位を第1の電位に変化させ、画
素電極電位はその影響を受けて期間T11と期間T12の境
部の対向電極電位変動に示すように対向電極電位の変化
した方向にΔVp5だけ変化する。ソース線電位を1回
目の第2種の電位差印加ステップT12同様、対向電極電
位にΔVp6を上乗せした電位として充電小ステップで
画素トランジスタを一度オン・オフすると、画素電極電
位は期間T11のゲート電極電位変動と同様に、ゲート線
電位の電位変動の影響で下がる。
と対向電極の間の電位差が大きいほど液晶層のベンド配
向への転移を高速化できるため、第2種の電位差印加ス
テップから第1種の電位差印加ステップへの対向電極電
位の変動とは逆方向にソース線電位を変動させる。対向
電極電位は、画素電極電位との電位差が液晶層のベンド
配向への転移に必要な第1種の電位差になるように設定
する。
が開始すると、対向電極電位が変化するため画素電極電
位はその影響で期間T12と期間T22の境界部の対向電極
電位変動に示すように対向電極電位の変化した方向に電
位が変化する。その後の画素トランジスタオンによる画
素電極充電動作でその電位は1回目の第2種の電位差印
加ステップでの画素電極電位となり、対向電極電位との
電位差はほぼゼロの第2種の電位差になる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、対向電極電位は1回目の第1種の電位差印加ステ
ップと同様に変化するが、この期間中も画素トランジス
タオンによる画素電極充電により、1回目の第1種の電
位差印加ステップと同様の第1種の電位差が画素電極・
対向電極間には与えられる。
するまで繰り返し制御ステップで第2種の電位差印加ス
テップと第1種の電位差印加ステップを交互に繰り返
し、第2種の電位差印加ステップでは期間開始後1回目
の画素トランジスタオンまでの間および充電小ステップ
で画素トランジスタがオンして画素電極を充電している
時以外は画素電極・対向電極間の電位差はほとんどゼロ
の第2種の電位差になり、第1種の電位差印加ステップ
では期間開始後1回目の画素トランジスタオンまでの間
以外は画素電極・対向電極間は液晶層がベンド配向へ転
移するために必要な十分に大きな第1種の電位差が与え
られる。
位差印加ステップとでソース線電位を変動することによ
り、第1種の電位差印加ステップには画素電極・対向電
極間の第1種の電位差をより大きくすることができるた
め、液晶層のベンド配向への転移を高速化できる。
実施の形態で液晶層をベンド配向させるための駆動期間
を第1種の電位差印加ステップから開始した場合と、第
2種の電位差印加ステップから開始した場合での転移が
完了するまでの所要時間の測定結果を示す。
素電極・対向電極間の第1種の電位差を示し、この電位
差が大きければ転移完了時間は短くなっているが、いず
れの電位差においても第2種の電位差印加ステップから
開始した場合の方がより早くベンド配向への転移が完了
する。
3を用いて第11の実施の形態における動作を説明す
る。
を、細い点線はゲート線電位を、細い実線はソース線電
位を、太い点線は画素電極電位と示す。Vpcは、画素
電極・対向電極間電位差である。3つのTcは通常映像
表示期間、T12は1回目の第2種の電位差印加ステッ
プ、T11は1回目の第1種の電位差印加ステップ、T22
は2回目の第2種の電位差印加ステップ、T21は2回目
の第1種の電位差印加ステップである。また、各種の画
素電極電位の変動要因を示す。
ための駆動期間の1回目の第2種の電位差印加ステップ
T12が開始すると、対向電極電位を通常映像表示期間と
は異なる第2の電位とする。画素電極電位は、液晶容量
Clcを介して対向電極と接続し、この瞬間には画素ト
ランジスタがオフで電流の供給がないため、対向電極電
位変動分ΔVcomに対してΔVp5だけ本T12の左端
に示すように対向電極電位が変化した方向に電位が変化
する。
を上乗せした電位とし、充電小ステップで画素トランジ
スタを一度オン・オフすると、画素電極電位は本T12の
中央に示すようにΔVp6だけ下がり、対向電極電位と
ほぼ等しくなる。以降、1回目の第2種の電位差印加ス
テップ中は、充電小ステップで画素トランジスタがオン
になり画素電極にソース線電位を充電している時以外は
画素電極電位と対向電極電位との電位差はほぼゼロの第
2種の電位差になる。
から1回目の第1種の電位差印加ステップT11に移行す
ると、画素電極電位と対向電極電位との電位差を第1種
の電位差にするために対向電極電位を第1の電位に変化
させ、画素電極電位はその影響を受けて対向電極電位が
変化した方向にΔVp5だけ変化する。ソース線電位を
1回目の第2種の電位差印加ステップT12同様、対向電
極電位にΔVp6を上乗せした電位として充電小ステッ
プで画素トランジスタを一度オン・オフすると、画素電
極電位はゲート線電位の電位変動の影響で第2種の電位
差印加ステップの対向電極電位とほぼ等しい電位までは
下がるが、第1種の電位差印加ステップでは画素電極電
位と対向電極電位の間の電位差が液晶層がベンド配向に
転移するのに必要な十分に大きい第1種の電位差になる
ように対向電極電位を設定する。以降、1回目の第1種
の電位差印加ステップT11中は、画素電極電位と対向電
極電位の間の電位差は、液晶層のベンド配向への転移に
必要な第1種の電位差が与えられている。
が開始すると、対向電極電位が変化するため画素電極電
位はその影響でT22の最初の対向電極電位変動に示すよ
うに対向電極電位が変化した方向に電位が変化するが、
画素トランジスタを一度オン・オフすると、1回目の第
2種の電位差印加ステップT12と同様に、画素トランジ
スタがオンになり画素電極にソース線電位を充電してい
る時以外は画素電極・対向電極間の電位差はほぼゼロの
第2種の電位差になる。
から2回目の第1種の電位差印加ステップT21に移行す
ると、対向電極電位は1回目の第1種の電位差印加ステ
ップと同様に変化するが、画素トランジスタがオンにな
り画素電極にソース線電位を充電している時も画素トラ
ンジスタがオフしている時も画素電極電位と対向電極電
位の間の電位差は、液晶層のベンド配向への転移に必要
な第1種の電位差が与えられている。
り返し制御ステップで第2種の電位差印加ステップと第
1種の電位差印加ステップを交互に繰り返し、第2種の
電位差印加ステップでは期間開始後1回目の画素トラン
ジスタがオンするまでの間および画素トランジスタがオ
ンしている時以外は画素電極・対向電極間の電位差はほ
とんどゼロの第2種の電位差になり、第1種の電位差印
加ステップでは期間開始後1回目の画素トランジスタが
オンするまでの間以外は画素電極・対向電極間は液晶層
がベンド配向へ転移するために必要な十分に大きな第1
種の電位差が与えられている。
た時点で通常映像表示期間Tcに移行する前に、移行用
高電位差印加ステップで画素電極・対向電極間の電位差
が大きい映像情報(通常は黒か白の表示)を1フィール
ド表示すると、液晶層のベンド配向領域の拡大が完了
し、以降、本来の入力映像情報を表示するその次の通常
映像表示期間Tcに移行する。
種の電位差印加ステップは数フィールド以上、時間にし
て数百ミリ秒以上になることが多く、液晶層のベンド配
向への転移を完了するために第1種の電位差印加ステッ
プもしくは第2種の電位差印加ステップを1回追加する
と、転移完了時間は数百ミリ秒単位で増加する。新たな
ベンド核の発生は不要でベンド領域の拡大のみで転移が
完了する場合には、画素電極・対向電極間の電位差が大
きい映像情報を表示することで数十ミリ秒の時間追加で
良くなり、転移完了時間を短縮することができる。
の各部の立上げの制御に関する。
発明群を説明する。
図38を参照しつつ説明する。なお、本発明群は、実施
の形態は1つである。
ある。Vsは、ソース線の電位である。Vpは、画素電
極の電位である。Vpcは、画素電極と対向電極間の電
位差である。また、Toは、電源オフ期間であり、T12
は1回目の第2種の電位差印加ステップである。T11は
1回目の第1種の電位差印加ステップであり、Tcは、
通常の映像の表示期間である。また、各種の画素電極電
位の変動要因を示す。
02は電源回路コントローラ、3803は各種電源電圧
発生回路、3804は液晶パネルコントローラ、380
5は液晶パネルである。主電源3801と液晶パネルコ
ントローラ3804には外部より起動スイッチ3810
が接続されている。この起動スイッチ3810は液晶パ
ネルコントローラ3804の内部のカウンタ3811と
それに続く3812の切換手段Aが接続され、起動後、
液晶パネルコントローラ3804に電源が供給された後
は、このカウンタにより、所定の期間をカウントした
後、通常映像信号発生部3813からの映像信号を液晶
パネル3805へ印加する。所定の期間をカウント中
は、3814の電圧発生手段1と3815の電圧発生手
段2を周期カウンタ3816で設定された所定の周期
で、3817の切換手段Bにより切換える。
パネルに入力するすべての信号は不定である。起動スイ
ッチ3810を投入して電源をオンにすると、まず38
02の電源回路コントローラにのみ電源が供給され、3
802のコントローラが各種電源電圧発生回路を順次制
御して液晶パネルコントローラの動作が開始する。この
ような液晶層安定保持立ち上げ制御ステップを有する回
路構成にすることにより、液晶パネルに入力する信号を
電源投入後、直ちに第2種の電位差印加ステップの電圧
設定にすることが可能になり、電圧無印加状態での液晶
層の整列状態を壊すことなく液晶層のベンド配向への転
移期間を開始することができ、電源投入後の転移完了時
間を短くすることができる。
状態で基板のラビング溝に沿って整列しているが、何等
かの電位差印加があると、ベンド配向に転移しやすい液
晶素子から順に転移が開始する。液晶パネル面内でスプ
レイ配向のままの液晶素子と、ベンド配向に移転しかけ
ている液晶素子が無秩序に混在すると、それらの液晶素
子に同時に大きい電位差を印加しても潤滑なベンド配向
への転移が行なわれない場合がある。本実施の形態で
は、液晶装置の電源投入直後に無作為な電位差印加によ
りベンド配向への転移を始める液晶素子の発生を抑え
て、全面がスプレイ配向状態の液晶素子に対してベンド
配向への転移のための駆動を開始することを目的として
いる。
結果の一例を示す。
に入力する対向電極電位、ゲート線電位、ソース線電位
が全て、第2種の電位差印加ステップで出力されるべき
電圧を出力するものである。一方、第2種の電位差印加
ステップ前に通常の映像の表示期間がある従来の方式で
は、電源投入後各種電源電圧発生回路が無制御のまま立
ちあがり、第2種の電位差印加ステップの前に通常映像
表示期間と同様の電圧が対向電極電位、ゲート線電位、
ソース線電位に出力される。これら2方式で第2種の電
位差印加ステップの所要時間を変えて転移完了状態を観
測すると、本実施の形態の駆動方式のほうが短時間で転
移が完了することがわかった。
態では、第1種の電位差印加ステップと第2種の電位差
印加ステップとでソース線電位は同様に変化する必要は
なく、各期間において異なるタイミング、異なる電位で
変化しても何ら差し支えない。
基づいて説明してきたが、本発明は何もこれらに限定さ
れないのは勿論である。すなわち例えば以下の様にして
いても良い。
晶プラズマディスプレイ、有機EL等である。
OCBと言われる型のものである。
等である。
ば、液晶パネルの中でも広い面積を占める画素電極と対
向電極の間に通常映像表示時よりも高い第1種の電位差
を付与することにより、液晶層のベンド配向への核の生
成およびベンド領域の拡大を行い、パネル全面で液晶層
を短時間にベンド配向に転移することができ、高速応答
で広視野角な液晶パネルを提供することができる。
間に通常映像表示時よりも高い第1種の電位差を付与す
る第1種の電位差印加ステップと、第1 種の電位差より
も小さい第2種の電位差を付与する第2種の電位差印加
ステップを交互に設けることにより、液晶層のベンド配
向への核の生成およびベンド領域の拡大と、液晶層の再
整列を交互に行い、結果的にパネル全面で液晶層を短時
間にベンド配向に転移することができ、高速応答で広視
野角な液晶パネルを提供することができる。
ている共通電極の電位を変更することで、画素電極電位
をソース線から与えた電位よりも更に対向電極との電位
差が大きくなるように変動させ、液晶層に高い電位差を
付与することで、パネル全面で液晶層をより短時間にベ
ンド配向に転移することができ、高速応答で広視野角な
液晶パネルを提供することができる。
ている前段のゲート線の電位を変更することで、画素電
極電位をソース線から与えた電位よりも更に対向電極と
の電位差が大きくなるように変動させ、液晶層に高い電
位差を付与することで、パネル全面で液晶層をより短時
間にベンド配向に転移することができ、高速応答で広視
野角な液晶パネルを提供することができる。
がオフする時に画素電極に生じる電位変動分を考慮する
ことで、ゲート線のオン・オフタイミングを通常の映像
表示時と変更することなく、画素電極と対向電極間に液
晶層のベンド配向への転移に有効な第1種の電位差と第
2種の電位差を付与することができ、パネル全面でのベ
ンド配向への転移を高速にすることができる。
ングを通常の映像表示時と同様にしながら、画素トラン
ジスタがオフしているときには更にソース線の電位を変
動させて、ソース線と対向電極間にも液晶層のベンド配
向への転移に有効な第2種の電位差を付与することによ
り、パネル全面でのベンド配向への転移をより高速化す
ることができる。
電極充電を液晶層をベンド配向に転移させる駆動期間の
初期に少なくとも1回行うことにより、画素トランジス
タのオン・オフタイミングを通常映像表示期間とは変え
るという煩雑さはあるが、第2種の電位差印加ステップ
中の画素電極充電回数が通常タイミングよりも少ないた
め、画素電極と対向電極間の電位差がゼロの時間が第2
種の電位差印加ステップ中に多くなり、パネル全面での
ベンド配向への転移をより高速にすることができる。
電極充電を液晶層をベンド配向させるための第1種の電
位差印加ステップ、第2種の電位差印加ステップそれぞ
れの初期に少なくとも1回行うことにより、画素トラン
ジスタのオン・オフタイミングの制御はより煩雑になる
が、各期間の初期に画素電極電位を確定することで対向
電極電位の変動の影響を全く排除して第1種の電位差お
よび第2種の電位差を付与することができ、パネル全面
でのベンド配向への転移をより高速化することができ
る。
期間中、ゲート線のオフ電圧を直流にすることにより、
特に第2種の電位差印加ステップで画素電極がゲート線
電位変動から受ける影響を排除することができ、パネル
全面でのベンド配向への転移を高速にすることができ
る。
種の電位差印加ステップとでソース線の電位を変動さ
せ、第1種の電位差印加ステップでの画素電極と対向電
極間の電位差をより大きくすることで、パネル全面での
ベンド配向への転移を高速にすることができる。
動期間を終了し、通常映像表示期間に移行する前に、画
素電極・対向電極間の電位差が大きい映像情報を1フィ
ールド表示することにより、ベンド配向させるための第
1種の電位差印加ステップあるいは第2種の電位差印加
ステップを追加して転移完了のための時間を数百ミリ秒
も増やすことなく、1フィールドすなわち十数ミリ秒の
時間の追加でベンド配向への転移を完了することがで
き、パネル全面での転移完了時間を短縮することができ
る。
投入時の状態から過度に乱すことなく第2種の電位差印
加ステップを開始することにより、液晶層の整列をより
短時間で行い、パネル全面での液晶層のベンド配向への
転移を高速にすることができる。
を薄くすることにより、ゲート線電極と対向電極間の電
界強度を高くし、液晶層のベンド配向の核の生成を多量
・高速化することにより、パネル全面でのベンド配向へ
の転移を高速にすることができる。
をパターニングにより薄くすることで、液晶層のベンド
配向の核の生成を多量・高速化することができ、パネル
全面でのベンド配向への転移を高速にすることができ
る。
でゲート線上の液晶層の厚みが薄くなり、液晶層にかか
る電界強度が高くなり、液晶層のベンド配向の核の生成
を多量・高速化することができ、パネル全面でのベンド
配向への転移を高速にすることができる。
成金属を電気的に接触させて積層することにより実質的
にゲート線電極の膜厚を厚く、ゲート線上の液晶層の厚
みを薄くし、液晶層にかかる電界強度を高くすることで
ベンド配向への転移を高速にすることができる。
ス線形成金属を電気的に絶縁して介在させることでゲー
ト線上の液晶層の厚みを薄くし、液晶層にかかる電界強
度を高くすることでベンド配向への転移を高速にするこ
とができる。
対向電極にパターニングし、第1の対向電極と第2の対
向電極を電気的に絶縁しているため、電圧変動が液晶層
や絶縁膜の容量性負荷を介して画素電極や画素トランジ
スタに影響することを防ぎながらゲート線電極上の液晶
層に任意の電界強度を与えることができ、ベンド配向へ
の転移を高速に行うことができる。通常の映像表示時に
は第1の対向電極と第2の対向電極を同電位にすること
により、対向電極がパターニングされていない従来の液
晶表示装置と全く同等の画質を得ることができる。
二層にすることでゲート線上の液晶層の厚みが薄くなり
電界強度を高くすることができ、ベンド配向への転移を
高速に行うことができる。
ト線電極と向かい合う部分でカラーフィルター形成樹脂
を積層することによりこの部分の対向電極を盛り上げゲ
ート線上の液晶層の厚みを薄くすることにより、液晶層
の電界強度を高くすることができ、ベンド配向への転移
を高速にすることができる。
ト線電極と向かい合う部分に柱状スペーサを形成し、こ
の柱状スペーサと液晶層の間に対向電極を形成すること
によりゲート線上の液晶層の厚みを薄くし、液晶層の電
界強度を高くすることができ、ベンド配向への転移を高
速にすることができる。
ンド配向(3)の様子を示す図である。
平面と断面を示す図である。
おけるゲート線電極、対向電極間の容量性負荷を模式的
に示した図である。
分の構成を示した図である。
分の構成を示した図である。
分の構成を示した図である。
分の構成を示した図である。
分の構成を示した図である。
分の構成を示した図である。
である。
である。
である。
の回路構成を示した図である。
れたりする電圧の様子、作用を示した図である。
作用を示した図である。
成図である。
位差印加ステップのデューティ比と転移完了時間の相関
を示す図である。
pcの変化に要する時間tr、tfを示す図である。
る。
作用を示した図である。
る。
示した図である。
ある。
ある。
ある。
タイムチャートである。
合の電位差と転移完了時間の関係の測定結果を示した図
である。
タイムチャートである。
タイムチャートである。
タイムチャートである。
タイムチャートである。
のタイムチャートである。
施の形態で液晶層をベンド配向させるための駆動期間を
第1種の電位差印加ステップから開始した場合と第2種
の電位差印加ステップから開始した場合の転移完了時間
測定値を示す図である。
のタイムチャートである。
ある。
である。
Claims (57)
- 【請求項1】 マトリクス状に薄膜トランジスタや画素
電極が形成された第1の基板と、対向電極が形成された
第2の基板との間に在るスプレイ配向の液晶層をベンド
配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と上記第2の基板の対向電極
との間に、通常映像表示期間と異なる電位差を連続的に
印加する異電位差連続印加ステップを有していることを
特徴とする液晶装置の駆動方法。 - 【請求項2】 マトリクス状に薄膜トランジスタや画素
電極が形成された第1の基板と、対向電極が形成された
第2の基板との間に在るスプレイ配向の液晶層をベンド
配向にするための液晶装置の駆動回路において、 上記第1の基板の画素電極と上記第2の基板の対向電極
との間に、通常映像表示期間とは異なる電位差を連続的
に印加する異電位差連続印加手段を有していることを特
徴とする液晶装置。 - 【請求項3】 マトリクス状に薄膜トランジスタや画素
電極が形成された第1の基板と、対向電極が形成された
第2の基板との間に在るスプレイ配向の液晶層をベンド
配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加ステップと、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記両ステップを少くも1回づつ交互に実施させる、更
に、印加の1繰り返し期間のうち、上記第1種の電位差
を印加する期間が50%以上95%以下となるようにす
る繰り返し制御ステップとを有していることを特徴とす
る液晶装置の駆動方法。 - 【請求項4】 前記繰り返し制御ステップによる上記第
1種の電位差と第2種の電位差の交互の印加に際して、
電位差の切り替えに要する時間が、当該1繰り返し期間
の1周期の30%以下である様にする期間切り替え制御
ステップを有していることを特徴とする請求項3に記載
の液晶装置の駆動方法。 - 【請求項5】 請求項1に記載の異電位差連続印加ステ
ップ及び請求項3に記載の第1種の電位差印加ステップ
は各々、 各画素電極に接続する蓄積容量を全画素電極に対して共
通の電位を有する共通電極との間に形成し、該蓄積容量
を含む画素電極容量と、薄膜トランジスタに寄生するゲ
ート線と画素電極の間の容量との比により共通電極の電
位変動に付随して発生する画素電極の電位変化を利用し
て電位差を得る共通電極電位変動利用型異電位差連続印
加ステップ、共通電極電位変動利用型第1種の電位差印
加ステップであることを特徴とする液晶装置の駆動方
法。 - 【請求項6】 前記共通電極電位変動利用型異電位差連
続印加ステップと共通電極電位変動利用型第1種の電位
差印加ステップは、 共通電極に印加する電圧をゲート信号に用いる電圧と等
しくすることを特徴とする請求項5に記載の液晶装置の
駆動方法。 - 【請求項7】 請求項1に記載の異電位差連続印加ステ
ップ及び請求項3に記載の第1種の電位差印加ステップ
は各々、 各画素電極に接続する蓄積容量を1ライン前若しくは後
ろのゲート線との間に形成し、該蓄積容量を含む画素電
極容量と、薄膜トランジスタに寄生するゲート線と画素
電極の間の容量との比により1 ライン前若しくは後ろの
ゲート線の電位変動に付随して発生する画素電極の電位
変化を利用して電位差を得るゲート線電位変動利用型異
電位差連続印加ステップ、ゲート線電位変動利用型第1
種の電位差印加ステップであることを特徴とする液晶装
置の駆動方法。 - 【請求項8】 マトリクス状に薄膜トランジスタや画素
電極が形成された第1の基板と、対向電極が形成された
第2の基板との間に在るスプレイ配向の液晶層をベンド
配向にするための液晶装置の駆動回路において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記両手段を少くも1回づつ交互に実施させる、更に、
印加の1繰り返し期間のうち、上記第1種の電位差を印
加する期間が50%以上95%以下となるようにする繰
り返し制御手段とを有していることを特徴とする液晶装
置の駆動回路。 - 【請求項9】 前記繰り返し制御手段による上記第1種
の電位差と第2種の電位差の交互の印加に際して、上記
第1種の電位差を印加する期間と上記第2の種の電位差
を印加する期間の電位差の切り替えに要する時間が、当
該繰り返し期間の1周期の30%以下である様にする期
間切り替え制御制御手段を有していることを特徴とする
請求項8に記載の液晶装置の駆動回路。 - 【請求項10】 請求項2に記載の異電位差連続印加手
段及び請求項8に記載の第1種の電位差印加手段は各
々、 各画素電極に接続する蓄積容量を全画素電極に対して共
通の電位を有する共通電極との間に形成し、該蓄積容量
を含む画素電極容量と、薄膜トランジスタに寄生するゲ
ート線と画素電極の間の容量との比により共通電極の電
位変動に付随して発生する画素電極の電位変化を利用し
て電位差を得る共通電極電位変動利用型異電位差連続印
加手段、共通電極電位変動利用型第1種の電位差印加手
段であることを特徴とする液晶装置の駆動回路。 - 【請求項11】 前記共通電極電位変動利用型異電位差
連続印加手段、共通電極電位変動利用型第1種の電位差
印加手段は各々、 共通電極に印加する電圧をゲート信号に用いる電圧と等
しくすることを特徴とする請求項10に記載の液晶装置
の駆動回路。 - 【請求項12】 請求項2に記載の異電位差連続印加手
段、請求項8に記載の第1種の電位差印加手段は各々、 各画素電極に接続する蓄積容量を1ライン前若しくは後
ろのゲート線との間に形成し、該蓄積容量を含む画素電
極容量と、薄膜トランジスタに寄生するゲート線と画素
電極の間の容量との比により1 ライン前若しくは後ろの
ゲート線の電位変動に付随して発生する画素電極の電位
変化を利用して電位差を得るゲート線電位変動利用型異
電位差連続印加手段、ゲート線電位変動利用型第1種の
電位差印加手段である事を特徴とする液晶装置の駆動回
路。 - 【請求項13】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 画素電極と対向電極間に通常映像表示期間とは異なる第
1種の電位差を印加する第1種の電位差印加ステップ
と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記両ステップを交互に、そして少くも1回づつ実施さ
せる繰り返し制御ステップを有し、更に、 上記第2種の電位差印加ステップの期間に画素トランジ
スタをオンからオフにする際にゲート線の電位変動に誘
起されて画素電極に生じる電位変動分を対向電極電位に
反映した電位をソース線に与えて画素電極の充電を行う
充電小ステップとを有していることを特徴とする液晶装
置の駆動方法。 - 【請求項14】 前記第2種の電位差印加ステップは、 第2種の電位差を±1V以内にすることを特徴とする請
求項13に記載の液晶装置の駆動方法。 - 【請求項15】 前記第2種の電位差印加ステップは、 第2種の電位差を印加する期間の画素トランジスタがオ
フのときには対向電極と等しい電位をソース線に与える
ことを特徴とする請求項13に記載の液晶装置の駆動方
法。 - 【請求項16】 液晶層をベンド配向させるための駆動
期間の初期に、前記充電小ステップを少くも1回行うこ
とを特徴とする請求項13に記載の液晶装置の駆動方
法。 - 【請求項17】 液晶層をベンド配向させるための駆動
を行う期間で前記第1種の電位差印加ステップおよび前
記第2種の電位差印加ステップを開始した初期に、前記
充電小ステップを少くも1回行うことを特徴とする請求
項13に記載の液晶装置の駆動方法。 - 【請求項18】 ゲート線のオフ電圧を直流に保持し続
けるゲート線オフ電圧直流保持ステップを有しているこ
とを特徴とする請求項13に記載の液晶装置の駆動方
法。 - 【請求項19】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動回路において、 画素電極と対向電極間に通常映像表示期間とは異なる第
1種の電位差を印加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記両手段を少くも1回交互に動作させる繰り返し制御
手段を有し、更に、 上記第2種の電位差が印加されている期間に画素トラン
ジスタをオンからオフにする際にゲート線の電位変動に
誘起されて画素電極に生じる電位変動分を対向電極電位
に反映した電位をソース線に与えて画素電極の充電を行
う充電小手段とを有していることを特徴とする液晶装置
の駆動回路。 - 【請求項20】 前記第2種の電位差印加手段は、第2
種の電位差を±1V以内にすることを特徴とする請求項
19に記載の液晶装置の駆動回路。 - 【請求項21】 前記第2種の電位差印加手段は、 第2種の電位差を印加する期間の画素トランジスタがオ
フのときには対向電極と等しい電位をソース線に与える
ことを特徴とする請求項19に記載の液晶装置の駆動回
路。 - 【請求項22】 液晶層をベンド配向させるための駆動
期間の初期に、前記充電小手段を少くも1回行うことを
特徴とする請求項19に記載の液晶装置の駆動回路。 - 【請求項23】 液晶層をベンド配向させるための駆動
を行う期間で前記第1種の電位差印加手段および前記第
2種の電位差印加手段が動作を開始した初期に、前記充
電小手段を少くも1回行うことを特徴とする請求項19
に記載の液晶装置の駆動回路。 - 【請求項24】 ゲート線のオフ電圧を直流に保持し続
けるゲート線オフ電圧直流保持手段を有していることを
特徴とする請求項19に記載の液晶装置の駆動回路。 - 【請求項25】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 画素電極と対向電極間に通常映像表示期間とは異なる第
1種の電位差を印加する第1種の電位差印加ステップ
と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記両ステップを交互に、そして少くも1回づつ実施さ
せる繰り返し制御ステップを有し、更に、 上記第2種の電位差印加ステップの期間に画素トランジ
スタをオンからオフにする際にゲート線の電位変動に誘
起されて画素電極に生じる電位変動分を対向電極電位に
反映した電位をソース線に与えて画素電極の充電を行う
充電小ステップを有し、 上記第1種の電位差が印加されている期間には、当該第
1種の電位差がより大きくなるようにソース線の電位を
第2種の電位差を印加されている期間とは異なる電位に
することを特徴とする液晶装置の駆動方法。 - 【請求項26】 前記第2種の電位差印加ステップは、 第2種の電位差を±1V以内にすることを特徴とする請
求項25に記載の液晶装置の駆動方法。 - 【請求項27】 前記第2種の電位差印加ステップは、 第2種の電位差を印加する期間の画素トランジスタがオ
フのときには対向電極と等しい電位をソース線に与える
ことを特徴とする請求項25に記載の液晶装置の駆動方
法。 - 【請求項28】 液晶層をベンド配向させるための駆動
期間の初期に、前記充電小ステップを少くも1回行うこ
とを特徴とする請求項25に記載の液晶装置の駆動方
法。 - 【請求項29】 液晶層をベンド配向させるための駆動
を行う期間で前記第1種の電位差印加ステップおよび前
記第2種の電位差印加ステップを開始した初期に、前記
充電小ステップを少くも1回行うことを特徴とする請求
項25に記載の液晶装置の駆動方法。 - 【請求項30】 ゲート線のオフ電圧を直流に保持し続
けるゲート線オフ電圧直流保持ステップを有しているこ
とを特徴とする請求項25に記載の液晶装置の駆動方
法。 - 【請求項31】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動回路において、 画素電極と対向電極間に通常映像表示期間とは異なる第
1種の電位差を印加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記両手段を交互に、そして少くも1回づつ動作させる
繰り返し制御手段を有し、更に、 上記第2種の電位差が印加されている期間に画素トラン
ジスタをオンからオフにする際にゲート線の電位変動に
誘起されて画素電極に生じる電位変動分を対向電極電位
に反映した電位をソース線に与えて画素電極の充電を行
う充電小手段を有し、 上記第1種の電位差が印加されている期間には当該第1
種の電位差がより大きくなるようにソース線の電位を第
2種の電位差が印加されている期間とは異なる電位にす
ることを特徴とする液晶装置の駆動回路。 - 【請求項32】 前記第2種の電位差印加手段は、 第2種の電位差を±1V以内にすることを特徴とする請
求項31に記載の液晶装置の駆動回路。 - 【請求項33】 前記第2種の電位差印加手段は、 第2種の電位差を印加する期間の画素トランジスタがオ
フのときには対向電極と等しい電位をソース線に与える
ことを特徴とする請求項31に記載の液晶装置の駆動回
路。 - 【請求項34】 液晶層をベンド配向させるための駆動
期間の初期に、前記充電小手段を少くも1回行うことを
特徴とする請求項31に記載の液晶装置の駆動回路。 - 【請求項35】 液晶層をベンド配向させるための駆動
を行う期間で前記第1種の電位差印加手段および前記第
2種の電位差印加手段が動作を開始した初期に、前記充
電小手段を少くも1回行うことを特徴とする請求項31
に記載の液晶装置の駆動回路。 - 【請求項36】 ゲート線のオフ電圧を直流に保持し続
けるゲート線オフ電圧直流保持手段を有していることを
特徴とする請求項31に記載の液晶装置の駆動回路。 - 【請求項37】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加ステップと、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記両ステップを交互に、そして少くも1回づつ実施さ
せる繰り返し制御ステップと、 前記繰り返し制御ステップにおいて、前記第2種の電位
差印加ステップを先に実行させることを特徴とする液晶
装置の駆動方法。 - 【請求項38】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記第2種の電位差印加手段から先に実行させ、前記第
1種の電位差印加手段と交互に、そして少くも1回づつ
動作させる繰り返し制御手段とを有していることを特徴
とする液晶装置の駆動回路。 - 【請求項39】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加ステップと、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記両ステップを交互に、そして少くも1回づつ実施さ
せる繰り返し制御ステップと、 前記両ステップの交互の、そして少くも1回づつの実施
が終了し、通常の映像情報を表示する期間に移行するま
での間に、通常映像情報表示期間時に液晶層にかかる電
位差のうちで大きい電位差を上記液晶層に少くも1フィ
ールド印加する移行用高電位差印加ステップとを有して
いることを特徴とする液晶装置の駆動方法。 - 【請求項40】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動回路において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記両手段を交互に、そして少くも1回づつ動作させる
繰り返し制御手段と、 前記両手段の交互の、そして少くも1回づつの動作が終
了し、通常の映像情報を表示する期間に移行するまでの
間に、通常映像情報表示期間時に液晶層にかかる電位差
のうちで大きい電位差を上記液晶層に少くも1フィール
ド印加する移行用高電位差印加手段とを有していること
を特徴とする液晶装置の駆動回路。 - 【請求項41】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動方法において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加ステップと、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加ステップと、 前記第2種の電位差印加ステップから開始し、前記第1
種の電位差印加ステップと交互に、そして少くも1回づ
つ動作させる繰り返し制御ステップと、これに先立ち電
源投入後、上記液晶層の整列状態を過度に乱さない様上
記液晶装置の各部の立上げを制御する液晶層安定保持立
上げ制御ステップとを有していることを特徴とする液晶
装置の駆動方法。 - 【請求項42】 マトリクス状に薄膜トランジスタや画
素電極が形成された第1の基板と、対向電極が形成され
た第2の基板との間に在るスプレイ配向の液晶層をベン
ド配向にするための液晶装置の駆動回路において、 上記第1の基板の画素電極と第2の基板の対向電極との
間に、通常映像表示期間とは異なる第1種の電位差を印
加する第1種の電位差印加手段と、 上記第1種の電位差よりも小さい第2種の電位差を印加
する第2種の電位差印加手段と、 前記第2種の電位差印加手段から開始し、前記第1種の
電位差印加手段と交互に少なくとも1回づつ動作させる
繰り返し制御手段と、これに先立ち電源投入後、上記液
晶層の整列状態を過度に乱さない様上記液晶装置の各部
の立上げを制御する液晶層安定保持立上げ制御手段と、
を有していることを特徴とする液晶装置の駆動回路。 - 【請求項43】 マトリクス状に薄膜トランジスタや画
素電極やゲート線等が形成された第1の基板と、対向電
極が形成された第2の基板との間に在るスプレイ配向の
液晶層をベンド配向にするための液晶装置の駆動方法に
おいて、 上記ゲート線をパルス状の信号で走査しつつ、上記画素
電極と対向電極間に通常映像表示期間より大きい電位差
を印加する期間を設ける高電位差印加ステップを有して
いることを特徴とする液晶装置の駆動方法。 - 【請求項44】 マトリクス状に薄膜トランジスタや画
素電極やゲート線等が形成された第1の基板と、対向電
極が形成された第2の基板との間に在るスプレイ配向の
液晶層をベンド配向にするための液晶装置の駆動回路に
おいて、上記ゲート線をパルス状の信号で走査しつつ、
上記画素電極と対向電極間に通常映像表示期間より大き
い電位差を印加する期間を設ける高電位差印加手段を有
していることを特徴とする液晶装置の駆動回路。 - 【請求項45】 マトリクス状に薄膜トランジスタや画
素電極等が形成された第1の基板と、対向電極が形成さ
れた第2の基板と、両基板間に在るスプレイ配向の液晶
層をベンド配向にするための液晶装置の駆動方法におい
て、 上記第1の基板のゲート線と上記第2の基板の対向電極
間に、通常映像表示期間に液晶層に印加するよりも高い
電界強度を与える期間を高電界付与立上げステップとし
て有していることを特徴とする液晶装置の駆動方法。 - 【請求項46】 マトリクス状に薄膜トランジスタや画
素電極やゲート線等が形成された第1の基板と、対向電
極が形成された第2の基板と、両基板間に在るスプレイ
配向の液晶層をベンド配向にするための液晶装置におい
て、 上記第1の基板のゲート線と上記第2の基板の対向電極
間に、通常映像表示期間に液晶層に印加するよりも高い
電界強度を与える期間を有していることを特徴とする液
晶装置。 - 【請求項47】 請求項46の液晶装置であって、 上記第1の基板のゲート線は、 上記液晶層との間に他の金属膜や半導体層が無い部分で
は、その絶縁膜厚みが薄く形成された強電界印加型ゲー
ト線であることを特徴とする液晶装置。 - 【請求項48】 請求項46の液晶装置であって、 上記第1の基板のゲート線と上記液晶層との間の絶縁膜
は、 比誘電率が高い材料を用いた高比誘電率材料製絶縁膜で
あることを特徴とする液晶装置。 - 【請求項49】 請求項46の液晶装置であって、 上記第1の基板のゲート線は、 上記液晶層との間に他の金属膜や半導体層が無い部分で
は、形成する金属の厚みを厚くした所定部厚膜型ゲート
線であることを特徴とする液晶装置。 - 【請求項50】 請求項46の液晶装置であって、 上記第1の基板のゲート線は、 上記液晶層との間に他の金属膜や半導体層が無い部分で
は、ソース線形成金属がゲート線形成金属に電気的に接
触して積層されている一部接触型ゲート線であることを
特徴とする液晶装置。 - 【請求項51】 請求項46の液晶装置であって、 上記第1の基板のゲート線は、 上記液晶層との間に他の金属膜や半導体層が無い部分で
は、ソース線形成金属がゲート線形成金属に電気的に接
触せずに積層された非接触型ゲート線であることを特徴
とする液晶装置。 - 【請求項52】 請求項46の液晶装置であって、 上記第2の基板上の対向電極は、 上記第1の基板のゲート線に対峙する部分とそれ以外の
部分に分けた分割型対向電極であることを特徴とする液
晶装置。 - 【請求項53】 請求項46の液晶装置であって、 上記第2の基板上に在る対向電極は、 その厚みが上記第1の基板のゲート線に対峙する部分
は、対峙しない部分に比較して厚く形成された、対峙部
厚膜対向電極であることを特徴とする液晶装置。 - 【請求項54】 請求項46の液晶装置であって、 上記第2の基板上に、 上記第1の基板のゲート線に対峙する部分に樹脂で積層
して形成されたカラーフィルターを有していることを特
徴とする液晶装置。 - 【請求項55】 前記ゲート線に対峙する部分に樹脂で
積層して形成されたカラーフィルターは、 複数の色彩の異なるカラーフィルターの周辺部を積層し
て形成されたカラーフィルターであることを特徴とする
請求項54に記載の液晶装置。 - 【請求項56】 請求項46の液晶装置であって、 上記第2の基板上に、 上記第1の基板のゲート線に対峙する部分に形成され、
上記液晶層を挟んでゲート線に対向する柱状スペーサを
有していることを特徴とする液晶装置。 - 【請求項57】 前記柱状スペーサは、 少くも液晶層側は導電性の柱状スペーサであり、 液晶装置の立上げ時、該柱状スペーサにゲート線に対向
する電位を付与する柱状スペーサ電位付与手段を有して
いることを特徴とする請求項56に記載の液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000319062A JP3592227B2 (ja) | 1999-10-19 | 2000-10-19 | 液晶装置の立上げ用駆動技術 |
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29632999 | 1999-10-19 | ||
JP34447799 | 1999-12-03 | ||
JP2000030046 | 2000-02-08 | ||
JP2000-30046 | 2000-02-08 | ||
JP2000-114870 | 2000-04-17 | ||
JP2000114870 | 2000-04-17 | ||
JP11-344477 | 2000-04-28 | ||
JP2000-129146 | 2000-04-28 | ||
JP11-296329 | 2000-04-28 | ||
JP2000129146 | 2000-04-28 | ||
JP2000319062A JP3592227B2 (ja) | 1999-10-19 | 2000-10-19 | 液晶装置の立上げ用駆動技術 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126991A Division JP4891529B2 (ja) | 1999-10-19 | 2004-04-22 | 液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002014317A true JP2002014317A (ja) | 2002-01-18 |
JP3592227B2 JP3592227B2 (ja) | 2004-11-24 |
Family
ID=27554498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000319062A Expired - Fee Related JP3592227B2 (ja) | 1999-10-19 | 2000-10-19 | 液晶装置の立上げ用駆動技術 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592227B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006011405A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
JP2006154725A (ja) * | 2004-11-26 | 2006-06-15 | Samsung Sdi Co Ltd | Ocbモードの液晶層を備える液晶表示装置及びその製造方法 |
CN1310082C (zh) * | 2004-05-12 | 2007-04-11 | 友达光电股份有限公司 | 光学补偿弯曲模式液晶显示器的热机方法 |
JP2009058793A (ja) * | 2007-08-31 | 2009-03-19 | Seiko Epson Corp | 液晶装置、液晶装置の駆動方法、液晶駆動用集積回路装置および電子機器 |
JP2009086212A (ja) * | 2007-09-28 | 2009-04-23 | Seiko Epson Corp | 液晶装置、液晶装置の駆動方法、液晶駆動用集積回路装置および電子機器 |
US7826013B2 (en) | 2004-11-26 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Liquid crystal display device having OCB mode liquid crystal layer and method of fabricating the same |
-
2000
- 2000-10-19 JP JP2000319062A patent/JP3592227B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310082C (zh) * | 2004-05-12 | 2007-04-11 | 友达光电股份有限公司 | 光学补偿弯曲模式液晶显示器的热机方法 |
JP2006011405A (ja) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | 表示装置 |
JP2006154725A (ja) * | 2004-11-26 | 2006-06-15 | Samsung Sdi Co Ltd | Ocbモードの液晶層を備える液晶表示装置及びその製造方法 |
US7826013B2 (en) | 2004-11-26 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Liquid crystal display device having OCB mode liquid crystal layer and method of fabricating the same |
JP2009058793A (ja) * | 2007-08-31 | 2009-03-19 | Seiko Epson Corp | 液晶装置、液晶装置の駆動方法、液晶駆動用集積回路装置および電子機器 |
JP2009086212A (ja) * | 2007-09-28 | 2009-04-23 | Seiko Epson Corp | 液晶装置、液晶装置の駆動方法、液晶駆動用集積回路装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3592227B2 (ja) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902010B2 (ja) | 液晶装置 | |
TWI288912B (en) | Driving method for a liquid crystal display | |
US7696974B2 (en) | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register | |
US20080143905A1 (en) | Pixel structure for liquid crystal display | |
US7583348B2 (en) | Pixel structure for liquid crystal display | |
JP2002268613A (ja) | 液晶表示装置及びその駆動方法 | |
US9568786B2 (en) | Array substrate with multiple common lines, liquid crystal display and control method thereof | |
JPS5875194A (ja) | マトリクス表示装置及び駆動方法 | |
CN101762918A (zh) | 液晶显示设备 | |
JP3592227B2 (ja) | 液晶装置の立上げ用駆動技術 | |
US6738107B2 (en) | Liquid crystal display device | |
JP2004126199A (ja) | 液晶ディスプレイのディスプレイ回路構造 | |
JP4891529B2 (ja) | 液晶装置 | |
US20030214472A1 (en) | Display circuit structure for liquid crystal display | |
JP2002098939A (ja) | 液晶表示装置 | |
JP4675951B2 (ja) | 液晶装置の駆動方法 | |
JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
JPH06186530A (ja) | アクティブマトリクス液晶パネル及び駆動方法 | |
KR100292400B1 (ko) | 액정디스플레이패널 | |
JP2002303887A (ja) | 液晶パネル、画像表示応用機器、および液晶パネルの輝点解消方法 | |
KR100382625B1 (ko) | 액정 표시 장치 | |
JP2005031680A (ja) | 液晶ディスプレイの画素構造 | |
JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 | |
JPH04293015A (ja) | アクティブマトリックス液晶駆動回路 | |
JP4157284B2 (ja) | 液晶表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |