JP2002006287A - メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 - Google Patents
メモリ性コレステリック液晶表示装置の駆動方法および駆動装置Info
- Publication number
- JP2002006287A JP2002006287A JP2001105282A JP2001105282A JP2002006287A JP 2002006287 A JP2002006287 A JP 2002006287A JP 2001105282 A JP2001105282 A JP 2001105282A JP 2001105282 A JP2001105282 A JP 2001105282A JP 2002006287 A JP2002006287 A JP 2002006287A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- state
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/13718—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on a change of the texture state of a cholesteric liquid crystal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 コレステリック液晶を用いた表示装置におい
て、短時間で表示のリセットを行い得る駆動方法を提供
する。 【解決手段】 第１の電圧を印加してコレステリック液
晶をホメオトロピック状態にする第１の段階と、コレス
テリック液晶をホモジニアスまたはプレナーに移行させ
るための電圧を印加する第２の段階とを備える。
て、短時間で表示のリセットを行い得る駆動方法を提供
する。 【解決手段】 第１の電圧を印加してコレステリック液
晶をホメオトロピック状態にする第１の段階と、コレス
テリック液晶をホモジニアスまたはプレナーに移行させ
るための電圧を印加する第２の段階とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ性を有する
液晶層を備えた液晶表示装置の駆動方法および駆動装置
に関する。
液晶層を備えた液晶表示装置の駆動方法および駆動装置
に関する。
【０００２】
【従来の技術】現在、ＴＮ、ＳＴＮ、ＴＦＴ液晶表示素
子が広く使用されている。これらの液晶表示素子は、所
定の駆動を常時行って表示を行う。これに対し、メモリ
性の動作モードを有するコレステリックまたはカイラル
ネマチック液晶（以下、ＣＬ−ＬＣという。）が注目さ
れ、それを備えた液晶表示装置（以下、ＣＬ−ＬＣＤと
いう。）の実用化が検討されている。
子が広く使用されている。これらの液晶表示素子は、所
定の駆動を常時行って表示を行う。これに対し、メモリ
性の動作モードを有するコレステリックまたはカイラル
ネマチック液晶（以下、ＣＬ−ＬＣという。）が注目さ
れ、それを備えた液晶表示装置（以下、ＣＬ−ＬＣＤと
いう。）の実用化が検討されている。
【０００３】一対の平行基板間に挟持されたＣＬ−ＬＣ
は、その液晶ディレクタが一定周期でねじれた「ねじれ
構造」を有する。そのねじれの中心軸（以下、ヘリカル
軸という。）が基板に対して平均的に垂直方向になる配
列が存在する。
は、その液晶ディレクタが一定周期でねじれた「ねじれ
構造」を有する。そのねじれの中心軸（以下、ヘリカル
軸という。）が基板に対して平均的に垂直方向になる配
列が存在する。
【０００４】複数の液晶ドメインの各ヘリカル軸がほぼ
完全に基板面に対して垂直となる完全プレナー状態（以
下、ＰＰ状態という。）と、複数の液晶ドメインの各ヘ
リカル軸の平均的な方向が基板面に対してほぼ垂直とな
る不完全プレナー状態（以下、ＰＬ状態という。）とが
ある。そして、入射光のうちの、液晶層のねじれの向き
に対応した円偏光を選択反射する。選択反射される波長
λは、液晶組成物の平均屈折率ｎＡＶＧと液晶組成物の
ピッチｐの積にほぼ等しい（λ＝ｎＡＶＧ・ｐ）。
完全に基板面に対して垂直となる完全プレナー状態（以
下、ＰＰ状態という。）と、複数の液晶ドメインの各ヘ
リカル軸の平均的な方向が基板面に対してほぼ垂直とな
る不完全プレナー状態（以下、ＰＬ状態という。）とが
ある。そして、入射光のうちの、液晶層のねじれの向き
に対応した円偏光を選択反射する。選択反射される波長
λは、液晶組成物の平均屈折率ｎＡＶＧと液晶組成物の
ピッチｐの積にほぼ等しい（λ＝ｎＡＶＧ・ｐ）。
【０００５】ピッチｐは、カイラル剤等の光学活性物質
の添加量ｃと光学活性物質の定数ＨＴＰ（Ｈｅｌｉｃａ
ｌ Ｔｗｉｓｔｉｎｇ Ｐｏｗｅｒ）から、ｐ＝１／
（ｃ・ＨＴＰ）によって決まる。したがって、選択反射
波長は、光学活性物質の種類と添加量によって調整でき
る。ＣＬ−ＬＣの選択反射波長を可視域外となるように
ピッチを設定すれば、選択反射時に目視では透明になり
透過散乱の動作モードを呈する。
の添加量ｃと光学活性物質の定数ＨＴＰ（Ｈｅｌｉｃａ
ｌ Ｔｗｉｓｔｉｎｇ Ｐｏｗｅｒ）から、ｐ＝１／
（ｃ・ＨＴＰ）によって決まる。したがって、選択反射
波長は、光学活性物質の種類と添加量によって調整でき
る。ＣＬ−ＬＣの選択反射波長を可視域外となるように
ピッチを設定すれば、選択反射時に目視では透明になり
透過散乱の動作モードを呈する。
【０００６】ＰＰ状態では入射光に対する正規反射が大
きく、特定の視角において極めて高い反射特性を示す。
ＰＬ状態においては、正規反射は相対的に小さく、比較
的広い視角において高い反射特性を示す。さらに、ＣＬ
−ＬＣは複数の液晶ドメインのヘリカル軸が基板面に対
してランダム方向または非垂直方向に配列したフォーカ
ルコニック状態（以下、ＦＣ状態という。）をとること
もできる。一般的に、ＦＣ状態の液晶層は全体として弱
い散乱状態を示す。選択反射時のように特定の波長の光
を反射することはない。また、ＦＣ状態、ＰＬ状態およ
びＰＰ状態は、無電界時でも安定に存在する。
きく、特定の視角において極めて高い反射特性を示す。
ＰＬ状態においては、正規反射は相対的に小さく、比較
的広い視角において高い反射特性を示す。さらに、ＣＬ
−ＬＣは複数の液晶ドメインのヘリカル軸が基板面に対
してランダム方向または非垂直方向に配列したフォーカ
ルコニック状態（以下、ＦＣ状態という。）をとること
もできる。一般的に、ＦＣ状態の液晶層は全体として弱
い散乱状態を示す。選択反射時のように特定の波長の光
を反射することはない。また、ＦＣ状態、ＰＬ状態およ
びＰＰ状態は、無電界時でも安定に存在する。
【０００７】図１１（ａ）はＰＬ状態、図１１（ｂ）は
ＦＣ状態の模式図である。鼓型で示す液晶ドメインの配
列状態を示す。ＰＰ状態での選択反射波長はほぼλ＝ｎ
ＡＶ Ｇ・ｐで与えられる。ＰＬ状態の選択反射波長は、
ヘリカル軸の方向に分布があるため、ＰＰ状態の場合に
比較して短波長側にずれる傾向がある。
ＦＣ状態の模式図である。鼓型で示す液晶ドメインの配
列状態を示す。ＰＰ状態での選択反射波長はほぼλ＝ｎ
ＡＶ Ｇ・ｐで与えられる。ＰＬ状態の選択反射波長は、
ヘリカル軸の方向に分布があるため、ＰＰ状態の場合に
比較して短波長側にずれる傾向がある。
【０００８】図１１（ｂ）のＦＣ状態のときに、裏面側
に吸収層を設けることよって吸収層の色の表示が得られ
る。したがって、明状態であるＰＬ状態と、暗状態（吸
収層が黒の場合）であるＦＣ状態の２状態を利用したメ
モリ型の表示動作を実現できる。
に吸収層を設けることよって吸収層の色の表示が得られ
る。したがって、明状態であるＰＬ状態と、暗状態（吸
収層が黒の場合）であるＦＣ状態の２状態を利用したメ
モリ型の表示動作を実現できる。
【０００９】ＣＬ−ＬＣＤの基本構成については、Geor
ge H.Heilmeier, Joel E.Goldmacher et al, Appl. Phy
s. Lett., 13(1968),132やＵＳ３９３６８１５に示され
ている。また、ＵＳ４０９７１２７は、ＰＬ状態とＦＣ
状態が混在した安定的な中間状態が存在し、表示に利用
できることを示している。
ge H.Heilmeier, Joel E.Goldmacher et al, Appl. Phy
s. Lett., 13(1968),132やＵＳ３９３６８１５に示され
ている。また、ＵＳ４０９７１２７は、ＰＬ状態とＦＣ
状態が混在した安定的な中間状態が存在し、表示に利用
できることを示している。
【００１０】次に、ＣＬ−ＬＣＤの駆動法について説明
をする。ＵＳ３９３６８１５では、駆動電圧の振幅の大
きさによって、ＰＬ状態をＦＣ状態に、またＦＣ状態を
ＰＬ状態にそれぞれ変化させている。後者の場合は、液
晶分子が電圧印加方向にほぼ平行になるホメオトロピッ
ク状態（以下、ＨＯ状態という。）を経由して起こすの
で、最も高い電圧が必要とされる。
をする。ＵＳ３９３６８１５では、駆動電圧の振幅の大
きさによって、ＰＬ状態をＦＣ状態に、またＦＣ状態を
ＰＬ状態にそれぞれ変化させている。後者の場合は、液
晶分子が電圧印加方向にほぼ平行になるホメオトロピッ
ク状態（以下、ＨＯ状態という。）を経由して起こすの
で、最も高い電圧が必要とされる。
【００１１】ＣＬ−ＬＣでは、一連の印加電圧波形の実
効値が直接電圧消去後の状態を決定するのではなく、電
圧消去後の表示は、直前に印加された電圧パルスの印加
時間および振幅値に依存する。
効値が直接電圧消去後の状態を決定するのではなく、電
圧消去後の表示は、直前に印加された電圧パルスの印加
時間および振幅値に依存する。
【００１２】次に、ＣＬ−ＬＣＤにおけるマトリクス表
示について説明する。ＦＣ状態に転移させる電圧をＶＦ
とし、ＰＬ状態に転移させる下限電圧をＶＰとし、電圧
を印加しても表示状態が変わらない上限電圧をＶＳとす
る。
示について説明する。ＦＣ状態に転移させる電圧をＶＦ
とし、ＰＬ状態に転移させる下限電圧をＶＰとし、電圧
を印加しても表示状態が変わらない上限電圧をＶＳとす
る。
【００１３】線順次駆動を行う場合、行電極に電圧振幅
Ｖｒの電圧パルスを入力し、それに同期して列電極には
電圧振幅Ｖｃの電圧パルス（選択パルス）を入力する。
各行電極に対して１度ずつ選択パルスを入力して、１表
示シーケンスを完了する。表示シーケンスにおいて、オ
ン表示が選択された場合には表示画素に（Ｖｒ＋Ｖｃ）
の電圧振幅が１度だけ入力され、オン表示の非選択期間
では電圧Ｖｃが印加される。また、オフ表示が選択され
た場合には表示画素に（Ｖｒ−Ｖｃ）の電圧振幅が１度
だけ入力され、オフ表示の非選択期間では電圧Ｖｃが印
加される。オン時にはＰＬ状態が選択され、オフ時には
ＦＣ状態が選択されるとすると、それぞれの条件は以下
の通りである。
Ｖｒの電圧パルスを入力し、それに同期して列電極には
電圧振幅Ｖｃの電圧パルス（選択パルス）を入力する。
各行電極に対して１度ずつ選択パルスを入力して、１表
示シーケンスを完了する。表示シーケンスにおいて、オ
ン表示が選択された場合には表示画素に（Ｖｒ＋Ｖｃ）
の電圧振幅が１度だけ入力され、オン表示の非選択期間
では電圧Ｖｃが印加される。また、オフ表示が選択され
た場合には表示画素に（Ｖｒ−Ｖｃ）の電圧振幅が１度
だけ入力され、オフ表示の非選択期間では電圧Ｖｃが印
加される。オン時にはＰＬ状態が選択され、オフ時には
ＦＣ状態が選択されるとすると、それぞれの条件は以下
の通りである。
【００１４】Ｖｒ＋Ｖｃ＞ＶＰ、Ｖｒ−Ｖｃ＝ＶＦ
【００１５】さらに、書き込まれた状態が変化しないよ
うに、Ｖｃ＜ＶＳでなければならない。以上のように印
加電圧の制御を行えばマトリクス表示が可能になる。
うに、Ｖｃ＜ＶＳでなければならない。以上のように印
加電圧の制御を行えばマトリクス表示が可能になる。
【００１６】ＣＬ−ＬＣＤでは走査電極数が増加して
も、表示データが書き込まれた状態での表示品位は悪化
しない。また、電極数が増加しても駆動電圧は増大しな
い。しかし、走査電極数が増加するに従って、表示デー
タを書き込む際の表示の見映えが悪くなる。すなわち、
表示状態を書き込んでいくときに各走査電極に一定の印
加時間で選択パルスを入力する。このとき、走査電極数
が増加すると表示画面上を走査線が流れような様子が視
認されるようになる。したがって、走査電極数の増加に
伴って選択パルスの印加時間を短くして表示シーケンス
を短くする必要がある。
も、表示データが書き込まれた状態での表示品位は悪化
しない。また、電極数が増加しても駆動電圧は増大しな
い。しかし、走査電極数が増加するに従って、表示デー
タを書き込む際の表示の見映えが悪くなる。すなわち、
表示状態を書き込んでいくときに各走査電極に一定の印
加時間で選択パルスを入力する。このとき、走査電極数
が増加すると表示画面上を走査線が流れような様子が視
認されるようになる。したがって、走査電極数の増加に
伴って選択パルスの印加時間を短くして表示シーケンス
を短くする必要がある。
【００１７】選択パルスの印加時間を短くした場合、オ
フ表示（ＦＣ状態）からオン表示（ＰＬ状態）への書き
込みは印加電圧振幅を調整することで良好な表示特性を
維持できる。これに対して、オン表示（ＰＬ状態）から
オフ表示（ＦＣ状態）に書きこむ場合が問題となる。こ
のとき、ＦＣ状態において十分な微散乱状態が得られ
ず、選択反射を示す液晶配列が一部残留することがあ
る。そして、書きこまれたオフ表示（ＦＣ状態）が十分
暗くならない。上述したように、ＣＬ−ＬＣＤの裏面側
に黒の吸収層が設けられた場合である。
フ表示（ＦＣ状態）からオン表示（ＰＬ状態）への書き
込みは印加電圧振幅を調整することで良好な表示特性を
維持できる。これに対して、オン表示（ＰＬ状態）から
オフ表示（ＦＣ状態）に書きこむ場合が問題となる。こ
のとき、ＦＣ状態において十分な微散乱状態が得られ
ず、選択反射を示す液晶配列が一部残留することがあ
る。そして、書きこまれたオフ表示（ＦＣ状態）が十分
暗くならない。上述したように、ＣＬ−ＬＣＤの裏面側
に黒の吸収層が設けられた場合である。
【００１８】すなわち、表示のコントラスト比が低下す
る。また、前表示がオン表示（ＰＬ状態）であり、次に
オフ表示（ＦＣ状態）に書き込まれた領域と、前表示が
オフ表示であり、複数回連続してオフ表示が書きこまれ
た領域とには、明暗差が生じ表示むらとなることもあっ
た。
る。また、前表示がオン表示（ＰＬ状態）であり、次に
オフ表示（ＦＣ状態）に書き込まれた領域と、前表示が
オフ表示であり、複数回連続してオフ表示が書きこまれ
た領域とには、明暗差が生じ表示むらとなることもあっ
た。
【００１９】その原因は、選択パルスの印加時間にあ
る。印加時間を短くすると、１度のオフ表示の書き込み
では、完全な微散乱状態のＦＣ状態に転移させることが
できないのである。さらに、書き込まれたオフ表示の光
学特性、すなわち、ＦＣ状態の微散乱の程度または選択
反射を呈する液晶配列が残留している程度が、それ以前
の状態に依存して変化することにある。
る。印加時間を短くすると、１度のオフ表示の書き込み
では、完全な微散乱状態のＦＣ状態に転移させることが
できないのである。さらに、書き込まれたオフ表示の光
学特性、すなわち、ＦＣ状態の微散乱の程度または選択
反射を呈する液晶配列が残留している程度が、それ以前
の状態に依存して変化することにある。
【００２０】その結果、以前に書き込んだ画像が残像と
して見えることがある。したがって、良好な表示品位を
維持しつつ、選択パルスの印加時間を短くすること、す
なわち走査電極数を増加させることは困難であった。
して見えることがある。したがって、良好な表示品位を
維持しつつ、選択パルスの印加時間を短くすること、す
なわち走査電極数を増加させることは困難であった。
【００２１】
【発明が解決しようとする課題】以上、説明したよう
に、ＣＬ−ＬＣＤにおいては、走査電極数を増加して表
示容量を大きくしようとするとコントラスト比が低下し
たり、表示むらが生じてしまうという課題があった。
に、ＣＬ−ＬＣＤにおいては、走査電極数を増加して表
示容量を大きくしようとするとコントラスト比が低下し
たり、表示むらが生じてしまうという課題があった。
【００２２】言い換えると、表示を高精細化した場合
に、表示品位を維持するには書込時間を長時間化する必
要がある。しかし、書き込み時間を長くすると、表示画
面上を走査線が流れていくのが肉眼で見えるようになっ
てしまう。また、ＵＳ３９３６８１５の駆動法以外に次
のような駆動法が知られている。
に、表示品位を維持するには書込時間を長時間化する必
要がある。しかし、書き込み時間を長くすると、表示画
面上を走査線が流れていくのが肉眼で見えるようになっ
てしまう。また、ＵＳ３９３６８１５の駆動法以外に次
のような駆動法が知られている。
【００２３】ＳＩＤ９２，ダイジェスト，７５９〜７６
１頁（１９９２）には、ＣＬ−ＬＣにパルス状の電圧を
印加し、電圧印加前の液晶の配向状態をＰＬ状態または
ＦＣ状態にリセットすることが示され、そのＦｉｇ．６
に駆動波形が示されている。また、ＵＳ５９３３２０３
では、ＨＯ状態にする大きい振幅の電圧パルスに引き続
いて、それより振幅が小さい電圧パルスを連続して印加
する手法が示されている。
１頁（１９９２）には、ＣＬ−ＬＣにパルス状の電圧を
印加し、電圧印加前の液晶の配向状態をＰＬ状態または
ＦＣ状態にリセットすることが示され、そのＦｉｇ．６
に駆動波形が示されている。また、ＵＳ５９３３２０３
では、ＨＯ状態にする大きい振幅の電圧パルスに引き続
いて、それより振幅が小さい電圧パルスを連続して印加
する手法が示されている。
【００２４】また、ＥＰ０９５７３９４Ａ１特許公開公
報にも、ＣＬ−ＬＣＤのリセット法が示されている。液
晶層をＨＯ状態にせしめる電圧パルスの後に、ＰＬ状態
にせしめる電圧パルスを印加した後、ＦＣ状態にせしめ
る電圧パルスをさらに印加する。この場合、転移速度が
遅い、ＨＯ状態からＰＬ状態への相転移を経るため、リ
セットに要する時間が全体として長くなる。また、ＰＬ
状態で全画素が一時反射表示状態となるためリセット時
にちらつきが発生する。
報にも、ＣＬ−ＬＣＤのリセット法が示されている。液
晶層をＨＯ状態にせしめる電圧パルスの後に、ＰＬ状態
にせしめる電圧パルスを印加した後、ＦＣ状態にせしめ
る電圧パルスをさらに印加する。この場合、転移速度が
遅い、ＨＯ状態からＰＬ状態への相転移を経るため、リ
セットに要する時間が全体として長くなる。また、ＰＬ
状態で全画素が一時反射表示状態となるためリセット時
にちらつきが発生する。
【００２５】表示の書き換えの際、前表示を消去した後
のＣＬ−ＬＣの状態としては、選択反射を示すＰＬ状態
と反射を示さないＦＣ状態のいずれを選んでもよい。
のＣＬ−ＬＣの状態としては、選択反射を示すＰＬ状態
と反射を示さないＦＣ状態のいずれを選んでもよい。
【００２６】また、「残像」とは選択パルスの印加時間
を短くすることによって生じる問題の一つである。これ
は、書き込まれたオフ状態の光学特性が後に残るために
起こるのである。すなわち、ＦＣ状態における液晶の配
向状態が、相転移する以前の配向状態に影響され、選択
反射時の液晶配列がわずかに残留するからである。この
ように、従来技術の場合には、１回の短い電圧パルスの
印加のみで、選択反射の残留が全くなく、裏面に吸収層
を設けた場合に最も低い反射率を呈するＦＣ状態を得る
ことは非常に難しい。
を短くすることによって生じる問題の一つである。これ
は、書き込まれたオフ状態の光学特性が後に残るために
起こるのである。すなわち、ＦＣ状態における液晶の配
向状態が、相転移する以前の配向状態に影響され、選択
反射時の液晶配列がわずかに残留するからである。この
ように、従来技術の場合には、１回の短い電圧パルスの
印加のみで、選択反射の残留が全くなく、裏面に吸収層
を設けた場合に最も低い反射率を呈するＦＣ状態を得る
ことは非常に難しい。
【００２７】そこで、本発明では、ＣＬ−ＬＣＤにおい
て、短時間で表示のリセットを行い得る駆動方法を提供
しようとする。つまり、高速書き込みの際にも、残像の
発生がなく、表示のコントラスト比の低下を防止でき、
高品位の高精細表示を行い得る駆動方法および駆動装置
の提供を目的とする。
て、短時間で表示のリセットを行い得る駆動方法を提供
しようとする。つまり、高速書き込みの際にも、残像の
発生がなく、表示のコントラスト比の低下を防止でき、
高品位の高精細表示を行い得る駆動方法および駆動装置
の提供を目的とする。
【００２８】
【課題を解決するための手段】本発明の第１の態様は、
メモリ性コレステリック液晶が備えられた液晶表示装置
を駆動する駆動方法において、コレステリック液晶の配
向が電圧印加方向にほぼ平行になるように電圧を印加す
る第１の段階と、コレステリック液晶をホモジニアスま
たはプレナーに移行させるための電圧を印加する第２の
段階とを備えたことを特徴とする駆動方法を提供する。
メモリ性コレステリック液晶が備えられた液晶表示装置
を駆動する駆動方法において、コレステリック液晶の配
向が電圧印加方向にほぼ平行になるように電圧を印加す
る第１の段階と、コレステリック液晶をホモジニアスま
たはプレナーに移行させるための電圧を印加する第２の
段階とを備えたことを特徴とする駆動方法を提供する。
【００２９】また、第２の態様は、第２の段階で印加さ
れる電圧値が０Ｖである第１の態様の駆動方法を提供す
る。
れる電圧値が０Ｖである第１の態様の駆動方法を提供す
る。
【００３０】また、第３の態様は、第２の段階の期間
は、０．３〜１００ｍｓである第２の態様の駆動方法を
提供する。
は、０．３〜１００ｍｓである第２の態様の駆動方法を
提供する。
【００３１】また、第４の態様は、メモリ性コレステリ
ック液晶を備えた液晶表示装置を駆動する駆動装置にお
いて、第１の段階の期間を設定する第１の期間設定回路
と、第１の段階に続く第２の期間を設定する第２の期間
設定回路と、第１の期間設定回路が作成した第１の期間
で、コレステリック液晶の配向が電圧印加方向にほぼ平
行になるように電圧を印加し、第２の期間設定回路が作
成した第２の期間でコレステリック液晶をホモジニアス
またはプレナーに移行させるための電圧を印加する電圧
印加回路とが備えられたことを特徴とする駆動装置を提
供する。
ック液晶を備えた液晶表示装置を駆動する駆動装置にお
いて、第１の段階の期間を設定する第１の期間設定回路
と、第１の段階に続く第２の期間を設定する第２の期間
設定回路と、第１の期間設定回路が作成した第１の期間
で、コレステリック液晶の配向が電圧印加方向にほぼ平
行になるように電圧を印加し、第２の期間設定回路が作
成した第２の期間でコレステリック液晶をホモジニアス
またはプレナーに移行させるための電圧を印加する電圧
印加回路とが備えられたことを特徴とする駆動装置を提
供する。
【００３２】また、第５の態様は、液晶表示装置は行電
極と列電極が備えられ、単純マトリクス型の駆動が行わ
れ、電圧印加回路には行電極を駆動する行ドライバと、
列電極を駆動する列ドライバとが備えられ、第１の期間
では、非表示状態の電圧をすべての行電極に印加するこ
とを行ドライバに指示するとともに、オン表示時の電圧
のすべての列電極に印加することを列ドライバに指示す
る制御回路が備えられたことを特徴とする第４の態様の
駆動装置を提供する。
極と列電極が備えられ、単純マトリクス型の駆動が行わ
れ、電圧印加回路には行電極を駆動する行ドライバと、
列電極を駆動する列ドライバとが備えられ、第１の期間
では、非表示状態の電圧をすべての行電極に印加するこ
とを行ドライバに指示するとともに、オン表示時の電圧
のすべての列電極に印加することを列ドライバに指示す
る制御回路が備えられたことを特徴とする第４の態様の
駆動装置を提供する。
【００３３】
【発明の実施の形態】図１に本発明のＣＬ−ＬＣＤの模
式的断面図を示す。ガラス基板１Ａ、１Ｂ、電極２Ａ、
２Ｂ、高分子薄膜３Ａ、３Ｂ、液晶組成物４、および裏
面側に黒色の光吸収体５が配置され、ＦＣ状態とＰＬ状
態を安定に表示するＣＬ−ＬＣＤである。
式的断面図を示す。ガラス基板１Ａ、１Ｂ、電極２Ａ、
２Ｂ、高分子薄膜３Ａ、３Ｂ、液晶組成物４、および裏
面側に黒色の光吸収体５が配置され、ＦＣ状態とＰＬ状
態を安定に表示するＣＬ−ＬＣＤである。
【００３４】高分子薄膜３Ａ、３Ｂの代わりにシリカな
どの無機薄膜を形成してもよい。しかし、ＣＬ−ＬＣに
接する薄膜の表面をラビング処理すると、薄膜の種類に
よってはＣＬ−ＬＣのＦＣ状態の安定性が失われてしま
うことがある。よって、ラビング無しの薄膜を設ける
か、または、電極と液晶組成物が直接接するように設け
る。
どの無機薄膜を形成してもよい。しかし、ＣＬ−ＬＣに
接する薄膜の表面をラビング処理すると、薄膜の種類に
よってはＣＬ−ＬＣのＦＣ状態の安定性が失われてしま
うことがある。よって、ラビング無しの薄膜を設ける
か、または、電極と液晶組成物が直接接するように設け
る。
【００３５】電極間間隙はスペーサー等で保持し、２〜
１５μｍが好ましい。さらには、３〜６μｍが好まし
い。電極間隙が小さすぎると表示のコントラスト比が低
下し、大きすぎると駆動電圧が上昇するからである。
１５μｍが好ましい。さらには、３〜６μｍが好まし
い。電極間隙が小さすぎると表示のコントラスト比が低
下し、大きすぎると駆動電圧が上昇するからである。
【００３６】表示の態様は、セグメント表示などの非フ
ルドットマトリックス表示でも、ドットマトリックス表
示でもよい。基板は、ガラス基板でも樹脂基板でもよ
く、また、ガラス基板と樹脂基板の組み合わせでもよ
い。反射表示素子として用いる場合には、どちらか一方
の基板の内面または外面に光吸収体を設置するか、また
は、基板として光吸収機能を有するものを用いてもよ
い。
ルドットマトリックス表示でも、ドットマトリックス表
示でもよい。基板は、ガラス基板でも樹脂基板でもよ
く、また、ガラス基板と樹脂基板の組み合わせでもよ
い。反射表示素子として用いる場合には、どちらか一方
の基板の内面または外面に光吸収体を設置するか、また
は、基板として光吸収機能を有するものを用いてもよ
い。
【００３７】電極面内に微量のスペーサーを散布し、対
向させた基板の四辺を注入孔を除いてエポキシ樹脂等の
シール材で封止し、真空注入によって液晶組成物をセル
に満たす。
向させた基板の四辺を注入孔を除いてエポキシ樹脂等の
シール材で封止し、真空注入によって液晶組成物をセル
に満たす。
【００３８】本発明の発明者らは、ＣＬ−ＬＣＤをＨＯ
状態にする高電圧のパルスを印加した直後の液晶分子の
再配列の様態を詳細に検討した。まず、印加電圧と電圧
消去後の光学特性の関係について説明をする。使用する
ＣＬ−ＬＣＤの誘電率異方性は正で、電圧パルスによっ
て相状態を転移させ、表示を行なうものとする。
状態にする高電圧のパルスを印加した直後の液晶分子の
再配列の様態を詳細に検討した。まず、印加電圧と電圧
消去後の光学特性の関係について説明をする。使用する
ＣＬ−ＬＣＤの誘電率異方性は正で、電圧パルスによっ
て相状態を転移させ、表示を行なうものとする。
【００３９】ＣＬ−ＬＣＤについて、印加電圧と電圧消
去後の光学特性を調べるために、液晶パネルに電圧パル
スを印加し、次いで消去して、表示状態を確認する実験
を繰り返した。電圧処理を行う前の状態として、ＰＬ状
態とＦＣ状態のそれぞれを用いた。図２は、実験結果の
概略を示す説明図である。図２には、１３．２ｍｓの電
圧パルスを印加し、電圧消去してから１０秒後の反射率
を測定した場合の電圧振幅と反射率との関係の一例を示
した。図２において、菱形（◆）は初期状態がＰＬ状態
であった場合を示し、四角形（■）は初期状態がＦＣ状
態であった場合を示す。
去後の光学特性を調べるために、液晶パネルに電圧パル
スを印加し、次いで消去して、表示状態を確認する実験
を繰り返した。電圧処理を行う前の状態として、ＰＬ状
態とＦＣ状態のそれぞれを用いた。図２は、実験結果の
概略を示す説明図である。図２には、１３．２ｍｓの電
圧パルスを印加し、電圧消去してから１０秒後の反射率
を測定した場合の電圧振幅と反射率との関係の一例を示
した。図２において、菱形（◆）は初期状態がＰＬ状態
であった場合を示し、四角形（■）は初期状態がＦＣ状
態であった場合を示す。
【００４０】実験結果から、反射率が高い安定状態であ
るＰＬ状態にするには、その前の状態によらず、３５Ｖ
以上の振幅をもつ電圧を印加することよって実現できる
ことがわかる。言い換えると、電圧印加時に充分に垂直
配向するようなパルス電圧処理を行えば、電圧を消去す
ることによってＰＬ状態に変化させ得ることを意味して
いる。また、反射率が低い安定状態であるＦＣ状態は、
２３Ｖの振幅をもつ電圧を印加する処理によって形成で
きる。
るＰＬ状態にするには、その前の状態によらず、３５Ｖ
以上の振幅をもつ電圧を印加することよって実現できる
ことがわかる。言い換えると、電圧印加時に充分に垂直
配向するようなパルス電圧処理を行えば、電圧を消去す
ることによってＰＬ状態に変化させ得ることを意味して
いる。また、反射率が低い安定状態であるＦＣ状態は、
２３Ｖの振幅をもつ電圧を印加する処理によって形成で
きる。
【００４１】つまり、実験に用いたＣＬ−ＬＣでは、初
期状態がいずれの状態であっても、ＣＬ−ＬＣＤに３５
Ｖ以上の振幅をもつ電圧を１３．２ｍｓ印加すれば、Ｃ
Ｌ−ＬＣＤをＰＬ状態にすることができる。また、反射
率が低い安定状態であるＦＣ状態は、２３Ｖの振幅をも
つ電圧を印加する処理によって形成できる。これは、従
来技術では困難であった短時間でのリセットを可能にさ
せるものである。
期状態がいずれの状態であっても、ＣＬ−ＬＣＤに３５
Ｖ以上の振幅をもつ電圧を１３．２ｍｓ印加すれば、Ｃ
Ｌ−ＬＣＤをＰＬ状態にすることができる。また、反射
率が低い安定状態であるＦＣ状態は、２３Ｖの振幅をも
つ電圧を印加する処理によって形成できる。これは、従
来技術では困難であった短時間でのリセットを可能にさ
せるものである。
【００４２】この実施の形態では、コレステリック液晶
１に比較的高い電圧をかけて、一旦、コレステリック液
晶の配向が電圧印加方向にほぼ平行（完全な平行も含む
概念）になる垂直配向状態にする第１の段階を設け、そ
の状態で電圧を消去してＨＧ状態を経てＰＬ状態に変化
させ、コレステリック液晶１をＰＬ状態に揃えた初期状
態を形成する。以下、この処理をリセット電圧処理と呼
ぶことがある。そして、その状態で表示させたいデータ
の書き込みを行う。
１に比較的高い電圧をかけて、一旦、コレステリック液
晶の配向が電圧印加方向にほぼ平行（完全な平行も含む
概念）になる垂直配向状態にする第１の段階を設け、そ
の状態で電圧を消去してＨＧ状態を経てＰＬ状態に変化
させ、コレステリック液晶１をＰＬ状態に揃えた初期状
態を形成する。以下、この処理をリセット電圧処理と呼
ぶことがある。そして、その状態で表示させたいデータ
の書き込みを行う。
【００４３】なお、リセット電圧処理直後に表示データ
を書込む場合と、リセット電圧処理後の数ｍｓｅｃ後に
表示データを書込む場合では、印加電圧に対する光学特
性に差が生ずる。よって、全画面を一括してリセットす
る場合には、リセット電圧処理が完了した時点と線順次
駆動において第１行目が選択される時点の間に、電圧を
印加しない状態すなわち印加電圧０の期間である第２の
段階を設ける必要がある。電圧を印加しない状態すなわ
ち電位差０Ｖの状態の期間は、垂直配向状態からホモジ
ニアス配向になるまでの時間である。ここで、電位差０
Ｖとは、実効的にゼロとして作用し得る、電圧値の小さ
い電圧パルスであってもよい。
を書込む場合と、リセット電圧処理後の数ｍｓｅｃ後に
表示データを書込む場合では、印加電圧に対する光学特
性に差が生ずる。よって、全画面を一括してリセットす
る場合には、リセット電圧処理が完了した時点と線順次
駆動において第１行目が選択される時点の間に、電圧を
印加しない状態すなわち印加電圧０の期間である第２の
段階を設ける必要がある。電圧を印加しない状態すなわ
ち電位差０Ｖの状態の期間は、垂直配向状態からホモジ
ニアス配向になるまでの時間である。ここで、電位差０
Ｖとは、実効的にゼロとして作用し得る、電圧値の小さ
い電圧パルスであってもよい。
【００４４】また、上記の印加電圧に対する光学特性の
差を完全に解消するために、線順次走査に同期して、選
択期間毎に個々にリセット電圧処理を行ってもよい。
差を完全に解消するために、線順次走査に同期して、選
択期間毎に個々にリセット電圧処理を行ってもよい。
【００４５】第１〜第２の段階終了後にマトリクス駆動
（線順次駆動）がなされることによって均一で残像のな
いコントラストの高い表示画像を得ることができる。
（線順次駆動）がなされることによって均一で残像のな
いコントラストの高い表示画像を得ることができる。
【００４６】（実施の形態１）以下、本発明の実施の形
態１について図３を参照して説明する。この駆動回路に
おいて、コントローラ１１から制御信号としてフレーム
信号（ＦＲ）、行切替を行うラッチパルス信号（Ｌ
Ｐ）、交流化信号または出力反転信号（Ｍ）および、非
表示信号である／ＤＯＦＦ信号（／ＤＯＦＦ）が行ドラ
イバ１２に入力される。列ドライバ１３には、コントロ
ーラ１１から制御信号としてＬＰ信号、クロックパルス
信号（ＣＰ）、Ｍ信号および／ＤＯＦＦ信号と表示デー
タとが入力される。
態１について図３を参照して説明する。この駆動回路に
おいて、コントローラ１１から制御信号としてフレーム
信号（ＦＲ）、行切替を行うラッチパルス信号（Ｌ
Ｐ）、交流化信号または出力反転信号（Ｍ）および、非
表示信号である／ＤＯＦＦ信号（／ＤＯＦＦ）が行ドラ
イバ１２に入力される。列ドライバ１３には、コントロ
ーラ１１から制御信号としてＬＰ信号、クロックパルス
信号（ＣＰ）、Ｍ信号および／ＤＯＦＦ信号と表示デー
タとが入力される。
【００４７】行ドライバ１２は、ＦＲ信号がハイレベル
になると先頭行を選択する。ＬＰ信号は選択行を１行ず
つシフトすることを示す信号に相当する。Ｍ信号は、交
流化のための信号である。ＣＰ信号は、コントローラ１
１から表示データを列ドライバ１３に転送するためのク
ロックとして用いられる。／ＤＯＦＦ信号がローレベル
になると、行ドライバ１２および列ドライバ１３は、Ｃ
Ｌ−ＬＣＤ１００に印加する電圧レベルをそれぞれ所定
のレベル（消去時のレベルＶ０）にする。／ＤＯＦＦ信
号がハイレベルになっているときは通常書き込みの状態
である。
になると先頭行を選択する。ＬＰ信号は選択行を１行ず
つシフトすることを示す信号に相当する。Ｍ信号は、交
流化のための信号である。ＣＰ信号は、コントローラ１
１から表示データを列ドライバ１３に転送するためのク
ロックとして用いられる。／ＤＯＦＦ信号がローレベル
になると、行ドライバ１２および列ドライバ１３は、Ｃ
Ｌ−ＬＣＤ１００に印加する電圧レベルをそれぞれ所定
のレベル（消去時のレベルＶ０）にする。／ＤＯＦＦ信
号がハイレベルになっているときは通常書き込みの状態
である。
【００４８】（例１）ストライプ状の透明電極を有する
ガラス基板の液晶層と接する面にスピナーコーティング
によってポリイミド薄膜を形成した。その後、上下基板
面に直径４μｍの樹脂性のスペーサーを散布した。注入
孔を除く四辺に、幅約０．４ｍｍで印刷したエポキシ樹
脂を介してストライプ状電極が交差するように、ガラス
基板を重ね合わせて、空セルを形成した。
ガラス基板の液晶層と接する面にスピナーコーティング
によってポリイミド薄膜を形成した。その後、上下基板
面に直径４μｍの樹脂性のスペーサーを散布した。注入
孔を除く四辺に、幅約０．４ｍｍで印刷したエポキシ樹
脂を介してストライプ状電極が交差するように、ガラス
基板を重ね合わせて、空セルを形成した。
【００４９】Ｔｃ＝８７℃、Δｎ＝０．２３１、Δε＝
１６．５、粘度η＝３２ｍＰａ・ｓ、比抵抗２×１０
１１Ω・ｃｍのネマチック液晶８４．７部、化学式１に
示すカイラル剤５．１部、化学式２に示すカイラル剤
５．１部、化学式３に示すカイラル剤５．１部、とを溶
解混合し、ヘリカルピッチ約０．３４μｍのカイラルネ
マチック液晶（以下、液晶Ａという。）を調整した。
１６．５、粘度η＝３２ｍＰａ・ｓ、比抵抗２×１０
１１Ω・ｃｍのネマチック液晶８４．７部、化学式１に
示すカイラル剤５．１部、化学式２に示すカイラル剤
５．１部、化学式３に示すカイラル剤５．１部、とを溶
解混合し、ヘリカルピッチ約０．３４μｍのカイラルネ
マチック液晶（以下、液晶Ａという。）を調整した。
【００５０】
【化１】
【００５１】
【化２】
【００５２】
【化３】
【００５３】空セルに液晶Ａを真空注入法で注入し、注
入孔を紫外線硬化材で封止して液晶パネルを作製した。
電極数は、行電極２４０ライン、列電極３２０ラインで
あり、解像度は約１００ｄｐｉである。この液晶パネル
の片方の基板を艶消し用の黒色塗料をスプレーすること
で均一に塗装した。
入孔を紫外線硬化材で封止して液晶パネルを作製した。
電極数は、行電極２４０ライン、列電極３２０ラインで
あり、解像度は約１００ｄｐｉである。この液晶パネル
の片方の基板を艶消し用の黒色塗料をスプレーすること
で均一に塗装した。
【００５４】次に、この液晶パネルの行と列各１本ずつ
の電極を選び、その交点に４０Ｖの電圧を２０ｍｓｅｃ
間印加したところ、印加後に黒塗装していない基板側か
ら見ると交点部分は緑色の反射色を呈した。次に、２０
Ｖの電圧を２０ｍｓ印加したところ、印加後に黒塗装し
ていない基板側から見ると交点部分がほぼ黒色を呈し
た。
の電極を選び、その交点に４０Ｖの電圧を２０ｍｓｅｃ
間印加したところ、印加後に黒塗装していない基板側か
ら見ると交点部分は緑色の反射色を呈した。次に、２０
Ｖの電圧を２０ｍｓ印加したところ、印加後に黒塗装し
ていない基板側から見ると交点部分がほぼ黒色を呈し
た。
【００５５】液晶パネル１０の全画面を初期化するため
に、表示シーケンスの開始時に、パネル全体に４０Ｖの
電圧を１３．２ｍｓ間印加した。それに続いて、液晶パ
ネル１０に印加される電圧が０になる無印加時間を１ｍ
ｓ設けた。そして、線順次駆動を実施した。
に、表示シーケンスの開始時に、パネル全体に４０Ｖの
電圧を１３．２ｍｓ間印加した。それに続いて、液晶パ
ネル１０に印加される電圧が０になる無印加時間を１ｍ
ｓ設けた。そして、線順次駆動を実施した。
【００５６】具体的な駆動手順について図４のタイミン
グ図を用いて説明する。最初に全行電極にＶｒを印加
し、同時に全列電極に−Ｖｃを印加する。ここで、Ｖｒ
＋Ｖｃが４０Ｖになるように調整する。よって、液晶パ
ネル１００の全画素に４０Ｖの電圧が印加される。図４
において、４０Ｖの電圧が印加される期間がリセット部
として示されている。リセット部は第１の期間に相当す
る。その後、印加電圧が０になる無印加状態を１ｍｓ続
ける。図４において、この期間が無印加部として示され
ている。無印加部は第２の期間に相当する。
グ図を用いて説明する。最初に全行電極にＶｒを印加
し、同時に全列電極に−Ｖｃを印加する。ここで、Ｖｒ
＋Ｖｃが４０Ｖになるように調整する。よって、液晶パ
ネル１００の全画素に４０Ｖの電圧が印加される。図４
において、４０Ｖの電圧が印加される期間がリセット部
として示されている。リセット部は第１の期間に相当す
る。その後、印加電圧が０になる無印加状態を１ｍｓ続
ける。図４において、この期間が無印加部として示され
ている。無印加部は第２の期間に相当する。
【００５７】続いて、表示データの書き込みすなわち線
順次駆動が始まる。線順次駆動では、選択行が順番に入
れ替わり、それに同期して列電極に表示データに応じた
列電圧が出力される。駆動電圧波形は適当な周期で極性
反転され交流化される。線順次駆動期間において、選択
時にはオン表示（ＰＬ状態）ではＶｒ＋Ｖｃの電圧が印
加され、オフ表示（ＦＣ状態）ではＶｒ−Ｖｃの電圧振
幅が印加される。この例では、Ｖｒを３５Ｖ、Ｖｃを５
Ｖとした。また１回あたり行電極が選択される期間を
３．３ｍｓとした。図４において、線順次駆動期間はア
ドレッシング部として示されている。
順次駆動が始まる。線順次駆動では、選択行が順番に入
れ替わり、それに同期して列電極に表示データに応じた
列電圧が出力される。駆動電圧波形は適当な周期で極性
反転され交流化される。線順次駆動期間において、選択
時にはオン表示（ＰＬ状態）ではＶｒ＋Ｖｃの電圧が印
加され、オフ表示（ＦＣ状態）ではＶｒ−Ｖｃの電圧振
幅が印加される。この例では、Ｖｒを３５Ｖ、Ｖｃを５
Ｖとした。また１回あたり行電極が選択される期間を
３．３ｍｓとした。図４において、線順次駆動期間はア
ドレッシング部として示されている。
【００５８】以上の条件でテストパターンを表示したと
ころ、残像もなく、高コントラストの表示が得られた。
ころ、残像もなく、高コントラストの表示が得られた。
【００５９】液晶表示装置の全画面を一括してリセット
する場合には、リセットのための電圧（リセット電圧）
の印加が完了した時点と第１行目が選択される時点の間
に電圧を印加しない状態すなわち印加電圧０の期間であ
る第２の段階を設ける必要がある。第２の段階を省く
と、表示データによらず線順次駆動における第１行目で
は、リセット電圧が印加された直後に選択電圧が印加さ
れることになる。第２行目以降ではリセット電圧が印加
された後、非選択電圧が印加され、その後に選択電圧が
印加される。第２の段階を省くと、以上の駆動シーケン
スの違いにもとづいて、第１行目は、表示データによら
ずＨＯ状態からＰＬ状態に変化する。一方、第２行目以
降では、ＨＯ状態からＨＧ状態あるいはＰＬ状態を経て
表示データに応じた表示が得られる。
する場合には、リセットのための電圧（リセット電圧）
の印加が完了した時点と第１行目が選択される時点の間
に電圧を印加しない状態すなわち印加電圧０の期間であ
る第２の段階を設ける必要がある。第２の段階を省く
と、表示データによらず線順次駆動における第１行目で
は、リセット電圧が印加された直後に選択電圧が印加さ
れることになる。第２行目以降ではリセット電圧が印加
された後、非選択電圧が印加され、その後に選択電圧が
印加される。第２の段階を省くと、以上の駆動シーケン
スの違いにもとづいて、第１行目は、表示データによら
ずＨＯ状態からＰＬ状態に変化する。一方、第２行目以
降では、ＨＯ状態からＨＧ状態あるいはＰＬ状態を経て
表示データに応じた表示が得られる。
【００６０】第１行目の表示状態と第２行目以降の表示
状態とを同等にするためには、リセット電圧の印加が完
了した時点と第１行目が選択される時点との間に電圧を
印加しない状態すなわち印加電圧０の期間である第２の
段階を設ければよい。または、第１行目の前に実在しな
い仮想行を想定し、仮想行に対して仮想の表示データに
対応した非選択電圧を印加した後、実表示データの第１
行目の選択電圧を入力するようにしても、第２の段階を
設けた場合と同等になる。
状態とを同等にするためには、リセット電圧の印加が完
了した時点と第１行目が選択される時点との間に電圧を
印加しない状態すなわち印加電圧０の期間である第２の
段階を設ければよい。または、第１行目の前に実在しな
い仮想行を想定し、仮想行に対して仮想の表示データに
対応した非選択電圧を印加した後、実表示データの第１
行目の選択電圧を入力するようにしても、第２の段階を
設けた場合と同等になる。
【００６１】［比較例１］例１の駆動条件のうち、液晶
パネル１０の全体に４０Ｖの電圧を１３．２ｍｓ間印加
する処理（リセット電圧処理）を省いた。そして、何種
類かのテストパターンを線順次駆動で表示させたとこ
ろ、以前に書き込んだ画像が重ね書きされた残像が生
じ、正常な表示を得ることができなかった。
パネル１０の全体に４０Ｖの電圧を１３．２ｍｓ間印加
する処理（リセット電圧処理）を省いた。そして、何種
類かのテストパターンを線順次駆動で表示させたとこ
ろ、以前に書き込んだ画像が重ね書きされた残像が生
じ、正常な表示を得ることができなかった。
【００６２】［比較例２］例１の駆動条件のうち、印加
される電圧が０になる無印加時間を省いた。線順次駆動
によって、テストパターンとして全面オン表示したとこ
ろ、リセット電圧処理期間に続いて最初に選択される行
とその後に選択された部分とで反射率に差が生じ、駆動
電圧を変えても均一な表示画面が得られなかった。
される電圧が０になる無印加時間を省いた。線順次駆動
によって、テストパターンとして全面オン表示したとこ
ろ、リセット電圧処理期間に続いて最初に選択される行
とその後に選択された部分とで反射率に差が生じ、駆動
電圧を変えても均一な表示画面が得られなかった。
【００６３】［例２］例１の駆動条件において、無印加
部の時間を０．３〜１００ｍｓの間で振ったところ、例
１の場合と同様に良好な表示が得られた。
部の時間を０．３〜１００ｍｓの間で振ったところ、例
１の場合と同様に良好な表示が得られた。
【００６４】［比較例３］例１の駆動条件において、無
印加部の時間を０〜０．３ｍｓの間で振ったところ、線
順次駆動の駆動条件をどのように変えても、例２と同様
のコントラストを得ることができなかった。また、無印
加部の時間が１００ｍｓを越えた場合には、書き込み時
間が長くなりすぎて、視認者は不自然な感じを受けた。
このことから、無印加部の時間は、少なくとも０．３ｍ
ｓ以上で１００ｍｓ以下に設定されていることが好まし
いことがわかる。
印加部の時間を０〜０．３ｍｓの間で振ったところ、線
順次駆動の駆動条件をどのように変えても、例２と同様
のコントラストを得ることができなかった。また、無印
加部の時間が１００ｍｓを越えた場合には、書き込み時
間が長くなりすぎて、視認者は不自然な感じを受けた。
このことから、無印加部の時間は、少なくとも０．３ｍ
ｓ以上で１００ｍｓ以下に設定されていることが好まし
いことがわかる。
【００６５】［例４］例１の駆動条件において、線順次
駆動による表示データの書き込み時に、選択期間に対し
て列電極の印加時間を均等に１０分割し、分割された各
期間に階調データに応じたオンとオフに相当する電圧を
列電極に印加にする。そして、そのような電圧印加方法
によってテストパターンを表示したところ、表示データ
に応じた均一な階調表示が得られた。
駆動による表示データの書き込み時に、選択期間に対し
て列電極の印加時間を均等に１０分割し、分割された各
期間に階調データに応じたオンとオフに相当する電圧を
列電極に印加にする。そして、そのような電圧印加方法
によってテストパターンを表示したところ、表示データ
に応じた均一な階調表示が得られた。
【００６６】［比較例４］例１の駆動条件において、列
電極の印加電圧をオンのときにＶｃ、オフのときに−Ｖ
ｃとし、階調データに応じてｎ×Ｖｃ（−１＜ｎ＜１）
の電圧値を列電極に印加した。電圧値を変えることによ
って１０階調表示を行った。様々なテストパターンを表
示させたところ、列電極に平行な表示むらが発生し不均
一な階調表示になった。
電極の印加電圧をオンのときにＶｃ、オフのときに−Ｖ
ｃとし、階調データに応じてｎ×Ｖｃ（−１＜ｎ＜１）
の電圧値を列電極に印加した。電圧値を変えることによ
って１０階調表示を行った。様々なテストパターンを表
示させたところ、列電極に平行な表示むらが発生し不均
一な階調表示になった。
【００６７】例４および比較例４の結果から、中間調表
示を行う場合、パルス幅変調を使用すれば良好な階調表
示を得ることができるが、振幅変調を使用した場合には
良好な階調表示を得ることが困難であることがわかる。
示を行う場合、パルス幅変調を使用すれば良好な階調表
示を得ることができるが、振幅変調を使用した場合には
良好な階調表示を得ることが困難であることがわかる。
【００６８】次に、コレステリック液晶を用いた液晶パ
ネルを駆動する駆動回路の具体的な実施の形態を説明す
る。単純マトリックス型ＳＴＮ液晶表示素子の基本的な
駆動方式である線順次選択法（例えば、ＡＰＴ：Alto P
leshko Techniqueやそれを改良したＩＡＰＴ：Improved
APT）を実現する駆動回路（ドライバ）が広く用いられ
ている。
ネルを駆動する駆動回路の具体的な実施の形態を説明す
る。単純マトリックス型ＳＴＮ液晶表示素子の基本的な
駆動方式である線順次選択法（例えば、ＡＰＴ：Alto P
leshko Techniqueやそれを改良したＩＡＰＴ：Improved
APT）を実現する駆動回路（ドライバ）が広く用いられ
ている。
【００６９】単純マトリックス型ＳＴＮ液晶表示素子を
駆動するためのＩＡＰＴ駆動ドライバは、１つの行電極
ずつにしか選択電圧を印加できない。従って、それを用
いてコレステリック液晶表示パネルの全面の初期状態を
ＰＬ状態に揃えるには、全ての行電極に電圧を印加する
ために少なくとも１フレーム期間がかかる。ただし、Ｈ
Ｏ状態への遷移を１フレーム期間で初期化を行うには、
アドレッシング時の１選択時間で十分に垂直配向にしな
ければならないので、オン電圧よりも高い電圧を印加す
る必要が生ずる。それを実現するのはドライバの耐圧の
問題から困難である。逆に、オン電圧と等しい印加電圧
で十分な垂直配向を得ようとすると、１選択時間を長く
しなければならず、初期化に要する時間が書き込み時間
よりも長くなる。
駆動するためのＩＡＰＴ駆動ドライバは、１つの行電極
ずつにしか選択電圧を印加できない。従って、それを用
いてコレステリック液晶表示パネルの全面の初期状態を
ＰＬ状態に揃えるには、全ての行電極に電圧を印加する
ために少なくとも１フレーム期間がかかる。ただし、Ｈ
Ｏ状態への遷移を１フレーム期間で初期化を行うには、
アドレッシング時の１選択時間で十分に垂直配向にしな
ければならないので、オン電圧よりも高い電圧を印加す
る必要が生ずる。それを実現するのはドライバの耐圧の
問題から困難である。逆に、オン電圧と等しい印加電圧
で十分な垂直配向を得ようとすると、１選択時間を長く
しなければならず、初期化に要する時間が書き込み時間
よりも長くなる。
【００７０】すなわち、単純マトリックス型ＳＴＮ液晶
表示素子を駆動するためのＩＡＰＴ駆動ドライバをコレ
ステリック液晶表示パネルにそのまま適用しようとする
と、上述した電圧印加処理（第１の段階および第２の段
階）を実現できず、初期化に要する時間が１画面を選択
する時間の数倍程度になってしまう。すなわち、初期化
を含めた１画面の書き換えに必要な時間が長くなってし
まう。
表示素子を駆動するためのＩＡＰＴ駆動ドライバをコレ
ステリック液晶表示パネルにそのまま適用しようとする
と、上述した電圧印加処理（第１の段階および第２の段
階）を実現できず、初期化に要する時間が１画面を選択
する時間の数倍程度になってしまう。すなわち、初期化
を含めた１画面の書き換えに必要な時間が長くなってし
まう。
【００７１】そこで、以下、単純マトリックス型ＳＴＮ
液晶表示素子を駆動するためのＩＡＰＴ駆動ドライバを
用いて上述した電圧印加処理による初期化を実現できる
駆動装置を提案する。
液晶表示素子を駆動するためのＩＡＰＴ駆動ドライバを
用いて上述した電圧印加処理による初期化を実現できる
駆動装置を提案する。
【００７２】図５および図６は、ＩＡＰＴ駆動ドライバ
の機能を説明するための説明図である。図５に示すよう
に、列ドライバと行ドライバはそれぞれ４レベルの液晶
駆動電圧を必要とするが、システム全体では６レベルの
電圧が必要になる。ここで、Ｖｒは選択時に行電極に印
加される電圧であり、Ｖｃは行電極に印加されるオン電
圧とオフ電圧の差の１／２である。
の機能を説明するための説明図である。図５に示すよう
に、列ドライバと行ドライバはそれぞれ４レベルの液晶
駆動電圧を必要とするが、システム全体では６レベルの
電圧が必要になる。ここで、Ｖｒは選択時に行電極に印
加される電圧であり、Ｖｃは行電極に印加されるオン電
圧とオフ電圧の差の１／２である。
【００７３】図６に示すように、出力電圧はレベル信号
である極性反転信号（Ｍ信号）と非表示指示信号（／Ｄ
ＯＦＦ信号）に応じて、行ドライバおよび列ドライバで
それぞれ決定される。ただし、／ＤＯＦＦ信号がローレ
ベルである場合には行ドライバおよび列ドライバの全出
力は、他の入力信号に関わらずＶ０レベルを出力する。
である極性反転信号（Ｍ信号）と非表示指示信号（／Ｄ
ＯＦＦ信号）に応じて、行ドライバおよび列ドライバで
それぞれ決定される。ただし、／ＤＯＦＦ信号がローレ
ベルである場合には行ドライバおよび列ドライバの全出
力は、他の入力信号に関わらずＶ０レベルを出力する。
【００７４】以前の表示状態をリセットするために、リ
セットのための電圧をコレステリック液晶素子に印加す
る必要があるが、そのような電圧を印加するには、全て
の行電極を等電位にし、かつ、全ての列電極を等電位に
する必要がある。ＩＡＰＴ駆動ドライバを用いた場合、
全ての行電極を等電位にすることができるのは、非選択
状態であるＶ４，Ｖ１レベル、または非表示状態である
Ｖ０レベルである。非選択状態を用いた場合には、全て
の列電極をＶ０またはＶ５にしたとしても、液晶印加電
圧をＶｒまでにしかできない。この値は、アドレッシン
グ時のオン電圧であるＶｒ＋Ｖｃよりも低い。
セットのための電圧をコレステリック液晶素子に印加す
る必要があるが、そのような電圧を印加するには、全て
の行電極を等電位にし、かつ、全ての列電極を等電位に
する必要がある。ＩＡＰＴ駆動ドライバを用いた場合、
全ての行電極を等電位にすることができるのは、非選択
状態であるＶ４，Ｖ１レベル、または非表示状態である
Ｖ０レベルである。非選択状態を用いた場合には、全て
の列電極をＶ０またはＶ５にしたとしても、液晶印加電
圧をＶｒまでにしかできない。この値は、アドレッシン
グ時のオン電圧であるＶｒ＋Ｖｃよりも低い。
【００７５】つまり、非選択状態の行電極電位を用いて
リセットを行おうとすると、低い電圧でリセットが行わ
れることになるのでリセット時間が長くなる。そこで、
この実施の形態では、リセット時に、ＩＡＰＴ駆動ドラ
イバにおいて、全ての行電極を非表示状態として、全て
の列電極をＶ５にする。そのように設定すれば、液晶印
加電圧は最大値であるＶｒ＋Ｖｃとなり、リセット時間
を短くすることができる。
リセットを行おうとすると、低い電圧でリセットが行わ
れることになるのでリセット時間が長くなる。そこで、
この実施の形態では、リセット時に、ＩＡＰＴ駆動ドラ
イバにおいて、全ての行電極を非表示状態として、全て
の列電極をＶ５にする。そのように設定すれば、液晶印
加電圧は最大値であるＶｒ＋Ｖｃとなり、リセット時間
を短くすることができる。
【００７６】図７は、液晶駆動回路の実施の一形態を示
すブロック図である。この実施の形態では、図３に示す
一般的な駆動回路に対して、信号変換回路（制御部）１
４が設けられている。信号変換回路１４は、コントロー
ラ（信号制御回路）１１と行ドライバ１２および列ドラ
イバ１３との間に設置され、信号制御回路１１からの各
信号にもとづいて、上述した第１段階（リセット部）お
よび第２の段階（無印加部）を作成するための信号を作
成し、行ドライバ１２および列ドライバ１３に供給す
る。なお、ここでは、信号変換回路１４は信号制御回路
１１と独立したものとして説明を進めるが、それらは一
体化されていてもよい。一体化されている場合には、信
号のタイミングを最適化できるので、初期化に要する時
間を短くすることが可能である。
すブロック図である。この実施の形態では、図３に示す
一般的な駆動回路に対して、信号変換回路（制御部）１
４が設けられている。信号変換回路１４は、コントロー
ラ（信号制御回路）１１と行ドライバ１２および列ドラ
イバ１３との間に設置され、信号制御回路１１からの各
信号にもとづいて、上述した第１段階（リセット部）お
よび第２の段階（無印加部）を作成するための信号を作
成し、行ドライバ１２および列ドライバ１３に供給す
る。なお、ここでは、信号変換回路１４は信号制御回路
１１と独立したものとして説明を進めるが、それらは一
体化されていてもよい。一体化されている場合には、信
号のタイミングを最適化できるので、初期化に要する時
間を短くすることが可能である。
【００７７】また、Ｍ信号は信号変換回路１４が作成し
た極性反転信号であり、ＤＡＴＡは信号変換回路１４が
作成した表示データである。ＤＡＴＡは、アドレッシン
グ部では信号制御回路１１が出力する表示データと同じ
になる。／ＤＯＦＦ１信号は信号変換回路１４が作成し
列ドライバ１３に供給される／ＤＯＦＦ信号であり、／
ＤＯＦＦ２信号は信号変換回路１４が作成し行ドライバ
１２に供給される／ＤＯＦＦ信号である。
た極性反転信号であり、ＤＡＴＡは信号変換回路１４が
作成した表示データである。ＤＡＴＡは、アドレッシン
グ部では信号制御回路１１が出力する表示データと同じ
になる。／ＤＯＦＦ１信号は信号変換回路１４が作成し
列ドライバ１３に供給される／ＤＯＦＦ信号であり、／
ＤＯＦＦ２信号は信号変換回路１４が作成し行ドライバ
１２に供給される／ＤＯＦＦ信号である。
【００７８】コレステリック液晶表示素子は一度データ
が書き込まれると、その表示状態を保持するのでフレー
ム周期毎に書き込みを行う必要はないが、データの書き
換えを必要とするタイミングを外部から指示する必要が
ある。そのための信号が図７に示すスタート信号（ＳＴ
ＡＲＴ信号）である。ＳＴＡＲＴ信号はタイマによるあ
る一定期間毎に有効になる信号でもよいし、表示データ
の発生源であるＭＰＵや外部スイッチからの表示書き換
え指示信号であってもよい。図７には、ＭＰＵから出力
される例が示されている。
が書き込まれると、その表示状態を保持するのでフレー
ム周期毎に書き込みを行う必要はないが、データの書き
換えを必要とするタイミングを外部から指示する必要が
ある。そのための信号が図７に示すスタート信号（ＳＴ
ＡＲＴ信号）である。ＳＴＡＲＴ信号はタイマによるあ
る一定期間毎に有効になる信号でもよいし、表示データ
の発生源であるＭＰＵや外部スイッチからの表示書き換
え指示信号であってもよい。図７には、ＭＰＵから出力
される例が示されている。
【００７９】図８は、信号変換回路１４の一構成例を示
すブロック図である。信号変換回路１４において、０．
５ライン検出回路２１は、ＬＰ信号をトリガとして選択
期間の１／２のタイミングを決定し、そのタイミングで
レベルが反転するような信号を論理和回路２２に出力す
る。ダウンカウンタ２４は、ＦＲ信号が入力されたら、
（Ｎ−１）をプリセットし、ＬＰ信号の入力に応じてカ
ウント値を１減ずるカウンタである。ここで、Ｎは表示
行数である。第１〜第３の比較器（以下、単に比較器と
いう。）２５，２６，２７は、それぞれ、ダウンカウン
タ２４のカウント値を所定値と比較する。
すブロック図である。信号変換回路１４において、０．
５ライン検出回路２１は、ＬＰ信号をトリガとして選択
期間の１／２のタイミングを決定し、そのタイミングで
レベルが反転するような信号を論理和回路２２に出力す
る。ダウンカウンタ２４は、ＦＲ信号が入力されたら、
（Ｎ−１）をプリセットし、ＬＰ信号の入力に応じてカ
ウント値を１減ずるカウンタである。ここで、Ｎは表示
行数である。第１〜第３の比較器（以下、単に比較器と
いう。）２５，２６，２７は、それぞれ、ダウンカウン
タ２４のカウント値を所定値と比較する。
【００８０】論理和回路２２は、ＤＯＦＦ制御回路３１
からのマスク信号がローレベル状態であれば、０．５ラ
イン検出回路２１の出力信号をＭ信号として行ドライバ
１２および列ドライバ１３に出力し、マスク信号がハイ
レベル状態であれば、ハイレベルのＭ信号を行ドライバ
１２および列ドライバ１３に出力する。また、論理和回
路２３は、マスク信号がローレベル状態であれば、信号
制御回路１１からの表示データをＤＡＴＡ信号として列
ドライバ１３に出力し、マスク信号がハイレベル状態で
あれば、ハイレベルのＤＡＴＡ信号を列ドライバ１３に
出力する。
からのマスク信号がローレベル状態であれば、０．５ラ
イン検出回路２１の出力信号をＭ信号として行ドライバ
１２および列ドライバ１３に出力し、マスク信号がハイ
レベル状態であれば、ハイレベルのＭ信号を行ドライバ
１２および列ドライバ１３に出力する。また、論理和回
路２３は、マスク信号がローレベル状態であれば、信号
制御回路１１からの表示データをＤＡＴＡ信号として列
ドライバ１３に出力し、マスク信号がハイレベル状態で
あれば、ハイレベルのＤＡＴＡ信号を列ドライバ１３に
出力する。
【００８１】スタートフラグ回路２８は、ＳＴＡＲＴ信
号をＦＲ信号で同期化し、スタートフラグをセットす
る。スタートフラグがセットされたことはＤＯＦＦ制御
回路３１に通知される。また、スタートフラグは、ＤＯ
ＦＦ制御回路３１の指示に応じてリセットされる。ＤＯ
ＦＦ制御回路３１は、スタートフラグがセットされてい
る状態において機能し、比較器２５，２６，２７の出力
の状況に応じて、列ドライバ１３に／ＤＯＦＦ１信号を
与えるとともに、行ドライバ１２に／ＤＯＦＦ２信号を
与える。また、論理和回路２２，２３に対してマスク信
号を与える。
号をＦＲ信号で同期化し、スタートフラグをセットす
る。スタートフラグがセットされたことはＤＯＦＦ制御
回路３１に通知される。また、スタートフラグは、ＤＯ
ＦＦ制御回路３１の指示に応じてリセットされる。ＤＯ
ＦＦ制御回路３１は、スタートフラグがセットされてい
る状態において機能し、比較器２５，２６，２７の出力
の状況に応じて、列ドライバ１３に／ＤＯＦＦ１信号を
与えるとともに、行ドライバ１２に／ＤＯＦＦ２信号を
与える。また、論理和回路２２，２３に対してマスク信
号を与える。
【００８２】次に、動作について図９のタイミング図を
参照して説明する。比較器２５，２６，２７は、リセッ
ト部（第１の段階）の長さをＡ、無印加部（第２の段
階）の長さをＢに設定するために設けられている。各比
較器２５〜２７は、ＬＰ信号をダウンカウントするダウ
ンカウンタ２４のカウント値を導入して、カウント値と
所定値とを比較し、それらが一致したら一致信号を出力
する。
参照して説明する。比較器２５，２６，２７は、リセッ
ト部（第１の段階）の長さをＡ、無印加部（第２の段
階）の長さをＢに設定するために設けられている。各比
較器２５〜２７は、ＬＰ信号をダウンカウントするダウ
ンカウンタ２４のカウント値を導入して、カウント値と
所定値とを比較し、それらが一致したら一致信号を出力
する。
【００８３】なお、この実施の形態では、リセット部の
長さＡを設定するための第１の期間設定手段は、ダウン
カウンタ２４および比較器２５，２６で実現される。無
印加部の長さＢを設定するための第２の期間設定手段
は、ダウンカウンタ２４および比較器２６，２７で実現
される。第１〜第２の段階において所定電圧を印加する
電圧印加手段は、論理和回路２２，２３およびＤＯＦＦ
制御回路３１で実現される。
長さＡを設定するための第１の期間設定手段は、ダウン
カウンタ２４および比較器２５，２６で実現される。無
印加部の長さＢを設定するための第２の期間設定手段
は、ダウンカウンタ２４および比較器２６，２７で実現
される。第１〜第２の段階において所定電圧を印加する
電圧印加手段は、論理和回路２２，２３およびＤＯＦＦ
制御回路３１で実現される。
【００８４】比較器２５の比較のための所定値は（Ａ＋
Ｂ）であり、比較器２６の比較のための所定値はＢであ
る。また、比較器２７の比較のための所定値は０であ
る。なお、Ａ＋Ｂ＜Ｎ（Ｎは表示行数）である。
Ｂ）であり、比較器２６の比較のための所定値はＢであ
る。また、比較器２７の比較のための所定値は０であ
る。なお、Ａ＋Ｂ＜Ｎ（Ｎは表示行数）である。
【００８５】スタートフラグがセットされていない状態
では、ＤＯＦＦ制御回路３１は、全ての列電極および行
電極が電位Ｖ０である無印加状態になるように、列ドラ
イバ１３および行ドライバ１２に対する非表示指示信号
（／ＤＯＦＦ１信号および／ＤＯＦＦ２信号）をローベ
ルに固定する。よって、コレステリック液晶パネル１０
は、信号制御回路１１からの信号状態に関わらず電圧無
印加状態となる。また、論理和回路２２，２３へのマス
ク信号をハイレベルに固定する。よって、Ｍ信号および
ＤＡＴＡ信号はハイレベルに固定される。ＳＴＡＲＴ信
号が入力された後、ＦＲ信号が入力されると、スタート
フラグ回路２８において、スタートフラグがセットされ
る。ＦＲ信号はフレーム周期毎に入力される。
では、ＤＯＦＦ制御回路３１は、全ての列電極および行
電極が電位Ｖ０である無印加状態になるように、列ドラ
イバ１３および行ドライバ１２に対する非表示指示信号
（／ＤＯＦＦ１信号および／ＤＯＦＦ２信号）をローベ
ルに固定する。よって、コレステリック液晶パネル１０
は、信号制御回路１１からの信号状態に関わらず電圧無
印加状態となる。また、論理和回路２２，２３へのマス
ク信号をハイレベルに固定する。よって、Ｍ信号および
ＤＡＴＡ信号はハイレベルに固定される。ＳＴＡＲＴ信
号が入力された後、ＦＲ信号が入力されると、スタート
フラグ回路２８において、スタートフラグがセットされ
る。ＦＲ信号はフレーム周期毎に入力される。
【００８６】ＦＲ信号が入力されるとダウンカウンタ２
４に（Ｎ−１）がプリセットされる。以後、ダウンカウ
ンタ２４は、行切替信号（ＬＰ信号）をダウンカウント
する。比較器２５は、ダウンカウンタ２４のカウント値
が（Ａ＋Ｂ）に一致するとＤＯＦＦ制御回路３１に一致
信号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ
１信号および／ＤＯＦＦ２信号がともにローレベルであ
る状態のときに比較器２５からの一致信号を受け、さら
に、ＬＰ信号が入力されると、列ドライバ１３への／Ｄ
ＯＦＦ１信号をハイレベルに固定する。この結果、図６
に示す関係にもとづいて、全ての列電極の電圧レベルが
Ｖ５（Ｖｒ＋Ｖｃ）となる。また、全ての行電極の電圧
レベルはＶ０であるから、全ての画素に対する液晶印加
電圧はＶ ｒ＋Ｖｃとなる。例えば、Ｖｒ＝３５Ｖ，Ｖｃ
＝５Ｖであれば、液晶印加電圧は４０Ｖである。
４に（Ｎ−１）がプリセットされる。以後、ダウンカウ
ンタ２４は、行切替信号（ＬＰ信号）をダウンカウント
する。比較器２５は、ダウンカウンタ２４のカウント値
が（Ａ＋Ｂ）に一致するとＤＯＦＦ制御回路３１に一致
信号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ
１信号および／ＤＯＦＦ２信号がともにローレベルであ
る状態のときに比較器２５からの一致信号を受け、さら
に、ＬＰ信号が入力されると、列ドライバ１３への／Ｄ
ＯＦＦ１信号をハイレベルに固定する。この結果、図６
に示す関係にもとづいて、全ての列電極の電圧レベルが
Ｖ５（Ｖｒ＋Ｖｃ）となる。また、全ての行電極の電圧
レベルはＶ０であるから、全ての画素に対する液晶印加
電圧はＶ ｒ＋Ｖｃとなる。例えば、Ｖｒ＝３５Ｖ，Ｖｃ
＝５Ｖであれば、液晶印加電圧は４０Ｖである。
【００８７】比較器２６は、ダウンカウンタ２４のカウ
ント値がＢに一致するとＤＯＦＦ制御回路３１に一致信
号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ１
信号がハイレベルで、かつ、／ＤＯＦＦ２信号がローレ
ベルである状態のときに比較器２６からの一致信号を受
け、さらに、ＬＰ信号が入力されると、列ドライバ１３
への／ＤＯＦＦ１信号をローレベルに固定する。この結
果、図６に示す関係にもとづいて、コレステリック液晶
表示パネル１０は電圧無印加状態になる。また、このと
き、ＤＯＦＦ制御回路３１は、論理和回路２２，２３へ
のマスク信号をローレベルに固定する。
ント値がＢに一致するとＤＯＦＦ制御回路３１に一致信
号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ１
信号がハイレベルで、かつ、／ＤＯＦＦ２信号がローレ
ベルである状態のときに比較器２６からの一致信号を受
け、さらに、ＬＰ信号が入力されると、列ドライバ１３
への／ＤＯＦＦ１信号をローレベルに固定する。この結
果、図６に示す関係にもとづいて、コレステリック液晶
表示パネル１０は電圧無印加状態になる。また、このと
き、ＤＯＦＦ制御回路３１は、論理和回路２２，２３へ
のマスク信号をローレベルに固定する。
【００８８】論理和回路２２は、０．５ライン検出回路
２１の出力を通過させて極性反転信号（Ｍ信号）とする
状態に移る。また、論理和回路２３は、ＤＡＴＡ信号と
して表示データを通過させる。
２１の出力を通過させて極性反転信号（Ｍ信号）とする
状態に移る。また、論理和回路２３は、ＤＡＴＡ信号と
して表示データを通過させる。
【００８９】液晶印加電圧がＶｒ＋Ｖｃに変化した時点
から電圧無印加状態になるまでの期間は、ダウンカウン
タ２４のカウント値が「Ａ」進む間の期間であり、図９
に示すように、この期間がリセット部となる。
から電圧無印加状態になるまでの期間は、ダウンカウン
タ２４のカウント値が「Ａ」進む間の期間であり、図９
に示すように、この期間がリセット部となる。
【００９０】比較器２７は、ダウンカウンタ２４のカウ
ント値が０に一致するとＤＯＦＦ制御回路３１に一致信
号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ１
信号および／ＤＯＦＦ２信号がともにローレベルである
状態のときに比較器２７からの一致信号を受け、さら
に、ＬＰ信号が入力されると、列ドライバ１３および行
ドライバ１２への／ＤＯＦＦ１信号および／ＤＯＦＦ２
信号をハイレベルに固定する。従って、線順次駆動によ
ってＤＡＴＡ信号とＭ信号に応じた表示がなされるアド
レッシング部が開始される。このとき、オン電圧はＶｒ
＋Ｖｃ、オフ電圧はＶｒ−Ｖｃとなる。
ント値が０に一致するとＤＯＦＦ制御回路３１に一致信
号を出力する。ＤＯＦＦ制御回路３１は、／ＤＯＦＦ１
信号および／ＤＯＦＦ２信号がともにローレベルである
状態のときに比較器２７からの一致信号を受け、さら
に、ＬＰ信号が入力されると、列ドライバ１３および行
ドライバ１２への／ＤＯＦＦ１信号および／ＤＯＦＦ２
信号をハイレベルに固定する。従って、線順次駆動によ
ってＤＡＴＡ信号とＭ信号に応じた表示がなされるアド
レッシング部が開始される。このとき、オン電圧はＶｒ
＋Ｖｃ、オフ電圧はＶｒ−Ｖｃとなる。
【００９１】液晶印加電圧が電圧無印加状態に変化した
時点からアドレッシング部が開始される時点までの期間
は、ダウンカウンタ２４のカウント値が「Ｂ」進む間の
期間であり、図９に示すように、この期間が無印加部と
なる。
時点からアドレッシング部が開始される時点までの期間
は、ダウンカウンタ２４のカウント値が「Ｂ」進む間の
期間であり、図９に示すように、この期間が無印加部と
なる。
【００９２】さらに、列ドライバ１３と行ドライバ１２
への非表示指示信号である／ＤＯＦＦ１信号と／ＤＯＦ
Ｆ２信号とがともにハイレベルである状態で、比較器２
７から一致信号が出力されると、ＤＯＦＦ制御回路３１
は、スタートフラグをリセットするとともに、マスク信
号をハイレベルに固定し、／ＤＯＦＦ１信号と／ＤＯＦ
Ｆ２信号とをともにローレベルに固定して全画素に対す
る液晶印加電圧を０Ｖにする。よって、コレステリック
液晶表示素子は書き込み状態を記憶したままの状態にな
る。そして、次にＳＴＡＲＴ信号が入力されるまでその
状態を保持する。
への非表示指示信号である／ＤＯＦＦ１信号と／ＤＯＦ
Ｆ２信号とがともにハイレベルである状態で、比較器２
７から一致信号が出力されると、ＤＯＦＦ制御回路３１
は、スタートフラグをリセットするとともに、マスク信
号をハイレベルに固定し、／ＤＯＦＦ１信号と／ＤＯＦ
Ｆ２信号とをともにローレベルに固定して全画素に対す
る液晶印加電圧を０Ｖにする。よって、コレステリック
液晶表示素子は書き込み状態を記憶したままの状態にな
る。そして、次にＳＴＡＲＴ信号が入力されるまでその
状態を保持する。
【００９３】以上に説明したように、この実施の形態で
は、従前の液晶駆動装置が取り扱うことができるＭ信号
と／ＤＯＦＦ信号とを利用することによって、第１の段
階〜第２の段階、すなわち、リセット部および無印加部
を作成する。従って、単純マトリックス型ＳＴＮ液晶表
示素子を駆動するためのＩＡＰＴ駆動ドライバを用い
て、本発明による電圧印加処理による初期化を実現でき
る駆動装置を実現することができる。
は、従前の液晶駆動装置が取り扱うことができるＭ信号
と／ＤＯＦＦ信号とを利用することによって、第１の段
階〜第２の段階、すなわち、リセット部および無印加部
を作成する。従って、単純マトリックス型ＳＴＮ液晶表
示素子を駆動するためのＩＡＰＴ駆動ドライバを用い
て、本発明による電圧印加処理による初期化を実現でき
る駆動装置を実現することができる。
【００９４】上記の実施の形態では、単純マトリックス
型ＳＴＮ液晶表示素子を駆動するための既存の駆動ドラ
イバを活用して、コレステリック液晶表示装置の駆動装
置を実現したが、もちろん、コレステリック液晶表示装
置の駆動装置は、既存の駆動ドライバを用いることなく
実現可能である。
型ＳＴＮ液晶表示素子を駆動するための既存の駆動ドラ
イバを活用して、コレステリック液晶表示装置の駆動装
置を実現したが、もちろん、コレステリック液晶表示装
置の駆動装置は、既存の駆動ドライバを用いることなく
実現可能である。
【００９５】なお、上記の実施の形態では、駆動装置を
簡便に構成するためにＬＰ信号を用いて第１〜第２の段
階の長さを設定したが、上記の実施の形態は駆動装置の
一実現例であって、他の構成の駆動装置を実現すること
もできる。例えば、ＬＰ信号以外のクロック信号にもと
づいて第１〜第２の段階の長さを設定してもよい。その
場合、より高周波数のクロック信号を用いれば、上記の
実施の形態の場合に比べて、初期化に要する時間をより
短縮することができる。
簡便に構成するためにＬＰ信号を用いて第１〜第２の段
階の長さを設定したが、上記の実施の形態は駆動装置の
一実現例であって、他の構成の駆動装置を実現すること
もできる。例えば、ＬＰ信号以外のクロック信号にもと
づいて第１〜第２の段階の長さを設定してもよい。その
場合、より高周波数のクロック信号を用いれば、上記の
実施の形態の場合に比べて、初期化に要する時間をより
短縮することができる。
【００９６】また、上記の実施の形態では、第１の段階
（リセット部）において、コレステリック液晶に対して
正のパルス状の電圧が印加されたが、振幅の絶対値が等
しい正のパルスと負のパルスとを印加するようにしても
よい。さらに、上記の実施の形態では、リセット部の期
間で印加される電圧をＶｒ＋Ｖｃとしたが、その期間に
おいて、行ドライバ１２および列ドライバ１３に供給さ
れる電源電圧を任意の値に切り替えるように構成すれ
ば、リセット部の期間で印加される電圧を任意の値に設
定することができる。
（リセット部）において、コレステリック液晶に対して
正のパルス状の電圧が印加されたが、振幅の絶対値が等
しい正のパルスと負のパルスとを印加するようにしても
よい。さらに、上記の実施の形態では、リセット部の期
間で印加される電圧をＶｒ＋Ｖｃとしたが、その期間に
おいて、行ドライバ１２および列ドライバ１３に供給さ
れる電源電圧を任意の値に切り替えるように構成すれ
ば、リセット部の期間で印加される電圧を任意の値に設
定することができる。
【００９７】（例５）上記の実施の形態１を用いて、携
帯型の表示装置の一種である電子ブック、ページャーや
モバイル型表示装置に使用できる液晶パネルを作成し
た。行電極と列電極を備えた高精彩なフルドットマトリ
ックスの表示が鮮明に行うことができた。図１０にその
表示の一態様を示す。文字が細かくても、充分に読み取
ることができた。また、視野角が広く、表示画面の書き
換えが違和感なく実行され、見やすい表示品位を達成で
きた。また、比較的大型の表示画面を用いる公衆表示装
置や、電子写真表示装置にも適用できるものであった。
帯型の表示装置の一種である電子ブック、ページャーや
モバイル型表示装置に使用できる液晶パネルを作成し
た。行電極と列電極を備えた高精彩なフルドットマトリ
ックスの表示が鮮明に行うことができた。図１０にその
表示の一態様を示す。文字が細かくても、充分に読み取
ることができた。また、視野角が広く、表示画面の書き
換えが違和感なく実行され、見やすい表示品位を達成で
きた。また、比較的大型の表示画面を用いる公衆表示装
置や、電子写真表示装置にも適用できるものであった。
【００９８】
【発明の効果】本発明によれば、メモリ性コレステリッ
ク液晶を用いた液晶表示装置の駆動方法および駆動装置
を、コレステリック液晶の配向が電圧印加方向にほぼ平
行になるように電圧を印加する第１の段階と、コレステ
リック液晶をＨＧ状態またはＰＬ状態に移行させるため
の電圧を印加する第２の段階とが実行される構成にした
ので、表示データの書き込みを行う前にコレステリック
液晶を確実にＰＬ状態に揃えることができ、高速書き込
みを行っても残像を生じさせたりコントラストが低下す
ることを防止でき、表示を高精細化した場合にも表示品
位を高くすることができる効果がある。
ク液晶を用いた液晶表示装置の駆動方法および駆動装置
を、コレステリック液晶の配向が電圧印加方向にほぼ平
行になるように電圧を印加する第１の段階と、コレステ
リック液晶をＨＧ状態またはＰＬ状態に移行させるため
の電圧を印加する第２の段階とが実行される構成にした
ので、表示データの書き込みを行う前にコレステリック
液晶を確実にＰＬ状態に揃えることができ、高速書き込
みを行っても残像を生じさせたりコントラストが低下す
ることを防止でき、表示を高精細化した場合にも表示品
位を高くすることができる効果がある。
【図１】 ＣＬ−ＬＣＤの断面の模式図。
【図２】 電圧パルス（１３．３ｍｓ）を印加し消去し
て表示状態の変化を示す状態図。
て表示状態の変化を示す状態図。
【図３】 液晶パネルを駆動する駆動装置の構成例を示
すブロック図。
すブロック図。
【図４】 模式的に示した駆動波形図。
【図５】 ＩＡＰＴ駆動ドライバの機能を説明するため
の説明図。
の説明図。
【図６】 制御信号と印加電圧との関係を示す説明図。
【図７】 駆動装置（実施の形態１）の構成を示すブロ
ック図。
ック図。
【図８】 実施の形態１における信号変換回路の構成例
を示すブロック図。
を示すブロック図。
【図９】 信号変換回路の動作を示すタイミング図。
【図１０】 本発明の液晶表示装置の一例における表示
状態を示す説明図。
状態を示す説明図。
【図１１】 ＣＬ−ＬＣの配向状態を示す説明図。
１Ａ，１Ｂ ガラス基板 ２Ａ，２Ｂ 電極 ３Ａ，３Ｂ 高分子薄膜 ４ 液晶組成物 ５ 光吸収体 １０ コレステリック液晶パネル（液晶光学素子） １１ 信号制御回路（コントローラ） １２ 行ドライバ １３ 列ドライバ １４ 信号変換回路 １５ 電源装置 １６ スイッチ回路 ２１ ０．５ライン検出回路 ２２ 論理和回路 ２３ 論理和回路 ２４ ダウンカウンタ ２５〜２７ 比較器 ２８ スタートフラグ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 智弘 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 (72)発明者 田原 慎哉 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 (72)発明者 末廣 紀子 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 (72)発明者 新山 聡 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 Ｆターム(参考） 2H088 FA02 FA04 FA10 GA03 HA03 HA06 JA11 LA00 MA02 MA03 MA07 MA13 2H093 NA11 NA43 NC16 NC27 ND04 ND06 ND13 ND52 NE04 5C006 AC15 BA11 BB12 FA34 FA54 5C080 AA10 BB05 DD08 FF12 JJ01 JJ02 JJ04 JJ05 JJ06
Claims (5)
- 【請求項１】 メモリ性コレステリック液晶が備えられ
た液晶表示装置を駆動する駆動方法において、コレステ
リック液晶の配向が電圧印加方向にほぼ平行になるよう
に電圧を印加する第１の段階と、前記コレステリック液
晶をホモジニアスまたはプレナーに移行させるための電
圧を印加する第２の段階とを備えたことを特徴とする駆
動方法。 - 【請求項２】 第２の段階で印加される電圧値が０Ｖで
ある請求項１に記載の駆動方法。 - 【請求項３】 第２の段階の期間は、０．３〜１００ｍ
ｓである請求項２に記載の駆動方法。 - 【請求項４】 メモリ性コレステリック液晶を備えた液
晶表示装置を駆動する駆動装置において、第１の段階の
期間を設定する第１の期間設定回路と、第１の段階に続
く第２の期間を設定する第２の期間設定回路と、前記第
１の期間設定回路が作成した第１の期間で、コレステリ
ック液晶の配向が電圧印加方向にほぼ平行になるように
電圧を印加し、前記第２の期間設定回路が作成した第２
の期間でコレステリック液晶をホモジニアスまたはプレ
ナーに移行させるための電圧を印加する電圧印加回路と
が備えられたことを特徴とする駆動装置。 - 【請求項５】 液晶表示装置は行電極と列電極が備えら
れ、単純マトリクス型の駆動が行われ、電圧印加回路に
は行電極を駆動する行ドライバと、列電極を駆動する列
ドライバとが備えられ、第１の期間では、非表示状態の
電圧をすべての行電極に印加することを行ドライバに指
示するとともに、オン表示時の電圧のすべての列電極に
印加することを列ドライバに指示する制御回路が備えら
れたことを特徴とする請求項４に記載の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001105282A JP4715012B2 (ja) | 2000-04-03 | 2001-04-03 | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101579 | 2000-04-03 | ||
| JP2000101579 | 2000-04-03 | ||
| JP2000-101579 | 2000-04-21 | ||
| JP2000121392 | 2000-04-21 | ||
| JP2000121392 | 2000-04-21 | ||
| JP2000-121392 | 2000-04-21 | ||
| JP2001105282A JP4715012B2 (ja) | 2000-04-03 | 2001-04-03 | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002006287A true JP2002006287A (ja) | 2002-01-09 |
| JP4715012B2 JP4715012B2 (ja) | 2011-07-06 |
Family
ID=27342967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001105282A Expired - Fee Related JP4715012B2 (ja) | 2000-04-03 | 2001-04-03 | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4715012B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011112867A (ja) * | 2009-11-26 | 2011-06-09 | Fujitsu Ltd | 液晶駆動装置 |
| WO2013088630A1 (ja) * | 2011-12-16 | 2013-06-20 | パナソニック株式会社 | 可変焦点レンズの制御装置、可変焦点レンズの制御方法、および電子メガネ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000002869A (ja) * | 1998-04-15 | 2000-01-07 | Minolta Co Ltd | 液晶表示装置及び液晶表示素子の駆動方法 |
-
2001
- 2001-04-03 JP JP2001105282A patent/JP4715012B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000002869A (ja) * | 1998-04-15 | 2000-01-07 | Minolta Co Ltd | 液晶表示装置及び液晶表示素子の駆動方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011112867A (ja) * | 2009-11-26 | 2011-06-09 | Fujitsu Ltd | 液晶駆動装置 |
| WO2013088630A1 (ja) * | 2011-12-16 | 2013-06-20 | パナソニック株式会社 | 可変焦点レンズの制御装置、可変焦点レンズの制御方法、および電子メガネ |
| JPWO2013088630A1 (ja) * | 2011-12-16 | 2015-04-27 | 三井化学株式会社 | 可変焦点レンズの制御装置、可変焦点レンズの制御方法、および電子メガネ |
| US9541774B2 (en) | 2011-12-16 | 2017-01-10 | Mitsui Chemicals, Inc. | Control device for variable focus lenses, control method for variable focus lenses, and electronic glasses |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4715012B2 (ja) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652648B2 (en) | Liquid crystal display apparatus and method of driving the same | |
| US6057817A (en) | Liquid crystal display device having bistable nematic liquid crystal and method of driving the same | |
| JP3712046B2 (ja) | 液晶表示装置 | |
| JPH11153778A (ja) | 液晶セルおよびその駆動方法 | |
| JP3593018B2 (ja) | 液晶表示素子およびその駆動方法 | |
| US6950086B2 (en) | Driving method for a cholesteric liquid crystal display device having a memory mode of operation and a driving apparatus | |
| JP4313702B2 (ja) | 液晶表示素子およびその駆動方法 | |
| JP3688704B2 (ja) | コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法 | |
| JP4710158B2 (ja) | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 | |
| JP4715012B2 (ja) | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 | |
| JP4924760B2 (ja) | メモリ性コレステリック液晶表示装置の駆動方法 | |
| JPH09138381A (ja) | 表示装置及び液晶表示素子の駆動方法 | |
| US20030067431A1 (en) | Method for driving a liquid crystal display device | |
| JPH05303076A (ja) | 液晶装置 | |
| KR960016726B1 (ko) | 액티브-매트릭스 액정표시장치의 구동방법 | |
| JP2002014325A (ja) | メモリ性コレステリック液晶表示装置の駆動方法 | |
| JP2003344821A (ja) | 液晶表示装置 | |
| JP2002365608A (ja) | 液晶表示画面の駆動方法および液晶表示装置 | |
| JP4048895B2 (ja) | 透明表示装置の駆動方法 | |
| WO2000013057A1 (fr) | Ecran a cristaux liquides et procede de pilotage dudit ecran | |
| JP3614600B2 (ja) | 相転移型液晶表示素子の駆動方法と相転移型液晶表示装置 | |
| JP2002139746A (ja) | 液晶表示装置 | |
| JP3768316B2 (ja) | 相転移型液晶表示素子の駆動方法および相転移型液晶表示装置 | |
| JP3557569B2 (ja) | 液晶表示装置およびその液晶セルの駆動方法 | |
| JP3557568B2 (ja) | 液晶表示装置およびその液晶セルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |