JP2001526874A - 無線受信器及びそのための利得調整増幅器 - Google Patents

Abstract

(57)【要約】 選択呼出システムのための利得調整高周波受信器は、入力信号を受信する回路網に結合された複数段の利得調整ＲＦ増幅器（４４）と、所望の周波数ダウン変換信号のレベルを測定する測定回路（４２）とを有する。複数段の利得調整増幅器（４４）は入力端子（ＲＩＰ、ＲＩＮ）、共通出力段（８２）に結合された出力部を有する複数のＮ個の利得段（７６Ａ〜７６Ｅ）を有する。ここでＮは少なくとも２以上の整数である。複数のＮ個の利得段のうちの第１の利得段（７６Ａ）はこの入力端子（ＲＩＰ、ＲＩＮ）に結合され、（Ｎ−１）段の容量性ラダー減衰器（８６）は上記入力端子に結合された入力部と第２のＮ番目の利得段（７６Ｂ〜７６Ｅ）それぞれの入力部にそれぞれ結合された出力部とを有する。測定回路（４２）は、周波数ダウン変換及び復調のために共通出力段に増幅された信号を供給する、複数の利得段のうちの選択された１つの段に切り換えるためのレベル制御出力部（４５）を有する。

Description

【発明の詳細な説明】 無線受信器及びそのための利得調整増幅器 技術分野 本発明は、無線受信器、特に、無線受信器に使用するための利得調整増幅器に 関する。この無線受信器若しくは利得調整増幅器は、別々の部品から組み立てら れてもよいし、集積回路であってもよい。集積化された場合は、無線受信器及び 利得調整増幅器は、デジタルページャ及びセルラ／コードレス電話のようなバッ テリで電力が供給される通信機器に使用できる。 背景技術 記述するのに都合がよいため、デジタルページャで使用される集積化された受 信器を参照しながら本発明を説明する。 しばしば、デジタルページャのようなアプリケーションで使用される低電力受 信器は自動利得調整（ＡＧＣ）を組み込んでいない。しかしながら、受信器の高 周波帯域幅内のチャネル近くで非常に大きな電力が供給される送信器が多数存在 する環境で、信号を受信すると、受信回路が飽和してしまう。所望の信号振幅が 高周波利得を減衰するのに十分な大きさであれば、ＡＧＣは、所望の信号が直線 的に減少する一方で、大きな干渉により生ずる不要な信号が２乗若しくは３乗で 減少するという事実に基づいて、受信した入力信号を制御しやすいレベルに減衰 する手段を供給する。大きな入力高周波信号を大きく減衰させるために、無線受 信器の入力段にＡＧＣを備えたものが、ヨーロッパ特許明細書ＥＰ−Ａ−０ ７ ９５ ９６７から知られている。このやり方では、集積することが難しいＰＩＮ ダイオードを必要とする。 発明の開示 本発明は、低電力無線受信器に集積できるＡＧＣシステムを提供することを目 的とする。 本発明の１つの態様によれば、入力信号を受信する受信手段、該受信手段に結 合された複数段の利得調整ＲＦ増幅器、増幅された信号を周波数ダウン変換する 手段、所望の信号のレベルと測定する手段、及び、該信号を復調する手段を有す る受信器が備えられ、上記複数段の利得調整増幅器が、入力端子と、共通出力部 に結合された出力部を有する複数のＮ個の利得段（ここで、Ｎは少なくとも２以 上の整数）であって、上記複数のＮ個の利得段の第１の利得段が上記入力端子に 結合された上記複数のＮ個の利得段と、上記入力端子に結合された入力部及び第 ２のＮ番目の利得段それぞれの入力部それぞれに結合された出力部を有する（Ｎ −１）段の容量性ラダー減衰器とを備えるとともに、上記測定手段が、複数の利 得段のうちの選択された１つの段をオンに切り換えるためのレベル制御出力部を 備えたことを特徴とする。 本発明の第２の態様によれば、入力端子と、共通出力部に結合された出力部を 有する複数のＮ個の利得段（ここで、Ｎは少なくとも２以上の整数）であって、 上記複数のＮ個のうちの第１の利得段が上記入力端子に結合された上記複数のＮ 個の利得段と、上記入力端子に結合された入力部及び第２のＮ番目の利得段それ ぞれの入力部にそれぞれ結合された出力部を有する（Ｎ−１）段の容量性ラダー 減衰器と、複数の利得段のうちの選択された１つの段をオンに切り換えるための 外部信号に応答する切換手段とを有している利得調整増幅器が備えられている。 本発明による受信器若しくは増幅器は、外部ＡＧＣの要素を必要としない集積 回路として構成されてもよい。 利得減衰状態で動作すると、複数段の利得調整増幅器は高精度の線形性と低利 得を有するが、ＡＧＣが動作しなければ低ノイズ高利得である。 所望ならばアプリケーションに依存して、利得段の利得が一致するか、又は異 なってもよい。アプリケーションに依存して、容量性ラダー減衰器の段それぞれ の減衰は、同一か若しくは異なってもよい。 容量性ラダー減衰器を使用する利点は、その全体のリアクタンスが周波数によ って変化するが、相対的なリアクタンスの比率は保持されるため、本質的にマル チバンドデバイスとなることにある。 図面の簡単な説明 本発明は、実施例により、添付された図を参照しながら以下に詳細に説明され るだろう。 第１図は、一次局及び複数の二次局を有する選択呼出システムのブロックの概 略図である。 第２図は、二次局で使用される無線受信器のブロックの概略図である。 第３図は、第２図に示されている無線受信器の中で使用されている高周波増幅 器の一実施例のブロックの概略図である。 図において、同じ参照番号は対応する部分を示すのに使用されている。 発明を実施するための形態 第１図を参照すると、選択呼出システムは、適したプロトコルにしたがってシ ステムを動作するようにプログラムされたシステムコントローラを含む一次局１ ０を有している。一方向ページングシステムの場合、プロトコルはＰＯＣＳＡＧ や、高周波ページングコードＮｏ.１のＣＣＩＲ等である。 複数の２次局１２が備えられており、それら局は、一次局１０に対して相対的 に移動することができる。二次局１２は、典型的に、一次局１０からの信号を検 出するアンテナ１６を有する受信器１４を有する。復号器１８は、受信器１４の 出力部、及びマイクロコントローラ２０に結合されている。任意に、復号器１８ は省略されてもよく、また復号機能はマイクロコントローラ２０のソフトウェア で実行される。マイクロコントローラ２０は、リードオンリーメモリ（ＲＯＭ） ２２に記憶されているプログラムにしたがって動作する。発光ダイオード２４を 有する表示器、音響変換器２６、及び／又は振動子モータ２８は、マイクロコン トローラ２０に結合されている。二次局１２がメッセージページャであると仮定 する。このメッセージページャでは、入力メッセージが、ランダムアクセスメモ リ（ＲＡＭ）３０に記憶され、キーパッド３２のキーを操作するユーザにより呼 び戻されドライバ３４によりＬＣＤパネル３６に表示される。省電力バッテリは 、一方がマイクロコントローラ２０に結合され他方が受信器１４に結合された電 力コントローラ３８により達成される。 プロトコルをページングするＰＯＣＳＡＧはよく知られているが、二次局への ページャメッセージが、同期化コードワードから始まる１つのバッチを集合的に 構成する８枚の時間フレームのうちの１枚の時間フレームに伝送されることは、 おそらく言及するまでもない。各ページャは８枚の時間フレームのうちの１枚の 時間フレームに割り当てられ、その結果、このフレームの持続期間に対して、同 期化コードワードを受信するためのエネルギのみが必要である。残りの時間は、 各ページャはパワーダウン、若しくは、受信器及びおそらくマイクロコントロー ラのいくつかの機能がスイッチオフされるスリープモードに切り換えられてもよ い。 第２図に示されている受信器１４は、ゼロ次ＩＦ段に結合されたスーパヘテロ ダイン段を有する。さらに特には、入力整合回路網４０は、最適の電力／ノイズ 整合を供給するアンテナ１６に結合される。第３図を参照しながら後述される自 動利得調整ＲＦ増幅器４４は入力整合回路網４０に結合される。 バンドパスフィルタ４８はＲＦ増幅器４４の出力部に結合され、このバンドパ スフィルタ４８の出力部はスーパヘテロダイン周波数ダウン変換段５０に結合さ れる。この段５０は、バンドパスフィルタ４８の出力部及び局部発振器５２に結 合された入力部と、ＩＦ信号を選択するもう１つのバンドパスフィルタ５４に結 合された出力部とを備えたミキサ５１を有する。ＩＦ信号はミキサ５８、６０を 有する４象限に関するチャネルを有するゼロ次ＩＦ段の信号スプリッタ５６に供 給される。ミキサ５８、６０は、それぞれ、信号スプリッタ５６に結合された入 力部、及び局部発振器６２から発振する局部発振器信号のための第２の入力部を 有し、ミキサ６０に供給される局部発振器信号の位相は、位相シフタ６４で９０ 度シフトされる。ローパスフィルタ６６、６８それぞれは、ミキサ５８、６０の 出力部において、混合により生成したゼロ次ＩＦ信号を選択し、これにより、所 望の信号帯域幅の外側の全ての不要な信号に対して、大部分の選択（若しくは周 波数弁別）が行われる。混合されその後選択された信号は、復号するための信号 を出力部７２に供給する復調器７０に供給される。所望の信号のレベルを測定す るための測定段４２は、ローパスフィルタ６６、６８と復調器７０との間の信号 経路に結合された入力部を有している。測定段は、ＲＦ増幅器４４のレベル制御 入力部４６に結合された制御出力部４５を有している。 第３図は、１．０ボルトの安定化供給電源ライン７４で動作する、複数段の利 得調整ＲＦ増幅器４４の具体的な説明図である。この増幅器４４は集積回路で構 成されている。 この増幅器４４はＮ段（ここではＮ＝５）の差動入力増幅段７６Ａ〜７６Ｅを 有する。各差動増幅段の構造は同じであるので、記載を簡潔にするため、段７６ Ａのみを記述することにし、他の段７６Ｂ〜７６Ｅの対応する構成要素はアルフ ァベットを代えて同一の構成要素を表すことにする。 差動入力増幅段７６Ａは、エミッタが結合されたＮＰＮトランジスタ７８Ａ及 び７９Ａと、もう１つ別のＮＰＮトランジスタ８０Ａとを有する。この別のＮＰ Ｎトランジスタ８０Ａは、電圧源を構成するためにコレクタ−ベース電極が相互 に接続されている。トランジスタ７８Ａ、７９Ａ、及び８０Ａのエミッタ電極は 接地されている。トランジスタ７８Ａ、７９Ａのベース電極は、それぞれ信号入 力部ＲＩＰ及びＲＩＮに結合されている。トランジスタ７８Ａ、７９Ａのための ベースバイアス電流は、トランジスタ８０Ａのベース電極から、それぞれ１０Ｋ Ωの抵抗ＲＩＡ、ＲＩＢを経由して得られる。トランジスタ７８Ａ、７９Ａのコ レクタ電極は、全ての段７６Ａ〜７６Ｅのための共通出力段８２に結合されてい る。スイッチ８４Ａ〜８４Ｅは、トランジスタ８０Ａ〜８０Ｅそれぞれのエミッ タ回路に概略的に示されている。入力部４６の制御信号によりバイアス供給の直 流スイッチングが行われ、その結果、常に、１つの入力段のみが活性化する。 容量性ラダー減衰器８６は差分入力増幅段７６Ｂ〜７６Ｅの入力段に結合され ている。容量性ラダー減衰器８６は、入力部ＲＩＰ及びＲＩＮそれぞれに直列に 接続されたキャパシタＣ１Ｂ〜Ｃ１Ｅ及びＣ２Ｂ〜Ｃ２Ｅを有する。キャパシタ Ｃ１Ｂ、Ｃ１Ｃ、Ｃ１Ｄ、及びＣ１Ｅの接合部Ｊ１Ｂ〜Ｊ１Ｅは、それぞれトラ ンジスタ７９Ｂ〜７９Ｅのベース電極に結合されている。キャパシタＣ２Ｂ、Ｃ ２Ｃ、Ｃ２Ｄ、及びＣ２Ｅの接合部Ｊ２Ｂ〜Ｊ２Ｅは、それぞれトランジスタ７ ８Ｂ〜７８Ｅのベース電極に結合されている。キャパシタＣ３Ｂ〜Ｃ３Ｅそれぞ れは、結合部のペアＪ１Ｂ，Ｊ２Ｂ；Ｊ１Ｃ，Ｊ２Ｃ；Ｊ１Ｄ，Ｊ２Ｄ及びＪ１ Ｅ，Ｊ２Ｅを相互に接続している。容量性ラダーにより加えられる入力容量性リ アクタンスは入力整合回路網４０（第２図）の設計により補償される。 容量性除算器のステップは設計の品質により選択され、例えばあらかじめ決め られたやり方によって、均一でもよいし不均一であってもよい。典型的な均一値 ステップは６ｄＢ〜８ｄＢのオーダである。６個までの入力段を有し９３０ＭＨ ｚまでの周波数で動作する実施例では、キャパシタＣ１Ｂ〜Ｃ１Ｅ及びＣ２Ｂ〜 Ｃ２Ｅの値は２ｐＦのオーダであり、キャパシタＣ３Ｂ〜Ｃ３Ｅは１ｐＦのオー ダである。容量性ラダー減衰器８６の特徴は、実際のリアクタンスが周波数によ って変化するにもかかわらず、相対的なリアクタンスの比率が保持されていると いうことである。 第１の差動入力増幅段７６Ａはその前段に減衰部を有しておらず、そのため、 最小の雑音指数及び最大の利得で動作することができる。第２の段７６Ｂは、キ ャパシタＣ１Ｂ、Ｃ２Ｂ、Ｃ３Ｂで構成される第１の減衰器により保護され、そ の雑音指数は減衰率により増加し、利得はその分だけ低下する。 第３の段７６Ｃは、キャパシタＣ１Ｂ、Ｃ２Ｂ、Ｃ３Ｂ及びＣ１Ｃ、Ｃ２Ｃ、 Ｃ３Ｃそれぞれ等で構成される第１及び第２の減衰器により保護される。段７６ Ｂ〜７６Ｅは受動回路網により保護されるため、後段の消費電力を減少すること が可能となり、減衰器に十分に保護される。 関連する増幅器電流と減衰器のステップサイズとの多様な結合が選択されるこ とができる。増幅段７６Ａ〜７６Ｅは、適合していれば如何なる増幅器の構造の 利得ブロックを有してもよいし、適合していればＦＥＴ及びＭＯＳを含む如何な る技術で構成されてもよい。別の利得ブロックは不平衡容量性ラダー減衰器８６ により不平衡になってもよい。 第３図に具体的に図示されたＲＦ増幅器は、適合していれば如何なるアプリケ ーションに使用されることができる。 本開示の説明を読むと、当業者にとって他の形態が明らかとなるであろう。こ のような形態は、受信器、ＲＦ増幅器、及びそれらの部品の設計、製造、及び使 用において既知であり、且つ、上述した特徴の代わりに又はそれらに追加して使 用することができるような他の特徴を含むことができる。 工業の適用分野 多くのアプリケーション、排他的ではないが特に、電気通信及びメッセージを 使用する受信器に使用される利得調整ＲＦ増幅器。

Claims (1)

1. 【特許請求の範囲】 １． 入力信号を受信する受信手段、該受信手段に結合された複数段の利得調 整ＲＦ増幅器、増幅された信号を周波数ダウン変換する手段、所望の信号のレベ ルを測定する手段、及び該信号を復調する手段を備えた受信器であって、 前記複数段の利得調整増幅器が、入力端子と、共通出力部に結合された 出力部を有する複数のＮ個の利得段（ここでＮは少なくとも２以上の整数）であ って、前記複数のＮ個の利得段の第１の利得段が前記入力端子に結合された前記 複数のＮ個の利得段と、前記入力端子に結合された入力部及び第２のＮ番目の利 得段それぞれの入力部にそれぞれ結合された出力部を有する（Ｎ−１）段の容量 性ラダー減衰器とを有し、 該測定手段が、複数の利得段のうちの選択された１つの段をオンに切り 換えるためのレベル制御出力部を有することを特徴とする受信器。 ２． 該利得段の利得それぞれが、実質的に一致していることを特徴とする請 求項１に記載の受信器。 ３． 前記容量性ラダー減衰器の各段それぞれの減衰量が実質的に一致してい ることを特徴とする請求項１又は２に記載の受信器。 ４． 前記容量性ラダー減衰器が広帯域デバイスであることを特徴とする請求 項１〜３のうちのいずれか１項に記載の受信器。 ５． 該各利得段が、差動入力増幅器及びベースバイアス電流供給回路を有し 、 前記測定手段の制御出力部が、要求により、前記ベースバイアス電流供 給のオンオフの切換えに用いられることを特徴とする請求項１〜４のうちのいず れか１項に記載の受信器。 ６． 入力端子と、共通出力部に結合された出力部を有する複数のＮ個の利得 段（ここでＮは少なくとも２以上の整数）であって、前記複数のＮ個の利得段の 第１の利得段が前記入力端子に結合された前記複数のＮ個の利得段と、前記入力 端子に結合された入力部及び第２のＮ番目の利得段それぞれの入力部にそれぞれ 結合された出力部を有する（Ｎ−１）段の容量性ラダー減衰器と、前記利得段の うちの選択された１つの段をオンに切り換えるための外部信号に応答する切換手 段とを備えたことを特徴とする利得調整増幅器。 ７． 該各利得段が、差動入力増幅器及びベースバイアス電流供給回路を有し 、 前記切換手段が、要求により、前記ベースバイアス電流供給のオンオフ を切り換えることを特徴とする請求項６に記載の増幅器。 ８． 入力端子と、共通出力部に結合された出力部を有する複数のＮ個の利得 段（ここでＮは少なくとも２以上の整数）であって、前記複数のＮ個の利得段の 第１の利得段が前記入力端子に結合された前記複数のＮ個の利得段と、前記入力 端子に結合された入力部及び第２のＮ番目の利得段それぞれの入力部にそれぞれ 結合された出力部を有する（Ｎ−１）段の容量性ラダー減衰器と、前記利得段の うちの選択された１つの段をオンに切り換えるための利得制御信号に応答する切 換手段とを備えたことを特徴とする集積型利得調整増幅器。 ９． 該各利得段が、差動入力増幅器及びベースバイアス電流供給回路を有し 、 前記切換手段が、要求により、前記ベースバイアス電流供給のオンオフ を切り換えることを特徴とする請求項８に記載の集積型増幅器。