JP2001521267A - 電界放出装置 - Google Patents

Abstract

(57)【要約】 電界電子放出カソードは、低解像度手段によって、一連の第１導電層３０１、電界放出層３０２、第２導電層３０３を絶縁基板３００上に付着させることによって製造され、少なくとも１つのカソード電極を形成する。次に、低解像度手段によって、カソード電極上に一連の絶縁層３０４および第３導電層３０５を蒸着し、少なくとも１つのゲート電極を形成する。こうして形成した構造をフォトレジスト層３０６でコーティングする。次いで、フォトレジスト層３０６を高解像度手段によって露光し、少なくとも１つの放出セル・グループを形成し、カソード電極とゲート電極の間のオーバーラップ領域に設置する。セルを完成するために、導電、絶縁層３０５、３０４、３０３を順次にエッチングし、セルにおける電界放出層３０２を露光させ、フォトレジスト層３０６の残留領域を除去することで低コストの技術を用いて電界放出材料、装置を製造することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、電界放出装置に関するものであり、特にアドレス指定可能な電界電
子放出カソード・アレイを製造する方法に関する。本発明の好ましい実施例は、
多電極制御及び合焦構造を製作するための低コスト製造方法を提供することを目
的としている。

【０００２】

【従来の技術】

当業者には明らかなように、実用的な電界放出装置（特にディスプレイ）にと
ってキーとなるものは、低電圧で放出電流の制御を可能にする配置である。この
分野の技術の大半は、チップ・ベースのエミッタ、すなわち、電界放出源として
原子的に敏感なマイクロ・チップを利用する構造に関係する。

【０００３】 チップ・ベースのエミッタに関しては注目すべき従来技術がある。この技術分
野における作業者の主たる目的は、各単一の放出チップから離して、１μm未満 の開口（ゲート）を有する電極を配置することで、１００V以下の電位を印加し て必要な高電界を得ることができるようにすることにあった。これらのエミッタ
はゲート付きアレイと呼ばれる。これを実用的に第１に実現したものが、カリフ
ォルニア州のスタンフォードリサーチ インスティチュート（Stanford Researc
h Institute in California ）(J, Appl. Phys. 39.7, pp 35O4-35O5, (1968)に
勤務しているC. A. Spindtによって報告されている。Spindtのアレイは、Si基板
上にあるSiO2層の円筒形のくぼみ内に金属を付着させることによって、自己マス
キング技術を用いて製造したモリブデン放出チップを使用している。この基本的
なSpindt技術についての多くの変形例および改良例が、科学文献、特許文献に記
載されている。

【０００４】 別の重要なアプローチとしては、シリコン・マイクロエンジニアリングを使用
してゲート付きアレイを製造することである。この技術を利用している電界電子
放出ディスプレイは、世界中の多くの組織団体の関心を引きながら、現在も製造
されている。ここでも、多くの変形例が報告されている。

【０００５】 すべてのチップ・ベースの放出システムに伴う主要な問題は、高い電流でのイ
オン・ボンバードメントやオーム加熱による損傷や、装置における電気的な破壊
によって生じる破局的な損傷を受けやすいということである。大きい面積の装置
を作ることは難しくもあり、コストもかかる。さらに、低制御電圧を得るには、
チップおよびその関連したゲート開口からなる基本的な放出要素が、直径ほぼ１
μm（１ミクロン）以下でなければならない。このような構造の製造には、コス トの高い構造を伴う半導体式製作技術を必要とする。さらに、大きい面積が要求
される場合には、高価で速度の遅い工程や反復設備を使用しなければならない。

【０００６】 大体１９８５年位に、広面積電界エミッタを得るために、ダイヤモンドの薄膜
を水素・メタン雰囲気において加熱基板上で成長させることができることが発見
された。 １９８８年には、S. Bajicおよび R. V. Latham（Journal of Physics D Appl
ied Physics, vol. 21 200-204 (1988)）が、高密度の金属−絶縁体−金属−絶 縁体−真空（MIMIV）放出サイトを創り出した低コスト複合体を報告している。 この複合体は、エポキシ樹脂内に分散させた導電性粒子を有する。標準の回転コ
ーティング技術によって、表面にコーティングが施されている。 その後かなり経って（１９９５年）、Tuck、TaylorおよびLatham（ＧＢ ２３ ０４９８９）が、エポキシ樹脂に代えて無機絶縁体を使用することによって、上
述したＭIＭIＶエミッタを改良し、これにより、安定性が向上すると共に、封じ
込み真空装置の中でそれを作動させることができるようになった。

【０００７】 このような広面積エミッタの最良の例は、１０Vμm^-1未満の電界で有用な電流
を発生することができる。この明細書の中で言う広面積電界エミッタとは、その
組成や、マイクロ構造、作業機能、あるいはその他の性質によって、平坦なある
いは平坦に近い表面に合理的に発生され得る可能性のある巨視的電界に有用な電
子流を放出する、すなわち、原子的に敏感なマイクロ・チップを放出サイトとし
て使用しない、といういかなる材料を指すものある。

【０００８】

【発明が解決しようとする課題】

電子光学分析では、広面積エミッタを制御するのに必要な特徴サイズは、チッ
プ・ベース・システムに対するものよりも大きい大きさのオーダーにほとんど近
いことを示している。Zhu その外（米国特許第５，２８３，５０１号）が、ダイ
ヤモンド・ベースのエミッタを有するこのような構造を記載している。Moyer（ 米国特許第５，４７３，２１８号）では、ゲート絶縁体への放出を防ぐと共に、
ゲート開口を通して電子を合焦させるために、導電層が広面積エミッタ上に着座
している、という電子光学的な改良をクレームしている。このような構造の概念
は、新規ではなく、数十年にわたって熱イオン装置で使用されてきた装置に電子
光学的と同等のものである。たとえば、Winsor（米国特許第３，５００，１１０
号）は、カソードに対して正電位にセットしたグリッドを妨害する不要な電子を
阻止するために、カソード電位にあるシャドウ・グリッドを記載している。その
いくぶん後に、Miram（米国特許第４，０９６，４０６号）がこれを改良して、 シャドウ・グリッドおよび制御グリッドが固体絶縁体によって隔離され、カソー
ドと接触して配置されている、結合グリッド構造を製造している。Moyerの装置 は、単にMiram構造における熱イオン・カソードを均等な広面積電界エミッタと 交換したに過ぎない。しかしながら、このような構造は有用であり、低コストで
、大きい面積にわたって構造を構築するという点で大いにチャレンジすべき方法
である。本発明の好ましい実施例が技術に貢献をするのはこの領域にある。

【０００９】

【課題を解決する手段】

本発明の好ましい実施例は、広面積エミッタを利用するコスト効率の良い電界
放出構造及び装置を提供することを目的としている。このエミッタ構造は、電界
電子放出ディスプレイ・パネル、電子MASERSやジャイロトロンのようなハイパワ
ー・パルス装置、ＣＦＡのような交差電磁界マイクロ波電子管、クライストロン
のような直線ビーム電子管、フラッシュＸ線電子管、トリガ式スパーク・ギャッ
プおよびその関連装置、滅菌用広面積Ｘ線源、真空計、宇宙船用イオン・スラス
タ、粒子加速器、ランプ、オゾナイザおよびプラズマ・リアクタ等の装置で使用
することができる。

【００１０】 本発明の一つの見方によれば、電界電子放出カソードを製造する方法は次のよ
うな工程からなる。すなわち、 ａ．低解像度手段によって絶縁基板上に、第１導電層、電界放出層、第２導 電層のシーケンスを付着させて、少なくとも１つのカソード電極を形成 する工程と、 ｂ．低解像度手段によって前記カソード電極上に、絶縁層および第３導電層 のシーケンスを付着させて、少なくとも１つのゲート電極を形成する段 階と、 ｃ．このように形成した構造をフォトレジスト層でコーティングする工程と、 ｄ．高解像度手段によって前記フォトレジスト層を露光して少なくとも１つ のグループの放出セルを形成し、各グループを１つの前記カソード電極 と１つの前記ゲート電極との間のオーバーラップ領域に設置する工程と、 ｅ．続いて、前記導電層および絶縁層をエッチングして、前記セルにおける 前記電界放出層を露光させる工程と、 ｆ．前記フォトレジスト層の残りの領域を除去する工程と を包含する。

【００１１】 好ましくは、前記カソードはカソード・アレイであり、前記カソード電極およ
び前記ゲート電極は、それぞれ、カソード・アドレス指定トラックとゲート・ア
ドレス指定トラックを包含し、これらのトラックはアドレス指定可能な行及び列
で配置し、工程ｄは、前記グループの放出セルのパターンを形成する工程を包み
得る。 好ましくは、前記カソード・アドレス指定トラックの少なくとも１つか或いは
すべてが、複数の行又は列のセルをアドレス指定する。 各列及び／又は行は、薄いかあるいは幅広くてもよく、カソードの用途に依り
、所望に応じて、２、３個のセルを、あるいはたくさんのセルを取り入れること
ができる。 好ましくは、前記露光及びエッチングの工程は、カソード・アレイ上に基準マ
ークを形成し、アレイの製造後に、引き続きアレイをアノードまたは他の構成要
素と整合させるのを容易にする工程を包み得る。

【００１２】 上記の方法は、前記導電層のうちの少なくとも１つの層を、液状光沢金属を塗
布するか無電界メッキをすることによって形成する工程を包み得る。 上記方法は、前記導電層のうちの少なくとも１つの層を、真空蒸着またはスパ
ッタリング以外の手段によって形成する工程をも包み得る。

【００１３】 好ましくは、前記電界放出層は、広面積電界エミッタ材料で作られた層からな
る。 上記の方法は、工程ａ〜ｆの完了後に、カソード上へ順次に第２絶縁層および
第４導電層を付着させて焦点グリッドを形成する、という更に別の工程も包み得
る。 本発明は、先に述べた方法のうちいずれか１つの方法によって製造した電界電
子放出カソードにも敷衍する。 本発明の別の見方によれば、本発明は、電界ルミネセンス蛍光体を有するアノ
ードと上記したカソードとから成る電界放出装置を提供しするものであり、この
電解放出装置においては、カソードは上述したようなカソード・アレイであって
、前記蛍光体をボンバードするように配置されている。 好ましくは、前記蛍光体は、赤、緑および青のグループで配置してあって、カ
ラーディスプレイを形成する。 上記電界放出装置は、前記赤、緑、青のグループを順次に付勢する駆動手段も
包み得る。

【００１４】 上記の電界放出装置は、さらに、前記蛍光体間に挿設されているインターディ
ジテート形あるいはメッシュ形の電極を包み、前記蛍光体が駆動される電位より
も低い電位で駆動されるように配置してあるので、それによって、前記蛍光体ま
わりにポテンシャル井戸を形成して前記蛍光体に向かって電子を引きつけさせる
と共に、カソード、アノード間のいかなる不整合をも補整するようになる。 カソードには、前記ゲート電極上に更に別の制御グリッドが備えられ、また前
記カソードの放出する電子に制動をかけるように前記制御グリッドを駆動するた
めの駆動手段も備えられている。 このような電界放出装置は、さらに、エミッタ表面に対して直角に磁界を与え
る手段を包む。

【００１５】 第１導電層、電界放出層、第２導電層は、全体として或いは層毎に、低解像度
手段を使用してパターン化され得る。同じことが、絶縁層および第３導電層にも
当てはまる。この高解像度露光工程は、好ましくは、製造方法全体で要求される
唯一の高解像度工程であって、トラックの交差に関して、グループの位置おける
公差が、はるかに小さいエミッタ・セル寸法に比較して、かなり大きいトラック
（たとえば、行とか列）寸法で決められる、というようなものである。導電層に
対する第１のエッチングは、好ましくは、それが絶縁層あるいは電界放出層を侵
さないように選ばれる。絶縁層に対する第２のエッチングは、それが導電層を侵
さないように選ばれる。したがって、エッチングは、第１、第２のエッチングを
交互に使用して逐次的に実施され得るもので、エッチング後のこのような各層は
、次のエッチングすべき層のためのマスクを形成して、それによって、層におけ
る開口の自動整合を行えるようにする。

【００１６】 本明細書中に述べる「低解像度手段」および「高解像度手段」の意味は次の通
りである。高解像度手段とは、選ばれたエミッタ・セル・サイズの、明確に限定
された構造を形成することのできる手段である。低解像度手段とは、選ばれたエ
ミッタ・セル・サイズではなく、カソード・アドレス指定トラックの選ばれたサ
イズの、明確に限定された構造を形成することができる手段である。 例えば、高解像度手段は、最小サイズの、明確に限定された構造を形成するこ
とのできる手段であって、そのサイズは、低解像度手段によって形成され得る明
確に限定された構造の最小サイズの５０％、４０％、３０％、２０％、１０％又
は５％に等しいかまたはそれ以下である。低解像度手段は、１００μm，７０μm
，５０μm，４０μm，３０μm などの最小寸法まで落として明確に限定された構
造を形成すできるリトグラフ手段であってもよい。高解像度手段は、２０μm あ
るいは１０μmの最小寸法までの、更に好ましくは、２，３μm以下までに落とし
て明確に限定された構造を形成することのできるフォトエッチング手段であって
もよい。１つの例としては、直径１００μmのカソードやゲート・トラックはリ トグラフ手段によって形成され、直径８μmのエミッタ・セルはフォトエッチン グ手段によって形成される。

【００１７】

【発明の実施の形態】

本発明をより良く理解して貰い、かつ、本発明の実施例をどのように実際に実
施し得るかを示すために、以下、添付図面に言及する。 本発明の実施例は、多くの用途を有し得るので、以下にはいくつかの例によっ
て説明する。ここで、以下の説明が本発明の或る種の実施例を例示しているに過
ぎないことは了解されたい。種々の変更、修正を当業者が案出することができる
。

【００１８】 大型電界放出ディスプレイにおいて、ピクセル寸法は、スクリーン印刷または
フォトエッチングのような多数の低コストパターン化技術の能力内で充分にある
。たとえば、プリント配線回路は、現在、明確に限定された７５μmトラックを 備えて作ることができる。

【００１９】 図１ａは、１メートルの対角線寸法を持つ仮定的１６：９ＨＤＴＶディスプレ
イ（簡略化のためにモノクロのものである）における４つのピクセルを示してい
る。寸法１３１は０.７５mmであり、寸法１３０は０.５０mmである。図２は、寸
法２３４，２３５が図１ａにおける寸法１３１，１３０と一致するようになる、
類似したカラーディスプレイの２つのピクセルを示している。列２３１，２３２
，２３３は、３原色の蛍光体に流れる電流を制御する。

【００２０】 図１ａについて再度言及すると、カソード・アドレス行１１２およびゲート・
アドレス列１２２はミリメートル幅の数十分の１であり、印刷、リトグラフ技術
範囲で形成することができる。しかしながら、エミッタ・セル寸法１２０は、所
望の制御電圧を達成するのに必要な相互コンダクタンスによって要求される。多
数のチャネルがあるため、駆動電子機器は、任意のマトリックス・アドレス指定
されたディスプレイにおける主要コスト要素となり、それに比例してより高い電
圧の装置にコストがかかることになる。全体のコストを許容できるようにするた
めには、駆動電圧が数十分の１ボルトであると好ましい。

【００２１】 図１ａを参照して、エミッタ・セルは、たとえば、スロット状形態１２０また
は円形形態１２１のアレイであってもよい。図１ｂは、２つのこのようなエミッ
タ・セルの狭い寸法の方の部分の断面を示している。この構造は、絶縁基板１１
１上に形成されている。層としては、次に挙げるように、：カソード・アドレス
行１１２；電界エミッタ材料１１３；シャドウ・グリッド層１１４；ゲート（グ
リッド）絶縁体層１１５；グリッド・アドレス列１１６である。

【００２２】 電子光学的な理由に対して、寸法１１８，１１９は、互いに両立できるもので
なければならない。このような配置が、エッチングを容易にすることができる。
静電的なモデリングは、４０Ｖ制御電圧の振れ（行については負への移行、列に
ついては正への移行）寸法１１８がほぼ８μmであることを示している。１５Ｖ 振れの場合には、ほぼ４μmに縮小する。

【００２３】 これらの寸法は小さいけれども、レギスト・パターンを発生させるために、適
切な自動整合プロセスをもってしてレジスト・パターンを一回露光することは、
コリメートされた照明を伴って、１対１の接触露光あるいは１対１の近接露光の
状況範囲内におさまる、いうことが我々にはわかった。コリメート付きでもコリ
メート付きでなくとも、両方のタイプの適切な大面積高強度露光システムがプリ
ント配線板製作のために製造されている。多数回露光が必要な場合にのみ、半導
体製造を特徴づける非常に高価で速度の遅いステップ整合機器が必要とされる。
さらに、ピクセル領域内の各エミッタ・グループの位置は、多数回のマスク工程
がエミッタ・セルを形成するのに必要とする場合に要求されるよりも、かなり大
きい公差（位置１４１〜１４０）を受けやすい。

【００２４】 ディスプレイ・パネルを組み立てる間に上記エミッタ・パッチをアノード上の
蛍光体パターンと整合させることができるようにするために、エミッタ・セルの
パターンに関して既知の位置にある基準マークは、単一の高解像度マスク・ステ
ージ中にフォトエッチングされるようになる。

【００２５】 もし行および列の構造がスクリーン印刷され得るサイズであるとした場合、標
準の電子厚膜回路ペーストを使用して構造を形成したいと思う人があるかも知れ
ない。図１ｃは、目標が図１ｂに示すような、寸法１１８が約８μm、及び寸法 １１９が約５μmをした構造の場合におけるこのアプローチに伴う問題を示して いる。導電性厚膜ペーストは、適切なビークル内の金属粒子とガラス・フリット
で作られる。最小層厚は、±１〜２μmの誤差をもって約５μmである。専売の絶
縁ペーストも同様の誤差を有する。

【００２６】 エッチング中に生じる可能性のあるアンダーカットがないとしても、標準厚膜
技術によって形成された構造は、図１ｂの理想的な構造を非常にまずく表現した
ものである、ということが理解されよう。この場合、セル毎にばらつきが過剰で
あるばかりでなく、直径１４５と比較した余分な深さ１４６は電子光学的に容認
できない。

【００２７】 図１ｃを点検するとは、層における過剰な厚さおよびかなりの不規則性が導電
性ペースト１４２から生じることがわかる。この理由のために、大部分の電界放
出装置製作プロセスでは、基板のプロファイルに精密に一致する真空蒸着やプラ
スマ蒸着フィルムを使用している。本発明の実施例でこれらを使用することは排
除されないが、このようなフィルムの蒸着は、特に、基板のサイズが大きくて、
高いスループットの、高価な装置を必要とする。その結果、製造コストを最大限
減らすには、真空システムを必要としない蒸着技術を使用するしかない。

【００２８】 本発明と無関係な大多数の産業において、鏡のように反射する膜が、化学的技
術によって製造されてきており、良い例が、鏡の銀メッキである。建築用ガラス
産業においては、現在、建築現場において、（スパッタ・コーティングによって
製造された）赤外線反射コーティングが、熱いフロートガラス上へ直接スズ酸化
膜をスプレイ熱分解させることによって、かなり低コストで作られるようになっ
ている。

【００２９】 長年にわたって、陶器・ガラス産業では、製造した陶器などの製品を、有機金
属化合物（いわゆる樹脂酸塩または光沢ゴールド、パラジウムおよびプラチナで
ある）を含むペンキを使用して、光沢金属層で装飾してきた。金属層は、ペンキ
を塗布してから、４８０℃〜９２０℃の温度で空気中において該物品を焼成する
ことによって形成される。この温度において有機金属化合物が分解し、０．１〜
０．２μm厚の純粋な金属フィルムを生成する。ロジウム、クロムのような金属 をわずかに添加して形態学を制御し、接着性を助ける。現在、製品および開発活
動の大部分は、薄膜フィルムの装飾的な特性に集中している。しかしながら、こ
の技術は充分に確立されている。今日の技術分野では、あまり（あるいはまった
くといっていいほど）使用されていないし、知られたりしていないけれども、過
去においては、この技術は使用されていた。たとえば、１９６４年に最初に刊行
された「Fred Rosebury's classic text "Handbook of Electron Tube and vacu
um Techniques" (Reprinted by American Institute of Physics - ISBN 1-5639
6421-0」では、液状光沢プラチナの製法を記載している。もっと最近では、Koro
da（米国特許第４，０９８．９３９号）が真空蛍光ディスプレイにおける電極に
対してこれらを使用することを記載している。

【００３０】 液状光沢ゴールドの重要な電子用途においては、薄膜フィルムの表面に生じて
いるナトリウム硫酸塩のブルーム（白い粉状のかぶり）を避けることに注意しな
けれならない。このブルームは、硫黄ベースのゴールド有機金属化合物の分解か
ら生じる硫酸化合物（二酸化硫黄または三酸化物あるいはこれら両方）とナトリ
ウム化合物が反応することによって形成されると考えられる。このようなブルー
ムは、低ナトリウム・ガラス（たとえば、ホウケイ酸塩）を使用するか、あるい
はソーダ石灰ガラスに施したコーティングを使用するによって、最小限に抑えた
り、排除したりすることができる。１つの適切なコーティングとしては、熱いフ
ロートガラス上へ蒸気相先駆体からシリカ蒸着させたものである。このような方
法で処理したガラスは、Ｐｅｒｍａｂｌｏｃという商品名の下に、ピルキントン
（Pilklngton）により製造されている。

【００３１】 したがって、厚膜導電性ペーストを液状光沢金属（好ましくはゴールド）に交
換することによって、低コスト低電圧電界放出ディスプレイに対する障害の１つ
を克服することができる。コーティング配合物は、スプレイ、スピニング、ロー
ラー・コーティング、スクリーン印刷、ワイヤ・ロール・コーティングその他の
適当な技術を施した後、単に空気中で焼成させることによって付着させることが
できる。これらの技術のうちいくつかにおいては、たとえば、スクリーン印刷に
おいては、配合物は、導電性トラック・パターンに直接塗布してもよく、この場
合、フォトリトグラフ工程を除くことができる。

【００３２】 金属膜を製造するには、明らかに他の非真空技術もある。しかしながら、我々
は、電界放出装置の技術分野においては、そのような他の技術を使用したという
事は知らない。そのような技術を使用するということは、ある部分、半導体製造
技術分野から移ってきた作業者が、すでに確立されている半導体製作プロセスを
使用するせいに違いない。確立された技術からの移行が起こったところで、それ
らはわずかである。たとえば、DeMercurioその外等（米国特許第５，４５８，５
２０号）では、ゲート・マイクロチップ構造内で電気メッキを使用するが、その
すぐ後には、層の厚さを増大させ、孔を閉鎖し、初期金属層は真空手段によって
蒸着される。

【００３３】 導電性要素を形成する別の方法としては、光活性化された触媒で非電気メッキ
を行う方法である。他に非真空方法もある。 伝統的な厚膜技術で使用される絶縁ペーストは、ガラス配合物と交換すること
ができる。このガラス配合物は、その融点を過ぎても充分に、低粘度を有する領
域に取り入れることができ、なめらかな膜（グレーズにおけると同様）に流すこ
とができ、均一な（あるいはほぼ均一な）厚さのゲート・カソード絶縁層を形成
することができる。

【００３４】 絶縁層を形成する別の方法としては、液体化学先駆体（たとえば、ゾル・ゲル
、エーロゲルまたはポリシーロキサン）を使用する方法がある。ひとたび層が形
成されたならば、それを加熱して先駆体を分解させ、無機化合物、たとえば、酸
化物（たとえば、シリカ）、セラミックまたはガラスを形成する。

【００３５】 図１ｄは、液状光沢金属に由来する滑らかな金属層を形成する低コスト方法、
非電気メッキ、その他の適当なプロセス１５０および相補的な低コスト・プロセ
スから形成した絶縁層１５１を一緒に使用することによって、図１ｂに示す理想
に近い構造を実現することができることを示している。 必要に応じて、（図１ｅ参照）この配置は、半導体産業において広く使用され
ているスピンオン・ガラス配合物の１つであるような平面化層１５２を使用する
ことによって、さらに改良され得る。

【００３６】 （実施例Ｉ） 次に、図３について、実施例を説明する。この図３において、エミッタ・セル
は、ウエット式エッチング・プロセスを使用してガラス基板上にゴールド／低融
点ガラス積層構造に形成してもよい。当然、ドライ式エッチング・プロセスを使
用することもできるが、これらは製造コストを増大させる。 この材料による組み合わせが持つ利点の１つは、低融点ガラスおよびゴールド
が、ソーダ石灰ガラスに近い熱膨張係数を持っているので、かなりひずみのない
構造を製造できるということにある。

【００３７】 ステージ１の前に、第１導電層３０１、電界エミッタ層３０２、第２導電層３
０３、絶縁体３０４、第３のゲート導体層３０５を、基板３００上に形成した。
したがって、ステージ１は、トラック・パターンのすべてを低解像度パターン化
技術によって形成し、適当なフォトレジスト層３０６を露光させ、グリッド・セ
ル開口のパターンを現像し、この積層体のこれらの領域３０７を種々のエッチン
グ・ステージに露光させる時点でプロセスを結合する。レジストまたはラッカー
も塗布してガラス基板の裏側および縁を保護することになる。

【００３８】 エッチング溶液は２つ必要である。一方の溶液は、ゴールドを除去するが、ガ
ラスを侵さないものでなければならず、他方の溶液は、ガラスを除去するが、ゴ
ールドを侵さないものでなければならない。このようにして、以下の説明から明
らかになるように、セル構造の自動整合性を得ることができる。

【００３９】 ゴールドを侵さないガラスのための適切なエッチングはフッ化水素酸である。 ゴールドのためのエッチング液の場合、もっと多くのオプションがある。（古
典的なゴールド・エッチング液である）王水は好ましくない材料であり、強く酸
化作用があるので、フォトレジストを侵す可能性がある。２つの実際的な配合物
は、沃化カリウム内のヨウ素溶液または臭化カリウム内の臭素溶液である（Bahl
の米国特許第４，１９０，４８９号）。

【００４０】 次に、図３では、ステージ２において、ステージ１からの構造がゴールド・エ
ッチング溶液にさらされる。当業者にとって公知のように、参照符号３０９，３
１０に示すように、ゴールドは、レジストの下にエッチング・バックされる傾向
がある。トップ・ゴールド層３０５のエッチング中に、アンダーサイズの開口を
使用してこの影響を補正することができるが、この方法は層３０３については使
用できない。この技術分野では、このアンダーカッティングが電気化学効果によ
って生じ、バイアス電圧３１１を、エッチング溶液に浸漬したプラチナ電極３１
２に相対的にゴールド層に印加することによって抑制できることが報告されてい
る（米国特許第４，１３１，５２５号）。ひとたび上方ゴールド層が除去されて
ガラス面３０８を露光させたならば、この組立体をリンスして、活性のあるゴー
ルド・エッチング液を除去する。リンス・ステージは各工程間にあるが、簡略化
のために、残りは説明しない。

【００４１】 ステージ３において、フッ化水素酸を使用してガラス・ゲート・カソード絶縁
層３０４を除去する。絶縁体を放射している電子ビームから離れるように傾斜さ
せることによって、したがって、荷電効果を減らすことによって、生じるいかな
るアンダーカット３１５も、放出セルの電子性能について有益な影響を及ぼすが
、ステージ４ではいくつかの新たな問題を発生する。しかしながら、構造の電圧
電流特性は、開口３１４のサイズによって支配されることは知られている。さら
に、電極の配置は電子を合焦させ、それらがカソードを残ので、これが、わずか
なオーバーエッチング３１７によって生じてしまった可能性のある公称値以上の
エミッタ・サイズの直径の増大を容認させるのである。あらゆる場合において、
ゴールド膜３１６は、エミッタをフッ化水素酸による攻撃から保護し、エッチン
グ停止手段として作用する。これは、特に、Tuck等（英国特許第２３０４９８９
号）に記載されているように、ガラス・ベース・エミッタでは重要である。

【００４２】 ステージ４において、ゴールド・エッチング液を使用し、層３０３を除去し、
ガラス層３０４およびレジスト層３０６が上方ゴールド・トラック３０５を保護
する。セル３１９をオーバーハングしている場合の上方ゴールド層の腐食は、レ
ジストにおける開口の初期サイズで補償され得る。ここで再び、ゴールド層の片
寄せを使用してアンダーカッティングを防いてもよい。 ステージ５において、レジストを除去して完成構造を残す。

【００４３】 （実施例II） 以下、図４の種々の部分（左側の図は破断平面図であり、右側の図は断面図で
ある）を参照して、ここには、上記自動整合技術を低解像度光リトグラフとどの
ように組み合わせてマトリックス・アドレス指定可能電界放出ディスプレイのカ
ソード面を製造するかが示してある。すべての図面は簡略化してあり、単一のピ
クセルとその関連した接続トラックのみを示している。

【００４４】 図４ａは、基板４００に付着させた金属／ガラス・ベースの電界エミッタ／金
属サンドイッチ４０３／４０２／４０１を示しており、露光、現像したレジスト
・パターンがカソード・アドレス指定行４０４を構成する。図示の目的で、金属
膜は、液体光沢ゴールド・プロセスおよび溶融ガラス・ベース層（ＧＢ２３０４
９８９）からのエミッタ膜によって形成される。先駆体層は、スプレイ、スピニ
ング、シルク・スクリーニング、ワイヤ・ロール・コーティングその他のコーテ
ィング技術によって付着させておくことができる。配合物でコーティングした後
、３枚の層の各々を空気中で焼成して最終組成物を形成する。製造において、こ
れはトンネル炉内で行えると便利である。 先に述べたエッチングを使用して、ゴールド、ガラス・ベースのエミッタ層を
順次、選択的に除去する。最後に、レジスト層を除去して図４ｂの構造４１１を
形成する。

【００４５】 図４ｃは、同じ技術を使用して、溶融可能なガラス絶縁層４２１およびゴール
ド・ゲート層４２２で被覆した構造を示している。ここで再び、空気中で焼成を
行う。レジスト・パターンを形成してゲート・アドレス列４２３を構成する。ゴ
ールド・エッチング液を使用して不必要な材料を除去する。最後に、レジストを
剥がして図４ｄの構造４３１を形成する。除去するのに用いる化学物質がガラス
基板を侵さないので、絶縁層４２１はそのまま残る。 先に述べたような高解像度露光システムを使用して別のレジスト層を塗布し、
パターン化し、現像して、エミッタ・セル・パターンおよび図４ｅに示される基
準マーク４３２を形成する。 先に実施例Ｉとして説明した図３のエミッタ・セル・エッチング・シーケンス
を用いて図４ｆに示すエミッタ・セル４４１を有する完成構造を形成する。

【００４６】 （実施例III） 図５の種々の部分を参照すれば、上記の自動整合技術を低解像度直接印刷技術
とどのようにして組み合わせて、マトリックス・アドレス指定可能電界放出ディ
スプレイのカソード面を製造するかがわかる。すべての図面は簡略化してあり、
単一のピクセルおよびその関連する接続トラックのみが示してある。実施例IIと
の比較を容易にするために、液状光沢ゴールド／低融点ガラスを使用する。しか
しながら、光活性化された非電気ニッケルメッキを使用してゴールドを硝酸また
は塩酸／塩化第二鉄エッチング液と交換することができる。いくつかの場合にお
いて、焼成作業中に還元雰囲気を用いてニッケルの酸化を抑えてもよい。

【００４７】 次に図５を参照して、液状光沢ゴールドおよび低融点ガラスに基づく実施例の
説明を続ける。図５ａは、実施例IIと同じ方法で形成した基板５１１、ゴールド
５０３、ガラス・ベース・エミッタ５０２、ゴールド５０１構造を示している。
しかしながら、この場合、先駆体配合物は、たとえば、スクリーン印刷によって
選択的に塗布して所望のトラック・パターンを形成する。

【００４８】 図５ｂは、ここでも実施例IIと同様に所望のトラック・パターンに形成した溶
融可能ガラス絶縁体５１２およびゴールド・トラック５１３を示している。所望
に応じて、絶縁層が全表面５１４を覆ってもよい。 ここで、前述したような単一の高解像度露光システムを使用してレジスト層を
塗布し、パターン化し、現像して、図５ｃに示すエミッタ・セル・パターン５２
２および基準マーク５２３を形成する。 実施例Ｉとして先に述べた、図３に示すエミッタ・セル・エッチング・シーケ
ンスを使用して図５dに示すエミッタ・セル５３０を備える完成構造を形成する 。

【００４９】 上記の教示から当業者であれば理解できるように、半導体製造技術ではなくて
、一連の空気中プロセスおよび低コスト・リトグラフを利用して完全な電界放出
ディスプレイ・カソード面を形成する方法によって、製造コストをかなり節減す
ることができる。

【００５０】 電子ビームを合焦させるのにゲート式エミッタ上に焦点グリッドを使用するこ
とは、Tuck（米国特許第４，１４５，６３５号）によって初めて報告された。そ
の後、本質的に同じ配置が、Palevsky等（米国特許第５，５４３，６９１号）に
よって電界放出ディスプレイで利用された。このような構造は、図４d、図５ｂ の構造上へ別の絶縁層および別の金属層をかぶせることによって、本発明の実施
例において製作され得る。前記諸層は、連続していても、パターン化していても
よく、これにより、インター・トラック静電容量を減らしたり、或る種の他の機
能を果たすことができる。次に、実施例Ｉにおいて先に説明した技術を使用して
、あるいは、異なった材料システムを使用した場合には、適切なエッチング・シ
ステムを使用して、放出セルおよびそれに関連した合焦電極をエッチングする。
図６ａは、基板６００上にカソード・アドレス層６０１、広面積放出層６０２、
シャドウ・グリッド層６０３、ゲート（グリッド）絶縁層６０４、制御ゲート（
グリッド）層６０５、焦点グリッド絶縁層６０６および焦点グリッド６０７を設
けた完成構造を示している。アノード・プレート６１０上には、透明な導電層６
１１（たとえば、インジウム・スズ酸化物）および導電ブラック・マトリックス
６１２を設け、カソード・ルミネセンス蛍光体パッチ６１３間のスペースをマス
クする。アースに関して正である直流電位６２４を導電層６１１に印加して、カ
ソード面からの電子を加速し、蛍光体６１３からカソード・ルミネセンスを生じ
させるに充分に付勢する。

【００５１】 カソード面で、アースに関する負電圧６２０はカソード行を選択し、アースに
関する正電圧６２１、６１２はカソードからの電流を調整する。アナログ電圧制
御から一定の電圧パルス幅変調までに及ぶ種々の手段を使用することができる。
可変電圧６２３（制御ゲートに関してほぼ負）は、電子レンズを形成し、ビーム
レットを合焦させる。

【００５２】 あるいは、Palevsky（米国特許第５，５４３，６９１号）に類似するかなり目
の粗い焦点メッシュ・システムを、完全なゲート式アレイ上に絶縁、導電層を直
接印刷することによって製作してもよい。このような配置が図６ｂに示してあり
、ここでは、絶縁層および焦点グリッド層が、先に説明し、図１ａに示した構造
と同じゲート式構造６００上にかぶせてある。ここで再び、電極６０１上の可変
電位６０４を使用してアノード面６０３に衝突するように電子ビームを合焦させ
る。

【００５３】 次に、図７について説明すると、ここに記載した方法および構造を利用する完
全な電界放出ディスプレイをどのようにして実現するかがわかる。 完全な焦点に集まっているグリッドの有無にかかわらず、先に延べたように形
成したカソード面７０１は、一体の合焦グリッドの有無に係わらず、気密シール
７０６によってアノード面７０２に結合される。前記アノード面７０２上には、
スペーサ、導電層、ブラック・マトリックスおよび先に説明したようなピクセル
・パターン７０３における蛍光体パッチが設けてある。抽気に続く雰囲気の圧力
に抵抗するために、スペーサ７０４がピクセル化された構造間に配置してある。
スペーサは、ガラスでも、セラミックでも、その他適当な材料でもよい。気密シ
ール７０６は、予め形成されたフレームを包含していてもよいし、ガラス・フリ
ットでカソードおよびアノードのプレートに接合してもよい。シーリング・プロ
セス中、基準マーク７０７（前述したように形成された）は、カソードおよびア
ノードの面のピクセル化構造を整列配置するのに用いられる。残留ガスをポンピ
ングするためにゲタリング手段を組立体に組み込んでもよい。このようなゲッタ
ーのいくつかの理想的な位置は、Tuck等（英国特許第２，３０６，２４６号）に
記載されている。完成構造の排出およびベークアウトは、ポンピング・チューブ
およびオーブン（図示せず）を通して行ってもよいし、または、適切な作業で真
空炉におけるシーリング・プロセスを完了することによって行ってもよい。

【００５４】 完成ディスプレイは、カソード・アドレス指定用モジュール７１０、列アドレ
ス・モジュール７１１およびアノード電圧電源７１２によって電気的に駆動され
る。焦点グリッドが使用される場合、付加的な焦点グリッド電源（図示せず）を
設ける。後に説明するような付加的なアノード切換・合焦電源（図示せず）を設
けてもよい。

【００５５】 カソード、アノード面上でピクセル化構造のアラインメントを行う助けとして
基準マークを形成する方法を、先に説明し、図４、図５の種々の部分に示した。
しかしながら、いくつかの別のミスアラインメントもなお生じる可能性がある。
これは、特に、カソード・アドレス・ライン８１０と平行な方向におけるミスア
ラインメントが電子を間違った蛍光体パッチに衝突させ、それに伴い、カラー純
度を失わせるカラーディスプレイにおいて、問題となる。

【００５６】 図８ａは、ミスアラインメントについてディスプレイをより寛容にする１つの
方法を示している。この配置において、アノード面上の導電層は、３つのインタ
アディジテイテッド式のセグメント８０１，８０２，８０３に分けてある。各セ
グメントは、１つの原色の蛍光体を有する。前記セグメントは、独立した電源８
０４，８０５，８０６によって駆動される。各電源はフレームの１／３に対して
スイッチオンされる。カソード面８００からの電子は、順次に各カラー蛍光体に
引きつけられ、飛翔軌跡８０７，８０８，８０９をたどる。他の２つのカラー蛍
光体が付勢されないので、発光することができず、ミスアラインメントの影響が
避けられる。しかしながら、セグメント間の電気的なブレークダウンのために、
このアプローチは低アノード電圧システムでしか使うことができない。このよう
なアプローチは、Clero（米国特許第５，２２５，８２０）において、チップ・ ベース・ディスプレイについて説明されている。

【００５７】 図８ｂは、主アノード電源８１４よりも低い正電位でインターディジテートあ
るいはメッシュ形態の電極によって各蛍光体パッチ８１２に対して合焦電子を形
成することによってミスアラインメント８１１の寛容さをディスプレイが与える
別の配置を示している。各蛍光体パッチは今やポテンシャル井戸内に着座してお
り、このポテンシャル井戸は、電子を充分に引きつけてカソードおよびアノード
上のピクセル化構造の適度なミスアラインメントを補償する。このような方法は
、Tsai等（米国特許第５，５０８，５８４）において、チップ・ベースのディス
プレイについて説明されている。

【００５８】 本発明のいくつかの実施例をマトリックス・アドレス指定されたフラット・パ
ネル・ディスプレイに関連して説明してきたが、ここに開示した方法および構造
は、種々の装置を通じて利用することができる。特に、非アドレス指定あるいは
部分的にアドレス指定された電子源を構築し、他の電子装置またはディスプレイ
に組み込んでもよい。たとえば、先に述べた焦点グリッド構造を焦点あるいは制
動放出電子のいずれかに使用してもよい。制動モードで使用する場合、配置は、
特にエミッタ表面に対して垂直方向の磁場と組み合わせるとき、いくつかの装置
における熱イオン・カソードに代えて低エネルギ電子源を備えていてもよい。

【００５９】 図９は、多種多様な用途において電子源として使用し得る平らな非アドレス指
定式エミッタ構造の１例を示している。 電気絶縁基板９０１上には、導電層９０２および広面積電界放出層９０３が設
けてある。多孔性焦点グリッド層９０４がエミッタ・セル９０７を通して電子を
案内するようになっており、これらのエミッタ・セルは、絶縁層９０５およびゲ
ート・プレート９０６にある開口によって形成されている。このような構造は、
この明細書に記載されている適切な方法のいずれによっても製作することができ
る。

【００６０】 この非アドレス指定用途においては、電気絶縁基板の代わりに、導電性基板（
たとえば、金属製）を用いてもよく、基板９０１と導電層９０２の機能を組み合
わせることができる。金属基板にすれば、溶接など多くの他の標準的な工学結合
技術を使用することができる。

【００６１】 このような構造からの電流は、次のように制御される。図示のエミッタ構造を
組み込んでいる装置を電子加速用アノード（図９には図示せず）と組み合わせて
使用し、放出された電流を集める。ポイント９１０，９１１に接続した直流電源
またはパルス化電源９０９を調整して、「オン」状態において、適当な正の抽出
電界（典型的には、１０ＭVｍ-^１（１０V／μm））を、エミッタ・セル９０７の
基部で露光される広面積電界エミッタの領域に印加し、一方、「オフ」状態にお
いては、印加される電界が電界放出用の閾値より小さいようにする。当然、印加
電位は、パルス化された、すなわち、交流放出電流を生成するように変えてもよ
い。

【００６２】 本発明を利用できる装置としては、電界電子放出式その他のディスプレイ・パ
ネル、ハイパワー・パルス装置（たとえば、電子メーザーおよびジャイロトロン
）、ＣＰＡのような交差電磁界マイクロ波電子管、クライストロンのような直線
ビーム電子管、フラッシュＸ線電子管、トリガ式火花ギャップおよび関連した装
置、滅菌用広面積Ｘ線源、真空計、宇宙船用イオン・スラスタ、ランプ、粒子加
速器、オゾナイザ、プラズマ・リアクタがある。

【００６３】 この明細書で使用する動詞の「包含する」という言葉は、通常の辞書通りの意
味であり、非排他的な包含を示している。すなわち、用語「包含する」（あるい
は、その任意の派生語）を使用した場合、１つの特徴あるいはそれ以上の特徴を
含むものであり、さらに別の特徴も含む可能性を排除しない。

【００６４】 本願と関連して本明細書と同時に提出された、あるいはそれ以前に出願され、
本明細書と共に公開されたすべての書類に対し、注意を向けて頂きたい。これら
すべての書類の内容は参考資料として本明細書に取り入れられている。 本明細書（任意の添付の特許請求の範囲、要約書および図面を含む）に記載さ
れている特徴のすべては、或いはまた開示されたような方法やプロセスの全ての
工程は、このような特徴や工程の内の少なくともあるものは相互に排他的である
という組合せを除けば、どのような組合せでも組合され得る。。 この明細書（添付の特許請求の範囲、要約書および図面を含む）に開示されて
いる各々の特徴は、明白にそうではないと述べられていない限り、同様にして均
等で類似している目的を果たすことのできる別の特徴に置き換えることができる
。したがって、明白に述べていない限り、ここに開示した各特徴は、総括的な一
連の均等あるいは類似の特徴の内のほんの一例である。 本発明は、前述の実施例（単数または複数）の詳細に限定されることはない。
本発明は、本明細書（任意の添付の特許請求の範囲、要約書および図面を含む）
に開示されている特徴のうちの任意新規なものまたは任意新規な組み合わせ、も
しくは、ここに開示した任意の方法あるいはプロセスの工程のうち任意新規なも
のあるいは任意新規な組み合わせにも敷衍する。

【図面の簡単な説明】

【図１ａ】 図１ａは、大面積モノクローム電界放出ディスプレイにおい
て使用されるようなアドレス指定可能なアレイの４つのピクセルを示している。

【図１ｂ】 図１ｂは、理想化したエミッタ・セル構造を示している。

【図１ｃ】 図１ｃは、厚い膜製作技術を使用して上記の構造を実現する
ことについての問題を示している。

【図１ｄ】 図１ｄは、液状光沢ゴールドおよびグレーズを使用して理想
に近いエミッタ・セル構造をどのように製作するかを示している。

【図１ｅ】 図１ｅは、絶縁体と最終導電層との間に平面化層を使用する
ことによって図１ｄの構造をどのように改善し得るかを示している。

【図２】 図２は、カラーディスプレイのピクセル配置を示している。

【図３】 図３は、放出セルを形成する際のエッチング工程を示している
。

【図４（ａ）〜（ｆ）】 図４（ａ）〜（ｆ）は、フォトリトグラフを使
用してアドレス指定可能なアレイを形成する際の諸工程を示している。

【図５（ａ）〜（ｄ）】 図５（ａ）〜（ｄ）は、印刷とフォトリトグラ
フの混ぜて使用してアドレス指定可能なアレイを形成する際の諸工程を示してい
る。

【図６（ａ）、（ｂ）】 図６（ａ）、（ｂ）は、合焦用電極をどのよう
に装置に組み込み得るかを示している。

【図７】 図７は、本願明細書に記載した方法および構造を使用する完全
なディスプレイを示している。

【図８（ａ）、（ｂ）】 図８（ａ）、（ｂ）は、エミッタ・セル・グル
ープとアノード上の蛍光体パッチとのミスアラインメントを特別なアノード構造
によってどのように対処し得るかを示している。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ジョーンズ， ピーター グラハム アド パー イギリス エッチピー10 ８ビーピー ハ イ ウィコム ペン キングス ライド 56

Claims (18)

【特許請求の範囲】
1. 【請求項１】 電界電子放出カソードを製造する方法であって、ａ．低解
   像度手段によって絶縁基板上に、第１導電層、電界放出層および第２導電層のシ
   ーケンスを付着させて少なくとも１つのカソード電極を形成する工程と、ｂ．低
   解像度手段によって前記カソード電極上に、絶縁層および第３導電層のシーケン
   スを付着させて少なくとも１つのゲート電極を形成する工程と、ｃ．このように
   形成した構造をフォトレジスト層でコーティングする工程と、ｄ．高解像度手段
   によって前記フォトレジスト層を露光して少なくとも１つのグループの放出セル
   を形成し、各グループを前記カソード電極の１つと前記ゲート電極の１つとの間
   のオーバーラップ領域に設置する工程と、ｅ．次いで前記導電層および絶縁層を
   エッチングして前記セルにおける前記電界放出層を露光させる工程と、ｆ．前記
   フォトレジスト層の残りの領域を除去する工程とを包含することを特徴とする方
   法。
2. 【請求項２】 請求項１による方法において、前記カソードがカソード・
   アレイであり、前記カソード電極および前記ゲート電極が、それぞれ、カソード
   ・アドレス指定トラックとゲート・アドレス指定トラックを包含し、これらのト
   ラックをアドレス指定可能な行および列で配置し、工程ｄが前記グループの放出
   セルのパターンを形成する工程を包含することを特徴とする方法。
3. 【請求項３】 請求項２による方法において、前記カソード・アドレス指
   定トラックの少なくとも１つまたはすべてが、複数の行または列のセルをアドレ
   ス指定することを特徴とする方法。
4. 【請求項４】 請求項２または３による方法において、前記露光、エッチ
   ング工程が、カソード・アレイ上に基準マークを形成し、アレイの製造後に、ア
   レイを引き続きアノードまたは他の構成要素と整合させるのを容易にする工程を
   包含することを特徴とする方法。
5. 【請求項５】 請求項１〜４のうちいずれか１つによる方法において、液
   状光沢金属を塗布することによってかあるいは無電界めっきによって前記導電層
   のうち少なくとも１つを形成する工程を包含することを特徴とする方法。
6. 【請求項６】 請求項１〜５のうちいずれか１つによる方法において、真
   空蒸発またはスパッタリング以外の手段によって前記導電層のうち少なくとも１
   つを形成する工程を包含することを特徴とする方法。
7. 【請求項７】 請求項１〜６のうちいずれか１つによる方法において、前
   記電界放出層が、広面積電界エミッタ材料の層からなることを特徴とする方法。
8. 【請求項８】 請求項１〜７のうちいずれか１つによる方法において、工
   程ａ〜ｆの完了後に、カソード上へ順次に第２絶縁層および第４導電層を付着さ
   せて焦点グリッドを形成する別の工程を包含することを特徴とする方法。
9. 【請求項９】 請求項１に従って、そして、添付図面の図１ａ〜１ｅを参
   照しながら実質的に説明したような電界電子放出カソードを製造する方法。
10. 【請求項１０】 添付図面の図３、図4ａ〜４ｆ、図５ａ〜５ｄ、図６ａ または図６bを参照しながら説明した電界電子放出カソードを製造する方法。
11. 【請求項１１】 請求項１〜１１のうちいずれか１つによる方法によって
    製造した電界電子放出カソード。
12. 【請求項１２】 電界ルミネセンス蛍光体および請求項１１によるカソー
    ドを有するアノードからなる電界放出装置において、カソードが請求項２による
    カソード・アレイであり、前記蛍光体をボンバードするように配置してあること
    を特徴とする電界放出装置。
13. 【請求項１３】 請求項１２による電界放出装置において、前記蛍光体が
    、赤、緑および青のグループで配置してあってカラーディスプレイを形成してい
    ることを特徴とする電界放出装置。
14. 【請求項１４】 請求項１３による電界放出装置において、前記赤、緑、
    青のグループを順次に付勢する駆動手段を包含することを特徴とする電界放出装
    置。
15. 【請求項１５】 請求項１２、１３または１４による電界放出装置におい
    て、さらに、インターディジテート形あるいはメッシュ形の電極を包含し、この
    電極が、前記蛍光体間に挿設してあり、前記蛍光体を駆動する電位よりも低い電
    位で駆動されるように配置してあり、それによって、前記蛍光体まわりにポテン
    シャル井戸を形成して前記蛍光体に向かって電子を引きつけさせると共に、カソ
    ード、アノード間の任意のミスアラインメントを補正することを特徴とする電界
    放出装置。
16. 【請求項１６】 請求項１１〜１５のうちいずれか１つによる電界放出装
    置において、前記カソードが、前記ゲート電極上の別の制御グリッドと、前記カ
    ソードの放出する電子に制動をかけるように前記制御グリッドを駆動する駆動手
    段とを備えていることを特徴とする電界放出装置。
17. 【請求項１７】 請求項１６による電界放出装置において、さらに、エミ
    ッタ表面に対して直角に磁界を与える手段を包含することを特徴とする電界放出
    装置。
18. 【請求項１８】 実質的に添付図面の図６ａ、図６ｂ、図７、図８ａまた
    は図８ｂに関して説明した電界放出装置。