JP2001035357A - 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 - Google Patents
薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器Info
- Publication number
- JP2001035357A JP2001035357A JP21152899A JP21152899A JP2001035357A JP 2001035357 A JP2001035357 A JP 2001035357A JP 21152899 A JP21152899 A JP 21152899A JP 21152899 A JP21152899 A JP 21152899A JP 2001035357 A JP2001035357 A JP 2001035357A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- electrode
- film
- electrodes
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electron Sources, Ion Sources (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 電子放出効率を低下させることなく、かつ歩
留まりを向上させることができる薄膜型電子源を提供す
る。 【解決手段】 行（または列）方向に設けられる複数の
下部電極と、各下部電極上に列（または行）方向に設け
られ、第１のバス電極と、第１のバス電極より厚い第２
のバス電極との積層膜から成る複数の上部バス電極と、
各上部バス電極の第２のバス電極上に設けられる第１の
絶縁膜と、各第１の絶縁膜上に設けられる上部電極と、
各下部電極と各上部バス電極との交差部に設けられる電
子放出部とを有する薄膜型電子源であって、各第１の絶
縁膜は、各上部バス電極の第１および第２のバス電極の
側面より外側に延長される段差部を有し、各上部電極
は、各第１の絶縁膜の段差部により、各上部バス電極毎
に電気的に分離されている。
留まりを向上させることができる薄膜型電子源を提供す
る。 【解決手段】 行（または列）方向に設けられる複数の
下部電極と、各下部電極上に列（または行）方向に設け
られ、第１のバス電極と、第１のバス電極より厚い第２
のバス電極との積層膜から成る複数の上部バス電極と、
各上部バス電極の第２のバス電極上に設けられる第１の
絶縁膜と、各第１の絶縁膜上に設けられる上部電極と、
各下部電極と各上部バス電極との交差部に設けられる電
子放出部とを有する薄膜型電子源であって、各第１の絶
縁膜は、各上部バス電極の第１および第２のバス電極の
側面より外側に延長される段差部を有し、各上部電極
は、各第１の絶縁膜の段差部により、各上部バス電極毎
に電気的に分離されている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜型電子源およ
びその製造方法並びに薄膜型電子源応用機器に係わり、
特に、平面型表示装置あるいは電子線描画装置に適用し
て有効な技術に関する。
びその製造方法並びに薄膜型電子源応用機器に係わり、
特に、平面型表示装置あるいは電子線描画装置に適用し
て有効な技術に関する。
【０００２】
【従来の技術】平面型表示装置として、薄膜型電子源を
使用するものが提案されている。この薄膜型電子源と
は、上部電極−絶縁層−下部電極の３層薄膜構造を基本
とし、上部電極と下部電極との間に電圧を印加して、上
部電極の表面から真空中に電子を放出させるものであ
る。例えば、金属−絶縁体−金属を積層したＭＩＭ（Me
tal-Insulator-Metal）型、金属−絶縁体、半導体電極
を積層したＭＩＳ（Metal-Insulator-Semiconductor）
型、金属−絶縁体と半導体の積層膜−金属または半導体
を積層したものが知られている。なお、ＭＩＭ型の薄膜
型電子源については、例えば、特開平７−６５７１０号
に開示されている。
使用するものが提案されている。この薄膜型電子源と
は、上部電極−絶縁層−下部電極の３層薄膜構造を基本
とし、上部電極と下部電極との間に電圧を印加して、上
部電極の表面から真空中に電子を放出させるものであ
る。例えば、金属−絶縁体−金属を積層したＭＩＭ（Me
tal-Insulator-Metal）型、金属−絶縁体、半導体電極
を積層したＭＩＳ（Metal-Insulator-Semiconductor）
型、金属−絶縁体と半導体の積層膜−金属または半導体
を積層したものが知られている。なお、ＭＩＭ型の薄膜
型電子源については、例えば、特開平７−６５７１０号
に開示されている。
【０００３】図１５は、薄膜型電子源の動作原理を説明
するための図である。上部電極１３と下部電極１１との
間に、駆動電圧源から駆動電圧（Ｖｄ）を印加して、ト
ンネル絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度に
すると、下部電極１１中のフェルミ準位近傍の電子はト
ンネル現象により障壁を透過し、トンネル絶縁層１２、
上部電極１３の伝導帯へ注入されホットエレクトロンと
なる。これらのホットエレクトロンのうち、上部電極１
３の仕事関数（φ）以上のエネルギーを有するものは、
真空２０中に放出される。ここで、図１６に示すよう
に、上部電極１３および下部電極１１を複数本設け、こ
れら複数本の上部電極１３と、複数本の下部電極１１と
を直交させて、薄膜型電子源をマトリクス状に形成する
と、任意の場所から電子線を発生させることができるの
で、表示装置あるいは電子線描画装置等の電子源として
使用することができる。これまで、金（Ａｕ）−酸化ア
ルミニウム（Ａｌ2Ｏ3）−アルミニウム（Ａｌ）構造の
ＭＩＭ（Metal-Insulator-Metal）構造などから電子放
出が観測されている。
するための図である。上部電極１３と下部電極１１との
間に、駆動電圧源から駆動電圧（Ｖｄ）を印加して、ト
ンネル絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度に
すると、下部電極１１中のフェルミ準位近傍の電子はト
ンネル現象により障壁を透過し、トンネル絶縁層１２、
上部電極１３の伝導帯へ注入されホットエレクトロンと
なる。これらのホットエレクトロンのうち、上部電極１
３の仕事関数（φ）以上のエネルギーを有するものは、
真空２０中に放出される。ここで、図１６に示すよう
に、上部電極１３および下部電極１１を複数本設け、こ
れら複数本の上部電極１３と、複数本の下部電極１１と
を直交させて、薄膜型電子源をマトリクス状に形成する
と、任意の場所から電子線を発生させることができるの
で、表示装置あるいは電子線描画装置等の電子源として
使用することができる。これまで、金（Ａｕ）−酸化ア
ルミニウム（Ａｌ2Ｏ3）−アルミニウム（Ａｌ）構造の
ＭＩＭ（Metal-Insulator-Metal）構造などから電子放
出が観測されている。
【０００４】図１６は、薄膜型電子源をマトリクス状に
配置した薄膜型電子源アレイの一例の概略構成を示す斜
視図である。図１６に示す薄膜型電子源アレイは、ソー
ダガラス等の基板１０上に形成されるＸ方向に延びるス
トライプ状の下部電極１１と、下部電極１１上に形成さ
れる保護絶縁層１４およびトンネル絶縁層１２と、保護
絶縁層１４およびトンネル絶縁層１２上に形成され、Ｙ
方向に延びるストライプ状の上部電極バスライン（本発
明の上部バス電極）１８と、上部電極バスライン１８上
に形成される上部電極１３とで構成される。ここで、下
部電極１１と上部電極バスライン１８とは、互いに略直
交するように形成され、下部電極１１と上部電極バスラ
イン１８とが重なる領域内の一部に電子放出部１が形成
され、この電子放出部１はマトリクス状に形成される。
この電子放出部１は、上部電極バスライン１８が除去さ
れ、上部電極１３がトンネル絶縁層１２を介して下部電
極１１と対向しており、即ち、電子放出部は、ＭＩＭ型
トンネルダイオード構造の薄膜型電子源を構成する。
配置した薄膜型電子源アレイの一例の概略構成を示す斜
視図である。図１６に示す薄膜型電子源アレイは、ソー
ダガラス等の基板１０上に形成されるＸ方向に延びるス
トライプ状の下部電極１１と、下部電極１１上に形成さ
れる保護絶縁層１４およびトンネル絶縁層１２と、保護
絶縁層１４およびトンネル絶縁層１２上に形成され、Ｙ
方向に延びるストライプ状の上部電極バスライン（本発
明の上部バス電極）１８と、上部電極バスライン１８上
に形成される上部電極１３とで構成される。ここで、下
部電極１１と上部電極バスライン１８とは、互いに略直
交するように形成され、下部電極１１と上部電極バスラ
イン１８とが重なる領域内の一部に電子放出部１が形成
され、この電子放出部１はマトリクス状に形成される。
この電子放出部１は、上部電極バスライン１８が除去さ
れ、上部電極１３がトンネル絶縁層１２を介して下部電
極１１と対向しており、即ち、電子放出部は、ＭＩＭ型
トンネルダイオード構造の薄膜型電子源を構成する。
【０００５】
【発明が解決しようとする課題】前記説明したように、
薄膜型電子源は、絶縁層（トンネル絶縁層１２）や、絶
縁層と半導体層の積層膜中で加速したホットエレクトロ
ンを、上部電極１３を透過させて真空２０中に放出させ
るものである。したがって、上部電極１３の膜膜はホッ
トエレクトロンの散乱を少なくするために数ｎｍ程度と
非常に薄く形成される。このような薄膜型電子源では、
上部電極１３の表面が有機物等で汚染されるとホットエ
レクトロンが散乱され電子放出効率が低下してしまう。
ちなみに、従来の薄膜型電子源では、ホト工程により上
部電極１３を加工する際に、上部電極１３の表面がレジ
ストで汚染され、電子放出効率が約１桁低下していた。
そして、電子放出効率を回復させるためには、アッシン
グによるクリーニング工程が必要であった。しかしなが
ら、このクリーニング工程は、薄膜型電子源のトンネル
絶縁層１２にチャージアップ等によるダメージを与えな
いように、細心の注意が必要であり、製造時の歩留まり
に影響しやすいという問題点があった。本発明は、前記
従来技術の問題点を解決するためになされたものであ
り、本発明の目的は、薄膜型電子源において、ホト工程
を用いずに上部電極膜を加工できるようにして、電子放
出効率を低下させることなく、かつ歩留まりを向上させ
ることが可能となる技術を提供することにある。また、
本発明の他の目的は、表示装置において、製造コストを
低減し、かつ輝度を向上させ、消費電力を低減すること
が可能となる技術を提供することにある。また、本発明
の他の目的は、電子線描画装置において、２次元で任意
形状の描画パターンを、高速に描画することが可能とな
る技術を提供することにある。本発明の前記ならびにそ
の他の目的と新規な特徴は、本明細書の記述及び添付図
面によって明らかにする。
薄膜型電子源は、絶縁層（トンネル絶縁層１２）や、絶
縁層と半導体層の積層膜中で加速したホットエレクトロ
ンを、上部電極１３を透過させて真空２０中に放出させ
るものである。したがって、上部電極１３の膜膜はホッ
トエレクトロンの散乱を少なくするために数ｎｍ程度と
非常に薄く形成される。このような薄膜型電子源では、
上部電極１３の表面が有機物等で汚染されるとホットエ
レクトロンが散乱され電子放出効率が低下してしまう。
ちなみに、従来の薄膜型電子源では、ホト工程により上
部電極１３を加工する際に、上部電極１３の表面がレジ
ストで汚染され、電子放出効率が約１桁低下していた。
そして、電子放出効率を回復させるためには、アッシン
グによるクリーニング工程が必要であった。しかしなが
ら、このクリーニング工程は、薄膜型電子源のトンネル
絶縁層１２にチャージアップ等によるダメージを与えな
いように、細心の注意が必要であり、製造時の歩留まり
に影響しやすいという問題点があった。本発明は、前記
従来技術の問題点を解決するためになされたものであ
り、本発明の目的は、薄膜型電子源において、ホト工程
を用いずに上部電極膜を加工できるようにして、電子放
出効率を低下させることなく、かつ歩留まりを向上させ
ることが可能となる技術を提供することにある。また、
本発明の他の目的は、表示装置において、製造コストを
低減し、かつ輝度を向上させ、消費電力を低減すること
が可能となる技術を提供することにある。また、本発明
の他の目的は、電子線描画装置において、２次元で任意
形状の描画パターンを、高速に描画することが可能とな
る技術を提供することにある。本発明の前記ならびにそ
の他の目的と新規な特徴は、本明細書の記述及び添付図
面によって明らかにする。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、行（または列）方
向に設けられる複数の下部電極と、前記各下部電極上に
列（または行）方向に設けられ、第１のバス電極と、前
記第１のバス電極より厚い第２のバス電極との積層膜か
ら成る複数の上部バス電極と、前記各上部バス電極の第
２のバス電極上に設けられる第１の絶縁膜と、前記各第
１の絶縁膜上に設けられる上部電極と、前記各下部電極
と前記各上部バス電極との交差部に設けられる電子放出
部とを有する薄膜型電子源であって、前記各第１の絶縁
膜は、前記各上部バス電極の第１および第２のバス電極
の側面より外側に延長される段差部を有し、前記各上部
電極は、前記各第１の絶縁膜の段差部により、各上部バ
ス電極毎に電気的に分離されていることを特徴とする。
また、本発明は、行（または列）方向に設けられる複数
の下部電極と、前記各下部電極上に列（または行）方向
に設けられ、第１のバス電極と、前記第１のバス電極よ
り厚い第２のバス電極との積層膜から成る複数の上部バ
ス電極と、前記各上部バス電極の第２のバス電極上に設
けられる第１の絶縁膜と、前記各第１の絶縁膜上に設け
られる上部電極と、前記各下部電極と前記各上部バス電
極との交差部に設けられる電子放出部とを有する薄膜型
電子源であって、前記各電子放出部は、前記第１のバス
電極に設けられる第１の開口部と、前記第１の絶縁膜に
設けられ、前記第１の開口部より大面積の第２の開口部
と、前記第２のバス電極に設けられ、前記第２の開口部
より大面積の第３の開口部とを有し、前記各電子放出部
の上部電極は、前記第１の開口部を覆うように、前記第
１のバス電極上に設けられていることを特徴とする。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、行（または列）方
向に設けられる複数の下部電極と、前記各下部電極上に
列（または行）方向に設けられ、第１のバス電極と、前
記第１のバス電極より厚い第２のバス電極との積層膜か
ら成る複数の上部バス電極と、前記各上部バス電極の第
２のバス電極上に設けられる第１の絶縁膜と、前記各第
１の絶縁膜上に設けられる上部電極と、前記各下部電極
と前記各上部バス電極との交差部に設けられる電子放出
部とを有する薄膜型電子源であって、前記各第１の絶縁
膜は、前記各上部バス電極の第１および第２のバス電極
の側面より外側に延長される段差部を有し、前記各上部
電極は、前記各第１の絶縁膜の段差部により、各上部バ
ス電極毎に電気的に分離されていることを特徴とする。
また、本発明は、行（または列）方向に設けられる複数
の下部電極と、前記各下部電極上に列（または行）方向
に設けられ、第１のバス電極と、前記第１のバス電極よ
り厚い第２のバス電極との積層膜から成る複数の上部バ
ス電極と、前記各上部バス電極の第２のバス電極上に設
けられる第１の絶縁膜と、前記各第１の絶縁膜上に設け
られる上部電極と、前記各下部電極と前記各上部バス電
極との交差部に設けられる電子放出部とを有する薄膜型
電子源であって、前記各電子放出部は、前記第１のバス
電極に設けられる第１の開口部と、前記第１の絶縁膜に
設けられ、前記第１の開口部より大面積の第２の開口部
と、前記第２のバス電極に設けられ、前記第２の開口部
より大面積の第３の開口部とを有し、前記各電子放出部
の上部電極は、前記第１の開口部を覆うように、前記第
１のバス電極上に設けられていることを特徴とする。
【０００７】また、本発明は、行（または列）方向に設
けられる複数の下部電極と、前記各下部電極上に列（ま
たは行）方向に設けられ、第１のバス電極と、前記第１
のバス電極より厚い第２のバス電極との積層膜から成る
複数の上部バス電極と、前記各上部バス電極の第２のバ
ス電極上に設けられ、前記第１および第２のバス電極の
側面より外側に延長される段差部を有する第１の絶縁膜
と、前記各第１の絶縁膜上に設けられ、前記各第１の絶
縁膜の段差部により各上部バス電極毎に電気的に分離さ
れる上部電極と、前記各下部電極と前記各上部バス電極
との交差部に設けられる電子放出部とを有し、前記各電
子放出部は、前記第１のバス電極に設けられる第１の開
口部と、前記第１の絶縁膜に設けられ、前記第１の開口
部より大面積の第２の開口部と、前記第２のバス電極に
設けられ、前記第２の開口部より大面積の第３の開口部
とを有し、前記各電子放出部の上部電極は、前記第１の
開口部を覆うように、前記第１のバス電極上に設けられ
る薄膜型電子源の製造方法であって、基板上に形成され
た前記各下部電極上に第１の導電膜を形成する工程と、
前記第１の導電膜上に第２の導電膜を形成する工程と、
前記第２の導電膜上に絶縁膜を形成する工程と、前記絶
縁膜および前記第２の導電膜を、前記絶縁膜を低速で、
かつ前記第２の導電膜を高速で一括エッチングして、前
記第１の絶縁膜および前記第２のバス電極を形成する工
程と、前記第１の導電膜をエッチングして、前記第１の
バス電極を形成する工程と、基板全面に上部電極膜用の
導電膜を形成し、上部電極を形成する工程とを有するこ
とを特徴とする。また、本発明は、電子源アレイを有す
る第１の基板と、枠部材と、蛍光体パターンを有する第
２の基板とを備え、前記第１の基板、前記枠部材および
前記第２の基板とで囲まれる空間が真空雰囲気とされる
表示装置であって、前記第１の基板の電子源アレイは、
前記いずれかの薄膜型電子源で構成されることを特徴と
する。また、本発明は、電子線描画装置であって、前記
いずれかの薄膜型電子源と、電子レンズ系とを備えるこ
とを特徴とする。
けられる複数の下部電極と、前記各下部電極上に列（ま
たは行）方向に設けられ、第１のバス電極と、前記第１
のバス電極より厚い第２のバス電極との積層膜から成る
複数の上部バス電極と、前記各上部バス電極の第２のバ
ス電極上に設けられ、前記第１および第２のバス電極の
側面より外側に延長される段差部を有する第１の絶縁膜
と、前記各第１の絶縁膜上に設けられ、前記各第１の絶
縁膜の段差部により各上部バス電極毎に電気的に分離さ
れる上部電極と、前記各下部電極と前記各上部バス電極
との交差部に設けられる電子放出部とを有し、前記各電
子放出部は、前記第１のバス電極に設けられる第１の開
口部と、前記第１の絶縁膜に設けられ、前記第１の開口
部より大面積の第２の開口部と、前記第２のバス電極に
設けられ、前記第２の開口部より大面積の第３の開口部
とを有し、前記各電子放出部の上部電極は、前記第１の
開口部を覆うように、前記第１のバス電極上に設けられ
る薄膜型電子源の製造方法であって、基板上に形成され
た前記各下部電極上に第１の導電膜を形成する工程と、
前記第１の導電膜上に第２の導電膜を形成する工程と、
前記第２の導電膜上に絶縁膜を形成する工程と、前記絶
縁膜および前記第２の導電膜を、前記絶縁膜を低速で、
かつ前記第２の導電膜を高速で一括エッチングして、前
記第１の絶縁膜および前記第２のバス電極を形成する工
程と、前記第１の導電膜をエッチングして、前記第１の
バス電極を形成する工程と、基板全面に上部電極膜用の
導電膜を形成し、上部電極を形成する工程とを有するこ
とを特徴とする。また、本発明は、電子源アレイを有す
る第１の基板と、枠部材と、蛍光体パターンを有する第
２の基板とを備え、前記第１の基板、前記枠部材および
前記第２の基板とで囲まれる空間が真空雰囲気とされる
表示装置であって、前記第１の基板の電子源アレイは、
前記いずれかの薄膜型電子源で構成されることを特徴と
する。また、本発明は、電子線描画装置であって、前記
いずれかの薄膜型電子源と、電子レンズ系とを備えるこ
とを特徴とする。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１は、本発明の実施の形態１の薄膜
型電子源マトリクスアレイの概略構成を示す図であり、
同図（ｃ）は平面図、同図（ｂ）は同図（ｃ）に示すＢ
−Ｂ’切断線に沿った断面構造を示す要部断面図、同
（ａ）は同図（ｃ）に示すＡ−Ａ’切断線に沿った断面
構造を示す要部断面図である。同図に示すように、本実
施の形態の薄膜型電子源マトリクスは、上部バスライン
１８を、薄いバス電極下層（本発明の第１のバス電極）
１５と厚いバス電極上層（本発明の第２のバス電極）１
６とから成る積層膜で構成し、さらに、バス電極上層１
６上に絶縁膜１７を形成することにより、その上から成
膜される上部電極膜を、絶縁膜１７とバス電極上層１６
とで形成される段差構造により切断し、上部電極１３と
して加工することを特徴とする。これにより、本実施の
形態では、上部電極加工のためのホト工程、上部電極表
面のクリーニングのためのアッシング工程が不要とな
り、電子放出効率の高い薄膜型電子源を安価に、かつ歩
留まり高く製造することができる。
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。 ［実施の形態１］図１は、本発明の実施の形態１の薄膜
型電子源マトリクスアレイの概略構成を示す図であり、
同図（ｃ）は平面図、同図（ｂ）は同図（ｃ）に示すＢ
−Ｂ’切断線に沿った断面構造を示す要部断面図、同
（ａ）は同図（ｃ）に示すＡ−Ａ’切断線に沿った断面
構造を示す要部断面図である。同図に示すように、本実
施の形態の薄膜型電子源マトリクスは、上部バスライン
１８を、薄いバス電極下層（本発明の第１のバス電極）
１５と厚いバス電極上層（本発明の第２のバス電極）１
６とから成る積層膜で構成し、さらに、バス電極上層１
６上に絶縁膜１７を形成することにより、その上から成
膜される上部電極膜を、絶縁膜１７とバス電極上層１６
とで形成される段差構造により切断し、上部電極１３と
して加工することを特徴とする。これにより、本実施の
形態では、上部電極加工のためのホト工程、上部電極表
面のクリーニングのためのアッシング工程が不要とな
り、電子放出効率の高い薄膜型電子源を安価に、かつ歩
留まり高く製造することができる。
【０００９】以下、図２ないし図５を用いて、本実施の
形態１の薄膜型電子源マトリクスアレイの製造方法につ
いて説明する。なお、図２ないし図５において、同図
（ｃ）は平面図、同図（ｂ）は同図（ｃ）に示すＢ−
Ｂ’切断線に沿った断面構造を示す要部断面図、同
（ａ）は同図（ｃ）に示すＡ−Ａ’切断線に沿った断面
構造を示す要部断面図である。
形態１の薄膜型電子源マトリクスアレイの製造方法につ
いて説明する。なお、図２ないし図５において、同図
（ｃ）は平面図、同図（ｂ）は同図（ｃ）に示すＢ−
Ｂ’切断線に沿った断面構造を示す要部断面図、同
（ａ）は同図（ｃ）に示すＡ−Ａ’切断線に沿った断面
構造を示す要部断面図である。
【００１０】先ず、ソーダガラス等の絶縁性の基板１０
上を用意し、この基板１０上に下部電極用の金属膜を形
成する。下部電極用の材料としては、アルミニウム（Ａ
ｌ；以下、単に、Ａｌと称する。）やアルミニウム合金
（以下、単に、Ａｌ合金と称する。）を用いる。ここで
は、Ａｌ−ネオジム（Ｎｄ；以下、単に、Ｎｄと称す
る。）合金を用いた。また、金属膜の形成には、例え
ば、スパッタリング法を用い、その膜厚は３００ｎｍと
した。金属膜形成後、図２に示すように、エッチングに
よりストライプ形状の下部電極１１を形成する。次に、
図３に示すように、下部電極１１上の電子放出部１とな
る部分をレジスト膜１９でマスクし、化成液中で下部電
極１１を陽極として、下部電極１１上の電子放出部１と
なる部分以外の部分を選択的に厚く陽極酸化し、保護絶
縁層１４を形成する。このとき、化成電圧を１００Ｖと
すれば、厚さ約１３６ｎｍの保護絶縁層１４が形成され
る。次に、保護絶縁層１４を形成した後、レジスト膜１
９を除去し、化成液中で再度下部電極１１を陽極とし
て、陽極酸化を行い、図４に示すように、下部電極１１
上にトンネル絶縁層１２を形成する。例えば、化成電圧
を６Ｖとすれば、下部電極１１上に厚さ約１０ｎｍのト
ンネル絶縁層１２が形成される。
上を用意し、この基板１０上に下部電極用の金属膜を形
成する。下部電極用の材料としては、アルミニウム（Ａ
ｌ；以下、単に、Ａｌと称する。）やアルミニウム合金
（以下、単に、Ａｌ合金と称する。）を用いる。ここで
は、Ａｌ−ネオジム（Ｎｄ；以下、単に、Ｎｄと称す
る。）合金を用いた。また、金属膜の形成には、例え
ば、スパッタリング法を用い、その膜厚は３００ｎｍと
した。金属膜形成後、図２に示すように、エッチングに
よりストライプ形状の下部電極１１を形成する。次に、
図３に示すように、下部電極１１上の電子放出部１とな
る部分をレジスト膜１９でマスクし、化成液中で下部電
極１１を陽極として、下部電極１１上の電子放出部１と
なる部分以外の部分を選択的に厚く陽極酸化し、保護絶
縁層１４を形成する。このとき、化成電圧を１００Ｖと
すれば、厚さ約１３６ｎｍの保護絶縁層１４が形成され
る。次に、保護絶縁層１４を形成した後、レジスト膜１
９を除去し、化成液中で再度下部電極１１を陽極とし
て、陽極酸化を行い、図４に示すように、下部電極１１
上にトンネル絶縁層１２を形成する。例えば、化成電圧
を６Ｖとすれば、下部電極１１上に厚さ約１０ｎｍのト
ンネル絶縁層１２が形成される。
【００１１】次に、図５に示すように、上部電極１３へ
の給電線となる上部電極バスライン用のバス電極下層１
５およびバス電極上層１６の積層膜をスパッタリング法
で形成する。ここでは、バス電極下層１５の材料とし
て、例えば、タングステン（Ｗ）を、バス電極上層１６
の材料として、例えば、Ａｌ−Ｎｄ合金を用いた。ま
た、その膜厚は、バス電極下層１５は後で形成する上部
電極１３がバス電極下層１５の段差で断線しないように
数ｎｍ〜数１０ｎｍ程度と薄くし、バス電極上層１６は
給電を十分にするため、数１０〜数１００ｎｍ程度と厚
く形成する。この後、バス電極上層１６の表面を陽極酸
化することにより、図６に示すようにバス電極上層１６
上に絶縁膜１７を形成する。なお、この絶縁膜１７の形
成方法としては、先のバス電極上層１６のスパッタ成膜
に連続して、酸化アルミニウム（Ａｌ2Ｏ3）などの絶縁
膜１７をスパッタ成膜してもよい。次に、絶縁膜１７と
バス電極上層１６を一括エッチングする。このエッチン
グは、絶縁膜１７を低速でエッチングし、バス電極上層
１６を高速でエッチングし、バス電極下層１５はほとん
どエッチングしない方法、例えば、燐酸、硝酸、酢酸、
水の混合液によるウェットエッチング法等を用いること
ができる。このエッチングにより、図７に示すように、
バス電極上層１６上の絶縁膜１７が庇状に形成される。
の給電線となる上部電極バスライン用のバス電極下層１
５およびバス電極上層１６の積層膜をスパッタリング法
で形成する。ここでは、バス電極下層１５の材料とし
て、例えば、タングステン（Ｗ）を、バス電極上層１６
の材料として、例えば、Ａｌ−Ｎｄ合金を用いた。ま
た、その膜厚は、バス電極下層１５は後で形成する上部
電極１３がバス電極下層１５の段差で断線しないように
数ｎｍ〜数１０ｎｍ程度と薄くし、バス電極上層１６は
給電を十分にするため、数１０〜数１００ｎｍ程度と厚
く形成する。この後、バス電極上層１６の表面を陽極酸
化することにより、図６に示すようにバス電極上層１６
上に絶縁膜１７を形成する。なお、この絶縁膜１７の形
成方法としては、先のバス電極上層１６のスパッタ成膜
に連続して、酸化アルミニウム（Ａｌ2Ｏ3）などの絶縁
膜１７をスパッタ成膜してもよい。次に、絶縁膜１７と
バス電極上層１６を一括エッチングする。このエッチン
グは、絶縁膜１７を低速でエッチングし、バス電極上層
１６を高速でエッチングし、バス電極下層１５はほとん
どエッチングしない方法、例えば、燐酸、硝酸、酢酸、
水の混合液によるウェットエッチング法等を用いること
ができる。このエッチングにより、図７に示すように、
バス電極上層１６上の絶縁膜１７が庇状に形成される。
【００１２】次に、バス電極下層１５をエッチングによ
り加工する。この形状は、図８に示すように、電子放出
部となるトンネル絶縁層１２側では後で形成する上部電
極１３との電気的接触をとるため、バス電極上層１６上
の絶縁膜１７より内側に延存するように形成し、バス電
極間の絶縁が必要なバス電極外側では、バス電極上層１
６と重なるか、内側に後退するように加工する。また、
本エッチング工程後、レジストを除去する前に、露出し
ているバス電極下層１５、バス電極上層１６の側面をレ
ジストをマスクとして陽極酸化すると、バス電極間の絶
縁の信頼性をさらに完璧にすることができる。最後に、
上部電極１３の金属膜をスパッタ法で形成する。上部電
極１３としては、例えば、イリジウム（Ｉｒ）、白金
（Ｐｔ）、金（Ａｕ）の積層膜を用い、膜厚は数ｎｍ
（本実施の形態では３ｎｍ）である。この場合に、図１
に示すように、上部電極１３は、電子放出領域側では薄
いバス電極下層１５と電気的接触を有する。
り加工する。この形状は、図８に示すように、電子放出
部となるトンネル絶縁層１２側では後で形成する上部電
極１３との電気的接触をとるため、バス電極上層１６上
の絶縁膜１７より内側に延存するように形成し、バス電
極間の絶縁が必要なバス電極外側では、バス電極上層１
６と重なるか、内側に後退するように加工する。また、
本エッチング工程後、レジストを除去する前に、露出し
ているバス電極下層１５、バス電極上層１６の側面をレ
ジストをマスクとして陽極酸化すると、バス電極間の絶
縁の信頼性をさらに完璧にすることができる。最後に、
上部電極１３の金属膜をスパッタ法で形成する。上部電
極１３としては、例えば、イリジウム（Ｉｒ）、白金
（Ｐｔ）、金（Ａｕ）の積層膜を用い、膜厚は数ｎｍ
（本実施の形態では３ｎｍ）である。この場合に、図１
に示すように、上部電極１３は、電子放出領域側では薄
いバス電極下層１５と電気的接触を有する。
【００１３】即ち、本実施の形態では、電子放出部が、
バス電極下層１５に設けられる第１の開口部と、絶縁膜
１７に設けられ、前記第１の開口部より大面積の第２の
開口部と、バス電極上層１６に設けられ、前記第２の開
口部より大面積の第３の開口部とを有し、電子放出部の
上部電極１３は、前記第１の開口部を覆うように、前記
バス電極下層１５上に設けられる。一方、バス電極間で
は、数ｎｍと非常に薄い上部電極１３は、バス電極上層
上の絶縁膜１７の段差部で断線し、自動的に上部電極１
３として加工される。したがって、本実施の形態では、
上部電極１３加工用のホト工程が不要となり、レジスト
による汚染もなくなる。これにより、本実施の形態の薄
膜型電子源では、マスク数が低減し、アッシング工程を
不要にすることができる。なお、本実施の形態では、Ｍ
ＩＳ（Metal-Insulator-Semiconductor）型等について
は、特に説明しなかったが、数ｎｍ〜１０数ｎｍの薄い
上部電極１３を用いるかぎり、本発明の原理が適用でき
ることは明白である。
バス電極下層１５に設けられる第１の開口部と、絶縁膜
１７に設けられ、前記第１の開口部より大面積の第２の
開口部と、バス電極上層１６に設けられ、前記第２の開
口部より大面積の第３の開口部とを有し、電子放出部の
上部電極１３は、前記第１の開口部を覆うように、前記
バス電極下層１５上に設けられる。一方、バス電極間で
は、数ｎｍと非常に薄い上部電極１３は、バス電極上層
上の絶縁膜１７の段差部で断線し、自動的に上部電極１
３として加工される。したがって、本実施の形態では、
上部電極１３加工用のホト工程が不要となり、レジスト
による汚染もなくなる。これにより、本実施の形態の薄
膜型電子源では、マスク数が低減し、アッシング工程を
不要にすることができる。なお、本実施の形態では、Ｍ
ＩＳ（Metal-Insulator-Semiconductor）型等について
は、特に説明しなかったが、数ｎｍ〜１０数ｎｍの薄い
上部電極１３を用いるかぎり、本発明の原理が適用でき
ることは明白である。
【００１４】［実施の形態２］図９は、本発明の実施の
形態２の表示装置の薄膜型電子源アレイ基板の概略構成
を示す図である。図９（ａ）は、本実施の形態の薄膜型
電子源アレイ基板の平面図であり、同図（ｂ）は、同図
（ａ）に示すＡ−Ａ’線に沿った断面構造、および同図
（ｃ）は、同図（ａ）に示すＢ−Ｂ’線に沿った断面構
造を示す要部断面図である。本実施の形態の薄膜型電子
源アレイ基板は、前記説明した手順にしたがって、基板
１０上に、薄膜型電子源がマトリクス状に形成されて構
成される。なお、図９では、３本の下部電極１１と３本
の上部バスライン１８からなる（３×３）ドットの薄膜
型電子源マトリクスを図示しているが、実際には、表示
ドット数に対応した数の薄膜型電子源マトリクスを形成
する。また、実際には、上部電極膜が全面を被覆してい
るが、図９では、説明を簡単にするため、上部電極１３
として機能している部分のみ表示している。さらに、本
発明では、上部バスライン１８は、バス電極下層１５、
バス電極上層１６および絶縁膜１７の積層構造である
が、上部バスライン１８としてまとめて図示している。
形態２の表示装置の薄膜型電子源アレイ基板の概略構成
を示す図である。図９（ａ）は、本実施の形態の薄膜型
電子源アレイ基板の平面図であり、同図（ｂ）は、同図
（ａ）に示すＡ−Ａ’線に沿った断面構造、および同図
（ｃ）は、同図（ａ）に示すＢ−Ｂ’線に沿った断面構
造を示す要部断面図である。本実施の形態の薄膜型電子
源アレイ基板は、前記説明した手順にしたがって、基板
１０上に、薄膜型電子源がマトリクス状に形成されて構
成される。なお、図９では、３本の下部電極１１と３本
の上部バスライン１８からなる（３×３）ドットの薄膜
型電子源マトリクスを図示しているが、実際には、表示
ドット数に対応した数の薄膜型電子源マトリクスを形成
する。また、実際には、上部電極膜が全面を被覆してい
るが、図９では、説明を簡単にするため、上部電極１３
として機能している部分のみ表示している。さらに、本
発明では、上部バスライン１８は、バス電極下層１５、
バス電極上層１６および絶縁膜１７の積層構造である
が、上部バスライン１８としてまとめて図示している。
【００１５】図１０は、本発明の実施の形態の表示装置
の蛍光表示板の概略構成を示す図である。図１０（ａ）
は、本実施の形態の蛍光表示板の平面図であり、同図
（ｂ）は、同図（ａ）に示すＡ−Ａ’線に沿った断面構
造、および同図（ｃ）は、同図（ａ）に示すＢ−Ｂ’線
に沿った断面構造を示す要部断面図である。本実施の形
態の蛍光表示板は、ソーダガラス等の基板１１０に形成
されるブラックマトリクス１２０と、このブラックマト
リクス１２０の溝内に形成される赤（Ｒ）・緑（Ｇ）・
青（Ｂ）の蛍光体（１１１〜１１３）と、これらの上に
形成されるメタルバック膜１１４とで構成される。以
下、本実施の形態の蛍光表示板の作成方法について説明
する。まず、表示装置のコントラストを上げる目的で、
基板１１０上に、ブラックマトリクス１２０を形成す
る。ブラックマトリクス１２０は、ポリビニルアルコー
ル（ＰＶＡ；以下、単に、ＰＶＡと称する。）と重クロ
ム酸アンモニウムとを混合した溶液を基板１１０に塗布
し、ブラックマトリクス１２０を形成したい部分以外に
紫外線を照射して感光させた後、未感光部分を除去し、
そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフ
トオフすることにより形成する。次に、以下の方法によ
り赤色蛍光体１１１を形成する。赤色蛍光体粒子にＰＶ
Ａと重クロム酸アンモニウムとを混合した水溶液を基板
１１０上に塗布した後、蛍光体を形成する部分に紫外線
を照射して感光させた後、未感光部分を流水で除去す
る。このようにして、赤色蛍光体１１１をパターン化す
る。なお、蛍光体パターンは、図１０に示すストライプ
状のパターンであるが、このストライプパターンは一例
であって、それ以外にも、ディスプレイの設計に応じ
て、たとえば、近接する４ドットで一画素を構成させた
「ＲＧＢＧ」パターンでももちろん構わない。同様の方
法により、緑色蛍光体１１２と青色蛍光体１１３を形成
する。ここで、蛍光体として、例えば、赤色蛍光体１１
１はＹ2Ｏ2Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色蛍光体１１２
はＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ）、青色蛍光体１１
３はＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。次い
で、ニトロセルロースなどの膜でフィルミングした後、
基板１１０全体にアルミニウム（Ａｌ）を、膜厚７５ｎ
ｍ程度蒸着してメタルバック膜１１４とする。このメタ
ルバック膜１１４が、加速電極として働く。その後、基
板１１０を大気中４００℃程度に加熱してフィルミング
膜やＰＶＡなどの有機物を加熱分解する。このようにし
て、蛍光表示板が完成する。
の蛍光表示板の概略構成を示す図である。図１０（ａ）
は、本実施の形態の蛍光表示板の平面図であり、同図
（ｂ）は、同図（ａ）に示すＡ−Ａ’線に沿った断面構
造、および同図（ｃ）は、同図（ａ）に示すＢ−Ｂ’線
に沿った断面構造を示す要部断面図である。本実施の形
態の蛍光表示板は、ソーダガラス等の基板１１０に形成
されるブラックマトリクス１２０と、このブラックマト
リクス１２０の溝内に形成される赤（Ｒ）・緑（Ｇ）・
青（Ｂ）の蛍光体（１１１〜１１３）と、これらの上に
形成されるメタルバック膜１１４とで構成される。以
下、本実施の形態の蛍光表示板の作成方法について説明
する。まず、表示装置のコントラストを上げる目的で、
基板１１０上に、ブラックマトリクス１２０を形成す
る。ブラックマトリクス１２０は、ポリビニルアルコー
ル（ＰＶＡ；以下、単に、ＰＶＡと称する。）と重クロ
ム酸アンモニウムとを混合した溶液を基板１１０に塗布
し、ブラックマトリクス１２０を形成したい部分以外に
紫外線を照射して感光させた後、未感光部分を除去し、
そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフ
トオフすることにより形成する。次に、以下の方法によ
り赤色蛍光体１１１を形成する。赤色蛍光体粒子にＰＶ
Ａと重クロム酸アンモニウムとを混合した水溶液を基板
１１０上に塗布した後、蛍光体を形成する部分に紫外線
を照射して感光させた後、未感光部分を流水で除去す
る。このようにして、赤色蛍光体１１１をパターン化す
る。なお、蛍光体パターンは、図１０に示すストライプ
状のパターンであるが、このストライプパターンは一例
であって、それ以外にも、ディスプレイの設計に応じ
て、たとえば、近接する４ドットで一画素を構成させた
「ＲＧＢＧ」パターンでももちろん構わない。同様の方
法により、緑色蛍光体１１２と青色蛍光体１１３を形成
する。ここで、蛍光体として、例えば、赤色蛍光体１１
１はＹ2Ｏ2Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色蛍光体１１２
はＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ）、青色蛍光体１１
３はＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。次い
で、ニトロセルロースなどの膜でフィルミングした後、
基板１１０全体にアルミニウム（Ａｌ）を、膜厚７５ｎ
ｍ程度蒸着してメタルバック膜１１４とする。このメタ
ルバック膜１１４が、加速電極として働く。その後、基
板１１０を大気中４００℃程度に加熱してフィルミング
膜やＰＶＡなどの有機物を加熱分解する。このようにし
て、蛍光表示板が完成する。
【００１６】図１１は、本発明の実施の形態２の表示装
置の概略全体構成を示す断面図である。なお、同図
（ａ）は、図９（ａ）に示すＣ−Ｃ’線に沿った断面構
造、および同図（Ｂ）は、同図（ａ）に示すＡ−Ａ’線
に沿った断面構造を示す要部断面図である。図１１に示
すように、前記手順により製作された薄膜型電子源アレ
イ基板と、蛍光表示板と、枠部材１１６とを、スペーサ
３０を介して組み立て後、枠部材１１６をフリットガラ
ス１１５を用いて封着する。薄膜型電子源アレイ基板と
蛍光表示板との間の距離は、１〜３ｍｍ程度になるよう
にスペーサ３０の高さを設定する。なお、図１１では、
赤（Ｒ）・緑（Ｇ）・青（Ｂ）に発光するドット毎、即
ち、下部電極３列づつにスペーサ３０の支柱を設けてい
るが、機械強度が耐える範囲で、支柱の数（密度）を減
らしても構わない。ここで、スペーサ３０は、厚さ１〜
３ｍｍ程度のガラスやセラミックスなどの絶縁板に、例
えば、サンドブラスト法などで所望の形状の穴を加工し
て形成する。あるいは、板状または柱状のガラス製（ま
たはセラミックス製）の支柱を並べて配置してスペーサ
３０としてもよい。
置の概略全体構成を示す断面図である。なお、同図
（ａ）は、図９（ａ）に示すＣ−Ｃ’線に沿った断面構
造、および同図（Ｂ）は、同図（ａ）に示すＡ−Ａ’線
に沿った断面構造を示す要部断面図である。図１１に示
すように、前記手順により製作された薄膜型電子源アレ
イ基板と、蛍光表示板と、枠部材１１６とを、スペーサ
３０を介して組み立て後、枠部材１１６をフリットガラ
ス１１５を用いて封着する。薄膜型電子源アレイ基板と
蛍光表示板との間の距離は、１〜３ｍｍ程度になるよう
にスペーサ３０の高さを設定する。なお、図１１では、
赤（Ｒ）・緑（Ｇ）・青（Ｂ）に発光するドット毎、即
ち、下部電極３列づつにスペーサ３０の支柱を設けてい
るが、機械強度が耐える範囲で、支柱の数（密度）を減
らしても構わない。ここで、スペーサ３０は、厚さ１〜
３ｍｍ程度のガラスやセラミックスなどの絶縁板に、例
えば、サンドブラスト法などで所望の形状の穴を加工し
て形成する。あるいは、板状または柱状のガラス製（ま
たはセラミックス製）の支柱を並べて配置してスペーサ
３０としてもよい。
【００１７】封着したパネルは、１０~7Ｔｏｒｒ程度の
真空に排気して、封止する。封止した後、ゲッターを活
性化し、表示装置内を真空を維持する。例えば、バリウ
ム（Ｂａ）を主成分とするゲッター材料の場合、高周波
誘導加熱によりゲッター膜を形成することができる。こ
のようにして、本実施の形態の表示装置が完成する。本
実施の形態の表示装置では、薄膜型電子源アレイ基板と
蛍光表示板との間の距離が、１〜３ｍｍ程度と長いの
で、メタルバック膜１１４に印加する加速電圧を３〜６
ＫＶと高電圧にできる。したがって、前記したように、
蛍光体には、陰極線管（ＣＲＴ）用の蛍光体を使用する
ことができる。本実施の形態では、前記実施の形態１の
薄膜型電子源マトリクス構造を用いることにより、マス
ク数が少なく、アッシング工程も不要で、電子放出効率
が高いので、安価で高輝度、低消費電力の表示装置を提
供することができる。
真空に排気して、封止する。封止した後、ゲッターを活
性化し、表示装置内を真空を維持する。例えば、バリウ
ム（Ｂａ）を主成分とするゲッター材料の場合、高周波
誘導加熱によりゲッター膜を形成することができる。こ
のようにして、本実施の形態の表示装置が完成する。本
実施の形態の表示装置では、薄膜型電子源アレイ基板と
蛍光表示板との間の距離が、１〜３ｍｍ程度と長いの
で、メタルバック膜１１４に印加する加速電圧を３〜６
ＫＶと高電圧にできる。したがって、前記したように、
蛍光体には、陰極線管（ＣＲＴ）用の蛍光体を使用する
ことができる。本実施の形態では、前記実施の形態１の
薄膜型電子源マトリクス構造を用いることにより、マス
ク数が少なく、アッシング工程も不要で、電子放出効率
が高いので、安価で高輝度、低消費電力の表示装置を提
供することができる。
【００１８】図１２は、本実施の形態の表示装置に、駆
動回路を接続した状態を示す模式図である。下部電極１
１は下部電極駆動回路４０で駆動され、上部電極バスラ
イン１８は上部電極駆動回路５０で駆動される。メタル
バック膜１１４には、加速電圧源６０から３〜６ＫＶ程
度の加速電圧を常時印加する。図１３は、図１２に示す
各駆動回路から出力される駆動電圧の波形の一例を示す
タイミングチャートである。ここで、ｍ番目の下部電極
１１をＫｍ、ｎ番目の上部電極バスライン１８をＣｎ、
ｍ番目の下部電極１１と、ｎ番目の上部電極バスライン
１８との交点を（ｍ、ｎ）で表すことにする。時刻ｔ０
ではいずれの電極も駆動電圧がゼロであるので電子は放
出されず、したがって、蛍光体は発光しない。時刻ｔ１
において、Ｋ１の下部電極１１に、下部電極駆動回路４
０から（−Ｖ１）なる駆動電圧を、（Ｃ１，Ｃ２）の上
部電極バスライン１８に、上部電極駆動回路５０から
（＋Ｖ２）なる駆動電圧を印加する。交点（１，１）、
（１，２）の下部電極１１と上部電極１３との間には
（Ｖ１＋Ｖ２）なる電圧が印加されるので、（Ｖ１＋Ｖ
２）の電圧を電子放出開始電圧以上に設定しておけば、
この２つの交点の薄膜型電子源からは電子が真空中に放
出される。放出された電子はメタルバック膜１１４に印
加される加速電圧源６０からの加速電圧により加速され
た後、蛍光体（１１１〜１１３）に入射し、発光させ
る。時刻ｔ２において、Ｋ２の下部電極１１に、下部電
極駆動回路４０から（−Ｖ１）なる駆動電圧を印加し、
Ｃ１の上部電極バスライン１８に、上部電極駆動回路５
０から（＋Ｖ２）なる駆動電圧を印加すると、同様に交
点（２、１）が点灯する。このようにして、上部電極バ
スライン１８に印加する信号を変えることにより所望の
画像または情報を表示することができる。また、上部電
極バスライン１８に印加する駆動電圧（＋Ｖ２）の大き
さを適宜変えることにより、階調のある画像を表示する
ことができる。なお、トンネル絶縁層１２中に蓄積され
る電荷を開放するための反転電圧の印加は、ここでは下
部電極１１の全てに、下部電極駆動回路４０から（−Ｖ
１）の駆動電圧を印加した後、全下部電極１１に下部電
極駆動回路４０から（＋Ｖ３）の駆動電圧を、全上部電
極バスライン１５に、上部電極駆動回路５０から（−Ｖ
３’）の駆動電圧を印加することにより行った。この場
合に、（Ｖ３＋Ｖ３’）の電圧が、（Ｖ１＋Ｖ２）の電
圧と同程度になるようにする。
動回路を接続した状態を示す模式図である。下部電極１
１は下部電極駆動回路４０で駆動され、上部電極バスラ
イン１８は上部電極駆動回路５０で駆動される。メタル
バック膜１１４には、加速電圧源６０から３〜６ＫＶ程
度の加速電圧を常時印加する。図１３は、図１２に示す
各駆動回路から出力される駆動電圧の波形の一例を示す
タイミングチャートである。ここで、ｍ番目の下部電極
１１をＫｍ、ｎ番目の上部電極バスライン１８をＣｎ、
ｍ番目の下部電極１１と、ｎ番目の上部電極バスライン
１８との交点を（ｍ、ｎ）で表すことにする。時刻ｔ０
ではいずれの電極も駆動電圧がゼロであるので電子は放
出されず、したがって、蛍光体は発光しない。時刻ｔ１
において、Ｋ１の下部電極１１に、下部電極駆動回路４
０から（−Ｖ１）なる駆動電圧を、（Ｃ１，Ｃ２）の上
部電極バスライン１８に、上部電極駆動回路５０から
（＋Ｖ２）なる駆動電圧を印加する。交点（１，１）、
（１，２）の下部電極１１と上部電極１３との間には
（Ｖ１＋Ｖ２）なる電圧が印加されるので、（Ｖ１＋Ｖ
２）の電圧を電子放出開始電圧以上に設定しておけば、
この２つの交点の薄膜型電子源からは電子が真空中に放
出される。放出された電子はメタルバック膜１１４に印
加される加速電圧源６０からの加速電圧により加速され
た後、蛍光体（１１１〜１１３）に入射し、発光させ
る。時刻ｔ２において、Ｋ２の下部電極１１に、下部電
極駆動回路４０から（−Ｖ１）なる駆動電圧を印加し、
Ｃ１の上部電極バスライン１８に、上部電極駆動回路５
０から（＋Ｖ２）なる駆動電圧を印加すると、同様に交
点（２、１）が点灯する。このようにして、上部電極バ
スライン１８に印加する信号を変えることにより所望の
画像または情報を表示することができる。また、上部電
極バスライン１８に印加する駆動電圧（＋Ｖ２）の大き
さを適宜変えることにより、階調のある画像を表示する
ことができる。なお、トンネル絶縁層１２中に蓄積され
る電荷を開放するための反転電圧の印加は、ここでは下
部電極１１の全てに、下部電極駆動回路４０から（−Ｖ
１）の駆動電圧を印加した後、全下部電極１１に下部電
極駆動回路４０から（＋Ｖ３）の駆動電圧を、全上部電
極バスライン１５に、上部電極駆動回路５０から（−Ｖ
３’）の駆動電圧を印加することにより行った。この場
合に、（Ｖ３＋Ｖ３’）の電圧が、（Ｖ１＋Ｖ２）の電
圧と同程度になるようにする。
【００１９】［実施の形態３］図１４は、本発明の実施
の形態３の電子線描画装置の概略構成を示す図である。
同図に示すマルチビーム電子源２００は、前記実施の形
態１の薄膜型電子源マトリクスで構成される。このマル
チビーム電子源２００は、前記実施の形態２で説明した
駆動方法で駆動され、描画しようとする集積回路パター
ンの形状の電子ビームを放出する。この電子ビームは、
ブランカ２１０を通った後、電子レンズ２２０により１
／１００程度に縮小され、偏向器２３０で偏向され、ウ
ェハ２４０上に転写される。このように、本実施の形態
では、前記実施の形態１の薄膜型電子源マトリクスを使
用しているので、電子放出効率が高く、高速の電子線描
画が可能である。また、本実施の形態の電子線描画装置
では、任意の２次元形状の電子ビームを発生でき、一括
描画が可能なため、スループットを大幅に向上させるこ
とができるばかりでなく、信頼性が高く、長期間の安定
な動作が可能となる。以上、本発明者によってなされた
発明を、前記実施の形態に基づき具体的に説明したが、
本発明は、前記実施の形態に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。
の形態３の電子線描画装置の概略構成を示す図である。
同図に示すマルチビーム電子源２００は、前記実施の形
態１の薄膜型電子源マトリクスで構成される。このマル
チビーム電子源２００は、前記実施の形態２で説明した
駆動方法で駆動され、描画しようとする集積回路パター
ンの形状の電子ビームを放出する。この電子ビームは、
ブランカ２１０を通った後、電子レンズ２２０により１
／１００程度に縮小され、偏向器２３０で偏向され、ウ
ェハ２４０上に転写される。このように、本実施の形態
では、前記実施の形態１の薄膜型電子源マトリクスを使
用しているので、電子放出効率が高く、高速の電子線描
画が可能である。また、本実施の形態の電子線描画装置
では、任意の２次元形状の電子ビームを発生でき、一括
描画が可能なため、スループットを大幅に向上させるこ
とができるばかりでなく、信頼性が高く、長期間の安定
な動作が可能となる。以上、本発明者によってなされた
発明を、前記実施の形態に基づき具体的に説明したが、
本発明は、前記実施の形態に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明の薄膜型電子源によれば、ホト工程を用い
ずに上部電極膜を加工できるので、電子放出効率を低下
させることなく、かつ歩留まりを向上させることが可能
となる。 （２）本発明の表示装置によれば、製造コストを低減
し、かつ輝度を向上させ、消費電力を低減することが可
能となる。 （３）本発明の電子線描画装置によれば、２次元で任意
形状の描画パターンを、高速に描画することが可能とな
る。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明の薄膜型電子源によれば、ホト工程を用い
ずに上部電極膜を加工できるので、電子放出効率を低下
させることなく、かつ歩留まりを向上させることが可能
となる。 （２）本発明の表示装置によれば、製造コストを低減
し、かつ輝度を向上させ、消費電力を低減することが可
能となる。 （３）本発明の電子線描画装置によれば、２次元で任意
形状の描画パターンを、高速に描画することが可能とな
る。
【図１】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの概略構成を示す図である。
スアレイの概略構成を示す図である。
【図２】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図３】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図４】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図５】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図６】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図７】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図８】本発明の実施の形態１の薄膜型電子源マトリク
スアレイの製造方法を説明するための図である。
スアレイの製造方法を説明するための図である。
【図９】本発明の実施の形態２の表示装置の薄膜型電子
源アレイ基板の概略構成を示す図である。
源アレイ基板の概略構成を示す図である。
【図１０】本発明の実施の形態２の表示装置の蛍光表示
板の概略構成を示す図である。
板の概略構成を示す図である。
【図１１】本発明の実施の形態２の表示装置の概略全体
構成を示す断面図である。
構成を示す断面図である。
【図１２】本発明の実施の形態２の表示装置に、駆動回
路を接続した状態を示す模式図である。
路を接続した状態を示す模式図である。
【図１３】図１２に示す各駆動回路から出力される駆動
電圧の波形の一例を示すタイミングチャートである。
電圧の波形の一例を示すタイミングチャートである。
【図１４】本発明の実施の形態３の電子線描画装置の概
略構成を示す図である。
略構成を示す図である。
【図１５】薄膜型電子源の動作原理を示す図である。
【図１６】薄膜型電子源をアレイ状に配列した薄膜型電
子源アレイの一例の概略構成を示す斜視図である。
子源アレイの一例の概略構成を示す斜視図である。
１…電子放出部、１０，１１０…基板、１１…下部電
極、１２…トンネル絶縁層、１３…上部電極、１４…保
護絶縁層、１５…バス電極下層、１６…バス電極上層、
１７…絶縁膜、１８…上部バスライン、１９…レジスト
膜、２０…真空、３０…スペーサ、４０…下部電極駆動
回路、５０…上部電極駆動回路、６０…加速電圧源、１
１１…赤色蛍光体、１１２…緑色蛍光体、１１３…青色
蛍光体、１１４…メタルバック膜、１１５…フリットガ
ラス、１１６…枠部材、１２０…ブラックマトリクス、
２１０…ブランカ、２２０…電子レンズ、２３０…偏向
器、２４０…ウェハ。
極、１２…トンネル絶縁層、１３…上部電極、１４…保
護絶縁層、１５…バス電極下層、１６…バス電極上層、
１７…絶縁膜、１８…上部バスライン、１９…レジスト
膜、２０…真空、３０…スペーサ、４０…下部電極駆動
回路、５０…上部電極駆動回路、６０…加速電圧源、１
１１…赤色蛍光体、１１２…緑色蛍光体、１１３…青色
蛍光体、１１４…メタルバック膜、１１５…フリットガ
ラス、１１６…枠部材、１２０…ブラックマトリクス、
２１０…ブランカ、２２０…電子レンズ、２３０…偏向
器、２４０…ウェハ。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 37/06 Ｈ０１Ｊ 37/06 Ｚ (72)発明者 佐川 雅一 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 岡井 誠 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 石坂 彰利 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5C030 BB02 BB17 BC09 5C031 DD09 5C036 EE14 EE19 EF01 EF06 EG02 EG12 EH01 5C094 AA07 AA42 BA31 CA19 DA15 EA03 EA07 GB01
Claims (9)
- 【請求項１】 行（または列）方向に設けられる複数の
下部電極と、 前記各下部電極上に列（または行）方向に設けられ、第
１のバス電極と、前記第１のバス電極より厚い第２のバ
ス電極との積層膜から成る複数の上部バス電極と、 前記各上部バス電極の第２のバス電極上に設けられる第
１の絶縁膜と、 前記各第１の絶縁膜上に設けられる上部電極と、 前記各下部電極と前記各上部バス電極との交差部に設け
られる電子放出部とを有する薄膜型電子源であって、 前記各第１の絶縁膜は、前記各上部バス電極の第１およ
び第２のバス電極の側面より外側に延長される段差部を
有し、 前記各上部電極は、前記各第１の絶縁膜の段差部によ
り、各上部バス電極毎に電気的に分離されていることを
特徴とする薄膜型電子源。 - 【請求項２】 行（または列）方向に設けられる複数の
下部電極と、 前記各下部電極上に列（または行）方向に設けられ、第
１のバス電極と、前記第１のバス電極より厚い第２のバ
ス電極との積層膜から成る複数の上部バス電極と、 前記各上部バス電極の第２のバス電極上に設けられる第
１の絶縁膜と、 前記各第１の絶縁膜上に設けられる上部電極と、 前記各下部電極と前記各上部バス電極との交差部に設け
られる電子放出部とを有する薄膜型電子源であって、 前記各電子放出部は、前記第１のバス電極に設けられる
第１の開口部と、 前記第１の絶縁膜に設けられ、前記第１の開口部より大
面積の第２の開口部と、 前記第２のバス電極に設けられ、前記第２の開口部より
大面積の第３の開口部とを有し、 前記各電子放出部の上部電極は、前記第１の開口部を覆
うように、前記第１のバス電極上に設けられていること
を特徴とする薄膜型電子源。 - 【請求項３】 行（または列）方向に設けられる複数の
下部電極と、 前記各下部電極上に列（または行）方向に設けられ、第
１のバス電極と、前記第１のバス電極より厚い第２のバ
ス電極との積層膜から成る複数の上部バス電極と、 前記各上部バス電極の第２のバス電極上に設けられ、前
記第１および第２のバス電極の側面より外側に延長され
る段差部を有する第１の絶縁膜と、 前記各第１の絶縁膜上に設けられる上部電極と、 前記各下部電極と前記各上部バス電極との交差部に設け
られる電子放出部とを有する薄膜型電子源であって、 前記各電子放出部は、前記第１のバス電極に設けられる
第１の開口部と、 前記第１の絶縁膜に設けられ、前記第１の開口部より大
面積の第２の開口部と、 前記第２のバス電極に設けられ、前記第２の開口部より
大面積の第３の開口部とを有し、 前記各電子放出部の上部電極は、前記第１の開口部を覆
うように、前記第１のバス電極上に設けられ、かつ、前
記各上部電極は、前記各第１の絶縁膜の段差部により、
各上部バス電極毎に電気的に分離されていることを特徴
とする薄膜型電子源。 - 【請求項４】 前記各上部バス電極の第１および第２の
バス電極の側面に、第２の絶縁膜を設けたことを特徴と
する請求項１または請求項３に記載の薄膜型電子源。 - 【請求項５】 前記各上部バス電極の第２のバス電極
は、アルミニウムあるいはアルミニウム合金で構成さ
れ、 前記第１の絶縁膜は、アルミニウムあるいはアルミニウ
ム合金の酸化膜で構成されることを特徴とする請求項１
ないし請求項４のいずれか１項に記載の薄膜型電子源。 - 【請求項６】 行（または列）方向に設けられる複数の
下部電極と、 前記各下部電極上に列（または行）方向に設けられ、第
１のバス電極と、前記第１のバス電極より厚い第２のバ
ス電極との積層膜から成る複数の上部バス電極と、 前記各上部バス電極の第２のバス電極上に設けられ、前
記第１および第２のバス電極の側面より外側に延長され
る段差部を有する第１の絶縁膜と、 前記各第１の絶縁膜上に設けられ、前記各第１の絶縁膜
の段差部により各上部バス電極毎に電気的に分離される
上部電極と、 前記各下部電極と前記各上部バス電極との交差部に設け
られる電子放出部とを有し、 前記各電子放出部は、前記第１のバス電極に設けられる
第１の開口部と、 前記第１の絶縁膜に設けられ、前記第１の開口部より大
面積の第２の開口部と、 前記第２のバス電極に設けられ、前記第２の開口部より
大面積の第３の開口部とを有し、 前記各電子放出部の上部電極は、前記第１の開口部を覆
うように、前記第１のバス電極上に設けられる薄膜型電
子源の製造方法であって、 基板上に形成された前記各下部電極上に第１の導電膜を
形成する工程と、 前記第１の導電膜上に第２の導電膜を形成する工程と、 前記第２の導電膜上に絶縁膜を形成する工程と、 前記絶縁膜および前記第２の導電膜を、前記絶縁膜を低
速で、かつ前記第２の導電膜を高速で一括エッチングし
て、前記第１の絶縁膜および前記第２のバス電極を形成
する工程と、 前記第１の導電膜をエッチングして、前記第１のバス電
極を形成する工程と、 基板全面に上部電極膜用の導電膜を形成し、上部電極を
形成する工程とを有することを特徴とする薄膜型電子源
の製造方法。 - 【請求項７】 前記第１のバス電極を形成した後に、前
記エッチングに使用したレジスト膜をマスクとし、陽極
酸化法により、露出している前記第１および第２のバス
電極の側面に第２の絶縁膜を形成する工程を有すること
を特徴とする請求項６に記載の薄膜型電子源の製造方
法。 - 【請求項８】 電子源アレイを有する第１の基板と、枠
部材と、蛍光体パターンを有する第２の基板とを備え、
前記第１の基板、前記枠部材および前記第２の基板とで
囲まれる空間が真空雰囲気とされる表示装置であって、 前記第１の基板の電子源アレイは、前記請求項１ないし
請求項５のいずれか１項に記載の薄膜型電子源で構成さ
れることを特徴とする表示装置。 - 【請求項９】 前記請求項１ないし請求項４のいずれか
１項に記載の薄膜型電子源と、電子レンズ系とを備える
ことを特徴とする電子線描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21152899A JP3643503B2 (ja) | 1999-07-27 | 1999-07-27 | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21152899A JP3643503B2 (ja) | 1999-07-27 | 1999-07-27 | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004367009A Division JP3992710B2 (ja) | 2004-12-20 | 2004-12-20 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035357A true JP2001035357A (ja) | 2001-02-09 |
| JP3643503B2 JP3643503B2 (ja) | 2005-04-27 |
Family
ID=16607385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21152899A Expired - Fee Related JP3643503B2 (ja) | 1999-07-27 | 1999-07-27 | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643503B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456148B1 (ko) * | 2002-03-12 | 2004-11-09 | 엘지전자 주식회사 | 전계 방출 소자 및 그의 제조방법 |
| KR100459405B1 (ko) * | 2002-04-08 | 2004-12-03 | 엘지전자 주식회사 | 전계방출소자 제조방법 |
| KR100467074B1 (ko) * | 2002-03-12 | 2005-01-24 | 엘지전자 주식회사 | 전계 방출 소자의 제조방법 |
| US6975075B2 (en) | 2002-07-25 | 2005-12-13 | Hitachi, Ltd. | Field emission display |
| JP2010520581A (ja) * | 2007-03-01 | 2010-06-10 | セルマイヤー、ヨーゼフ | 粒子を電界放出する装置および製作方法 |
-
1999
- 1999-07-27 JP JP21152899A patent/JP3643503B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456148B1 (ko) * | 2002-03-12 | 2004-11-09 | 엘지전자 주식회사 | 전계 방출 소자 및 그의 제조방법 |
| KR100467074B1 (ko) * | 2002-03-12 | 2005-01-24 | 엘지전자 주식회사 | 전계 방출 소자의 제조방법 |
| KR100459405B1 (ko) * | 2002-04-08 | 2004-12-03 | 엘지전자 주식회사 | 전계방출소자 제조방법 |
| US6975075B2 (en) | 2002-07-25 | 2005-12-13 | Hitachi, Ltd. | Field emission display |
| JP2010520581A (ja) * | 2007-03-01 | 2010-06-10 | セルマイヤー、ヨーゼフ | 粒子を電界放出する装置および製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3643503B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900066B2 (en) | Cold cathode field emission device and process for the production thereof, and cold cathode field emission display and process for the production thereof | |
| KR100602071B1 (ko) | 전계 방출 디바이스 | |
| JP3688970B2 (ja) | 薄膜型電子源を用いた表示装置及びその製造方法 | |
| JP2004246317A (ja) | 冷陰極型フラットパネルディスプレイ | |
| US6765347B2 (en) | Display device | |
| JP3347648B2 (ja) | 表示装置 | |
| JP3630036B2 (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
| JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
| US6570321B1 (en) | Thin-film electron source, process for manufacturing thin-film electron source, and display | |
| JP3992710B2 (ja) | 表示装置 | |
| JP3598267B2 (ja) | 画像表示装置 | |
| JP4209556B2 (ja) | 表示装置 | |
| JP3660831B2 (ja) | 薄膜型電子源および表示装置 | |
| JP2001256907A (ja) | 画像表示装置 | |
| JP3158923B2 (ja) | 表示装置 | |
| JP2001023510A (ja) | 薄膜型電子源および表示装置並びに電子線描画装置 | |
| JP3487145B2 (ja) | 表示装置 | |
| JP2001052597A (ja) | 薄膜型電子源および表示装置 | |
| JP2001023551A (ja) | 表示装置 | |
| JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
| JP4126987B2 (ja) | 画像表示装置 | |
| JP2004207090A (ja) | 画像表示装置 | |
| WO2001026128A1 (fr) | Source d'electrons, procede de fabrication, et dispositif d'affichage | |
| KR101022656B1 (ko) | 전자 방출 표시 장치와, 이의 제조 방법 | |
| JP4341682B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |