JP2001520459A - Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア - Google Patents

Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア

Info

Publication number
JP2001520459A
JP2001520459A JP2000516371A JP2000516371A JP2001520459A JP 2001520459 A JP2001520459 A JP 2001520459A JP 2000516371 A JP2000516371 A JP 2000516371A JP 2000516371 A JP2000516371 A JP 2000516371A JP 2001520459 A JP2001520459 A JP 2001520459A
Authority
JP
Japan
Prior art keywords
layer
hsq
containing plasma
bonds
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000516371A
Other languages
English (en)
Other versions
JP4422326B2 (ja
JP2001520459A5 (ja
Inventor
チェン，ロバート・シィ
シールズ，ジェフリー・エイ
ドーソン，ロバート
トラン，カーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2001520459A publication Critical patent/JP2001520459A/ja
Publication of JP2001520459A5 publication Critical patent/JP2001520459A5/ja
Application granted granted Critical
Publication of JP4422326B2 publication Critical patent/JP4422326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 高密度多金属層の半導体装置の製造において、スピン・オンＨＳＱ（５２）を利用して、金属層を間隙充填する。Ｏ2含有プラズマを用いるフォトレジスト除去で起こる、ボーダレスバイア（５５）形成中における、堆積されたＨＳＱ層の劣化は、障壁層（５７）などの導電性材料（５６、５７）でバイア開口部を充填する前に、Ｈ2含有プラズマで劣化したＨＳＱ層（５２）を処理してＳｉ−Ｈ未結合手を復元し、表面を不活性化し、水分吸収を防ぐことにより、克服される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は信頼性のある配線パターンを備える、高密度の多金属層半導体装置
に関する。この発明は、特に、０．２５ミクロン以下の設計部分を備える、高密
度の多金属層半導体装置の製造に適用できる。
【０００２】
【背景分野】
超大規模集積半導体装置に関する高密度化および高性能への要求の高まりによ
って、０．１８ミクロンなどの０．２５ミクロン以下の設計部分、より速いトラ
ンジスタおよび回路速度、高い信頼性および増大した製造処理量といったものが
必要とされる。設計部分を０．２５ミクロン以下に縮小することは、従来のフォ
トリソグラフィ、エッチングおよび堆積技術を含む従来の配線技術の限界に挑む
ことになる。
【０００３】 パターニングされた金属層を形成するための従来の方法は、主な金属パターニ
ング技術として、サブトラクティブ・エッチングまたはエッチバックステップを
含む。そのような方法では、典型的には単結晶シリコンの半導体基板の上に第１
の絶縁層が形成され、導電性コンタクトがソース／ドレイン領域などの半導体基
板上の活性領域への電気的接続として、そこに形成される。アルミニウムまたは
アルミニウム合金などの金属層が第１の絶縁層上に堆積され、所望の導電パター
ンに対応するパターンを有するフォトレジストマスクが金属層上に形成される。
金属層はフォトレジストマスクを介してエッチングされ、間に配線スペースを備
える複数の金属線などのような、間隙によって隔てられる金属部分を含む導電性
パターンが形成される。次に、絶縁層が結果としてできた導電性パターンに加え
られ、間隙を充填し、表面が平坦化される。この際、従来のエッチングまたは化
学的機械研磨（ＣＭＰ）平坦化技術などが用いられる。
【０００４】 図１および２に示されるように、従来技術は、典型的にはトランジスタ（図示
せず）を備える活性領域を含む半導体基板上に形成される絶縁層１０上への金属
層１１の堆積を含む。フォトリソグラフィ後、その間に間隙を備える金属部分１
１ａ、１１ｂ、１１ｃおよび１１ｄを含むパターニングされた金属層を形成する
。典型的には、スピン・オン・ガラス（ＳＯＧ）などの絶縁材料１２が金属部分
間の間隙を充填するように堆積され、約３００℃から約３５０℃の温度でベーク
され、利用される特定のＳＯＧ材料によるが、最高約１時間の間、約３５０℃か
ら約４００℃で垂直炉の中で硬化されて、平坦化を果たす。プラズマＣＶＤ（Ｐ
ＥＣＶＤ）によって別の酸化物が堆積され、ＣＭＰなどによって平坦化が行なわ
れる。
【０００５】 たとえば金属線および配線スペースの部分の大きさを０．２ミクロン以下に縮
小すると、ボイドなしに配線間隔を満足に充填し、適当なステップカバレッジを
得ることはますます困難になる。信頼性のある配線構造を形成することもまたま
すます困難になる。間隙充填のためのスピンオン絶縁材料が唯一の実行可能な解
決策のようである。絶縁層にスルーホールが形成され、下部にある金属部分を露
出すると、金属部分はスルーホールの底部全体を占める取付け台としての役割を
果たす。金属プラグなどの導電性金属でスルーホールを充填して導電性バイアを
形成すると、導電性バイアの底部表面全体が金属部分と直接接触する。そのよう
な従来技術は図３に示される。ここでは第１のパターニングされた金属層の金属
部分３０が第１の絶縁層３１上に形成され、第２の絶縁層３３中に形成されるス
ルーホール３２によって露出される。従来技術例によると、金属部分３０がその
底部開口部全体を囲むようスルーホール３２が形成され、これによってスルーホ
ール３２を充填して導電性バイア３５を形成する金属プラグ３４にとっての、取
付け台としての役割を果たす。このようにして導電性バイア３５の底部表面全体
が金属部分３０と直接接触する。導電性バイア３５は、金属部分３０と第２のパ
ターニングされた金属層の一部である金属部分３６とを電気的に接続する。図２
および３に示されるように、金属部分または導線の側面端、たとえば３０Ａ、３
０Ｂと３６Ａおよび３６Ｂとは、エッチングの結果幾分先細りになる。
【０００６】 設計部分を０．２５ミクロン以下の範囲に縮小することは、著しい高密度化を
要求する。導電性バイアの底部表面を完全に囲む取付け台を形成するという従来
技術では、半導体チップ上のかなりの貴重なスペースが使用され、これは高まる
高密度化要求に反する。さらに、そのような削減された大きさを有するスルーホ
ールをボイドなしに充填することは、極めて困難である。なぜならアスペクト比
、すなわちスルーホール直径に対するスルーホールの高さ、が極めて高いからで
ある。したがって従来の改良技術は、アスペクト比を減少させるように、意図的
なスルーホールの直径の拡大を含む。その結果、導電性バイアの底部表面が下に
ある金属部分によって完全に囲まれないという、不整列が起こる。この型のバイ
アは「ボーダレスバイア」と呼ばれ、チップのスペースを節約する。
【０００７】 しかしながら、ボーダレスバイアの使用は新しい問題を生み出す。たとえば、
ＳＯＧの不安定性および低密度によって、不整列のスルーホールが形成されると
き、不整列の結果として、ＳＯＧ間隙充填層がエッチングによって貫通される。
そのような貫通の結果、水分とガスが蓄積することによって配線の抵抗が増大す
る。その上、スパイクが起こり得る。すなわち金属プラグの基板への貫通が短絡
をもたらす。図４に言及する。第１の絶縁層４１が基板４０上に形成され、反射
防止膜４５Ａを含むたとえば金属線４５などの第１の金属部分を含む第１の金属
パターンが、第１の絶縁層４１上に形成され、間隙はＳＯＧ４２で充填される。
次に、絶縁層４３が堆積され、そこに形成される不整列のスルーホールが、金属
線４５の上部表面の一部および側部表面の少なくとも一部を露出し、ＳＯＧ層４
２の一部を貫通して露出する。スルーホールを、典型的には最初は障壁層（図示
せず）およびタングステンを含む金属プラグ４４で充填すると、スパイクが起こ
る。すなわち基板４０への貫通によって短絡が起きる。
【０００８】 この発明では、ＳＯＧをハイドロゲンシラセスキオキサン（ＨＳＱ）に取り替
え、これは配線パターンの使用に多くの利点を供する。ＨＳＱは比較的炭素がな
いことによりポイズンドバイアの問題を回避する。その上、炭素が実質上存在し
ないため、短絡を回避するように、ＨＳＱを金属線の上部表面より下にエッチバ
ックする必要がない。さらにＨＳＱは、優れた平坦性を示し、従来のスピン・オ
ン装置を利用して０．１５ミクロン未満の配線スペースの間隙を充填することが
できる。ＨＳＱはおよそ２００℃で溶解相に入るが、高い絶縁性の一定したガラ
ス相に転換するのは、金属間の用途では約４００℃の温度で、プリメタルの用途
では約７００℃ないし約８００℃に達してからである。１９９８年８月３１日出
願の同時係属中の出願連続番号ＰＣＴ／ＵＳ９８／１８０１２号において、金属
部分に隣接する堆積されたＨＳＱ層の部分を選択的に加熱し、ボーダレスバイア
用の不整列のスルーホールをエッチングするときに、隣接する部分を貫通しにく
くさせる方法が、開示されている。
【０００９】 しかしながら、ＨＳＱは加工中に劣化を受けやすく、ボーダレスバイアの形成
時のボイドなどのさまざまな問題に至る。たとえば、ボーダレスバイアを形成す
るとき、フォトレジストマスクが堆積され、不整列のスルーホールがエッチング
されると、金属線の上部表面の一部および側部表面の一部を露出し、ＨＳＱ層を
貫通して露出する。次に、典型的には酸素（Ｏ2）含有プラズマを利用して、フ ォトレジストマスクが除去される。ボーダレスバイアを含む配線パターンにおけ
る間隙充填のためのＨＳＱ利用の実行可能性を評価する実験中、フォトレジスト
マスクを除去するために利用されたＯ2含有プラズマが、ＨＳＱ層を劣化させる ことが判明した。窒化チタンまたはチタン−窒化チタンなどの障壁材料などで不
整列のスルーホールをその後充填すると、スパイクが起こった。すなわち、障壁
材料がＨＳＱ層を抜けて基板または下にある導電性部分まで貫通した。
【００１０】 ＨＳＱは、典型的には、約７０％ないし約９０％のＳｉ−Ｈ結合を含有する。
しかしながら、Ｏ2含有プラズマへさらすと、かなりの数のＳｉ−Ｈ結合が破壊 され、Ｓｉ−ＯＨ結合が形成される。Ｏ2含有プラズマで処理すると、堆積され たＨＳＱ膜内に約２０％ないし約３０％ものＳｉ−Ｈ結合が残った。さらに、Ｏ 2 含有プラズマにさらすと、堆積された直後のＨＳＱ膜の水分含有量およびその 水分を吸収する傾向が増大した。Ｓｉ−Ｈ結合が減少しＳｉ−ＯＨ結合が高いＨ
ＳＱ膜は、周囲から水分を吸収する傾向があり、水分が後の障壁金属堆積中気化
放出される。このようにして、その後のたとえば、チタン−窒化チタンおよびタ
ングステンなどの障壁および金属堆積中、気化放出が起こり、それによってボイ
ドを生じ不完全な電気的接続に至ることが判明した。
【００１１】 ＨＳＱの明白な利点を鑑みると、ボーダレスバイアを含む配線パターンの形成
において、ボイドのない間隙充填のためにＨＳＱが利用され得る技術を提供する
必要がある。
【００１２】
【発明の開示】
この発明の目的は、０．２５ミクロン以下の設計部分および完成度の高いボー
ダレスバイアを含む配線パターンを備える高密度多金属層半導体装置の製造方法
である。
【００１３】 この発明の他の目的は、完成度の高いボーダレスバイアを含む配線パターンを
含む、０．２５ミクロン以下の設計部分を備える高密度多金属層半導体装置であ
る。
【００１４】 この発明のさらなる目的、利点および他の特徴は、以下の明細書において部分
的に説明され、かつ以下の検討により当業者には部分的に明らかになるか、また
は、この発明の実施から習得される。添付の特許請求の範囲において特に指摘さ
れるように、この発明の目的と利点とは実現され獲得され得る。
【００１５】 この発明によれば、前記および他の目的は以下のものを含む半導体装置の製造
方法によって部分的に達成される。すなわち、Ｓｉ−Ｈ結合を含有するハイドロ
ゲンシラセスキオキサン（ＨＳＱ）を含む絶縁層を堆積するステップと、Ｈ2含 有プラズマで堆積されたＨＳＱ層を処理し、Ｓｉ−Ｈ結合数を増加させるステッ
プとを含む。
【００１６】 この発明の他の局面は、以下のものを有する配線パターンを含む半導体装置で
ある。すなわち、第１の下部金属部分と第２の上部金属部分との間に電気的接続
を形成する導電性材料で充填された開口部と、第１の金属部分および導電性材料
に隣接するハイドロゲンシラセスキオキサン（ＨＳＱ）の層とを含み、ＨＳＱの
層は約７０％を超えるＳｉ−Ｈ結合を含む。
【００１７】 この発明のさらなる目的と利点とは、この発明を実施するために意図された最
良の形態を単に例示することによりこの発明の好ましい実施例のみが示され記載
される以下の詳細な説明から、当業者には、容易に明らかとなるであろう。この
発明は他の異なる実施が可能であり、そのいくつかの詳細は、この発明から全く
逸脱することなく、さまざまな明らかな点において修正が可能であることが理解
される。したがって、図面と明細書は全く例示的であり、限定的でないものとみ
なされる。
【００１８】
【発明を実施する最良の形態】
この発明によって、ＨＳＱ層の劣化より派生する悪影響を被ることなく、パタ
ーニングされた金属層の間隙を充填するＨＳＱを利用して、０．２５ミクロン以
下の設計部分を有する高密度の多金属層半導体装置の形成において、信頼性の高
いボーダレスバイアの有効な使用が可能となる。たとえば、チタン−窒化チタン
または窒化チタンなど、最初に障壁材料を含む複合プラグでスルーホールを充填
する前に、レジスト除去中、Ｏ2含有プラズマに晒すと、堆積されたＨＳＱは劣 化される。
【００１９】 ＨＳＱは、従来のスピン・オン装置を利用して、優れた平坦性と間隙充填能力
を示すという点で、非常に所望される間隙充填のための絶縁材料である。ＨＳＱ
は容易に、たとえば約０．１５ミクロ未満の配線スペースの間隙を充填し得る。
その上、無炭素高分子前駆物質の使用により、ポイズンドバイアの問題に直面せ
ず、ＨＳＱは金属線の上部表面より下にエッチバックされる必要がない。ＨＳＱ
の一つの形状が、フロワブル・オキサイド（Flowable OxideTMまたはFox TM）の 製品名でダウ・コーニング社（Dow Corning Corp.）により商業的入手が可能で ある。
【００２０】 ＨＳＱは、主に、たとえば約７０％ないし約９０％のＳｉ−Ｈ結合を含有する
。しかしながら、ＨＳＱは処理中に劣化されやすく、それによって、Ｓｉ−Ｈ結
合の数が大きく減少する。たとえばフォトレジスト除去中、Ｏ2含有プラズマに 晒すと、約２０％から約３０％だけ、ＨＳＱのＳｉ−Ｈ結合の数が減少し、Ｓｉ
−ＯＨ結合数が増加する。その結果、そのような劣化したＨＳＱは周囲から水分
を吸収するという性質を示す。従来のＨＩ−ＶＡＣスパッタ・チャンバ内でチタ
ン−窒化チタン障壁層をスパッタ堆積するときのように、その後にスルーホール
を充填してボーダレスバイアを形成する間、そのような吸収された水分は気化放
出され、それによってボイドが生じ、装置の信頼性を低下させる。たとえば、１
９９７年１２月１８日出願の係属中の米国特許出願連続番号第０８／９９２，４
３０号に開示される方法などによる化学的気相蒸着によって、窒化チタンを堆積
するときにも、気化放出は起こる。
【００２１】 この発明によると、Ｏ2含有プラズマへの露出により起こる堆積された直後の ＨＳＱの劣化は、実質的に逆転される、すなわち、劣化したＨＳＱはＨ2含有プ ラズマで処理することにより、その堆積された直後の状態へ実質的に回復される
。たとえば、劣化したＨＳＱをＨ2／Ｎ2含有プラズマなどのＨ2含有プラズマで 処理すると、Ｓｉ−Ｈ結合の数は、約７０％を超え、たとえば約８７％ないし約
９０％、約８０％を超えて、実質的に増加することが判明した。劣化したＨＳＱ
をＨ2／Ｎ2含有プラズマ中で処理すると、結果として、Ｏ2含有プラズマへの露 出中に破壊または減少したＳｉ−Ｈ結合が実質的に回復することも判明した。劣
化したＨＳＱをＨ2／Ｎ2プラズマで処理すると、Ｏ2含有プラズマへの露出によ って生じるＳｉ−ＯＨ結合が、実質的に減少することも、さらに判明した。堆積
された直後の状態へ実質的に回復すると、この発明によるＨ2含有プラズマで処 理されたＨＳＱは、周囲から水分を吸収するという重大な性質を示さない。
【００２２】 このようにして、この発明によると、劣化したＨＳＱで間隙充填された層は、
実質的に元のＳｉ−Ｈ結合含有量に回復され、周囲から多くの水分を吸収すると
いう性質はもはやない。したがって、その後の導電性材料でのスルーホールの充
填の際に気化放出およびボイドが起こらない。
【００２３】 従来は、Ｈ2／Ｎ2プラズマ処理を利用して、化学気相蒸着法（ＣＶＤ）によっ
て堆積された窒化チタン膜を処理し、炭素含有量を減少させてきた。たとえば、
１９９７年１２月１８日出願の、同時係属中の米国特許出願連続番号第０８／９
９２，４３０号を参照。また、エイ・ジェイ・コノクニ（A. J. Konecni）らに よる「障壁／接着層適用のための、安定したプラズマ処理されたＣＶＤ窒化チタ
ン膜」第１８１−１８３頁、１９９６年６月１８日−２０日、ＶＭＩＣ大会、１
９９６ＩＳＭＩＣと、キム（Kim）らによる「テトラキス−ジメチルアミノチタ ンを用いる化学気相蒸着法によるＴｉＮ膜の安定性」、電気化学学会誌、第１４
３巻第９号、１９９６年９月、第Ｌ１８８頁−Ｌ１９０頁と、ジェイ・ラコポニ
（J. Lacoponi）らによる「その場的窒素プラズマによるＣＶＤＴｉＮの抵抗性 向上および低抵抗多層配線におけるその応用」、１９９５年、ＵＬＳＩ応用のた
めの先進メタライゼーションおよび配線システム、とを参照。
【００２４】 この発明によるＨ2含有プラズマ処理を行なう際、当業者は関連するパラメー タを最適化し、堆積されたＨＳＱ膜のＳｉ−Ｈ結合の数を増加させ、生じたＳｉ
−ＯＨ結合の数を減少させるという、開示された目的を達成することができる。
たとえば、ＣＶＤ窒化チタン膜の処理において、その炭素含有量と抵抗とを減少
させるのに利用されるパラメータおよび条件は、劣化したＨＳＱを処理してＳｉ
−Ｈ結合の数を増加させ、発生したＳｉ−ＯＨ結合の数を減少させるのに有効で
ある。したがって、１９９７年１２月１８日出願の米国特許出願連続番号第０８
／９９２，４３０号に開示されるパラメータ、同様に、前記コノクニら、キムら
、ラコポニらによる刊行物に開示されるパラメータがこの発明に利用され得る。
この発明によって劣化したＨＳＱ層をＨ2／Ｎ2プラズマで処理する際、ＨＳＱの
膜の厚さによるが、約３００ｓｃｃｍの水素フロー、約２００ｓｃｃｍの窒素フ
ロー、約４５０℃の温度、約１．３Ｔｏｒｒの気圧、約７５０ＷのＲＦ出力およ
び約２５から約４５秒の時間を利用することが好適であることが判明している。
【００２５】 この発明の実施例によるボーダレスバイアの形成方法は、半導体基板上の第１
の絶縁層を形成するステップと、第１の絶縁層上の第１の金属層をパターニング
して配線スペースによって隔てられる金属線などの、間隙によって隔てられる金
属部分を形成するステップとを含む。次にＳＯＧに利用される従来のスピン装置
を用いてスピンなどして、たとえば約２００℃の適当な温度で、ＨＳＱを堆積す
ることにより、間隙が充填される。ＨＳＱは、０．１５ミクロン未満の間隙さえ
も、完全にボイドなしに容易に充填することができる。次に、第２の絶縁層が第
１のパターニングされた金属層およびＨＳＱ層上に堆積される。次に、不整列の
スルーホールが第２の絶縁層中に形成され、部分的にＨＳＱ層を貫通して、第１
の金属層の側面表面の少なくとも一部および上部表面の一部とＨＳＱ層の一部と
を露出する。
【００２６】 第２の絶縁層上にフォトレジストマスクを堆積し、フォトレジストマスクおよ
びＨＳＱ層の一部を介してエッチングすることによって、スルーホールは、形成
される。フォトレジストマスクは、従来の方法で、Ｏ2含有プラズマを利用して 除去され、これによりＨＳＱ層は劣化する。劣化したＨＳＱ層は、劣化していな
い堆積された直後のＨＳＱ層に比べて、著しく少ないＳｉ−Ｈ結合と著しく多い
Ｓｉ−ＯＨ結合とを含む。さらに、Ｏ2含有プラズマに晒されると、劣化したＨ ＳＱ膜は水分の含有量の増加を示し、周囲から水分を吸収することにより水分含
有量は増加し続ける。
【００２７】 Ｏ2含有プラズマでフォトレジストマスクを除去した後、劣化したＨＳＱ層は Ｈ2／Ｎ2含有プラズマで処理され、これによりＳｉ−Ｈ結合の数は著しく増加し
、Ｓｉ−ＯＨ結合の数は著しく減少する。さらに、Ｈ2含有プラズマでの処理中 、ＨＳＱの水分含有量は減少し、処理されたＨＳＱは水分を吸収するという重大
な性質を示さない。Ｏ2含有プラズマへ晒すことによってもたらされる劣化を逆 転することによって、ＨＳＱ層を実質的に回復して次に、不整列のスルーホール
は、たとえば複合プラグなどの導電性材料で充填される。最初に、チタン、窒化
チタン、チタン−タングステンまたはチタン−窒化チタンの障壁が堆積され、こ
れが、主なプラグ材料の構成要素となる、その後に堆積されるタングステンにと
っての付着促進物の役割を果たす。従来のスパッタリング装置を利用して、たと
えば、チタン−窒化チタンの障壁材料はスパッタ堆積される。
【００２８】 この発明の別の実施例では、１９９７年１２月１８日出願の米国特許出願連続
番号第０８／９９２，４３０号に開示される方法に従って、ＣＶＤ−ＴｉＮ障壁
層が堆積される。この実施例の利点は、ＨＳＱ膜のＨ2／Ｎ2プラズマ処理および
堆積されたＣＶＤ−ＴｉＮ膜のＨ2／Ｎ2プラズマ処理が同じチャンバ内で行なわ
れ得ることである。
【００２９】 この発明の実施例の概略図が図５に示される。パターニングされた金属層の金
属部分５１は、絶縁層５０上に堆積され、その上に反射防止膜５１を備える。金
属部分間の間隙は、ＨＳＱ５２で充填される。次に、酸化物５３、典型的にはＴ
ＥＯＳ（テトラエチルオルソシリケート）から得られる酸化物が堆積され、ＣＭ
Ｐが行なわれる。次に、第２の絶縁層５４が堆積され、その上にフォトレジスト
マスクが形成される。次に、エッチングが行なわれ、不整列のスルーホール５５
を形成し、これはＨＳＱ層５２を貫通し金属部分５１の側面表面の一部を露出さ
せる。スルーホール５５の形成後、利用されたフォトレジストマスクが、Ｏ2含 有プラズマを用いるような従来の方法で除去され、それにより、ＨＳＱ層５２が
劣化する。劣化は、典型的には、多くのＳｉ−Ｈ結合の減少、かなりの数のＳｉ
−ＯＨ結合の形成および水分を吸収するという不所望の傾向を特徴とし、これに
よって、導電性材料でスルーホールを充填する際、気化放出によってボイドが発
生する。
【００３０】 この発明では、劣化したＨＳＱ層はＨ2含有プラズマに晒され、それによって 、Ｓｉ−Ｈ結合の数を著しく増加させ、Ｓｉ−ＯＨ結合の数を著しく減少させる
ことにより、劣化したＨＳＱ層を回復させる。さらに、回復されたＨＳＱは周囲
からあまり水分を吸収しなくなる。次に、タングステン５６にとっての付着促進
物としての役割を果たす障壁層５７を最初に堆積するなどして、スルーホール５
５は複合プラグで充填される。障壁層は、典型的には、チタン、窒化チタン、チ
タン−タングステンまたはチタン−窒化チタンなどの高融点金属である。
【００３１】 導電性バイア５７を形成した後、第２のパターニングされた金属層が第２の絶
縁層５４上に形成される。この第２の金属層は、その上に反射防止膜５８Ａを備
える金属部分５８を含み、導電性バイア５７を介して金属部分５１に電気的に接
続される。たとえば、５層の金属層などの、所望の数のパターニングされた金属
層が形成され、間隙が充填されるまで、ＨＳＱを利用して第２のパターニングさ
れた金属層を間隙充填し、Ｈ2含有プラズマ処理を行なうことにより、この方法 が繰返される。
【００３２】 この発明に利用される金属層は、従来例と一致し、典型的にはアルミニウムま
たはアルミニウム合金を含む。この発明の実施例は、最初にはタングステン、チ
タンまたは窒化チタンなどの高融点金属層と、中間のアルミニウムまたはアルミ
ニウム合金層と、チタン−窒化チタンなどの上部反射防止膜とを含む、複合のパ
ターニングされた金属層の形成を含む。この発明では、従来のＣＶＤ技術によっ
て、タングステンが堆積される。
【００３３】 この発明は、半導体装置のさまざまな型、特に微細部分、特に、０．２５ミク
ロン以下の微細部分を備える高密度多金属のパターニングされた層に適用でき、
高速特徴および向上した信頼性を示す。この発明は、ＨＳＱの有利な利用を可能
にし、Ｏ2含有プラズマへの露出などによって起こる、処理によって誘発される 劣化という悪影響なしに、パターニングされた金属層を間隙充填することができ
る。このようにして、この発明は、ボーダレスバイア形成中のＨＳＱにおけるボ
イド形成の問題を解決する。この発明は費用効率が高く従来の加工および装置に
容易に統合され得る。
【００３４】 この発明の実施例の実施においては、金属層は、アルミニウム、アルミニウム
合金、銅、銅合金、金、金合金、銀、銀合金、高融点金属、高融点金属合金およ
び高融点金属化合物などの半導体装置製造に典型的に利用されるいかなる金属か
らも、形成され得る。この発明の金属層は、半導体装置の製造に従来利用される
いかなる技術によっても形成され得る。たとえば、金属層は、従来の物理気相蒸
着法（ＰＶＤ）または化学気相蒸着法（ＣＶＤ）およびたとえば銅および銅合金
の電気めっきなどの従来のメタライゼーション技術によって形成され得る。
【００３５】 以上の説明では、この発明の完全な理解を提供するために、具体的な材料、構
造、化学製品、方法などの多くの具体的な詳細が述べられる。しかしながら、当
業者なら理解するであろう通り、この発明は、具体的に述べられる詳細に頼るこ
となく、実施され得る。他の場合には、この発明を不必要に不明瞭にしないため
に周知の加工構成は記載されない。
【００３６】 この発明の好ましい実施例のみおよびその多様性の一例がこの開示に示され述
べられる。この発明は、さまざまな他の組合せと環境において使用が可能であり
、ここに表わされるような発明の概念の範囲内で変更や変形が可能であることが
、理解されるべきである。
【図面の簡単な説明】
【図１】 従来のパターニングされた金属層の間隙充填を例示する概略図で
ある。
【図２】 従来のパターニングされた金属層の間隙充填を例示する概略図で
ある。
【図３】 従来の金属プラグバイア配線を例示する概略図である。
【図４】 ボーダレスバイアにおけるスパイクを例示する概略図である。
【図５】 この発明によって形成されるボーダレスバイアを例示する概略図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン，ロバート・シィ アメリカ合衆国、94022 カリフォルニア 州、ロス・アルトス、チェスター・サーク ル、51 (72)発明者 シールズ，ジェフリー・エイ アメリカ合衆国、94086 カリフォルニア 州、サニィベイル、ケンモア・アベニュ、 445 (72)発明者 ドーソン，ロバート アメリカ合衆国、78730 テキサス州、オ ースティン、ベアトゥリー・サークル、 3504 (72)発明者 トラン，カーン アメリカ合衆国、95131 カリフォルニア 州、サン・ノゼ、リバー・バーチ・ドライ ブ、1744 Ｆターム(参考） 5F058 AA04 AC03 AF04 AG01 AG07 BA07 BD07 BF46 BH01 BH16 BJ10

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ−Ｈ結合を含有するハイドロゲンシラセスキオキサン（
    ＨＳＱ）を含む絶縁層を堆積するステップと、 堆積されたＨＳＱ層をＨ2含有プラズマで処理しＳｉ−Ｈ結合の数を増加させ るステップとを含む、半導体装置の製造方法。
  2. 【請求項２】 Ｈ2含有プラズマでＨＳＱ層を処理する前に、ＨＳＱ層にお ける開口部を形成し、導電性部分の少なくとも一部を露出するステップと、 堆積されたＨＳＱ層をＨ2含有プラズマで処理した後、導電性材料で開口部を 充填し、導電性部分との電気的接続を形成するステップとを含む、請求項１に記
    載の方法。
  3. 【請求項３】 半導体基板上に第１の絶縁層を形成するステップと、 第１の絶縁層上に間隙を有する第１のパターニングされた金属層を形成するス
    テップとを含み、第１のパターニングされた金属層は上部表面および側部表面を
    有する第１の金属部分を含み、さらに、 ＨＳＱ層を堆積して間隙を充填するステップと、 第１のパターニングされた層およびＨＳＱ層上に第２の絶縁層を堆積するステ
    ップと、 スルーホールを第２の絶縁層中に形成して第１の金属部分の上部表面の一部お
    よび側部表面の少なくとも一部を露出し、ＨＳＱ層の一部を貫通し露出するステ
    ップと、 ＨＳＱ層をＨ2含有プラズマで処理するステップと、 スルーホールを導電性材料で充填しボーダレスバイアを形成するステップとを
    含む、請求項１に記載の方法。
  4. 【請求項４】 第２の絶縁層上にフォトレジストマスクを形成するステップ
    と、 エッチングしてスルーホールを形成するステップと、 フォトレジストマスクを形成するステップと、 フォトレジストマスク除去後にＨＳＱ層をＨ2含有プラズマで処理するステッ プとを含む、請求項３に記載の方法。
  5. 【請求項５】 Ｏ2含有プラズマを用いてフォトレジストマスクを除去する ステップを含む、請求項４に記載の方法。
  6. 【請求項６】 Ｏ2含有プラズマによるフォトレジスト除去は、堆積された 直後のＨＳＱ層のＳｉ−Ｈ結合の数を減少させ、ＨＳＱ層中のＳｉ−ＯＨ結合を
    形成し、 Ｈ2含有プラズマ処理はＨＳＱ層のＳｉ−ＯＨ結合の数を減少させる、請求項 ５に記載の方法。
  7. 【請求項７】 Ｈ2含有プラズマ処理が、Ｏ2含有プラズマによるフォトレジ
    スト除去によって削減したＳｉ−Ｈ結合の数を実質的に回復する、請求項６に記
    載の方法。
  8. 【請求項８】 Ｏ2含有プラズマによるフォトレジスト除去が、堆積された 直後のＨＳＱ層の水分含有量を増加させ、 Ｈ2含有プラズマ処理がＨＳＱ層の水分含有量を減少させる、請求項６に記載 の方法。
  9. 【請求項９】 Ｈ2含有プラズマ処理がＨＳＱ層のＳｉ−Ｈ結合の数を約７ ０％を超えるまでに増加させる、請求項１に記載の方法。
  10. 【請求項１０】 Ｈ2含有プラズマ処理がＨＳＱ層のＳｉ−Ｈ結合の数を約 ８０％を超えるまでに増加させる、請求項９に記載の方法。
  11. 【請求項１１】 Ｈ2含有プラズマ処理がＨＳＱ層のＳｉ−Ｈ結合の数を約 ８７％から約９０％まで増加させる、請求項１０に記載の方法。
  12. 【請求項１２】 Ｈ2含有プラズマ処理が、Ｏ2含有プラズマによるフォトレ
    ジスト除去によって削減されたＳｉ−Ｈ結合のすべてを実質的に回復する、請求
    項６に記載の方法。
  13. 【請求項１３】 Ｈ2含有プラズマが窒素をさらに含む、請求項１に記載の 方法。
  14. 【請求項１４】 スルーホールを複合導電性プラグで充填するステップを含
    む、請求項３に記載の方法。
  15. 【請求項１５】 第２の導電層のための付着促進物として働く第１の導電性
    障壁を堆積するステップを含む、請求項１４に記載の方法。
  16. 【請求項１６】 第１の導電層がチタン、窒化チタン、チタン−タングステ
    ンまたはチタン−窒化チタンを含み、第２の導電層がタングステンを含む、請求
    項１５に記載の方法。
  17. 【請求項１７】 第１の金属層が、 下部の高融点金属層と、 アルミニウムまたはアルミニウム合金の中間層と、 上部の反射防止膜とを含む複合物である、請求項３に記載の方法。
  18. 【請求項１８】 第２の絶縁層上の第２のパターニングされた金属層を形成
    するステップを含み、第２のパターニングされた金属層は、ボーダレスバイアに
    よって第１の金属部分に電気的に接続される第２の金属部分を含む、請求項３に
    記載の方法。
  19. 【請求項１９】 第１の金属部分が金属線を含み、間隙が配線スペースを含
    む、請求項３に記載の方法。
  20. 【請求項２０】 第１の下部金属部分と第２の上部金属部分との間に電気的
    接続を形成する導電性材料で充填された開口部と、 第１の金属部分および導電性材料に隣接するハイドロゲンシラセスキオキサン
    （ＨＳＱ）の層とを有し、前記ＨＳＱの層が７０％を超えるＳｉ−Ｈ結合を含む
    、配線パターンを含む半導体装置。
  21. 【請求項２１】 ＨＳＱの層が約８０％を超えるＳｉ−Ｈ結合を含む、請求
    項２０に記載の半導体装置。
  22. 【請求項２２】 ＨＳＱの層が約８７％から約９０％のＳｉ−Ｈ結合を含む
    、請求項２１に記載の半導体装置。
  23. 【請求項２３】 半導体基板上の第１の絶縁層と、 第１の絶縁層上に形成される間隙を有する第１のパターニングされた金属層と
    を含み、第１のパターニングされた金属層は上部表面および側部表面を有する第
    １の下部金属部分を含み、 さらに、間隙を充填するＨＳＱの層と、 第１のパターニングされた金属層上およびＨＳＱ層上に形成される第２の絶縁
    層と、 第２の絶縁層中に形成され、第１の下部金属部分の上部表面の一部および側部
    表面の少なくとも一部を露出し、ＨＳＱの一部を貫通し露出するスルーホールと
    、 スルーホールを充填しボーダレスバイアを形成する導電性材料とを含み、この
    スルーホールは、 第２の絶縁層上のフォトレジストマスクを堆積し、 エッチングし、 ＨＳＱ層のＳｉ−Ｈ結合の数の削減を引き起こすＯ2含有プラズマを用いてフ ォトレジストマスクを除去することによって形成され、スルーホールを導電性材
    料で充填する前に、このＨＳＱ層はその後にＨ2含有プラズマで処理されてＳｉ −Ｈ結合の数を増加させる、請求項２０に記載の半導体装置。
  24. 【請求項２４】 導電性材料が、第２の導電層にとっての接着促進物として
    働く第１の導電性障壁層を含む複合物である、請求項２３に記載の半導体装置。
  25. 【請求項２５】 第１の導電層がチタン、窒化チタン、チタン−タングステ
    ン、またはチタン−窒化チタンを含み、第２の導電層がアルミニウムまたはアル
    ミニウム合金を含む、請求項２４に記載の半導体装置。
JP2000516371A 1997-10-16 1998-10-16 Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア Expired - Fee Related JP4422326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/951,592 US5866945A (en) 1997-10-16 1997-10-16 Borderless vias with HSQ gap filled patterned metal layers
US08/951,592 1997-10-16
PCT/US1998/022040 WO1999019904A1 (en) 1997-10-16 1998-10-16 Borderless vias with hsq gap filled patterned metal layers

Publications (3)

Publication Number Publication Date
JP2001520459A true JP2001520459A (ja) 2001-10-30
JP2001520459A5 JP2001520459A5 (ja) 2006-08-03
JP4422326B2 JP4422326B2 (ja) 2010-02-24

Family

ID=25491880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000516371A Expired - Fee Related JP4422326B2 (ja) 1997-10-16 1998-10-16 Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア

Country Status (6)

Country Link
US (2) US5866945A (ja)
EP (1) EP1029344B1 (ja)
JP (1) JP4422326B2 (ja)
KR (1) KR100550304B1 (ja)
DE (1) DE69841696D1 (ja)
WO (1) WO1999019904A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541296B2 (en) 2005-02-09 2009-06-02 Fujitsu Microelectronics Limited Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218078B1 (en) * 1997-09-24 2001-04-17 Advanced Micro Devices, Inc. Creation of an etch hardmask by spin-on technique
US6071824A (en) * 1997-09-25 2000-06-06 Advanced Micro Devices, Inc. Method and system for patterning to enhance performance of a metal layer of a semiconductor device
JP3277990B2 (ja) * 1997-10-23 2002-04-22 日本電気株式会社 半導体装置の製造方法
US6133142A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias
US5942801A (en) * 1997-12-18 1999-08-24 Advanced Micro Devices, Inc. Borderless vias with HSQ gap filled metal patterns having high etching resistance
US6180534B1 (en) * 1997-12-18 2001-01-30 Advanced Micro Devices, Inc. Borderless vias without degradation of HSQ gap fill layers
US6020266A (en) * 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6046104A (en) * 1998-05-15 2000-04-04 Advanced Micro Devices, Inc. Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
KR100667423B1 (ko) * 1998-10-20 2007-01-10 로무 가부시키가이샤 반도체장치의 제조방법
TW399285B (en) * 1998-12-04 2000-07-21 United Microelectronics Corp Method for manufacturing inter-metal dielectric layer
US6140706A (en) 1998-12-08 2000-10-31 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing without damaging HSQ layer and metal pattern utilizing multiple dielectric layers
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6596639B1 (en) * 1999-10-08 2003-07-22 Agere Systems Inc. Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6403464B1 (en) 1999-11-03 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to reduce the moisture content in an organic low dielectric constant material
US6531389B1 (en) * 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
US6913796B2 (en) * 2000-03-20 2005-07-05 Axcelis Technologies, Inc. Plasma curing process for porous low-k materials
US6268294B1 (en) * 2000-04-04 2001-07-31 Taiwan Semiconductor Manufacturing Company Method of protecting a low-K dielectric material
US6436808B1 (en) 2000-12-07 2002-08-20 Advanced Micro Devices, Inc. NH3/N2-plasma treatment to prevent organic ILD degradation
US6713382B1 (en) * 2001-01-31 2004-03-30 Advanced Micro Devices, Inc. Vapor treatment for repairing damage of low-k dielectric
US6455409B1 (en) 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Damascene processing using a silicon carbide hard mask
US6518646B1 (en) 2001-03-29 2003-02-11 Advanced Micro Devices, Inc. Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US6645864B1 (en) 2002-02-05 2003-11-11 Taiwan Semiconductor Manufacturing Company Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US6770566B1 (en) 2002-03-06 2004-08-03 Cypress Semiconductor Corporation Methods of forming semiconductor structures, and articles and devices formed thereby
US6933246B2 (en) * 2002-06-14 2005-08-23 Trikon Technologies Limited Dielectric film
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7235489B2 (en) * 2004-05-21 2007-06-26 Agere Systems Inc. Device and method to eliminate shorting induced by via to metal misalignment
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10741495B2 (en) * 2018-01-18 2020-08-11 Globalfoundries Inc. Structure and method to reduce shorts and contact resistance in semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3174416B2 (ja) * 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
WO1995018190A1 (en) * 1993-12-27 1995-07-06 Kawasaki Steel Corporation Isolation film of semiconductor device, coating fluid for forming the film, and process for producing the film
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
DE69535718T2 (de) * 1994-05-27 2009-03-19 Texas Instruments Inc., Dallas Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5530293A (en) * 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
KR19980035517A (ko) * 1996-11-14 1998-08-05 김상종 에폭시(epoxy)를 활용한 돌출칼라문자(그림)의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541296B2 (en) 2005-02-09 2009-06-02 Fujitsu Microelectronics Limited Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20010031049A (ko) 2001-04-16
KR100550304B1 (ko) 2006-02-08
WO1999019904A1 (en) 1999-04-22
EP1029344B1 (en) 2010-06-02
US5866945A (en) 1999-02-02
JP4422326B2 (ja) 2010-02-24
US6060384A (en) 2000-05-09
DE69841696D1 (de) 2010-07-15
EP1029344A1 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
JP4422326B2 (ja) Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア
JP3660799B2 (ja) 半導体集積回路装置の製造方法
US6013581A (en) Method for preventing poisoned vias and trenches
US6323554B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
US6737747B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6159851A (en) Borderless vias with CVD barrier layer
JP3463979B2 (ja) 半導体装置の製造方法
US8119519B2 (en) Semiconductor device manufacturing method
US6046104A (en) Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6083851A (en) HSQ with high plasma etching resistance surface for borderless vias
US6071806A (en) Method for preventing poisoned vias and trenches
US6522013B1 (en) Punch-through via with conformal barrier liner
JP4401022B2 (ja) 半導体装置を製造する方法
US6319859B1 (en) Borderless vias with HSQ gap filled metal patterns having high etching resistance
US6046106A (en) High density plasma oxide gap filled patterned metal layers with improved electromigration resistance
US5958798A (en) Borderless vias without degradation of HSQ gap fill layers
US6492257B1 (en) Water vapor plasma for effective low-k dielectric resist stripping
US6030891A (en) Vacuum baked HSQ gap fill layer for high integrity borderless vias
US6794298B2 (en) CF4+H2O plasma ashing for reduction of contact/via resistance
US6180534B1 (en) Borderless vias without degradation of HSQ gap fill layers
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
KR100877097B1 (ko) 반도체소자의 금속배선 및 그 제조방법
JPH1117004A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees