JP2001508270A - 信号処理装置及び信号処理装置におけるプロセッサ間の接続を計画する方法 - Google Patents
信号処理装置及び信号処理装置におけるプロセッサ間の接続を計画する方法Info
- Publication number
- JP2001508270A JP2001508270A JP52355499A JP52355499A JP2001508270A JP 2001508270 A JP2001508270 A JP 2001508270A JP 52355499 A JP52355499 A JP 52355499A JP 52355499 A JP52355499 A JP 52355499A JP 2001508270 A JP2001508270 A JP 2001508270A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- signal processing
- processing device
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Studio Circuits (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.信号処理装置であって、 − 複数の処理要素と、 − 前記複数の処理要素への及びこれら処理要素からの入力端子及び出力端子 と、 − 前記入力端子と前記出力端子との間に結合され、前記処理要素上で並列に 実行する一群の処理の間での信号ストリームの伝送のために前記入力端子と 前記出力端子との間で2以上の選択可能な接続を同時になすのに適したスイ ッチマトリクスと、 − 前記スイッチマトリクスによりなされる前記接続を選択する仲裁器であっ て、該仲裁器は前記信号ストリームの所定の部分を伝送するために、互いに 接続されるべき入力端子と出力端子との各割り付けを連続するタイムスロッ トの各々においてなし、該仲裁器は前記一群の処理の間での信号ストリーム の前記伝送のため前記各割り付けを複数のタイムスロットにわたって予め固 定するような仲裁器と、 を有するような信号処理装置において、 前記仲裁器は、前記複数のタイムスロットの間における他の処理の間での他 の伝送のために特定の入力端子と出力端子との間の他の接続をなすための要求 を入力すると共に、前記特定の入力端子及び出力端子が前記割り付けの予め固 定された信号ストリームの伝送用の前記一群の処理によっては使用されないタ イムスロットにおいて前記他の接続の実行を選択するよう構成されていること を特徴とする信号処理装置。 2.請求項1に記載の信号処理装置において、前記部分の各々がタイムスロット において入力端子と出力端子との間で伝送される信号ストリームの連続した少 なくとも2つのサンプルを有していることを特徴とする信号処理装置。 3.請求項1に記載の信号処理装置において、前記仲裁器は前記の各割り付けを 、 これら割り付けが周期的サイクル内で繰り返されるように固定することを特徴 とする信号処理装置。 4.請求項3に記載の信号処理装置において、前記周期的サイクル内で各信号ス トリームに関して割り付けられるタイムスロットの各数が、これら各信号スト リームの帯域幅に従って相違していることを特徴とする信号処理装置。 5.請求項1に記載の信号処理装置において、前記仲裁器は、予め固定されてい る前記各割り付けの組み合わせを、機器の動作中に並列に実行する前記処理の 組み合わせが変化する際に、変化させるように動的に再プログラム可能となっ ていることを特徴とする信号処理装置。 6.請求項5に記載の信号処理装置において、少なくとも1つの処理要素は、 各々が少なくとも該1つの処理要素により実行される処理に入力される各スト リームからの連続した信号サンプルを入力するような複数のFIFOバッファ を保持するように構成され、各処理の実行が、当該処理用の信号サンプルが前 記スイッチマトリクスを介して伝送されるタイムスロットから減結合されるこ とを特徴とする信号処理装置。 7.請求項6に記載の信号処理装置において、前記少なくとも1つの処理要素は 、 各々が各処理の処理状態を記憶する複数の状態メモリを有し、該処理要素は前 記各処理を前記状態メモリ及び前記FIFOバッファを切り換えることにより 切り換えることを特徴とする信号処理装置。 8.請求項7に記載の信号処理装置において、前記少なくとも1つの処理要素は 、 割り付けが前記スイッチマトリクスを介しての特定の処理の出力用に供される 場合に、各タイムスロットにおいて該特定の処理に切り換えることを特徴とす る信号処理装置。 9.同時並行的な処理を実行する処理要素の入力端子と出力端子とがスイッチマ トリクスを介して相互に接続されるようなタイムスロットの割り付けを計画す る方法において、 − タイムスロットの基本周期からの各タイムスロットに対して計画されるべ き入力端子−出力端子接続のリストを編集するステップと、 − 前記リストから一群の接続を、各入力端子及び各出力端子が該群内の接続 の中で多くても1度だけ発生し、特定の入力端子又は出力端子が前記リスト 上の接続の中で発生する如何なる他の入力端子又は出力端子よりも前記基本 周期内の少なくない数のタイムスロットにおいて接続されなければならない 場合は、該特定の入力端子又は出力端子が前記一群の接続内に含まれるよう に、検索するステップと、 − 特定のタイムスロットにおける前記割り付けを、前記群内の全ての入力端 子−出力端子接続が該タイムスロット内で発生するように設定するステップ と、 − 前記検索するステップと前記設定するステップとを、前記特定のタイムス ロット外で計画されたままである前記接続に対して繰り返すステップと、 を有していることを特徴とするタイムスロットの割り付けを計画する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97203272.6 | 1997-10-21 | ||
EP97203272 | 1997-10-21 | ||
PCT/IB1998/001564 WO1999021080A2 (en) | 1997-10-21 | 1998-10-08 | Signal processing device and method of planning connections between processors in a signal processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001508270A true JP2001508270A (ja) | 2001-06-19 |
JP3893625B2 JP3893625B2 (ja) | 2007-03-14 |
Family
ID=8228847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52355499A Expired - Fee Related JP3893625B2 (ja) | 1997-10-21 | 1998-10-08 | 信号処理装置及び信号処理装置におけるプロセッサ間の接続を計画する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6400410B1 (ja) |
EP (1) | EP0950225B1 (ja) |
JP (1) | JP3893625B2 (ja) |
DE (1) | DE69833122T2 (ja) |
WO (1) | WO1999021080A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6594718B1 (en) * | 2000-04-29 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Arbitration scheme for equitable distribution of bandwidth for agents with different bandwidth requirements |
US7072353B2 (en) * | 2000-06-15 | 2006-07-04 | At&T Corp. | Flexible bandwidth allocation in high-capacity grooming switches |
DE10151938A1 (de) * | 2001-10-22 | 2003-05-08 | Siemens Ag | System und Verfahren zur dynamischen Darstellung des Ist-Zustandes eines Auftrages in Relation zu einem Zielzustand |
US20090300626A1 (en) * | 2008-05-29 | 2009-12-03 | Honeywell International, Inc | Scheduling for Computing Systems With Multiple Levels of Determinism |
JP2011223273A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 画像処理装置、画像処理方法および画像処理システム |
US20160127061A1 (en) * | 2014-11-05 | 2016-05-05 | Qualcomm Incorporated | Broadcast interface |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521874A (en) * | 1982-09-28 | 1985-06-04 | Trw Inc. | Random access memory device |
JPS61214694A (ja) * | 1985-03-18 | 1986-09-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | データ伝送のスイッチング装置 |
NL8800053A (nl) * | 1988-01-11 | 1989-08-01 | Philips Nv | Videoprocessorsysteem, alsmede afbeeldingssysteem en beeldopslagsysteem, voorzien van een dergelijk videoprocessorsysteem. |
NL8800071A (nl) * | 1988-01-13 | 1989-08-01 | Philips Nv | Dataprocessorsysteem en videoprocessorsysteem, voorzien van een dergelijk dataprocessorsysteem. |
US5450557A (en) * | 1989-11-07 | 1995-09-12 | Loral Aerospace Corp. | Single-chip self-configurable parallel processor |
US5121502A (en) * | 1989-12-20 | 1992-06-09 | Hewlett-Packard Company | System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing |
CA2073516A1 (en) * | 1991-11-27 | 1993-05-28 | Peter Michael Kogge | Dynamic multi-mode parallel processor array architecture computer system |
JPH06314264A (ja) * | 1993-05-06 | 1994-11-08 | Nec Corp | セルフ・ルーティング・クロスバー・スイッチ |
WO1994027216A1 (en) * | 1993-05-14 | 1994-11-24 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
US5497373A (en) * | 1994-03-22 | 1996-03-05 | Ericsson Messaging Systems Inc. | Multi-media interface |
US6020931A (en) * | 1996-04-25 | 2000-02-01 | George S. Sheng | Video composition and position system and media signal communication system |
-
1998
- 1998-10-08 JP JP52355499A patent/JP3893625B2/ja not_active Expired - Fee Related
- 1998-10-08 DE DE69833122T patent/DE69833122T2/de not_active Expired - Lifetime
- 1998-10-08 WO PCT/IB1998/001564 patent/WO1999021080A2/en active IP Right Grant
- 1998-10-08 EP EP98945459A patent/EP0950225B1/en not_active Expired - Lifetime
- 1998-10-16 US US09/174,166 patent/US6400410B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69833122T2 (de) | 2006-08-24 |
US6400410B1 (en) | 2002-06-04 |
WO1999021080A2 (en) | 1999-04-29 |
WO1999021080A3 (en) | 1999-08-05 |
EP0950225B1 (en) | 2006-01-04 |
JP3893625B2 (ja) | 2007-03-14 |
DE69833122D1 (de) | 2006-03-30 |
EP0950225A2 (en) | 1999-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7339948B2 (en) | Industrial controller providing deterministic communication on ethernet | |
CN108198126B (zh) | 可动态配置的流水线预处理器 | |
EP0188828A2 (en) | Image processing apparatus and intercommunication bus therefor | |
CN1214168A (zh) | 有效的输出请求分组交换设备和方法 | |
US5566177A (en) | Priority-based arbitrator on a token-based communication medium | |
CA2301131A1 (en) | Programmable bus | |
CN101286226B (zh) | 一种缩小图像的数字滤波方法和装置 | |
CN113821516A (zh) | 一种基于虚拟队列的时间敏感网络交换架构 | |
JP2001508270A (ja) | 信号処理装置及び信号処理装置におけるプロセッサ間の接続を計画する方法 | |
US5343467A (en) | Space/time switching element having input/output circuits each separately switchable between two or more bit rates | |
JP2004517413A (ja) | 異なるリソースアクセス方式を有するシステム統合エージェント | |
JP2001216279A (ja) | リアルタイム・システム用時分割多重メモリーを用いた、複数のプロセッサーのインターフェース及び、同期化及びアービトレーション方法 | |
JPH05206981A (ja) | タイムスロット割当て装置 | |
JP3473687B2 (ja) | 分散パイプラインスケジューリング方法および方式 | |
AU687923B2 (en) | Random distribution of traffic | |
JP5423419B2 (ja) | データ処理装置 | |
AU2231300A (en) | Method for administering access to a bus and a bus system | |
JP2013196509A (ja) | 情報処理装置及びその制御方法 | |
EP0877985A1 (en) | Signal processing device, using more than one processing element | |
EP0335462A1 (en) | Data processing system with cyclic data buffering, selecting means for selecting memory addresses, suitable for use in such a system | |
KR19990077747A (ko) | 병렬 처리 장치 | |
JPS6123707B2 (ja) | ||
JPH10222462A (ja) | 調停装置 | |
JPH0636144B2 (ja) | イメ−ジフレ−ムメモリ | |
JPH0547012B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060628 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |