JP2001506450A

JP2001506450A - 複数のテレビジョン信号に含まれている補助データを同時に復号するテレビジョン装置

Info

Publication number: JP2001506450A
Application number: JP52782598A
Authority: JP
Inventors: フランシスラムライク，マーク; ウエインメーズ，ケネス; ウエインフオーラー，ジヨセフ
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1996-12-19
Filing date: 1997-12-10
Publication date: 2001-05-15
Also published as: US6055023A; CN1247668A; KR100603389B1; KR20000057621A; AU5696598A; JP2009153180A; JP2008067404A; EP0945015A1; WO1998027729A1; CN1126370C; MY120964A; JP4592030B2

Abstract

(57)【要約】本発明のテレビジョン装置は、それぞれ第１と第２のテレビジョン信号から補助データを同時に抽出して第１と第２の補助データを生成する第１と第２の補助データ復号器（１１５、１４３）を含んでいる。このデータ復号器は、例えばテレビジョン信号中の垂直ブランキングの期間の例えば１つ以上のライン期間等の１つ以上の補助データ期間から選択的にデータを抽出することができる。第１と第２の補助データは、テレビジョン・システムの主マイクロプロセッサのような制御器（１１２）に結合される。第２の補助データは、補助データバッファおよびＩ²Ｃデータバスを介して制御器に結合される。第２の補助データが抽出されるテレビジョン信号は、例えば第２のチューナまたは外部信号源（例えば、ビデオ・カセット・レコーダ、ビデオディスク・プレーヤ、等）のような第２のテレビジョン信号源から供給することができる。

Description

【発明の詳細な説明】複数のテレビジョン信号に含まれている補助データを同時に復号するテレビジョン装置産業上の利用分野本発明は、一般的には補助データを処理するテレビジョン装置に関し、特に、補助データの多チャンネル復号を同時に行うテレビジョン信号受信機（受像機）に関する。発明の背景テレビジョン信号は、ビデオおよびオーディオのプログラム（番組）情報に加えて、補助情報を含んでいることがある。例えば、クローズド・キャプション機能（ＣＣ、closed captioning）、拡張データ・サービス(EXtended Data Servi データ・サービスに関連するデータが、米国におけるナショナル・テレビジョン・スタンダード・コミッティー（National Television Standard Committee：ＮＴＳＣ）方式のテレビジョン信号に含まれていることがある。このようなサービス用のディジタルデータは、ＮＴＳＣ方式テレビジョン信号の垂直ブランキング（帰線）期間（ＶＢＩ：Vertical Blanking Interval）の種々の部分において符号化されている。具体的には、クローズド・キャプションのデータはテレビジョン信号のライン２１（line２１）の垂直ブランキング期間において符号化されている。キャプション用データを含んでいる各ライン２１の垂直ブランキング期間は、そのライン期間の後半部分に、符号化された２バイト分のデータを有する。そのデータが処理されて、テレビジョン表示装置（ディスプレイ）の一部にテレビジョン・プログラムの音声内容を表すテキストが生成される。キャプション機能は元々聴覚障害者を助ける（補助する）ために開発されたが、キャプション機能は非聴覚障害者のユーザ（使用者）にも利益を与える。例えば、キャプション機能と音声ミューティング（消音）機能の両方をイネーブル（可動化）することによって、ユーザは他者に迷惑をかけることなくテレビジョン・プログラムのビデオと音声の両方の部分を視覚的に鑑賞することができる。米国法は、１３インチより大きい表示装置を有する全てのテレビジョン受像機にクローズド・キャプション・デコーダ（復号器）を設けることを要求している（ＦＣＣ Report & Order（ＦＣＣレポートおよびオーダ）、ＦＣＣ９１−１１９）。その結果、現在、大抵のビデオ・プログラム（ビデオ・テープを含む）はキャプション・データを含んでいる。拡張データ・サービス(EXtended Data Services)（ＸＤＳ）のデータは、クローズド・キャプション・データと同じフォーマット（形式）で符号化されており、クローズド・キャプション・データと、フィールド１のライン２１を共用している。即ち、各ビデオ・フレームは、フィールド１およびフィールド２として規定された２つのフィールドのビデオ情報を含んでいる。ＡＮＳＩ／ＥＩＡ６０８に規定されているように、ＸＤＳデータは、プログラムの格付け／内容（例えば、プログラム内容に基づいてテレビジョン視聴を制限するためのいわゆるＶ−チップ機能を実現するのに使用することができる情報）、プログラム解説、プログラム名（タィトル）、プログラム開始時刻、経過時間、ネットワーク名、局識別（放送局識別）および今後（将来）のプログラム情報のような情報を供給する。現在のチャンネルだけではなく全てのチャンネルに関する情報を供給する。さらが復号されて、プリント・メディア（印刷媒体）の形態で供給されるプログラム・ガイド（番組案内）と同様のプログラム・ガイド表示が生成される。スターサ受信するには６時間までもの時間を要することがある。前述のタイプの補助データの中の任意のものを抽出するための復号器（デコーダ）が必要である。その復号器中の１つの構成要素（コンポーネント）は、補助データ期間中にアナログ・テレビジョン信号をディジタルデータに変換するデータ・スライサである。クローズド・キャプション機能、拡張データ・サービス（を使用しているので、１つのデータ復号器を全ての３つのデータ・タイプのデータを復元するように共用することもできる。しかし、通常のテレジョン受像機におけるデータ復号器は、主(main)ビデオ源に関係するキャプションおよびＸＤＳの情報を復号するように、主ビデオ源に対してハードワイヤリング（配線）されている。データ復号器を主ビデオ源に対してハードワイヤリングすると、復号器の柔軟性が制限される。例えば、多画像表示における補助画像に付随する補助情報を復号することができない。その１つの具体例としてピクチャ・イン・ピクチャ（ＰＩＰ：Picture-In-Picture、画面内画面）システムがあり、そのシステムにおいては、主画面に挿入された小さい画面または画像(picture)（pix、ピクス）に付随する補助情報を復号できない。別の例としてピクチャ・アウトサイド・ピクチャ（ＰＯＰ：Picture-Outside-Picture、画面外画面）システムがある。その結果、補助画像用のキャプション情報を表示することができない。また、ＸＤＳ関係の機能、例えばプログラム内容に基づいて表示できるものを制限する機能（即ち、Ｖ−チップ制御）を小画面に対して実装構成することができない。さらにて視聴しているチャンネル以外の他のチャンネルに存在する場合があるので、補助データ復号器を主信号源に対してハードワイヤリングすると、通常の視聴期間かもしれない。復号器の柔軟性を改善する方法は、例えば選択器スイッチを付加することによって、主ビデオ以外のビデオ源をデータ復号器の入力に結合できるようにすることである。第２のチューナ（同調器）を付加すると補助データ復元システムの柔軟性がさらに改善される。例えばシャープ(Sharp)によって製造された或るテレビジョン受像機、例えば型式３１ＨＸ１２００および３５ＨＸ１２００は、２つのチューナと入力選択器スイッチ付きの１つのデータ復号器とを含んでいる。その受像機は、主画面用または小画面用のいずれかのキャプションを見るのを支援（サポート）する。発明の概要本発明は、ピクチャ・イン・ピクチャ（ＰＩＰ）表示のような多画像表示を生成する機能を有するテレビジョン受像機における補助データを処理するための既知の解決方法に問題があるという発明者達の認識に一部基づいている。さらに具体的には、第２のチューナと、補助データ復号器の入力における選択器スイッチとの上述の構成によって補助データ復号器の柔軟性は改善されるが、主画面に関連付けられるキャプションと小画面に関連付けられるキャプションとを同時に見ることはできない。また、主画面信号と小画面信号のプログラム内容（即ちＶ− チップ内容助言機能）を同時にモニタすることもできない。さらに、キャプション機能または内容助言機能を活動状態にしてプログラムを見ている間に、スターまた、本発明は、上述の問題を解決する補助データ復号システムを実現することに一部関する。そのシステムは、補助データを担持する複数のテレビジョン信号の中から補助データを同時に抽出する１対の補助データ復号器（主(primary) および副(secondary)データ復号器）を具えている。その副データ復号器は、１つ以上の補助データ期間の中から、例えばテレビジョン信号内の垂直ブランキングの期間の複数ライン期間の中から、データを選択的に抽出することができる。第１と第２の補助データは、例えばテレビジョン・システムの主マイクロプロセッサのような制御プロセッサに結合されている。第２の補助データは補助データバッファとシリアル（serial：直列）データバス（例えば、通常のＩ²Ｃバス）とを介して制御プロセッサに結合される。第２の補助データが抽出されるテレビジョン信号は、例えば副チューナまたは外部信号源（例えば、ビデオ・カセット・レコーダ、ビデオディスク・プレーヤ、等）のような第２のテレビジョン信号源によって供給できる。図面の簡単な説明図１は、本発明を取入れたテレビジョン信号受信機のブロック図である。図２は、本明細書に記載した特徴に従って配置されたデータ・スライサを具える副の補助データ復号器の第１の部分の実施形態のブロック図である。図３は、図２に示されたデータ・スライサからシリアル・バスにデータを結合する補助データバッファを具える補助データ復号器の第２の部分の実施形態のブロック図を示している。理解を容易にするために、各図に共通の同じ要素または要素を示すために、可能な場合には同じ参照番号を使用した。発明の詳細な説明図１に示されたテレビジョン受信機（受像機）は、ＲＦ（無線）周波数のテレビジョン信号ＲＦ＿ＩＮ（ＲＦ入力）を受信する第１の入力１００と、ベースバンド・テレビジョン信号ＶＩＤＥＯＩＮ（ビデオ入力）を受信する第２の入力１０２とを有する。信号ＲＦ＿ＩＮはアンテナ・システムまたはケーブル・システムのようなソース（信号源）から供給され、一方、信号ＶＩＤＥＯＩＮは例えばビデオ・カセット・レコーダ（ＶＣＲ）によって供給される。チューナ１０５およびＩＦ（中間周波数）プロセッサ１３０は、信号ＲＦ＿ＩＮに含まれている特定のテレビジョン信号に同調してそれを復調するような通常の形態で動作する。ＩＦプロセッサ１３０は、同調されたテレビジョン信号のビデオ・プログラム部分を表すベースバンド．ビデオ信号ＶＩＤＥＯを生成する。また、ＩＦプロセッサ１３０はベースバンド・オーディオ（音声）信号を生成し、その信号は別のオーディオ処理を行うオーディオ処理部（図１には示されていない）に結合される。図１では入力１０２はベースバンド信号として示されているが、テレビジョン受信機は、信号ＲＦ＿ＩＮからまたは第２のＲＦ信号源から第２のベースバンド・ビデオ信号を生成するための、ユニット１０５および１３０と同様の第２のチューナおよびＩＦプロセッサを含んでいてもよい。また、図１に示されたシステムは、例えば、チューナ１０５、ピクチャ・イン・ピクチャ（ＰＩＰ）処理ユニット１４０、ビデオ信号プロセッサ１５５およびン受信機の各コンポーネント（component：構成要素）を制御する主マイクロプロセッサ（μＰ）１１０を含んでいる。ここで、用語“マイクロプロセッサ”は、マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、および制御器を含む種々の装置を表すものとして使用しているが、これらに限定されるものではない。マイクロプロセッサ１１０は、周知のＩ²Ｃシリアル（直列）データバス・プロトコルを使用するシリアル・データバスＩ²ＣＢＵＳを介してコマンド（命令）とデータの双方を送信し受信することによってシステムを制御する。さらに具体的には、μＰ１１０内の中央処理装置（ＣＰＵ）１１２は、例えばＩＲ（赤外線）遠隔制御装置１２５およびＩＲ受信機１２２を介してユーザによって供給されたコマンドに応答して、例えば図１に示されたＥＥＰＲＯＭ１２７のようなメモリ内に含まれている制御プログラムを実行する。例えば、遠隔制御装置１２５上の“チャンネル・アップ（ＣＨＡＮＮＥＬＵＰ）”機能を付勢することによって、ＣＰＵ１１２が“変更チャンネル”コマンドをチャンネル・データとともにＩ²ＣＢＵＳを介してチューナ１０５に送信する。その結果、チューナ１０５はチャンネル・スキャン（走査）リスト中の次のチャンネルに同調する。ＣＰＵ１１２は、μＰ１１０内のバス１１９を介してμＰ１１０内に含まれている各機能を制御する。特に、ＣＰＵ１１２は、主補助データ・プロセッサ１１５とオンスクリーン表示（ＯＳＤ：On-Screen-Display）プロセッサ１１７とを制御する。補助データ・プロセッサ１１５は、テレビジョン信号から、例えば、よびＶ−チップ・データを含んだＸＤＳデータ、のような補助データを抽出する。ＯＳＤプロセッサ１１７は通常の形態で動作してＲ、ＧおよびＢビデオ信号ＯＳＤ＿ＲＧＢを生成し、そのビデオ信号は、表示装置に結合されたときにグラフィックスおよび／またはテキストのようなオンスクリーン表示情報を表す表示画像を生成する。また、ＯＳＤプロセッサ１１７は制御信号ＦＳＷを生成する。その制御信号ＦＳＷは、オンスクリーン表示を表示させようとする度に（各タイミングで）信号ＯＳＤ＿ＲＧＢをシステムのビデオ出力信号に挿入するように高速スイッチを制御するよう意図されている。例えば、ユーザが遠隔制御装置１２５上の特定のスイッチを付勢することなどによってクローズド・キャプション機能をイネーブル（enable：可動化）すると、ＣＰＵ１１２は、プロセッサ１１５および１１７をイネーブルして、プロセッサ１１５がビデオ信号ＰＩＰＶのライン２１期間の中からクローズド・キャプション・データを抽出するようにする。プロセッサ１１７は、クローズド・キャプション・データを表す信号ＯＳＤ＿ＲＧＢを生成する。また、プロセッサ１１７は、キャプションが表示される時（タイミング）を示す信号ＦＳＷを生成する。には特定のテレビジョン・チャンネル上だけで受信され、テレビジョン受信機はビジョン受信機の通常の使用への妨害を防止するため、ＣＰＵ１１２は、テレビジョン受信機が通常使用されない時間（例えば午前２時）の或る期間の間だけそータ抽出を開始する。その時間において、ＣＰＵ１１２は、スターサイト（Starータが抽出されるように復号器１１５を装置構成（機能設定、configure）する０に転送するよう制御する。そのモジュール内のプロセッサが、そのデータをフォーマット化してそのモジュール内のメモリに記憶させる。付勢されている（例えばューザが遠隔制御装置１２５上の特定のキーを付勢することによる）スター介してＯＳＤプロセッサ１１７に転送する。ＯＳＤプロセッサ１１７は、スターックス信号およびテキスト信号を生成する。例えばユーザが遠隔制御装置１２５を用いて特定の格付けの制限を選択することなどによってＶ−チップ．データ処理がイネーブルされると、ＣＰＵ１１２は、ＸＤＳデータおよび特にＶ−チップ・データを抽出するように補助データ・プロセッサ１１５を装置構成（機能設定）する。ＣＰＵ１１２は、受信Ｖ−チップ・データを断続的（連続的）にモニタして、テレビジョン信号に含まれているテレビジョン・プログラムの内容（例えば、格付け、プログラム名、プログラム・カテゴリ（種類、分類区分）、等）を決定する。具体例として、ＣＰＵ１１２は、受信Ｖ−チップ・データをモニタして、受信プログラム情報をユーザ選択による格付け制限と比較する。特定のプログラムまたはシーン（場面）の格付けが許容できない（受入れられない）のもである場合には、ＣＰＵ１１２は、Ｉ²ＣＢＵＳを介してＰＩＰユニット１４０に、特にＰＩＰプロセッサ１４４に制御信号を送り、そのプロセッサは表示画像を変更する。その変更については、本出願と同日に出願され共に譲渡されたマーク・Ｆ・ルムライク(Mark F．Rumreich)氏の米国特許出願第08/769,333号の“多画像表示において独立の画像変更を行うビデオ信号処理システム（VIDEO SIGNAL PROCESSING SYSTEM PROVIDING INDEPENDE N T IMAGE MODIFICATION IN A MULTI_IMAGE DISPLAY）”に記載されており、その出願を参考文献としてここに引用する。画像にＶ−チップ関係の変更を施す機能は、受信格付けデータが受信プログラム（またはシーン）が許容できる格付けを有することを示すようになるまで画像を消去（ブランキング）する機能を含んでいる。画像消去に加えて、ＣＰＵ１１２は、ＯＳＤプロセッサ１１７に、消去されたスクリーン上に表示されるテキスト・メッセージ、例えば画像変更の理由およびその画像変更の予期される持続時間等を示すテキスト・メッセージを表す信号ＯＳＤ＿ＲＧＢを生成させる。ビデオ信号プロセッサ（Video Signal Processor：ＶＳＰ）１５５は、例えばルミナンス（ルマ、輝度）およびクロミナンス（クロマ、色）処理のような通常のビデオ信号処理機能を実行する。ビデオ信号プロセッサ１５５によって生成された出力信号は、表示画像を生成するための例えば映像管(kinescope)またはＬＣＤ装置（図１には示されていない）のような表示装置に結合するのに適している。また、ビデオ信号プロセッサ１５５は、表示画像にグラフィックスおよび／またはテキストを含ませようとする度に（各タイミングで）ＯＳＤプロセッサ１１７によって生成された信号を出力ビデオ信号経路（パス）に結合させる高速スイッチを含んでいる。その高速スイッチは、テキストおよび／またはグラフィックスを表示させようとする度に（各タイミングで）主マイクロプロセッサ１１０内のＯＳＤプロセッサ１１７によって生成された制御信号ＦＳＷによって制御される。ビデオ信号プロセッサ１５５の入力信号はピクチャ・イン・ピクチャ（ＰＩＰ）ユニット１４０によって出力される信号ＰＩＰＶである。ユーザがＰＩＰモードを付勢すると、信号ＰＩＰＶは小画面（小ピクス）が挿入された大画面（大ピクス）を表す。ＰＩＰモードが非活動状態にあるときには、信号ＰＩＰＶは大ピクス（画面）だけを表し、即ち信号ＰＩＰＶには小ピクス（画面）信号が含まれない。ＰＩＰユニット１４０の上述の動作は、ビデオ・スイッチ１４２、Ｉ²Ｃインタフェース１４１、ＰＩＰプロセッサ１４４およびＲＡＭ１４５を含んだＰＩＰユニット１４０の諸機能によって実現される。スイッチ１４２は、２つの入力ビデオ信号ＶＩＤＥＯおよびＶＩＤＥＯＩＮをＰＩＰユニット１４０内の大および小ピクス信号ＬＰＩＸＶおよびＳＰＩＸＶに結合することを決定するように、ユーザ制御の下で動作する。典型的には、スイッチ１４２は信号ＶＩＤＥＯを信号ＬＰＩＸＶに結合しまた信号ＶＩＤＥＯＩＮを信号ＳＰＩＸＶに結合するが、スイッチ１４２は、その接続を入替えることができ、または１つの入力信号を大および小画面信号ラインの両方に結合することができる。Ｉ²Ｃインタフェース１４１は、Ｉ²ＣＢＵＳとＰＩＰユニット１４０内の諸機能との間の双方向の制御およびデータ・インタフェースを実現する。従って、主μＰ１１０は、Ｉ²ＣＢＵＳを介してスイッチ１４２およびＰＩＰプロセッサ１４４の動作を制御することができる。ＰＩＰ処理が付勢されると、ＰＩＰプロセッサ１４４は通常の形態でＰＩＰ機能を実行する。簡単に説明すると、ＰＩＰプロセッサ１４４は、ＰＩＰプロセッサ１４４に含まれているアナログ−ディジタル変換器（ＡＤＣ）を介して信号ＳＰＩＸＶをディジタルデータに変換する。データ量を減少させ、表示される小画面画像のサイズ（大きさ）を縮小するために、そのディジタルデータはサブサンプルされる。そのサブサンプルされたデータは小画面表示期間が来るまではＲＡＭ１４５に記憶されており、その小画面表示期間においては、その記憶された小画面データがＲＡＭ１４５から読出されて、ＰＩＰプロセッサ１４４に含まれているディジタル−アナログ変換器（ＤＡＣ）を介してアナログ小画面信号に変換される。ＰＩＰプロセッサ１４４に含まれているスイッチは、小画面表示期間において信号ＰＩＰＶ中にアナログ小画面信号を含ませる。図１に示され上述したシステムの諸機能の典型例の実施形態は、さらに、μＰ１１０に関連する諸機能を実現するＳＧＳ−トムソン・マイクロエレクトロニクス社(SGS-Thomson Microelectronics)製のＳＴ９２９６マイクロプロセッサと、ＰＩＰプロセッサ１４０に関連付けられた上述の基本ＰＩＰ機能を実現する三菱 (Mitsubishi)製のＭ６５６１６ピクチャ・イン・ピクチャ（ＰＩＰ）プロセッサと、ビデオ信号プロセッサ１５５の諸機能を実現する三洋(Sanyo)製のＬＡ７６１２ビデオ信号プロセッサと、を具えている。本発明の特徴によれば、図１におけるＰＩＰユニット１４０は副の補助データ・プロセッサ（または復号器）１４３をも含んでいる。以下詳細に説明するように、復号器１４３は、小ピクス信号、即ち信号ＳＰＩＸＶに含まれている補助データを復号する。例えばＶ−チップ・データ、クローズド・キャプション・データまたはスターサイト（StarSight れ（緩衝され）、Ｉ²ＣＢＵＳを介してμＰ１１０に転送されて、ＣＰＵ１１２の制御の下で後続の処理が施される。以下説明する補助データの抽出およびバッファリングに関係するプロセッサ１４３の諸機能に加えて、復号器１４３は、小画面信号に関連付けられるクローズド・キャプション・データの表示、即ちＰＩＰキャプション表示、を容易にする諸機能をも具えている。特にＰＩＰキャプション機能に関係する図１に示されたシステムの諸機能については、本出願と同日に出願され共に譲渡されたいずれもマーク・Ｆ・ルムライク(Mark F．Rumreic h)氏の、米国特許出願第08/770,770号の“多画像表示における補助画像の近傍に補助情報を配置する方法および装置（METHOD AND APPARATUS FOR POSITIONING A UXILIARY INFORMATION PROXIMATE AN AUXILIARY IMAGE IN A MULTI-IMAGE DISP LAY）”、米国特許出願第08/769,331号の“テキスト表示用の変更スクロール・レートを供給する方法および装置（METHOD AND APPARATUS FOR PROVIDING A MOD ULATED SCROLL RATE FOR TEXT DISPLAY）”、および米国特許出願第08/769,332 号の“テレビジョン信号に含まれている補助情報を再フォーマット化する方法および装置（METHOD AND APPARATUS FOR REFORMATTING AUXILIARY INFORMATION IN CL UDED IN A TELEVISION SIGNAL）”に記載されており、これらの出願を参考文献としてここに引用する。図２は、図１における副の補助データ・プロセッサ１４３に含まれているデータ・スライサのブロック図を表している。データ・スライサは、比較器２００、シリアルーパラレル（直列−並列）変換器２０２、開始（スタート）検出器２０４、サブクロック(sub-clock)発生器２０６、パラレル・データバッファ２５８およびバッファ・タイミング発生器２３７を含んでいる。データ・スライサは、クランプド・ルマ信号ＣＬＡＭＰＥＤ−ＬＵＭＡ（クランプされたルミナンス）を、ビデオ信号によって担持される補助データを表す８ビット・ワード（語）のシーケンス（一連の８ビット・ワード）に変換する。信号ＣＬＡＭＰＥＤ−ＬＵＭＡは、図１における信号ＶＩＤＥＯＩＮのような副複合ビデオ信号から分離されたルミナンス信号（Ｙ）である。図１におけるＰＩＰユニット１４０は、通常のくし形フィルタ処理（図１には示されていない）を用いて副複合ビデオ信号からルミナンス（ルマ）成分を分離する。データ・スライサは、例えば各々が補助データ・キャラクタ対を含んでいる特定ラインのような、ＮＴＳＣ方式のテレビジョン信号の予め規定されたラインのＶＢＩ中の補助データ信号から１フィールド当たり２個（１バイト分）のキャラクタ（文字）を抽出する。それらのキャラクタは、クローズド・キャプション情報のＣＨＡＲ−１（キャラクタ−１）およびＣＨＡＲ−２（キャラクタ−２）のワード、または拡張データ・サービス（EXtended Data Services）情報のＸＤＳ＿ＣＨＡＲＩ（ＸＤＳ＿キャラクタ１）およびＸＤＳ＿ＣＨＡＲ２（ＸＤＳ＿キャラクタ２）のワードを含んでいる。そのＣＨＡＲ−１およびＣＨＡＲ−２のワードは、復号されてＰＩＰキャプション表示に変換される。その復号および変換については、上述の米国特許出願第08/770,770号の“多画像表示における補助画像の近傍に補助情報を配置する方法および装置（METHOD AND APPARATUS FOR POS ITIONING AUXILIARY INFORMATION PROXIMATE AN AUXILIARY IMAGE IN A MULTI- IMAGE DISPLAY）”に記載されている。ＸＤＳ＿ＣＨＡＲＩおよびＸＤＳ＿ＣＨＡＲ２のワードは、図３に示され以下詳細に説明するデータバッファに供給される。図３に関して説明すように、Ｉ²ＣＢＵＳを介して主マイクロプロセッサ１１０にデータが伝送（通信）されて例えばＰＩＰ関係のＶ−チップ・データのモニタリングのような別の処理を行うことができるまで、データバッファは抽出データを一時的に記憶する。図２におけるＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、ＸＤＳデータを復元するために選択されたテレビジョン信号の各ライン（ライン７〜２２についてはソフトウェアで選択可能である）の期間において高レベルである。図２において、比較器２００は、ビデオ信号（ＣＬＡＭＰＥＤ−ＬＵＭＡ）を基準レベル、例えば２５ＩＲＥ、と比較して、補助データを担持する（伝達する、運ぶ、含む、carry）ビデオ信号をシリアル・データストリームを呈する２進信号スライスド＿データ（ＳＬＩＣＥＤ＿ＤＡＴＡ、スライスされたデータ）に変換する。信号ＳＬＩＣＥＤ＿ＤＡＴＡは、シリアル・データストリームをパラレル２進ワードに変換するシリアル−パラレル（直列−並列）変換器２０２に結合される。また、信号ＳＬＩＣＥＤ＿ＤＡＴＡは、開始検出器２０４およびサブクロック発生器２０６を介してシステム・タイミングをも同期させる。開始検出器２０４はウィンドウ（窓）期間を設定する。そのウィンドウ期間は、その期間中に、符号化された信号に含まれているスタート・パルス（開始パルス）が発生すると予期される期間である。ウィンドウ期間に発生するスタート・パルスを用いて、シリアル−パラレル変換処理がリセットされ、またサブクロック発生器２０６がリセットされる。さらに具体的には、開始検出器は、カウンタ２０８、ラップ禁止(wrap inhibit)回路２１０、アンドゲート２１２、第１の計数（カウント）比較器２１４、第２の計数比較器２１６、正端縁検出器２１８およびアンドゲート２２０を含んでいる。カウンタ２０８は、サブクロック発生器２０６によって発生されたクロック信号（オールモスト＿クロック＿ディブ＿８、ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８、ほとんど８分周のクロック）に応答して正規（公称上）のレート（周波数）１．８７５ＭＨｚでアップカウントする。カウンタ・リセット信号（Ｈ＿ＣＮＴＲ＿ＲＥＳＥＴ）は１水平ラインにつき１回の割合でカウンタをリセットする。ラップ禁止回路２１０をアンドゲート２１２の反転入力に結合させて、そのカウンタが確実にロールオーバ(rollover)またはラップ（循環）しないようにする。カウンタ２０８の出力は計数比較器２１４および計数比較器２１６の入力に結合される。計数比較器２１６は、カウンタが値４１に達して比較器の出力が転移（遷移）したときに、カウンタの出力を或る計数値（カウント値）、この場合は４１と比較する。これによって、補助データを受信する機会（情況、opportunit y）のウィンドウが発生しようとしていることを示すプリスタート（開始前）信号が生成される。また、このプリスタート信号はＸＤＳデータ無効信号（ＸＤＳ＿ＩＮＶＡＬＩＤ、ＸＤＳ＿インバリッド）を形成し、そのＸＤＳデータ無効信号は有効データ・スタート信号が受信された場合にはリセットされる。そのデータ・スタート信号が受信されない場合には、プリスタート信号は、このフィールドにおいてスライサによって生成されるデータが不正確であることを示すため高レベルを維持する。比較器２１４は、カウンタの出力を各閾値４２および４６と比較する。この比較によって、データ・スタート信号が水平ライン内で発生する機会のウィンドウ（いわゆるスタート・ゲート（開始ゲート））が生成される。このウィンドウはアンドゲート２２０の１つの入力に結合される。信号ＳＬＩＣＥＤＤＡＴＡは正端縁検出器２１８に結合され、正端縁が検出されたときにはその検出器の出力が高レベルになる。正端縁検出器２１８の出力はアンドゲート２２０の第２の入力に結合される。アンドゲート２２０の出力はスタート信号ＳＴＡＲＴである。比較器２１４によって生成されたスタート・ゲートの期間に正端縁検出器が転移したときだけスタート信号ＳＴＡＲＴが高レベルになり、例えば、有効なスタート信号はライン７〜２２のＶＢＩの期間にだけ生成される。アンドゲート２２０の出力は、カウンタ２２２のリセット端子ＲＥＳＥＴに結合され、カウンタ２２４のプリセット端子ＰＲＥＳＥＴに結合され、アンドゲート２２６の１つの入力に結合される。ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、スタート信号ＳＴＡＲＴが高レベルに転移しＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥも高レベルであるときにゲートの出力が転移するように、アンドゲート２２６の第２の入力に結合される。ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、有効ＸＤＳデータを含むと想定される各ラインを識別する。例えば、その信号はライン２１のＶＢＩの期間に、場合によってはライン７〜２２の各ラインの期間に高レベルとなる。従って、ＳＲ形フリップフロップ２２８のＲ（リセット）端子が高レベルに転移してそのフリップフロップをリセットする。それによって、適当なライン番号内または適当な複数のライン番号の範囲内でスタート・パルスが発生したときにＸＤＳ＿インバリッド信号ＸＤＳ＿ＩＮＶＡＬＩＤがリセットされる。サブブロック発生器２０６は、カウンタ２２４と、計数比較器２２６、２２８および２３２と、トランケーション（truncation、切捨て、切頭）回路２３０とを含んでいる。サブクロック発生器を用いて、シリアル−パラレル変換器中のデータ・ワードをクロック制御するスライサ・サンプル・クロック信号が生成され、また開始検出器２０４に結合されるサブクロック信号（ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８）が生成される。各スライサ・サンプル・クロックパルスは、シリアル−パラレル変換器中の８ビット・ワードのシリアル・データの１ビット桁移動を行う。さらに具体的に説明すると、カウンタ２２４がスタート信号ＳＴＡＲＴが発生したときに値１４にプリセット（予め設定）される。その後、そのカウンタは約１４．３１８ＭＨｚの正規（公称）のレート（周波数）で増分変化（インクリメント）する。カウンタ２２４が値２７に達したときに、比較器２２８はクロックパルスをオアゲート２３４の１つの入力に渡すようにする。そのカウンタが値５６に達したときに、比較器２２６の出力は転移してそのカウンタを０（ゼロ）にリセットして、次のスタート・パルスＳＴＡＲＴを待つ。また、比較器２２６の出力はオアゲート２３４の第２の入力に結合される。そのようにして、クロック信号は、比較器２２８および２２６によって規定されるマスタクロックの２８．５サイクルの期間だけ存在する。そのクロック信号の平均周期は１９９５ｎｓ（例えば、７０ｎｓのマスタクロックの２８．５サイクル分）である。この期間（周期）におけるサンプル．クロックパルスは、１つのマスタクロック．サイクル（例えば、７０ｎｓ）の幅であり、各データ・ビットの中央で発生するように同期化されている。カウンタ２２４の出力はさらにトランケーション回路２３０の入力に結合され、そのトランケーション回路２３０は計数値の中の３つの最上位ビット（ＭＳＢ）を切捨てて、計数比較器２３２を用いてその切捨てられた値を計数閾値７と比較する。従って、そのカウンタ値は８で除算され、例えばカウンタ２２４の８カウント（計数）毎に１つのパルスが生成される。この信号（ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８）が開始検出器２０４内のアンドゲート２１２の１つの入力に結合される。従って、カウンタ２０８は、約１．８７５ＭＨｚで、例えばカウンタ２２４のクロック・レートを８で除算したもので計数する。スライサ・サンプル・クロック信号は、シリアル−パラレル変換器２０２のシフト端子とアンドゲート２３６の１つの入力とに結合される。変換器２０２からのパラレル・データはパラレル・データバッファ２５８に渡される。このバッファは、パラレル補助データを一時的に記憶する４個のＤ形フリップフロップ２５４、２５６、２４６および２４８を含んでいる。バッファ・タイミング発生器２３７は、パラレル・データがクロック制御されてパラレル・バッファ２５８から出力されるタイミングを制御する。バッファ・タイミング発生器２３７は、カウンタ２２２、アンドゲート２３６、２４２、２４４および２５２、計数比較器２４０およびラップ禁止回路２３８を含んでいる。この発生器は、変換器２０２からデータが供給可能になった後で、データをクロック制御してバッファ２５８から供給するパルスを生成する。カウンタ２２２は、スタート信号ＳＴＡＲＴによってリセットされ、次いでカウンタ２２２をイネーブルする各スライサ＿サンプル＿クロック（ＳＬＩＣＥＲ＿ＳＡＭＰＬＥ＿ＣＬＯＣＫ）パルスでそこからカウントアップする。さらに、カウンタ２２２の出力は計数比較器２４０に結合され、計数比較器２４０はそのカウンタの計数値を値１７と比較する。従って、カウンタ値が１７に等しくなると比較器は転移する。比較器２４０の出力はアンドゲート２４２の１つの入力に結合される。アンドゲート２４２の第２の入力には、スライサ＿サンプル＿クロック信号ＳＬＩＣＥＲ＿ＳＡＭＰＬＥ＿ＣＬＯＣＫが結合される。アンドゲート２４２の出力はアンドゲート２４４の１つの入力に結合される。アンドゲート２４４の第２の入力には、ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥが結合される。アンドゲート２４４は、データがＸＤＳデータである場合、例えばＸＤＳデータを担持するラインの中のデータである場合を有効とする（有効と判断する）。ゲート２４４の出力は、フリップフロップ２４６および２４８の各イネーブル端子に結合される。シリアル−パラレル変換器２０２からのパラレル・データは、８ビット幅フリップフロップ２４６および２４８の各Ｄ入力に結合される。従って、ゲート２４４の出力が転移したときには、ＸＤＳデータはクロック制御されてフリップフロップを通してデータバッファ１３０に供給される。さらに、デコード・アッパ（decode upper、上側復号）信号が排他的オアゲート２５０の第１の入力に結合され、また、排他的オアゲート２５０の第２の入力にはキャプション＿ユース＿フィールド２（フィールド２使用のキャプション）信号ＣＡＰＴＩＯＮ＿ＵＳＥ＿ＦＬＤ２が結合される。これらの信号は、どのフィールド（例えば、フィールド１またはフィールド２）がクローズド・キャプション・データを担持するかを規定する。排他的オアゲート２５０の出力はアンドゲート２５２に結合される。アンドゲート２５２への第２の入力にはライン２１信号ＬＩＮＥ２１が結合され、ゲート２５２への第３の入力にはゲート２４２の出力が結合される。その結果、ライン２１からのクローズド・キャプション・データが変換されてフリップフロップ２５４および２５６から出力できる状態（準備完了）になったときに、ゲート２５２の出力が転移する。そのようにして、ゲート２５２の出力はＤ形フリップフロップ２５４および２５６の各イネーブル・ポートに結合される。Ｄ形フリップフロップはシリアル−パラレル変換器２０２からの８ビット幅パラレル・データを入力とする。従って、シリアル−パラレル変換器は比較器２００からのスライスされたシリアル・データをパラレル・ワードに変換し、そのワードは適当なタイミングでクロック制御されて８ビット幅Ｄ形フリップフロップに供給される。クローズド・キャプション用のキャラクタ１および２に対しては、Ｄ形フリップフロップはクローズド・キャプション・データを担持するフィールドの期間のライン２１においてイネーブルされる。ＸＤＳ＿キャラクタ１およびＸＤＳ＿キャラクタ２信号ＸＤＳ＿ＣＨＡＲＩおよびＸＤＳ＿ＣＨＡＲ２によって担持される補助データに対しては、ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥによって規定される１つまたは複数のプリセット・ライン番号の期間において、パラレル・データがクロック制御されてＤ形フリップフロップに供給される。また、データ・スライサは、失われたスタート・パルス(missing start pulse )を示すインジケータ（これはデータ・スライサの出力における無効データを示唆するであろう）を供給する。ＸＤＳ＿ＩＮＶＡＬＩＤは、各フィールド・スタート・パルスに対する機会のウィンドウ（window：窓）の直前に設定（セット）される。その信号は、ＸＤＳデータ復号のために選択された１つのライン内で有効スタート・パルスが検出された場合には、ゲート２２６およびフリップフロップ２２８によって直ぐにクリアされる。図３に示されたデータバッファ・ユニットは互いに隣接する２０個のＩ²Ｃバス・レジスタを含んでいる。最初の２つのレジスタ３３４および３５０は状態情報(status information)を含んでおり、次の６個のレジスタ３２６₁〜３２６₆は有効性データを含んでおり、残りの１２個のレジスタ３１４₁〜３１４₆および３２０₁〜３２０₆はデータ・スライサからのスライス済みデータを含んでいる。データバッファ・ユニットは別々の５個の回路を具えている。具体的には、３つのデータバッファ３００、３０２および３０４、データ参照回路３０６および制御回路３０８が存在する。データバッファはＦＩＦＯ（ファーストイン・ファーストアウト、先入れ先出し）メモリ・ユニットとして動作し、ＸＤＳ＿キャラクタ１（ＸＤＳ＿ＣＨＡＲＩ）バッファ３００、ＸＤＳ＿キャラクタ２（ＸＤＳ＿ＣＨＡＲ２）バッファ３０２およびＸＤＳ＿インバリッド（ＸＤＳ＿ＩＮＶＡＬＩＤ）バッファ３０４を含んでいる。ＸＤＳ＿キャラクタ１・バッファは直列接続された６個の８ビット幅Ｄ形フリップフロップ３１０₁〜３１０₆を含んでいる。さらに、ＸＤＳ＿キャラクタ１・バッファ３００は、８ビット幅Ｄ形フリップフロップ３１２₁〜３１２₆および６個のバス・レジスタ３１４₁〜３１４₆である出力バッファを含んでいる。その出力Ｄ形フリップフロップの各々は、そのＤ入力端子がＤ形フリップフロップ３１０₁〜３１０₆のそれぞれの出力に接続されている。そのようにして、バッファは、バッファがオーバフローするまで６個のキャラクタを保持し、即ちバッファは６ワードの深さ(depth)を有する。バッファは、ＣＰＵがシリアル・バス（例えばＩ²Ｃバス）を介してバッファ内のレジスタを間欠的タイミングでポーリングする形態で、テレビジョン受信機のＣＰＵ（中央処理装置）とは非同期に動作する。そのようにして、バッファは、ＣＰＵがＩ² Ｃバスを介してレジスタをポーリングするのを待っている間に、複数のＸＤＳデータ・キャクタを記憶しなければならない。複数のＩ²Ｃレジスタを用いて、Ｉ²Ｃバスに渡される情報が記憶される。ＸＤＳデータ情報を含んでいるフィールド中の各ラインが発生すると、信号シフト＿データ（ＳＨＩＦＴ＿ＤＡＴＡ）は、８ビット幅Ｄ形フリップフロップ３１０₁ 〜３１０₆をイネーブルして８ビット・データをメモリ中で右にシフトさせる。そのようにして、バッファが満杯になってオーバフローする前に、ＸＤＳデータを担持する６つのフィールドが発生し得る。もちろん、各フィールド中の１ラインだけがＸＤＳデータを担持していると仮定している。各フィールド中の１つより多い（２つ以上の）ラインがＸＤＳデータを担持している場合には、バッファは６フィールド分より少ないデータを記憶する。ＸＤＳデータが１フィールドにつき１回利用可能な場合には、シフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡは各フィールド毎に１回発生し、従ってデータは６０分の１秒（１秒の１／６０）毎に１回シフトされる。ＸＤＳデータは一般的にはフィールド２（例えば１つおきのフィールド）だけに出現し、従って、１つおきのレジスタ内のＸＤＳデータは無効となってマイクロプロセッサによって使用されることはないであろうことに留意されたい。従って、ＣＰＵは、少なくとも１０分の１秒（１秒の１／１０）毎に１回は（それ以上の割合で）バッファからデータを読出さなければならず、さもないと幾つかのデータは失われるであろう。ＣＰＵは、リード＿データ信号ＲＥＡＤ＿ＤＡＴＡによってフリップフロップ３１２₁〜３１２₆をイネーブルすることを可能にし、そのＤ形フリップフロップの入力からのデータをクロック制御してそのＤ形フリップフロップの各々に関連付けられたＩ²Ｃバス・レジスタに供給する。そのレジスタは番号３１４₁〜３１４₆である。次いで、ＣＰＵは後でそのバス・レジスタからそのデータを読出す。同様の形態で、ＸＤＳ＿ＣＨＡＲ２は、ＦＩＦＯメモリとして動作するＤ形フリップフロップ３１６₁〜３１６₆を有するバッファ３０２においてバッファリングされる。さらに、出力Ｄ形フリップフロップ３１８₁〜３１８₆は、バッファ・フリップフロップ３１６₁〜３１６₆内のデータを適正なタイミングでクロック制御してＩ²Ｃバス・レジスタ３２０₁〜３２０₆に供給する。さらに、ＸＤＳデータを担持するはずのラインの期間における適正な時間に（タイミングで）スタート信号が受信されなかったことを示すＸＤＳ＿インバリッド信号ＸＤＳ＿ＩＮＶＡＬＩＤは、バッファ３０４に結合される。このバッファは、ＦＩＦＯメモリ・ユニットとして動作する点でＸＤＳ＿キャラクタ（ＸＤＳ＿ＣＨＡＲ）バッファと同様の形態を有する。そのようにして、ＸＤＳ＿インバリッド（ＸＤＳ＿ＩＮＶＡＬＩＤ）バッファ３０４は、ＦＩＦＯ形式のバッファ中でデータをクロック制御する直列接続の複数のＤ形フリップフロップ３２２₁ 〜３２２₆を含んでいる。さらに、ＸＤＳ＿インバリッド信号ＸＤＳ＿ＩＮＶＡＬＩＤは、適正なタイミングでクロック制御されて、フリップフロップ３２２〜３２２₆の各々にそれぞれ接続された出力Ｄ形フリップフロップ３２４₁〜３２４₆ を介して出力レジスタ３２６₁〜３２６₆に供給される。Ｖ−チップ機能標準によれば、プログラムの格付けまたは内容を識別するデータは常にフレームのフィールド２に位置する。即ち、１つのフレームはフィールド１およびフィールド２からなる。しかし、データが非同期形式でクロック制御されてバッファに供給されるので、フィールド２からのデータは明確には示されない。よって、フィールド２のデータに対する参照（レファレンス：reference ）が必要である。回路３０６はそのような参照を与える。デコード＿アッパ信号ＤＥＣＯＤＥ＿ＵＰＰＥＲ（上側の復号）は上側フィールドまたはフィールド２の情報のインジケータである。そのようにして、フィールド２が受信されようとするときにデコード＿アッパ信号ＤＥＣＯＤＥ＿ＵＰＰＥＲは高レベルに転移する。この信号はインバータ（反転器）３２８を介して反転される。その反転された信号の値はＤ形フリップフロップ３３０の入力に結合される。Ｄ形フリップフロップは、その出力がフリップフロップ中でクロック制御される形態でシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡによってイネーブルされる。具体的には、シフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡが発生すると、Ｄ形フリップフロップ３３０の出力はＤ形フリップフロップ３３２のＤ入力に結合される。このＤ形フリップフロップはリード＿データ信号ＲＥＡＤ＿ＤＡＴＡによってイネーブルされて、その信号によってＤ形フリップフロップ３３２の入力がシリアル・バス・レジスタ３３４に結合される。そのレジスタ値は、フィールド１に由来しバッファに記憶された６対の中の第１対のＸＤＳデータ値を示す。制御回路３０８は、リード＿データ信号ＲＥＡＤ＿ＤＡＴＡおよびシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡを生成する。リード＿データ信号ＲＥＡＤ＿ＤＡＴＡは、テレビジョン受信機内のＣＰＵによって生成されたイネーブル信号に応答して形成され、一方、シフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡはＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥを用いて形成される。ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは負端縁検出器３３６に結合され、その検出器は、例えばＸＤＳデータを担持するラインが発生した後で、ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥの負端縁でその出力を転移させる。この信号が、ＸＤＳデータを担持するラィンの終了においてＸＤＳデータをバッファ中でシフトさせるようなシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡになる。主μＰ１１０は、バッファからデータを読出すときに、Ｉ²ＣＢＵＳを介してプロセッサ１４０に伝送（通信）される必要なデータ読出し信号を生成する。プロセッサ１４０は、データ読出し信号に応答して、信号Ｉ²Ｃ＿ＲＤ＿ＷＲＮおよびＩ²Ｃ＿ＥＮＡＢＬＥＳ＿（３２）を生成し、その両信号はアンドゲート３３８のそれぞれの入力に結合される。そのアンドゲートの出力がリード＿データ信号ＲＥＡＤ＿ＤＡＴＡである。そのようにして、ＣＰＵは、データがシリアル・バス・レジスタ内でラッチされる度にイネーブル信号を送る。リード＿データ信号ＲＥＡＤ＿ＤＡＴＡはさらにカウンタ３４０のリセット端子ＲＥＳＥＴとアンドゲート３４２の１つの入力とに結合される。アンドゲート３４２の第２の入力にはシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡが結合される。アンドゲート３４２の出力はカウンタ３４０の１にプリセットする(preset to１)入力ポートに結合される。また、シフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡはアンドゲート３４４の１つの入力にも結合され、アンドゲート３３４への反転入力は、カウンタがロールオーバするのを防止するラップ禁止回路３４６から供給される。そのカウンタの出力はＤ形フリップフロップ３４８への入力を形成し、そのＤ形フリップフロップは、リード＿データ信号ＲＥＡＤ＿ＤＡＴＡが発生する度にそのフリップフロップ中でそのデータがクロック制御される。そのようにして、そのカウンタ値は、シリアル・バスのＸＤＳデータ・カウント・レジスタ３５０（ＸＤＳ＿ＤＡＴＡ＿ＣＯＵＮＴ（２１０））に記憶される。このレジスタは、前回ＣＰＵがシリアル・バス・レジスタを読んで以来何回（何個）データ・シフトが発生したかを示す計数値を含んでいる。ＣＰＵはそのデータを非同期的に読出すので、バッファに残っているデータの幾つかは前にＣＰＵによって読出されたものであるという場合もあり得る。その計数値は、ＣＰＵが前に読出されたデータを無視することができるように、シフトが何回（何個）発生したかを示す。ＸＤＳ＿ペア１（ＸＤＳ＿ＰＡＩＲ１）レジスタは常に最新データを含んでおり、ＸＤＳ＿ペア６（ＸＤＳ＿ＰＡＩＲ６）レジスタは常に最も古いデータを含んでいる。例えば、ＸＤＳ＿データ＿カウント（ＸＤＳ＿ＤＡＴＡ＿ＣＯＵＮＴ）が４の場合には、ＸＤＳ＿ペア１〜ＸＤＳ＿ペア４（ＸＤＳ＿ＰＡＩＲ１〜ＸＤＳ＿ＰＡＩＲ４）が読出されなければならず、ＸＤＳ＿ペア５（ＸＤＳ＿ＰＡＩＲ５）およびＸＤＳ＿ペア６（ＸＤＳ＿ＰＡＩＲ６）は無視される。オーバフローを防止するために、各読出し開始の間の間隔（期間）は１００．０９ｍｓ（３フレーム）より概ね短い。その補助データストリームを使用することによって、主信号およびＰＩＰ信号の両方のＶ−チップ格付けおよびプログラム内容情報を同時にモニタすることができる。従って、システムが、プログラム内容情報に応答して一方の画面を他方の画面とは独立に（に関係なく）変更すること、例えば小画面がテレビジョン・プログラムを表示し続けている間に大画面を消去（ブランキング）することができる。この独立の画面変更機能については、上述の米国特許出願第08/769,333号の“多画像表示において独立の画像変更を行うビデオ信号処理システム（VIDEO SIGNAL PROCESSING SYSTEM PROVIDING INDEPENDENT IMAGE MODIFICATION IN A M ULTI_IMAGE DISPLAY）”に詳しく記載されている。また、補助データストリームを使用することによって、ＰＩＰ動作がディセーブル（非活動化）されたときにはいつでも、主画面におけるキャプション動作、内容助言、ミューティング時のキャプションまたはＸＤＳと競合することなくスる。補助信号のソースは、Ｖ−チップ情報を同時に使用するための第２のチューナまたは外部信号であってもよい。アンテナに基づく信号を普通に見ている間にのチューナが必要である。そのようにして、主チューナを用いて現在のプログラムを見ている間に、第２のチューナがＸＤＳデータを供給してプログラム・ガイ画面の視聴を妨害することなく背景で生成される。本発明の教示事項が組み込まれた種々の実施形態を示して詳細に説明したが、この分野の専門家であれば、その教示事項が組込まれた他の多くの種々の実施形態を直ぐに創作することができる。特に、本発明は、ここで示したピクチャ・イン・ピクチャ（ＰＩＰ）ビデオシステムに加えて、例えばピクチャ・アウトサイド・ピクチャ（ＰＯＰ）システムのような他の多画像ビデオ信号処理システムにも適用することができる。

【手続補正書】特許法第１８４条の８第１項【提出日】平成１０年６月２９日（１９９８．６．２９）【補正内容】カウンタ２０８の出力は計数比較器２１４および計数比較器２１６の入力に結合される。計数比較器２１６は、カウンタが値４１に達して比較器の出力が転移（遷移）したときに、カウンタの出力を或る計数値（カウント値）、この場合は４１と比較する。これによって、補助データを受信する機会（情況、opportunit y）のウィンドウが発生しようとしていることを示すプリスタート（開始前）信号が生成される。また、このプリスタート信号はＸＤＳデータ無効信号（ＸＤＳ＿ＩＮＶＡＬＩＤ、ＸＤＳ＿インバリッド）を形成し、そのＸＤＳデータ無効信号は有効データ・スタート信号が受信された場合にはリセットされる。そのデータ・スタート信号が受信されない場合には、プリスタート信号は、このフィールドにおいてスライサによって生成されるデータが不正確であることを示すため高レベルを維持する。比較器２１４は、カウンタの出力を各閾値４２および４６と比較する。この比較によって、データ・スタート信号が水平ライン内で発生する機会のウィンドウ（いわゆるスタート・ゲート（開始ゲート））が生成される。このウィンドウはアンドゲート２２０の１つの入力に結合される。信号ＳＬＩＣＥＤＤＡＴＡは正端縁検出器２１８に結合され、正端縁が検出されたときにはその検出器の出力が高レベルになる。正端縁検出器２１８の出力はアンドゲート２２０の第２の入力に結合される。アンドゲート２２０の出力はスタート信号ＳＴＡＲＴである。比較器２１４によって生成されたスタート・ゲートの期間に正端縁検出器が転移したときだけスタート信号ＳＴＡＲＴが高レベルになり、例えば、有効なスタート信号はライン７〜２２のＶＢＩの期間にだけ生成される。アンドゲート２２０の出力は、カウンタ２２２のリセット端子ＲＥＳＥＴに結合され、カウンタ２２４のプリセット端子ＰＲＥＳＥＴに結合され、アンドゲート２２７の１つの入力に結合される。ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、スタート信号ＳＴＡＲＴが高レベルに転移しＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥも高レベルであるときにゲートの出力が転移するように、アンドゲート２２７の第２の入力に結合される。ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、有効ＸＤＳデータを含むと想定される各ラインを識別する。例えば、その信号はライン２１のＶＢＩの期間に、場合によってはライン７〜２２の各ラインの期間に高レベルとなる。従って、ＳＲ形フリップフロップ２２９のＲ（リセット）端子が高レベルに転移してそのフリップフロップをリセットする。それによって、適当なライン番号内または適当な複数のライン番号の範囲内でスタート・パルスが発生したときにＸＤＳ＿インバリッド信号ＸＤＳ＿ＩＮＶＡＬＩＤがリセットされる。サブブロック発生器２０６は、カウンタ２２４と、計数比較器２２６、２２８および２３２と、トランケーション（truncation、切捨て、切頭）回路２３０とを含んでいる。サブクロック発生器を用いて、シリアル−パラレル変換器中のデータ・ワードをクロック制御するスライサ・サンプル・クロック信号が生成され、また開始検出器２０４に結合されるサブクロック信号（ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８）が生成される。各スライサ・サンプル・クロックパルスは、シリアル−パラレル変換器中の８ビット・ワードのシリアル・データの１ビット桁移動を行う。さらに具体的に説明すると、カウンタ２２４がスタート信号ＳＴＡＲＴが発生したときに値１４にプリセット（予め設定）される。その後、そのカウンタは約１４．３１８ＭＨｚの正規（公称）のレート（周波数）で増分変化（インクリメント）する。カウンタ２２４が値２７に達したときに、比較器２２８はクロックパルスをオアゲート２３４の１つの入力に送るようにする。このカウンタが値５６に達したときに、比較器２２６の出力は変化してそのカウンタを０（ゼロ）にリセットして、次のスタート・パルスＳＴＡＲＴを待つ。また、比較器２２６の出力はオアゲート２３４の第２の入力に結合される。そのようにして、クロック信号は、比較器２２８および２２６によって規定されるマスタクロックの２８．５サイクルの期間だけ存在する。そのクロック信号の平均周期は１９９５ｎｓ（例えば、７０ｎｓのマスタクロックの２８．５サイクル分）である。この期間（周期）におけるサンプル・クロックパルスは、１つのマスタクロック・サイクル（例えば、７０ｎｓ）の幅であり、各データ・ビットの中央で発生するように同期化されている。カウンタ２２４の出力はさらにトランケーション回路２３０の入力に結合され、そのトランケーション回路２３０は計数値の中の３つの最上位ビット（ＭＳＢ）を切捨てて、計数比較器２３２を用いてその切捨てられた値を計数閾値７と比較する。従って、そのカウンタ値は８で除算され、例えばカウンタ２２４の８カウント（計数）毎に１つのパルスが生成される。この信号（ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８）が開始検出器２０４内のアンドゲート２１２の１つの入力に結合される。従って、カウンタ２０８は、約１．８７５ＭＨｚで、例えばカウンタ２２４のクロック・レートを８で除算したもので計数する。スライサ・サンプル・クロック信号は、シリアル−パラレル変換器２０２のシフト端子とアンドゲート２３６の１つの入力とに結合される。変換器２０２からのパラレル・データはパラレル・データバッファ２５８に渡される。このバッファは、パラレル補助データを一時的に記憶する４個のＤ形フリップフロップ２５４、２５６、２４６および２４８を含んでいる。バッファ・タイミング発生器２３７は、パラレル・データがクロック制御されてパラレル・バッファ２５８から出力されるタイミングを制御する。バッファ・タイミング発生器２３７は、カウンタ２２２、アンドゲート２３６、２４２、２４４および２５２、計数比較器２４０およびラップ禁止回路２３８を含んでいる。この発生器は、変換器２０２からデータが供給可能になった後で、データをクロック制御してバッファ２５８から供給するパルスを生成する。カウンタ２２２は、スタート信号ＳＴＡＲＴによってリセットされ、次いでカウンタ２２２をイネーブルする各スライサ＿サンプル＿クロック（ＳＬＩＣＥＲ＿ＳＡＭＰＬＥ＿ＣＬＯＣＫ）パルスでそこからカウントアップする。さらに、カウンタ２２２の出力は計数比較器２４０に結合され、計数比較器２４０はそのカウンタの計数値を値１７と比較する。従って、カウンタ値が１７に等しくなると比【図２】【手続補正書】特許法第１８４条の８第１項【提出日】平成１１年１月１５日（１９９９．１．１５）【補正内容】には特定のテレビジョン・チャンネル上だけで受信され、テレビジョン受信機はビジョン受信機の通常の使用への妨害を防止するため、ＣＰＵ１１２は、テレビジョン受信機が通常使用されない時間（例えば午前２時）の或る期間の間だけそータ抽出を開始する。その時間において、ＣＰＵ１１２は、スターサイト（Star ータが抽出されるように復号器１１５を装置構成（機能設定、configure）する０に転送するよう制御する。そのモジュール内のプロセッサが、そのデータをフォーマット化してそのモジュール内のメモリに記憶させる。付勢されている（例えばユーザが遠隔制御装置１２５上の特定のキーを付勢することによる）スター介してＯＳＤプロセッサ１１７に転送する。ＯＳＤプロセッサ１１７は、スターックス信号およびテキスト信号を生成する。例えばユーザが遠隔制御装置１２５を用いて特定の格付けの制限を選択することなどによってＶ−チップ・データ処理がイネーブルされると、ＣＰＵ１１２は、ＸＤＳデータおよび特にＶ−チップ・データを抽出するように補助データ・プロセッサ１１５を装置構成（機能設定）する。ＣＰＵ１１２は、受信Ｖ−チップ・データを断続的（連続的）にモニタして、テレビジョン信号に含まれているテレビジョン・プログラムの内容（例えば、格付け、プログラム名、プログラム・カテゴリ（種類、分類区分）、等）を決定する。具体例として、ＣＰＵ１１２は、受信Ｖ−チップ・データをモニタして、受信プログラム情報をユーザ選択による格付け制限と比較する。特定のプログラムまたはシーン（場面）の格付けが許容できない（受入れられない）のもである場合には、ＣＰＵ１１２は、Ｉ²ＣＢＵＳを介してＰＩＰユニット１４０に、特にＰＩＰプロセッサ１４４に制御信号を送り、そのプロセッサは表示画像を変更する。画像にＶ−チップ関係の変更を施す機能は、受信格付けデータが受信プログラム（またはシーン）が許容できる格付けを有することを示すようになるまで画像を消去（ブランキング）する機能を含んでいる。画像消去に加えて、ＣＰＵ１１２は、ＯＳＤプロセッサ１１７に、消去されたスクリーン上に表示されるテキスト・メッセージ、例えば画像変更の理由およびその画像変更の予期される持続時間等を示すテキスト・メッセージを表す信号ＯＳＤ＿ＲＧＢを生成させる。図１に示され上述したシステムの諸機能の典型例の実施形態は、さらに、μＰ１１０に関連する諸機能を実現するＳＧＳ−トムソン・マイクロエレクトロニクス社(SGS-Thomson Microelectronics)製のＳＴ９２９６マイクロプロセッサと、ＰＩＰプロセッサ１４０に関連付けられた上述の基本ＰＩＰ機能を実現する三菱 (Mitsubishi)製のＭ６５６１６ピクチャ・イン・ピクチャ（ＰＩＰ）プロセッサと、ビデオ信号プロセッサ１５５の諸機能を実現する三洋(Sanyo)製のＬＡ７６１２ビデオ信号プロセッサと、を具えている。本発明の特徴によれば、図１におけるＰＩＰユニット１４０は副の補助データ・プロセッサ（または復号器）１４３をも含んでいる。以下詳細に説明するように、復号器１４３は、小ピクス信号、即ち信号ＳＰＩＸＶに含まれている補助データを復号する。例えばＶ−チップ・データ、クローズド・キャプション・データまたはスターサイト(StarSight れ（緩衝され）、Ｉ²ＣＢＵＳを介してμＰ１１０に転送されて、ＣＰＵ１１２の制御の下で後続の処理が施される。以下説明する補助データの抽出およびバッファリングに関係するプロセッサ１４３の諸機能に加えて、復号器１４３は、小画面信号に関連付けられるクローズド・キャプション・データの表示、即ちＰＩＰキャプション表示、を容易にする諸機能をも具えている。図２は、図１における副の補助データ・プロセッサ１４３に含まれているデータ・スライサのブロック図を表している。データ・スライサは、比較器２００、シリアル−パラレル（直列−並列）変換器２０２、開始（スタート）検出器２０４、サブクロック(sub-clock)発生器２０６、パラレル・データバッファ２５８およびバッファ・タイミング発生器２３７を含んでいる。データ・スライサは、クランプド・ルマ信号ＣＬＡＭＰＥＤ−ＬＵＭＡ（クランプされたルミナンス）を、ビデオ信号によって担持される補助データを表す８ビット・ワード（語）のシーケンス（一連の８ビット・ワード）に変換する。信号ＣＬＡＭＰＥＤ−ＬＵＭＡは、図１における信号ＶＩＤＥＯＩＮのような副複合ビデオ信号から分離されたルミナンス信号（Ｙ）である。図１におけるＰＩＰユニット１４０は、通常のくし形フィルタ処理（図１には示されていない）を用いて副複合ビデオ信号からルミナンス（ルマ）成分を分離する。データ・スライサは、例えば各々が補助データ・キャラクタ対を含んでいる特定ラインのような、ＮＴＳＣ方式のテレビジョン信号の予め規定されたラインのＶＢＩ中の補助データ信号から１フィールド当たり２個（１バイト分）のキャラクタ（文字）を抽出する。それらのキャラクタは、クローズド・キャプション情報のＣＨＡＲ−１（キャラクタ−１）およびＣＨＡＲ−２（キャラクタ−２）のワード、または拡張データ・サービス（EXtended Data Services）情報のＸＤＳ＿ＣＨＡＲＩ（ＸＤＳ＿キャラクタ１）およびＸＤＳ＿ＣＨＡＲ２（ＸＤＳ＿キャラクタ２）のワードを含んでいる。そのＣＨＡＲ−１およびＣＨＡＲ−２のワードは、復号されてＰＩＰキャプション表示に変換される。ＸＤＳ＿ＣＨＡＲ１およびＸＤＳ＿ＣＨＡＲ２のワードは、図３に示され以下詳細に説明するデータバッファに供給される。図３に関して説明すように、Ｉ²ＣＢＵＳを介して主マイクロプロセッサ１１０にデータが伝送（通信）されて例えばＰＩＰ関係のＶ −チップ・データのモニタリングのような別の処理を行うことができるまで、データバッファは抽出データを一時的に記憶する。図２におけるＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥは、ＸＤＳデータを復元するために選択されたテレビジョン信号の各ライン（ライン７〜２２についてはソフトウェアで選択可能である）の期間において高レベルである。図２において、比較器２００は、ビデオ信号（ＣＬＡＭＰＥＤ−ＬＵＭＡ）を基準レベル、例えば２５ＩＲＥ、と比較して、補助データを担持する（伝達する、運ぶ、含む、carry）ビデオ信号をシリアル・データストリームを呈する２進信号スライスド＿データ（ＳＬＩＣＥＤ＿ＤＡＴＡ、スライスされたデータ）に変換する。信号ＳＬＩＣＥＤ＿ＤＡＴＡは、シリアル・データストリームをパラレル２進ワードに変換するシリアルーパラレル（直列−並列）変換器２０２に結合される。また、信号ＳＬＩＣＥＤ＿ＤＡＴＡは、開始検出器２０４およびサブクロック発生器２０６を介してシステム・タイミングをも同期させる。開始検出器２０４はウィンドウ（窓）期間を設定する。そのウィンドウ期間は、その期間中に、符号化された信号に含まれているスタート・パルス（開始パルス）が発生すると予期される期間である。ウィンドウ期間に発生するスタート・パルスを用いて、シリアル−パラレル変換処理がリセットされ、またサブクロック発生器２０６がリセットされる。さらに具体的には、開始検出器は、カウンタ２０８、ラップ禁止(wrap inhibit)回路２１０、アンドゲート２１２、第１の計数（カウント）比較器２１４、第２の計数比較器２１６、正端縁検出器２１８およびアンドゲート２２０を含んでいる。カウンタ２０８は、サブクロック発生器２０６によって発生されたクロック信号（オールモスト＿クロック＿ディブ＿８、ＡＬＭＯＳＴ＿ＣＬＯＣＫ＿ＤＩＶ＿８、ほとんど８分周のクロック）に応答して正規（公称上）のレート（周波数）１．８７５ＭＨｚでアップカウントする。カウンタ・リセット信号（Ｈ＿ＣＮＴＲ＿ＲＥＳＥＴ）は１水平ラインにつき１回の割合でカウンタをリセットする。ラップ禁止回路２１０をアンドゲート２１２の反転入力に結合させて、そのカウンタが確実にロールオーバ(rollover)またはラップ（循環）しないようにする。担持するラインが発生した後で、ＸＤＳ＿ライン信号ＸＤＳ＿ＬＩＮＥの負端縁でその出力を転移させる。この信号が、ＸＤＳデータを担持するラインの終了においてＸＤＳデータをバッファ中でシフトさせるようなシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡになる。主μＰ１１０は、バッファからデータを読出すときに、Ｉ²ＣＢＵＳを介してプロセッサ１４０に伝送（通信）される必要なデータ読出し信号を生成する。プロセッサ１４０は、データ読出し信号に応答して、信号Ｉ²Ｃ＿ＲＤ＿ＷＲＮおよびＩ²Ｃ＿ＥＮＡＢＬＥＳ＿（３２）を生成し、その両信号はアンドゲート３３８のそれぞれの入力に結合される。そのアンドゲートの出力がリード＿データ信号ＲＥＡＤ＿ＤＡＴＡである。そのようにして、ＣＰＵは、データがシリアル・バス・レジスタ内でラッチされる度にイネーブル信号を送る。リード＿データ信号ＲＥＡＤ＿ＤＡＴＡはさらにカウンタ３４０のリセット端子ＲＥＳＥＴとアンドゲート３４２の１つの入力とに結合される。アンドゲート３４２の第２の入力にはシフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡが結合される。アンドゲート３４２の出力はカウンタ３４０の１にプリセットする(preset to１)入力ポートに結合される。また、シフト＿データ信号ＳＨＩＦＴ＿ＤＡＴＡはアンドゲート３４４の１つの入力にも結合され、アンドゲート３３４への反転入力は、カウンタがロールオーバするのを防止するラップ禁止回路３４６から供給される。そのカウンタの出力はＤ形フリップフロップ３４８への入力を形成し、そのＤ形フリップフロップは、リード＿データ信号ＲＥＡＤ＿ＤＡＴＡが発生する度にそのフリップフロップ中でそのデータがクロック制御される。そのようにして、そのカウンタ値は、シリアル・バスのＸＤＳデータ・カウント・レジスタ３５０（ＸＤＳ＿ＤＡＴＡ＿ＣＯＵＮＴ（２１０））に記憶される。このレジスタは、前回ＣｐＵがシリアル・バス・レジスタを読んで以来何回（何個）データ・シフトが発生したかを示す計数値を含んでいる。ＣＰＵはそのデータを非同期的に読出すので、バッファに残っているデータの幾つかは前にＣＰＵによって読出されたものであるという場合もあり得る。その計数値は、ＣＰＵが前に読出されたデータを無視することができるように、シフトが何回（何個）発生したかを示す。ＸＤＳ＿ペア１（ＸＤＳ＿ＰＡＩＲ１）レジスタは常に最新データを含んでおり、ＸＤＳ＿ペア６（ＸＤＳ＿ＰＡＩＲ６）レジスタは常に最も古いデータを含んでいる。例えば、ＸＤＳ＿データ＿カウント（ＸＤＳ＿ＤＡＴＡ＿ＣＯＵＮＴ）が４の場合には、ＸＤＳ＿ペア１〜ＸＤＳ＿ペア４（ＸＤＳ＿ＰＡＩＲ１〜ＸＤＳ＿ＰＡＩＲ４）が読出されなければならず、ＸＤＳ＿ペア５（ＸＤＳ＿ＰＡＩＲ５）およびＸＤＳ＿ペア６（ＸＤＳ＿ＰＡＩＲ６）は無視される。オーバフローを防止するために、各読出し開始の間の間隔（期間）は１００．０９ｍｓ（３フレーム）より概ね短い。その補助データストリームを使用することによって、主信号およびＰＩＰ信号の両方のＶ−チップ格付けおよびプログラム内容情報を同時にモニタすることができる。従って、システムが、プログラム内容情報に応答して一方の画面を他方の画面とは独立に（に関係なく）変更すること、例えば小画面がテレビジョン・プログラムを表示し続けている間に大画面を消去（ブランキング）することができる。また、補助データストリームを使用することによって、ＰＩＰ動作がディセーブル（非活動化）されたときにはいつでも、主画面におけるキャプション動作、内容助言、ミューティング時のキャプションまたはＸＤＳと競合することなくスる。補助信号のソースは、Ｖ−チップ情報を同時に使用するための第２のチューナまたは外部信号であってもよい。アンテナに基づく信号を普通に見ている間にのチューナが必要である。そのようにして、主チューナを用いて現在のプログラムを見ている間に、第２のチューナがＸＤＳデータを供給してプログラム・ガイ画面の視聴を妨害することなく背景で生成される。本発明の教示事項が組み込まれた種々の実施形態を示して詳細に説明したが、この分野の専門家であれば、その教示事項が組込まれた他の多くの種々の実施形態を直ぐに創作することができる。特に、本発明は、ここで示したピクチャ・イン・ピクチャ（ＰＩＰ）ビデオシステムに加えて、例えばピクチャ・アウトサイド・ピクチャ（ＰＯＰ）システムのような他の多画像ビデオ信号処理システムにも適用することができる。請求の範囲１．第１のテレビジョン信号に含まれているテレビジョン・プログラムの内容を判断するための上記第１のテレビジョン信号に含まれている第１の補助情報を復号する第１の復号器（１１５）と、第２のテレビジョン信号に含まれているテレビジョン・プログラムの内容を判断するための上記第２のテレビジョン信号に含まれている第２の補助情報を復号する第２の復号器（１４３）とから成り、上記第２のテレビジョン信号が上記第１のテレビジョン信号以外の信号である、テレビジョン装置。２．上記第１と第２のテレビジョン信号に応答して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成する出力信号生成手段（１４０，１５５）をさらに具える、請求項１に記載のテレビジョン装置。３．上記テレビジョン受信機の機能を制御する制御器（１１２）と、この制御器と上記出力信号生成手段の間でＩ²Ｃプロコルに従って直列にデータを転送するシリアル・データバスと、をさらに具え；上記第２の復号器は上記第２の補助情報を表す２進データを生成し、上記出力信号生成手段は上記２進データを記憶するバッファを含み、上記データは上記バッファから上記シリアル・データバスを介して上記制御器に転送されるものである；請求項２に記載のテレビジョン装置。４．第１と第２のテレビジョン信号に応答して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成する出力信号生成手段（１４０，１５５）と、上記第１のテレビジョン信号に含まれている第１の補助情報であって、上記第１のテレビジョン信号に含まれているテレビジョン・プログラムの内容を定めるための第１の２進データから成る上記第１の補助情報を復号する第１の復号器（１１５）と、上記第２のテレビジョン信号に含まれている第２の補助情報であって、上記第２の補助データは上記第２のテレビジョン信号に含まれているテレビジョン・プログラムの内容を定める第２の２進データから成り、上記第２のテレビジョン信号は上記第１のテレビジョン信号以外の信号である、上記第２の補助情報を復号する第２の復号器（１４３）と、を具える、テレビジョン装置。５．上記発生手段（１４０，１５５）は、それぞれ上記第１と第２の２進データに応答して、上記第１と第２の画像を個別に変更することができる、請求項４に記載のテレビジョン装置。６．上記第２の復号器の出力に結合されいて、上記第２の補助情報をバッファリングするデータバッファ（２５８）をさらに具える、請求項４に記載のテレビジョン装置。７．上記データバッファは、上記第１と第２のキャラクタ・バッファ内の無効な第２の補助データを識別する無効データ信号をバッファリングする無効データバッファをさらに具えるものである、請求項６に記載のテレビジョン装置。８．第１と第２のテレビジョン信号を処理して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成するビデオ信号プロセッサ（１４０，１５５）と、テレビジョン受信機の動作を制御する制御器（１１０）と、上記制御器と上記ビデオ信号プロセッサの間でデータを通信するＩ²Ｃシリアル・データバスと、を具えるテレビジョン受信機であって、上記制御器（１１０）は、第１のテレビジョン信号に含まれている第１の補助情報を復号して第１のテレビジョン信号に含まれているテレビジョン・プログラムの第１のプログラム内容を示す第１の２進データを生成する第１の復号器（１１５）を含み、上記ビデオ信号プロセッサは、第２のテレビジョン信号に含まれている第２の補助情報を復号して第２のテレビジョン信号に含まれているテレビジョン・プログラムの第２のプログラム内容を示す第２の２進データを生成する第２の復号器（１４３）と、上記第２の２進データをバッファリングするデータバッファとを含み、上記第２のテレビジョン信号は上記第１のテレビジョン信号以外の信号であり、上記第２の２進データは上記バッファから上記シリアル・データバスを介して上記制御器に伝送されるものである、テレビジョン受信機。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者フオーラー，ジヨセフウエインアメリカ合衆国インデイアナ州インデイアナポリスクレストビユー・アベニユー 5921

Claims

【特許請求の範囲】１．第１のテレビジョン信号に含まれているテレビジョン・プログラムの内容を判断するための上記第１のテレビジョン信号に含まれている第１の補助情報を復号する第１の復号器（１１５）と、第２のテレビジョン信号に含まれているテレビジョン・プログラムの内容を判断するための上記第２のテレビジョン信号に含まれている第２の補助情報を復号する第２の復号器（１４３）と、を具える、テレビジョン装置。２．上記第１と第２のテレビジョン信号に応答して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成する出力信号生成手段（１５５）をさらに具える、請求項１に記載のテレビジョン受信機。３．上記テレビジョン受信機の機能を制御する制御器（１１２）と、この制御器と上記出力信号生成手段の間でＩ²Ｃプロコルに従って直列にデータを転送するシリアル・データバスと、をさらに具え；上記第２の復号器は上記第２の補助情報を表す２進データを生成し、上記出力信号生成手段は上記２進データを記憶するバッファを含み、上記データは上記バッファから上記シリアル・データバスを介して上記制御器に転送されるものである；請求項２に記載のテレビジョン受信機。４．第１と第２のテレビジョン信号に応答して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成する出力信号生成手段（１５５）と、上記第１のテレビジョン信号に含まれている第１の補助情報を復号する第１の復号器（１１５）と、上記第２のテレビジョン信号に含まれている第２の補助情報を復号する第２の復号器（１４３）と、を具える、テレビジョン装置。５．上記第１の補助情報は上記第１のテレビジョン信号に含まれている音声プログラムを表すクローズド・キャプション・データを含み、上記第２の補助情報は上記第２のテレビジョン信号に含まれているテレビジョン・プログラムのカテゴリを識別する拡張データ・サービス（ＸＤＳ）データを含むものである、請求項４に記載のテレビジョン装置。６．上記第１の補助情報は上記第１のテレビジョン信号に含まれている音声プログラムを表す第１のクローズド・キャプション・データを含み、上記第２の補助情報は上記第２のテレビジョン信号に含まれている音声プログラムを表す第２のクローズド・キャプション・データを含むものである、請求項４に記載のテレビジョン装置。７．上記第１の補助情報は上記第１のテレビジョン信号に含まれているテレビジョン・プログラムのカテゴリを識別する第１の２進データを含み、上記第２の補助情報は上記第２のテレビジョン信号に含まれているテレビジョン・プログラムのカテゴリを識別する第２の２進データを含むものである、請求項４に記載のテレビジョン装置。８．上記第２の復号器の出力に結合されいて、上記第２の補助情報をバッファリングするデータバッファ（２５８）をさらに具える、請求項４に記載のテレビジョン装置。９．上記データバッファは、第１のキャラクタ・バッファ（２５４）と、第２のキャラクタ・バッファ（２５６）と、キャラクタ参照回路と、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記キャラクタ参照回路に結合された制御回路と、をさらに具えるものである、請求項８に記載のテレビジョン装置。１０．上記データバッファは、上記第１と第２のキャラクタ・バッファ内の無効な第２の補助データを識別する無効データ信号をバッファリングする無効データバッファ（２００）をさらに具えるものである、請求項９に記載のテレビジョン装置。１１．上記第１と第２のキャラクタ・バッファおよび上記無効データバッファの各々は、第１のＦＩＦＯメモリとして配置された直列接続された複数のバッファ・フリップフロップと、各出力フリップフロップの各入力端子が上記直列接続された複数のバッファ・フリップフロップ内の上記バッファ・フリップフロップの各々のそれぞれの出力端子に結合された複数の出力フリップフロップと、上記出力フリップフロップの各々の出力端子に結合された複数のシリアル・バス・レジスタと、を具えるものである、請求項１０に記載のテレビジョン装置。１２．上記制御回路は、第２の補助データを含む上記第２のテレビジョン信号内の各水平ラインに対するシフト信号を生成する第１の制御信号発生器を具え、上記シフト信号はそのような各水平ラインの終了を示し、上記シフト信号は、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記無効データバッファに結合されるものであり、さらに、上記第２の補助データを要求するマイクロプロセッサに応答して読出し信号を生成する第２の制御信号発生器を具え、上記読出し信号は、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記無効データバッファに結合されるものである、請求項１１に記載のテレビジョン装置。１３．第１と第２のテレビジョン信号を処理して、上記第１のテレビジョン信号に含まれているビデオ情報を表す第１の画像領域と上記第２のテレビジョン信号に含まれているビデオ情報を表す第２の画像領域とを有するビデオ画像を表す出力信号を生成するビデオ信号プロセッサと、上記テレビジョン受信機の動作を制御する制御器と、上記制御器と上記ビデオ信号プロセッサの間でデータを通信するＩ²Ｃシリアル・データバスと、を具えるテレビジョン受信機であって、上記制御器は、第１のテレビジョン信号に含まれている第１の補助情報を復号して第１のテレビジョン信号に含まれているテレビジョン・プログラムの第１のプログラム内容を示す第１の２進データを生成する第１の復号器を含み、上記ビデオ信号プロセッサは、第２のテレビジョン信号に含まれている第２の補助情報を復号して第２のテレビジョン信号に含まれているテレビジョン・プログラムの第２のプログラム内容を示す第２の２進データを生成する第２の復号器と、上記第２の２進データをバッファリングするデータバッファとを含み、上記第２の２進データは上記バッファから上記シリアル・データバスを介して上記制御器に伝送されるものである、テレビジョン受信機。１４．上記データバッファは、第１のキャラクタ・バッファと、第２のキャラクタ・バッファと、キャラクタ参照回路と、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記キャラクタ参照回路に結合された制御回路と、をさらに具えるものである、請求項１３に記載のテレビジョン受信機。１５．上記データバッファは、上記第１と第２のキャラクタ・バッファ内の無効な第２の補助データを識別する無効データ信号をバッファリングする無効データバッファをさらに具えるものである、請求項１４に記載のテレビジョン受信機。１６．上記第１と第２のキャラクタ・バッファおよび上記無効データバッファの各々は、第１のＦＩＦＯメモリとして配置された直列接続された複数のバッファ・フリップフロップと、各出力フリップフロップの各入力端子が上記直列接続された複数のバッファ・フリップフロップ内の上記バッファ・フリップフロップの各々のそれぞれの出力端子に結合された複数の出力フリップフロップと、上記出力フリップフロップの各々の出力端子に結合された複数のシリアル・バス・レジスタと、を具えるものである、請求項１５に記載のテレビジョン受信機。１７．上記制御回路は、第２の補助データを含む上記第２のテレビジョン信号内の各水平ラインに対するシフト信号を生成する第１の制御信号発生器を具え、上記シフト信号はそのような各水平ラインの終了を示し、上記シフト信号は、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記無効データバッファに結合されるものであり、さらに、上記第２の補助データを要求するマイクロプロセッサに応答して読出し信号を生成する第２の制御信号発生器を具え、上記読出し信号は、上記第１のキャラクタ・バッファ、上記第２のキャラクタ・バッファおよび上記無効データバッファに結合されるものである、請求項１６に記載のテレビジョン受信機。