JP2001504654A - 直流の観点から第一回路を少なくとも１つの第二回路に適合させるための方法並びに装置 - Google Patents

Abstract

(57)【要約】 直流の観点から、第一直流電圧を基準電位とする第一回路（３）の信号入力（４）を、第二直流電圧を基準電位とする少なくとも１つの第二回路（１）の信号出力（２）に適合させるための方法及び構成に於いて、信号入力（４）がそれぞれの第二回路（１）のそれぞれの信号出力（２）にそれぞれの第一抵抗値（Ｒ１）を経由して接続されていて、これによって第一直流電流（ＩＲ１）がそれぞれの第一抵抗値（Ｒ１）を通って流れることが可能なようにされている。信号入力（４）は、ゼロとは異なる予め定められた値である、第一直流電圧（Ｕ）の電圧源に仮想的に短絡されるように適合されている。第一回路（３）は直流相殺電流（Ｉ）を内部的に生成し、それを信号入力（４）の中に流入させるように適合されている。信号入力（４）が、選択可能な第二抵抗値（Ｒ２）を介して接地電位に接続されており、これによって第二直流電流（ＩＲ２）が第二抵抗値（Ｒ２）を通って流れる。この第二抵抗値（Ｒ２）は、直流相殺電流（Ｉ）、直流電流（ＩＲ１）及び直流電流（ＩＲ２）の合計がゼロに等しくなるように選択されている。

Description

【発明の詳細な説明】 直流の観点から第一回路を少なくとも１つの第二回路に適合させるための方法並 びに装置 産業上の利用分野 本発明は一般的に直流の観点から第一回路を少なくとも１つの第二回路に適合 させるための構成に関し、更に詳細には直流の観点から、第一直流基準レベルを 基準電位とする第一回路の信号入力端子を、第二直流基準レベルを基準電位とす る少なくとも１つの第二回路の信号出力端子に適合させるための構成に関する。 従来の技術 ラインインタフェース回路と符号変換器とを具備した例えば、ラインインタフ ェース基板上で、ラインインタフェース回路の信号入力端子と同様に符号変換器 の信号出力端子は以前は接地線を介して関連づけられていたので、ラインインタ フェース回路の信号入力端子と符号変換器の信号出力端子との間を直接接続する ことが可能であった。しかしながら最新の符号変換器はそれらの信号出力端子に 対して、接地電位と＋５Ｖとの間、最も一般的には約２．２５Ｖ程度の基準電圧 を有しており、一方ラインインタフェース回路の信号入力端子は接地電位を基準 としている。もしもその信号入力端子が接地電位を基準としているラインインタ フェース回路が、その信号出力端子が２．２５Ｖを基準としている符号変換器と 相互接続される場合、ラインインタフェース回路で出力されるライン電流内にオ フセット電流が得られる。ライン電流の極性が反転した際に、このオフセット電 流はその極性を維持する。従ってライン電流の正常及び反転極性のそれぞれに対 して異なるライン電流が得られる。 この問題を解決する１つの方法は結合キャパシタをラインインタフェース回路 の信号入力端子と符号変換器の信号出力端子との間に相互接続することである。 しかしながらこの結合キャパシタはシステムが不安定とならないようにするため に大きくなければならない。 発明の目的と要約 本発明の目的は一般的に直流の観点から、第一直流基準レベルを基準電位とす る第一回路、例えばラインインタフェース回路の信号入力端子を、第二直流基準 レベルを基準電位とする少なくとも１つの第二回路、例えば符号変換器の信号出 力端子に結合キャパシタを使用せずに適合させることである。 これは本発明に基づいて実現され、この中である直流電流が意図的に第一回路 の信号入力端子の中を流れることが可能とされており、この電流の第一回路内で の影響は反対極性の対応する電流を生成させることで除去される。 更に詳細には、この目的は本発明に基づいて主に次のように実現される。即ち 信号入力端子はゼロ以外の予め定められた値の第一直流基準電圧に仮想的に短絡 されるように適合されており、信号入力端子はそれぞれの第一抵抗値を介してそ れぞれの信号出力端子に接続されていて、これによって第一直流電流がそれぞれ の第一抵抗値を通って流れることが可能とされており、信号入力端子は選択可能 な第二抵抗値を介して接地電位に接続されていて、これによって第二直流電流が 第二抵抗値を通って流れ、この第二抵抗値は第一回路の信号入力端子内での第一 直流電流と第二直流電流とで形成された直流電流の合計が予め定められた値とな るように選択されており、またラインインタフェース回路はこの直流電流の合計 に等しく極性が反対の直流相殺電流を内部的に生成して直流電流合計の影響を除 去するように適合されている。 これによって第一回路の信号入力端子とそれぞれの第二回路の信号出力端子と の間の結合キャパシタの必要性が無くなる。従って接地電位に接続された抵抗値 を適切に選択することで、第一回路は第二回路に容易に適合される。 図面の簡単な説明 本発明を添付図を参照して更に詳しく説明する、ここで１つの図は本発明に基 づく１つの構成の１つの実施例を示す。 実施例の詳細な説明 本発明をラインインタフェース回路とそこに接続された単一の符号変換器とに 関連して説明するが、本発明は第一直流基準電圧レベルを基準とする第一回路の 信号入力端子を別の直流基準電圧レベルを基準とする少なくとも１つの第二回路 の信号出力端子に接続させる場合に、一般的に適応できることは理解されたい。 図に於いて１は符号変換器を表し、これはその信号電圧出力端子２上のアナロ グ信号電圧をラインインタフェース回路３の信号電流入力端子４に転送するよう に適合されている。 符号変換器１の信号電圧出力端子２は図示された実施例の中で、２．２５Ｖの 直流基準電圧レベルを基準とするように仮定されており、一方ラインインタフェ ース回路３の信号入力端子４は接地電位に等しい直流基準電圧レベルを基準とす ると仮定されている。導入部で述べたように、直流基準電圧レベルのこの差はラ インインタフェース回路内にオフセット電流を生じさせ、このオフセット電流は 続いて極性が逆転した時に異なる値のライン電流をラインインタフェース回路か ら出力させる。 符号変換器１の信号出力レベルをラインインタフェース回路３の信号入力レベ ルに適合させるために、本発明に基づけばラインインタフェース回路３の信号入 力端子４は直流基準電圧レベルＵに仮想的に短絡されるように適合されていて、 この直流基準電圧レベルＵは本発明に基づけばゼロとは別の予め定められた値で ある。 従って、信号入力端子４の直流基準電圧レベルは直流電圧レベルＵであり、こ れは図示された実施例では、例えば１．２５Ｖと仮定されている。 本発明の１つの実施例に基づけば、ラインインタフェース回路３の信号入力端 子４は直流電圧レベルＵに、ラインインタフェース回路３内の図式的に図示され た電流増幅器５を経由して接続されている。電流増幅器５の入力電流は、良く知 られている方法でその出力電流を制御する。 本発明に基づけば符号変換器１の信号出力端子２がラインインタフェース回路 ３の信号入力端子４にその値を違えることが可能な抵抗値Ｒ１を経由して接続さ れている。図示された実施例に於いて信号出力端子２上の直流電圧レベルはライ ンインタフェース回路３の信号入力端子４上の直流電圧レベルＵよりも高いと仮 定されているので、直流電流ＩＲ１が抵抗値Ｒ１を通って流れることが出来る。 また、本発明に基づけばラインインタフェース回路３の信号入力端子４は選択 可能な抵抗値Ｒ２を介して接地電位に接続されている。従って直流電流ＩＲ２が 抵抗値Ｒ２を通って接地電位に流れる。 本発明によれば抵抗値Ｒ２は次のように、すなわちラインインタフェース回路 ３の信号入力端子４内の直流電流ＩＲ１とＩＲ２の合計が、抵抗値Ｒ１の値には 関係しない予め定められた値となるように選択される。従ってこの予め定められ た直流電流合計値はラインインタフェース回路に固有である。 図に示された実施例に於いて、ラインインタフェース回路３内のこの予め定め られた値の直流電流合計の影響を除去するために、ラインインタフェース回路３ はラインインタフェース回路３内の電流発生器６によって直流相殺電流Ｉを内部 的に生成するように適合されている。この直流相殺電流Ｉは直流電流合計に対応 するが極性は反対である。 図に示された実施例に於いて、電流発生器６はラインインタフェース回路３の 信号入力端子４に接続されており、その結果として電流Ｉは信号入力端子４内の 電流合計値と同じ値となる。 図示はされていないが、電流発生器６が代わりに電流増幅器５の出力に接続さ れている場合、電流発生器で発生される電流はラインインタフェース回路３の信 号入力端子内の電流合計に電流増幅器５の利得を掛けたものに等しくなるべきで ある。しかしながら理解されるであろうが、もちろん電流発生器６を信号入力端 子４からの信号経路の任意の場所に挿入する事は可能である。 信号入力端子４は仮想的に直流基準電圧レベルＵに短絡されるので、抵抗値Ｒ ２の値は信号入力端子４内の直流電流のみに影響を与える。従って信号出力端子 ２と信号入力端子４との間の交流信号伝送は抵抗値Ｒ２の値には影響されない。 従って、抵抗値Ｒ１が最初に希望する交流信号伝送に対して大きさが決められ 、それから信号電流入力端子４内の直流電流が希望する電流となるように直流バ ランスを取るように抵抗値Ｒ２を適合出来る。 従って、本発明に基づく構成により夫れ夫れの信号出力端子２と信号入力端子 ４との間に結合キャパシタは不要となる。同時にラインインタフェース回路３の 信号入力端子４を、異なる符号変換器の各直流基準電圧レベルに対して抵抗値Ｒ ２の値を単純に選択することで容易に適合させることが出来る。複数の符号変換 器の信号出力端子をそれぞれの抵抗値を介してラインインタフェース回路３の１ つのそして同一の信号入力端子に接続可能であることを理解されることを指摘し ておきたい。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 1. 直流の観点から、第一回路（３）の信号入力（４）であって第一直流基準 電圧レベルにある該信号入力（４）を、少なくとも１つの第二回路（１）の信号 出力（２）であって第二直流基準電圧レベルにある該信号出力（２）に適合する 方法であって、信号入力（４）をそれぞれの信号出力（２）にそれぞれの第一抵 抗値（Ｒ１）を経由して接続することを含む前記方法であって、 ・ゼロとは異なる第一直流基準電圧レベル（Ｕ）を選択し、 ・信号入力（４）を第一基準電圧レベル（Ｕ）に仮想的に短絡し、 ・第一回路（３）内で直流相殺電流（Ｉ）を発生し、それを信号入力（４）に流 入させ、そして ・信号入力（４）を選択可能な第二抵抗値（Ｒ２）を介して接地電位に接続して 、直流相殺電流（Ｉ）、それぞれの第一抵抗値（Ｒ１）を通って流れる複数の電 流（ＩＲ１）、及び第二抵抗値（Ｒ２）を通って流れる電流（ＩＲ２）の合計が ゼロに等しくなるように前記第二抵抗値（Ｒ２）を選択することを特徴とする方 法。 2. 直流の観点から、第一回路（３）の信号入力（４）であって第一直流基準 電圧レベルにある該信号入力（４）を、少なくとも１つの第二回路（１）の信号 出力（２）であって第二直流基準電圧レベルにある該信号出力（２）に適合させ るための構成であって、信号入力（４）がそれぞれの信号出力（２）にそれぞれ の第一抵抗値（Ｒ１）を経由して接続されていて、これによって第一直流電流（ ＩＲ１）がそれぞれの第一抵抗値（Ｒ１）を通って流れる前記構成であって、 ・信号入力（４）が、ゼロとは異なる予め定められた値である、第一直流電圧（ Ｕ）の電圧源に仮想的に短絡されるようにされ、 ・第一回路（３）が直流相殺電流（Ｉ）を内部的に発生し、それを信号入力（４ ）に流入させ、そして ・信号入力（４）が、選択可能な第二抵抗値（Ｒ２）を介して接地電位に接続さ れ、直流相殺電流（Ｉ）、第一直流電流（ＩＲ１）及び第二直流電流（ＩＲ２） の合計がゼロに等しくなるように選択された前記第二抵抗値（Ｒ２）を通って前 記第二直流電流（ＩＲ２）が流れる ことを特徴とする構成。 3. 直流の観点から、ラインインタフェース回路（３）の信号入力（４）であ って第一直流電圧にある該信号入力（４）を、少なくとも１つの符号変換器（１ ）の信号出力（２）であって第二直流電圧に適合させるための構成であって、信 号入力（４）がそれぞれの信号出力にそれぞれの第一抵抗値（Ｒ１）を経由して 接続されて、これによって第一直流電流（ＩＲ１）がそれぞれの第一抵抗値（Ｒ １）を通って流れる前記構成であって、 ・信号入力（４）が、ゼロとは異なる予め定められた値である、第一直流電圧（ Ｕ）の電圧源に仮想的に短絡され、 ・ラインインタフェース回路（３）が直流相殺電流（Ｉ）を内部的に発生し、そ れを信号入力（４）に流入させ、そして ・信号入力（４）が、選択可能な第二抵抗値（Ｒ２）を介して接地電位に接続さ れ、これによって直流相殺電流（Ｉ）、第一直流電流（ＩＲ１）及び第二直流電 流（ＩＲ２）の合計がゼロに等しくなるように選択された前記第二抵抗値（Ｒ２ ）を通って前記第二直流電流（ＩＲ２）が流れる ことを特徴とする前記構成。 4. 請求項３記載の構成であって、信号入力（４）が第一直流電圧（Ｕ）の電 圧源に電流増幅器（５）の各入力端子を介して接続されていることを特徴とする 前記構成。 5. 請求項３または４記載の構成であって、ラインインタフェース回路（３） 内に具備された電流発生器（６）が直流相殺電流（Ｉ）を発生することを特徴と する前記構成。