JP2001501768A - 電界放出トライオード、これに基くデバイス、およびその製造方法 - Google Patents

Abstract

(57)【要約】 電界電子放出トライオードは、配向されたホイスカ・アレイから調製されたシリコン・エミッタに基く。ホイスカは、気相−液相−固相機構に従って気相からの結晶により、（１１１）配向された単結晶シリコン基板上にエピタキシャル成長させられた。同じエピタキシャル・プロセスが、ゲート（抽出）電極を基板／カソード（スペーサ−１）から分離する柱状スペーサの調製のために用いられる。チップ・エミッタおよび柱状スペーサの異なる直径と高さとが、配向されたホイスカ成長の開始／局在化のため使用される異なる金属溶媒によって形成される。エミッタの半導体質が、大きな面域の多重チップ・アレイからの電界電子放出の均一化のためにその高い直列抵抗を用いることを可能にする。放出の更なる均一化は、エミッタの仕事関数を減じる物質でエミッタのコーティングによって保証される。

Description

【発明の詳細な説明】 電界放出トライオード、これに基くデバイス、およびその製造方法 発明の分野 本発明は、固体から真空中への電子放出効果を用いるデバイスに関し、真空マ イクロエレクトロニックスのデバイスに関し、特にダイアモンド・コーティング を有するデバイスを含む電界放出カソード、ならびに電界放出ディスプレイ、マ イクロ波デバイス、などのような電界電子放出に基くデバイスに関する。 従来技術 電界電子放出エレクトロニックスおよび真空マイクロエレクトロニックス用の カソードは、原則として、フォトリトグラフィ、エッチング、マスクを介する蒸 着などによって形成されるチップ・エミッタの規則的なアレイである。 同じ基板上のホイスカの制御成長の後、カソードの放出を増す材料としてダイ アモンドまたはダイアモンド相当の炭素によりエミッタを研ぎだし、エミッタの 先端のコーティングにより、単結晶シリコン基板上に調製された電界電子放出カ ソードが公知である［１］。このようなカソードは、どんなゲート（抽出）電極 も含まない。このことは、電界放出電流が遠隔電極、例えばアノードに対する電 圧の印加によって制御されることを仮定する。このことは、デバイスがダイオー ド・モードで働くことを意味する。このようなカソードにおいては、制御電圧は ２００Ｖ以上のレベルでなければならないが、多くの用途は、最近のマイクロエ レクトロニックスと共用可能な制御電圧２０ないし３０Ｖで働くことができるカ ソードを必要とする。 チップ・エミッタを含む電界電子放出トライオード、単結晶シリコン基板上に 作られたゲート電極、およびアノードが公知であり、チップ・エミッタは、分離 スペーサによりゲート電極およびアノードから分離される［２］。ゲート電極は 、小さな（約１マイクロメートル）距離でエミッタから分離され、この距離はデ バイスの入力容量を増加する。このようなトライオードにおいては、ゲート電極 は、 容量を数倍大きくする誘電体によりエミッタから分離される。高い容量は、マイ クロ波エレクトロニックスにおけるこのようなトライオードの用途を制限する。 更に、安定した電界放出のためには、かかるデバイスにおける真空が１０^-8トー ル以上の高さであるべきであり、これはかかるデバイスの製造技術に対する需要 を厳しいものにする。 ダイオード・モードのデバイスに基くディスプレイが公知である［１］。この ようなディスプレイに必要な動作電圧（２００Ｖ以上）は、アノードに対して析 出されたリンの機械的強度に対する必要を増す。このことは、ディスプレイの信 頼性を減じる。加えて、ディスプレイにおいて用いられる他の構成要素およびマ イクロエレクトロニックス（ドライバ）は高電圧モードでなければならず、この ことがかかるディスプレイにおける標準的な集積回路を使用する可能性を制限す る。 単結晶シリコン基板に配置されたチップ・エミッタのカソード、アノード、お よびカソードとアノード間に隔てられたゲート電極を含むマトリックス・アドレ ス指定されたディスプレイが公知である［２］。このようなディスプレイにおい て、ゲート電極とアノード間の距離は小さい（約５０マイクロメートル）。この ことは、アノード／カソード間の空間を必要な超高真空まで抜気することを困難 にする。これは、リンから生じるガスがカソードを損なうディスプレイにおける 特殊な問題となる。 電界放出トライオードおよびディスプレイの製造において特別な問題が存在す る。問題の１つは、アノードをカソードから分離し、かつアノードをゲート電極 から分離するスペーサの生成に関する。特許［１］に記載されたダイオードで作 られたディスプレイでは、スペーサが手作業で組み込まれるが、無論これが当該 技術の短所である。特許［２］では、当該製造技術は、チップ・エミッタ、スペ ーサ、ゲート電極、および高価なサブミクロン技術に基くアノードの調製のため の手順を含む。ゲート動作電圧が低いほど、当技術は更に複雑となる。 前記短所および制約は、本発明において排除される。 発明の概要 単結晶シリコン基板上に作られたチップ・エミッタと、ゲート（抽出）電極と 、 アノードとを含み、ゲート電極からのチップ・エミッタならびにアノードからの チップ・エミッタが分離スペーサにより隔てられる電界電子放出トライオードが 堤案される。チップ・エミッタは、シリコン基板上にエピタキシャル成長したシ リコン・ホイスカから作られ、ゲート電極はスペーサ上に静置する別個のボディ から作られる。スペーサ、少なくともエミッタとゲート電極間のスペーサは、基 板で共通のモノリシック・ボディとして構成され、分離層によって被覆される。 エミッタおよびスペーサは異なる高さと異なる断面を持ち、エミッタは最小限の 高さと最小限の断面とを有するが、エミッタをアノードから分離するスペーサは 最大限の高さと最大限の断面を有する。 ゲート電極は、導電グリッドにより覆われる開口を持つ多孔誘電板として作ら れる。当該ゲート電極は、誘電板または導電グリッドによってスペーサ上に静置 している。このスペーサは、円錐状、円筒状、プリズム状、切頭円錐状、あるい は切頭プリズム状の柱体の形状を有する。スペーサは、チップ・エミッタ間また はエミッタ群間に分散される。多重チップ・トライオードの場合は、エミッタは 安定直列抵抗として機能し得る。チップ・エミッタの端部（頂点）は、電子の放 出を増す材料（例えば、ダイアモンドあるいはダイアモンド相当物質）のコーテ ィングを有する。 本発明の務めは、チップが単結晶シリコン基板、アノード、およびカソードと アノード間に置かれたゲート電極上に配置されたマトリックス電界放出カソード を含むデバイスの設計によっても実現される。ゲート電極の導電グリッドは電気 的に絶縁されたバスとして区分され、アノードは導電層とリンとにより被覆され た透過材料から作られ、アノードおよび（または）カソードは抽出電極のバスと 直角をなす電気的に絶縁された導電バスとして区分される。当該デバイスは、個 々のあるいはグループ化されたエミッタがカソード・バスに載置され、ゲート電 極の開口がエミッタに対面して配置される上記トライオードに基いて作ることが できる。 トライオードの製造方法もまた本文に堤案される。当該方法は、チップ・エミ ッタ・カソード、ゲート電極、アノード、カソードとアノード間およびカソード とゲート電極間のスペーサの形成を含んでいる。チップ・エミッタおよびスペー サは、気相−液相−固相の機構に従って気相からのホイスカの成長後に、それら の研ぎだし、およびスペーサの絶縁層による被覆によって生成される。ゲート電 極は、アルミニウム箔上へのタングステンまたはモリブデンの蒸着によって作ら れる。電極の区分および多孔形成は、フォトリトグラフィおよびプラズマ・エッ チングにより行われ、次いで、アルミニウム箔のスルー・アノード酸化（ｔｈｒ ｏｕｇｈ ａｎｏｄｉｃ ｏｘｉｄａｔｉｏｎ）が実現される。最初に、スペー サが生成され、次いで、チップ・エミッタが作られる。ホイスカの成長によるス ペーサとエミッタの生成時に、シリコンの異なる金属溶媒、即ち金、プラチナあ るいはニッケルが用いられる。ホイスカ成長後に、気相−液相−固相の成長機構 の結果としてホイスカの頂点に形成されるシリコンのアロイの固化した小滴の前 記溶媒による除去と同時に、ホイスカの化学的研ぎだしの諸作業が行われる。エ ミッタの生成時に、プロジェクション・リトグラフィが用いられる。 図面の簡単な説明 本発明は、下記の図面によって示される。 図１は、スペーサにより担持されるゲート（抽出）電極を持つカソードの概略 図、 図２は、アノードを担持するスペーサを持つ電界電子放出トライオードの概略 図、 図３は、エミッタとゲート電極間の付加的な絶縁層を持つトライオードの概略 図、 図４は、電界電子放出トライオードの別バージョンの概略図、 図５は、電界放出ディスプレイの概略図、 図６は、ゲート電極の一部の概略図、 図７は、チップ・エミッタをゲート電極におけるグリッドで覆われた開口に当 接当させたトライオードの概略図、 図８は、ディスプレイの一部における構成要素の配置図（カソード上に投射） である。 発明の実現のための最良の実施形態 ゲート電極を持つカソードが図１に示される。電界電子放出トライオードの当 該構成要素は、単結晶シリコン基板２上にエピタキシャル成長したホイスカから 調製されたチップ・エミッタ１を含む。誘電（絶縁）層４により被覆されたスペ ーサ３（スペーサー１と呼ぶ）は、同じ基板上に再びエピタキシャル成長させら れる。エミッタとスペーサとは、基板とモノリシック単結晶ユニットを形成する 。誘電板６上に実現されたゲート電極５は、スペーサ上に静置している。この誘 電板は、エミッタ側から金属層７によって被覆される。誘電板には開口が作られ 、開口は金属層７と続く導電グリッド８により覆われている。エミッタとスペー サ―１とは、グリッド８からエミッタ１までの距離が少なくとも数マイクロメー トルとなるように異なる高さを有する。 ゲート電極をカソードに加えて、スペーサ１０（スペーサ−２と呼ぶ）を介し てシリコン基板２に静置するアノード９をも含むトライオードが、図２に示され る。これらスペーサは、再びシリコン基板上にエピタキシャル成長したホイスカ から調製され、基板と共にモノリシック・ユニットを形成する。これらの高さは 、原則として、スペーサ−１の高さを著しく越える。 導電グリッド８とゲート電極５の金属層７とがアノード側から配置される電界 電子放出トライオードの変更例が図３に示される。トライオードのこのような変 更例では、ゲート電極とエミッタ間の絶縁が強化され、さもなければ絶縁層によ りスペーサ−１のコーティングの必要はもはやない。 アノードがゲート電極５上に直接配置される電界電子放出力ソードのもう１つ の変更例が、図４に示される。当例では、アノードが誘電板６によりグリッド８ から絶縁される。 図５ａおよび図５ｂには、先に述べたカソードに基くディスプレイの２つの変 更例が示される。これらのディスプレイは、ゲート電極とスペーサ−１とスペー サ−２を持つカソード要素に加えて、透明な導体１３（通常は、複合インジウム 錫酸化物）の層で被覆された透明な材料（例えば、ガラス）１２と、リン１４と から構成されたアノードをも含んでいる。 上記のスペーサ−１およびスペーサ−２は、気相−液相−固相の機構に従って ホイスカの化学気相成長（ＣＶＤ）により成長させられ、その後ホイスカの頂点 から金属溶媒により固化したシリコン・アロイ小滴を除去する。この除去は、化 学的エッチングにより実現される。従って、スペーサは、その頂点にある曲率半 径を持つ円錐状、または切頭円錐状、または切頭ピラミッド状の柱体の形状を有 する。電極との頂点の接触の電気容量を減じるためには、前記半径はできるだけ 小さくなければならない。 チップ・エミッタは、気相−液相−固相の機構に従って気相からも成長させら れる。かかる技術により、それらの幾何学的パラメータ（高さ、直径、曲率半径 ）は制御可能である。特に、エミッタの高さは、数十マイクロメートルであり、 その直径は１ないし５マイクロメートル、曲率半径は約１０ナノメートルである 。エミッタ材料（シリコン）の抵抗率は、１０ないし１００Ｏｈｍ・ｃｍである 。従って、個々のエミッタの抵抗値は、１０⁶ないし１０⁷Ｏｈｍである。電界放 出回路におけるこのような抵抗値は、安定抵抗の機能を実現する。これは、個々 のエミッタ内部の電流を均し、このように、大きな面域における放出の均一性が 保証される。 エミッタの頂点は、例えばダイアモンドまたはダイアモンド相当物質における 低い電子仕事関数を特徴とする材料で被覆される。このため、比較的低電圧にお ける電界電子放出が保証される。更に、このことは、電界電子放出電流の異なる エミッタからの拡散を減じ、即ち、エミッタ内部の放出の均一性を保証する。 ゲート電極の一部である、グリッド８およびスペーサ−１とのゲート電極の仮 接触域１５が図６に示される。スペーサ−２を通すための開口１６もまた示され る。両方の種類のスペーサが、ゲート電極のグリッドと接して配置されるエミッ タ群間の領域内に配置され、スペーサ−１およびスペーサ−２は異なる周期を有 する。単位面積当たりのスペーサ−２の密度はスペーサ−１の密度より小さいが 、それらの直径は著しく大きい。アドレス指定の目的のため、エミッタ群が座標 の一方に沿って電気的に絶縁された導電カソード・バスの直線的領域に配置され る。先の座標と直角をなす他の座標は、ゲート電極またはアノード上に配置され る。 電極におけるグリッドで覆われた開口にエミッタを当接させたゲート電極の一 部が図７に示される。スペーサ−１（１７で示される）は、点線で示される。ま た破線により、エミッタ群が配列されるカソードにバスが区切られている。ゲー ト電極の直角のバスは示さない。 図８には、ディスプレイの部分（カソードにおける投射）における構成要素の 配置が示され、同図では、エミッタ群がカソードのバス１８上でゲート電極の開 口に対面して配置される。６角形１７はスペーサ−１を表わしている。スペーサ −２は比較的大きな６角形１９として示される。 このような設計の電界電子放出カソード（および対応するディスプレイ）の製 造技術において、下記の要因が決定的な役割を演じる。即ち、 （ａ）ゲート電極の調製のための特別な設計および技術、 （ｂ）チップ・エミッタおよびスペーサの両方の種類の調製のための基礎とし て働くホイスカの成長速度の依存性、 （ｃ）投射フォトリトグラフィの可能性。 ゲート電極は、厚さが２０マイクロメートルで、３００マイクロメートルの開 口の間隔で穿孔された酸化アルミニウム板を示している。２００マイクロメート ルの直径を持つ各開口は、タングステン・グリッドで覆われている（図６ないし 図８参照）。ゲート電極は、技術用ガラス基板に調製され、その上に最初に厚さ が２マイクロメートルのタングステン膜が被着される。フォトリトグラフィおよ びプラズマ化学的エッチングにより、グリッドのパターンが前記タングステン膜 上に作られる。次に、アルミニウム層がタングステン膜上に被着され、フォトリ トグラフィおよび液体エッチングによって、タングステン膜まで達するアルミニ ウムの穿孔パターンおよびスルー・アノード酸化が行われる。最後に、技術用ガ ラス基板が溶解され、自由なグリッドが形成される。スペーサ−２に対する直径 が１５０マイクロメートルの開口が、（比較的小さな）開口間の間隔をおいて対 称的に作られる。 ゲート電極の穿孔のために用いられるフォトマスクは、スペーサおよびエミッ タの製造のため後で使用されるフォトマスクと一致するマークを有する。 ［３、４］の前に、下記のことが確立された。即ち、 （１）気相−液相−固相の機構によるホイスカの成長速度は、それらの直径に 依存し、成長速度は１マイクロメートルより小さく１０マイクロメートルより大 きな直径で減じる。 （２）成長速度は金属溶媒の種類に依存し、例えば、Ａｕ：Ｐｔ：Ｎｉ系統で は、金で最小となりニッケルで最大である。 事例１ 以下において、スペーサおよびエミッタの調製のための手順を記述する。 （ａ）（シリコン酸化膜の厚さが０．５ないし０．７マイクロメートルの）熱 酸化シリコン・ウエーハでは、直径が２０マイクロメートル、厚さが１マイクロ メートルのプラチナ粒子の正方アレイは、スペーサ−２の開口を意図する領域を 除いて（前項参照）、その間が３００マイクロメートルの距離で、ゲート電極に おける開口に対して中心で対称的に生成される。次いで、プラチナ粒子がスペー サ−１の生成のために用いられる。 （ｂ）同じウエーハは、後で、厚さが０．５ないし１マイクロメートルの火成 岩酸化物（ｐｙｒｏｌｉｔｈｉｃａｌ ｏｘｉｄｅ）により被覆される。繰返し 適合されたフォトリトグラフィにより、直径が１００マイクロメートルの開口が 明けられ、厚さが０．５マイクロメートルのニッケル膜が開口を介して蒸着され 、次に厚さ５マイクロメートルまで膜がエレクトロリトグラフで肥厚される。こ のニッケル粒子が、スペーサ−２の生成のため用いられる。 （ｃ）同じウエーハが、再び厚さが０．５ないし１マイクロメートルの火成岩 酸化物により、かつ繰返し適合されたフォトリトグラフィによって、ゲート電極 の開口に対して直径が１００マイクロメートルの円形領域に被覆され、直径が４ マイクロメートルの開口が相互に１０マイクロメートルの距離で規則的に生成さ れる。次に、開口は基板へ０．５マイクロメートルまで掘り下げられる。凹部に は、０．２の厚さに金膜が蒸着される。次いで、凹部の底部を除く全ての表面か ら、例えば機械的な払拭により金が除去される。最後に、フッ素酸の溶液により 、形成された酸化物が全ての表面から除去される。次に、残った金粒子がエミッ タの生成のために用いられる。 （ｄ）反応炉内で１０００℃における気相−液相−固相機構によって、５％の 塩化物濃度の水素シリコン四塩化物ガス混合物中で、ホイスカが基板上に成長さ せられる。結晶化中に、チップ・エミッタおよびスペーサに対するホイスカの以 降の変態のため意図されるホイスカが、文献［３］に従って、異なる高さ―エミ ッタに対しては最小、スペーサ−２に対しては最大−となるようにプロセスが選 択される。 （ｅ）ホイスカの頂点で固化した金属溶媒／触媒によるシリコン・アロイの小 滴が、シリコンをゆっくりした速度で腐食する溶液中の処理によって除去される 。この手順中、同時に、ホイスカの研ぎだしがスペーサとエミッタの形成と共に 生じる。 （ｆ）予備的な研ぎだし後に、全てのチップが厚さが１マイクロメートルまで の酸化物の形成により酸化される。 （ｇ）チップ・エミッタからの酸化物が、フッ素酸を含む溶液によりカソード 表面の処方されたコーティングにより除去される。このような手順で、全てのス ペーサの頂点は酸化物により被覆されたまま残る。 （ｉ）チップ・エミッタは、熱間フィラメント化学気相成長［５］でダイアモ ンドにより被覆される。この被覆時に、全てのスペーサも同様にダイアモンドに より被覆される。しかし、この手順は、ドープされないダイアモンドがその絶縁 特性を保持するので、スペーサにとっては重要でない。 （ｋ）上記の技術に従って調製されたゲート電極は、図２の方式に従ってスペ ーサ−１上に置かれる。かかる構成において、スペーサ−２は１５０マイクロメ ートルの直径で、開口間距離が１．５ｍｍを持つ上記の開口を通過する。 このようなデバイスの一部が、図５、図６および図７に示される。 （ｌ）後で、アノードがスペーサ−２上に配置される。 （ｍ）調製された構造体は、カソード、アノードおよびゲート電極に対する電 気的接点およびゲート電極を有する真空の漏れない室内で組つけられ、ポンプで 抜気されて密閉される。 事例２ 事例１におけるように、同じ手順が行われるが、ステップ（ｂ）後に、チップ ・エミッタの調製のため投影リトグラフィが用いられる間にスペーサが成長させ られる。リトグラフィにより、金の粒子が凹部の底部に生成され、フッ素酸によ り酸化物の他の領域から金が除去される。 事例３ ディスプレイを製造するために、相互に直角をなす導電バス・システムが、一 方はゲート電極に、他方はアノードあるいはカソードに生成される。 バスが（図７および図８に示されるように）カソードに生成される場合には、 導電バスは、例えば４００マイクロメートルの幅を持ち、これらバス間の間隔は ２００マイクロメートルである。エミッタがバス領域に生成されるがスペーサは 露出間隔に生成され、エミッタ・グループはゲート電極の開口に対面して直径が １００マイクロメートルの領域に生成され、グループ内の個々のエミッタ間の距 離は１０マイクロメートルである。スペーサは、本例のように配向［ＩＩＩ］の 単結晶基板上に成長されたシリコン・ホイスカに特有のように、６角形の断面を 持ち得る。しかし、これらは他の形状（例えば、円形または三角形の形状）も持 ち得る。 事例４ 図５ａに示された概略図によれば、ディスプレイは、エミッタの高さが５０マ イクロメートル、その頂点１０における曲率半径が１０ナノメートルを持ち、か つスペーサ−１が６０マイクロメートルの高さを持つように作られる。１０マイ クロメートルの「エミッタとグリッド」の間隙では、Ｓｐｉｎｄｔカソードと比 較すると、かかるディスプレイの容量は１０倍低減される。カソードとゲート電 極間には、Ｓｐｉｎｄｔカソードにおけるような約５ユニットの誘電係数を持つ 層は存在しないという事実を勘案すると、容量の実際の減少は約５０である。標 準的な研ぎだしでは、ディスプレイには充分な放出電流が１Ｖ／ｕｍの電圧場で 得られることを勘案すると、１０Ｖの必要な使用電圧を生じる。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 19/24 Ｈ０１Ｊ 19/44 19/44 29/04 29/04 29/82 Ｚ 29/82 31/12 Ｃ 31/12 1/30 Ｆ (71)出願人 ヴィクトル・ウラジミロヴィチ・ジルノフ ロシア共和国121609 モスクワ，ルブレフ スコエ・ショッセ 44―２―335 (72)発明者 エフゲニー・インヴィエヴィチ・ギヴァル ギゾフ ロシア共和国117421 モスクワ，ウル・オ ブルチェヴァ 20―12 (72)発明者 ニコライ・ニコラエヴィチ・チューブン ロシア共和国141120 フルヤジノ，モスク ワ・リージョン，ウル・ポレヴァヤ 19― 56 (72)発明者 アラ・ニコラエフナ・ステパノヴァ ロシア共和国119270 モスクワ，ウル・フ ルンゼンスカヤ ９―149，３―ヤ (72)発明者 ヴィクトル・ウラジミロヴィチ・ジルノフ ロシア共和国121609 モスクワ，ルブレフ スコエ・ショッセ 44―２―335

Claims (1)

1. 【特許請求の範囲】 １． チップ・エミッタと、単結晶シリコン基板上に作られたゲート（抽出）電 極と、アノードとを含み、前記チップ・エミッタがゲート電極とアノードとから 絶縁スペーサにより分離され、前記エミッタが、単結晶シリコン基板上にエピタ キシャル成長させられたシリコン・ホイスカで構成され、ゲート電極が、スペー サ上に静置する別個のデテールとして構成され、スペーサは、エミッタとゲート 電極間に配置されたものが、基板とモノリシック単結晶ユニット（ボディ）とし て構成されかつ絶縁層により被覆され、前記エミッタとスペーサとが、その高さ と断面とにおいて異なり、エミッタは最小限の高さと断面とを持ち、エミッタと アノード間のスペーサとアノードとが最大限の高さと断面とを持つ、電界電子放 出トライオード。 ２． 前記ゲート電極が、導電グリッドにより覆われる開口を持つ穿孔された誘 電板として構成される請求項１記載の電界電子放出トライオード。 ３． 前記ゲート電極がその誘電側をスペーサ上になるよう静置する請求項２記 載の電界電子放出トライオード。 ４． 前記ゲート電極がその導電グリッド側をスペーサ上になるように静置する 請求項２記載の電界電子放出トライオード。 ５． 前記スペーサが、円錐状、円筒状、プリズム状、切頭円錐状、あるいは切 頭ピラミッド状の柱体の形状を有する請求項３または４のいずれかに記載の電界 電子放出トライオード。 ６． 前記スペーサが、チップ・エミッタ間または該チップ・エミッタ・グルー プ間に配置される請求項５記載の電界電子放出トライオード。 ７． 多重チップ・トライオードの場合に、前記チップ・エミッタが安定抵抗の 機能を実現する請求項６記載の電界電子放出トライオード。 ８． 前記チップ・エミッタの頂点が電子放出を強化する材料により被覆される 請求項７記載の電界電子放出トライオード。 ９． 前記頂点がダイアモンドまたはダイアモンド相当材料により被覆される請 求項８記載の電界電子放出トライオード。 １０． チップ・エミッタが単結晶シリコン基板上に置かれたマトリックス・電 界電子放出カソードと、アノードと、前記カソードとアノード間に配置されたゲ ート電極とを含み、該ゲート電極の導電グリッドが電気的に絶縁されたバスとし て区切られ、前記アノードが透明な材料から調製され、かつ透明な導電性膜とリ ンとにより被覆され、該アノードおよび（または）カソードは、前記ゲート電極 のバスと直角をなす電気的に絶縁されたバスとして区切られる情報の光学的イメ ージ化（表示）デバイス。 １１． 単一のあるいはグループ化された前記エミッタが、前記カソード・バス に沿って配置される請求項１または２、または９、または１０のいずれかに記載 のデバイス。 １２． 前記ゲート電極の開口がエミッタに対面するように配置される請求項１ ないし１１のいずれか一つに記載のデバイス。 １３． チップ・エミッタ・カソード、ゲート電極、アノード、および前記カソ ードとアノード間の絶縁スペーサの形成のための操作を含み、前記エミッタとゲ ート電極間の付加的なスペーサが形成され、前記チップ・エミッタとスペーサと が、気相−液相−固相機構により気相からホイスカを成長させることにより、か つ絶縁層により前記スペーサのコーティングによって構成され、前記ゲート電極 は、アルミニウム箔上のタングステンまたはモリブデンの蒸着により、かつ前記 アルミニウムの以後のスルー・アノード酸化を用いて、フォトリトグラフィおよ びプラズマ化学的エッチングによって電極の区分および多孔形成によって構成さ れる電界電子放出トライオードの製造方法。 １４． 前記スペーサが最初に作られ、次いでチップ・エミッタが作られる請求 項１３記載の方法。