JP2001501054A - 遅延補正回路 - Google Patents
遅延補正回路Info
- Publication number
- JP2001501054A JP2001501054A JP10514715A JP51471598A JP2001501054A JP 2001501054 A JP2001501054 A JP 2001501054A JP 10514715 A JP10514715 A JP 10514715A JP 51471598 A JP51471598 A JP 51471598A JP 2001501054 A JP2001501054 A JP 2001501054A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- clock
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Pulse Circuits (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. クロック信号の信号源(15)と、 クロック信号と非同期のタイミング信号の信号源(15)と、 クロック信号とタイミング信号に応答し、タイミング信号がクロック信号の近 辺の予め設定された時間期間の間安定しているときのみ適正に動作するタイミン グ信号検出器(10)と、 タイミング信号が検出された後、ある遅延時間後に動作するように利用回路( 80)を条件付ける制御回路(70)と、 予め設定された時間期間内にタイミング信号が安定しなければ遅延時間を調整 するように制御回路を条件付ける調整回路(10、20、30、40、50、6 0)と、 からなる遅延補正回路。 2. クロック信号の信号源(15)は、各サイクルが前縁と後縁とを有する連 続するサイクルをもったクロック信号を発生し、 タイミング信号の信号源(5)は、前縁を有するタイミング信号を発生し、 調整回路(10、20、30、40、50、60)は、 タイミング回路の前縁と隣接するクロック信号のサイクルの前縁との間のスキ ューを測定する回路(30)と、 クロック信号の前縁でタイミング信号を検出する回路(10)と、 クロック信号の後縁でタイミング信号を検出する回路(20)と、 スキューが予め設定された最小値よりも小さく、タイミング信号がクロック信 号の前縁で検出されたときは遅延時間を増大させ、スキューが予め設定された最 大値よりも大きく、タイミング信号がクロック信号の後縁で検出されたときは遅 延時間を減少させるように制御回路(70)を条件付ける回路(40、50、6 0)からなる、 請求項1の回路。 3. 制御回路(70)はクロック信号に応答して、タイミング信号が検出され た後、クロック信号の選択されたサイクル数の後に動作するように利用回路(8 0)を条件付ける、 請求項2の回路。 4. 調整回路(10、20、30、40、50、60)中の条件付け回路(4 0、50、60)は、スキューが予め設定された最小値よりも小さく、タイミン グ信号がクロック信号の前縁で検出されたときはクロックの選択されたサイクル 数を増加させ、スキューが予め設定された最大値よりも大きく、タイミング信号 がクロック信号の後縁で検出されたときはクロックの選択されたサイクル数を減 少させるように制御回路(70)を条件付ける、 請求項3の回路。 5. スキュー測定回路(30)はクロック信号の周期の分数の形のスキューを 表わす信号を発生する、 請求項2の回路。 6. クロック信号の前縁でタイミング信号を検出する回路(10)はタイミン グ信号源(5)に結合された入力端子と、クロック信号源(15)に結合された クロック信号入力端子とを有する前縁フリップフロップからなり、 クロック信号の後縁でタイミング信号を検出する回路(20)はタイミング信 号源(5)に結合された入力端子と、クロック信号源(15)に結合された反転 クロック信号入力端子とを有する後縁フリップフロップからなり、 調整回路(10、20、30、40、50、60)中の条件付け回路(40、 50、60)は前縁フリップフロップ(10)、後縁フリップフロップ(20) 、およびスキュー測定回路(30)に応答して、スキューが予め設定された最小 値より小さく、前縁フリップフロップ(10)がタイミング信号を検出したとき は遅延時間を増加させ、スキューが予め設定された最大値より大きく、後縁フリ ップフロップ(20)がタイミング信号を検出したときは遅延時間を減少させる ように制御回路(70)を条件付ける、 請求項5の回路。 7. クロック信号の前縁でタイミング信号を検出するための回路(10)はタ イミング信号源(5)に結合された入力端子と、クロック信号源(15)に結合 されたクロック信号入力端子とを有する前縁フリップフロップからなる、 請求項2の回路。 8. クロック信号の後縁でタイミング信号を検出する回路(20)はタイミン グ信号源(5)に結合された入力端子と、クロック信号源(15)に結合された 反転クロック信号入力端子とを有する後縁フリップフロップからなる、 請求項2の回路。 9. クロック信号源(15)は連続するサイクルをもったクロック信号を発生 し、 制御回路(70)はクロック信号に応答して、タイミング信号が検出された後 、クロック信号の選択されたサイクル数の後に動作するように利用回路(80) を条件付ける、 請求項1の回路。 10. タイミング信号検出器(10)は、タイミング信号源(5)に結合され た入力端子と、クロック信号源(15)に結合されたクロック信号入力端子と、 タイミング信号が検出されたとき信号を発生する出力端子と、 とからなる請求項1の回路。 11. 水平同期信号成分を含む複合ビデオ信号の信号源(5)と、 複合ビデオ信号に同期しており且つ各サイクルが前縁と後縁を有する連続する サイクルをもったバーストロック・クロック信号の信号源(15)と、 バーストロック・クロック信号の前縁で水平同期信号を検出する回路(10) と、 バーストロック・クロック信号の後縁で水平同期信号を検出する回路(20) と、 水平同期信号とバーストロック・クロックの隣接するサイクルの前縁との間の スキューを測定する回路(30)と、 スキューが予め設定された最小値より小さく、水平同期信号がバーストロック ・クロック信号の前縁で検出されたときは増加信号を発生し、スキューが予め設 定された最大値より大きく、水平同期信号がバーストロック・クロック信号の後 縁で検出されたときは減少信号を発生する補正論理回路(60)と、 増加信号に応答してバーストロック・クロック信号の予め設定されたサイクル の数よりも1サイクル大きく遅延させ、減少信号に応答してバーストロック・ク ロック信号の予め設定されたサイクルの数よりも1サイクル小さく遅延させ、そ れ以外の場合は予め設定されたクロックのサイクル数遅延させ、次いでフレーム 記憶メモリ(80)に複合ビデオ信号を表わす連続するサンプルを記憶させるメ モリ制御回路(70)と、 からなる遅延補正回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/717,093 US5963267A (en) | 1996-09-20 | 1996-09-20 | Delay correction circuit |
US08/717,093 | 1996-09-20 | ||
PCT/US1997/015823 WO1998012873A1 (en) | 1996-09-20 | 1997-09-08 | A delay correction circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001501054A true JP2001501054A (ja) | 2001-01-23 |
JP2001501054A5 JP2001501054A5 (ja) | 2005-05-12 |
JP4541452B2 JP4541452B2 (ja) | 2010-09-08 |
Family
ID=24880689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51471598A Expired - Fee Related JP4541452B2 (ja) | 1996-09-20 | 1997-09-08 | 遅延補正回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5963267A (ja) |
EP (1) | EP0927492B1 (ja) |
JP (1) | JP4541452B2 (ja) |
KR (1) | KR100466553B1 (ja) |
CN (1) | CN1137577C (ja) |
AU (1) | AU4258597A (ja) |
DE (1) | DE69709879T2 (ja) |
ES (1) | ES2166560T3 (ja) |
WO (1) | WO1998012873A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
JP2000298447A (ja) * | 1999-04-12 | 2000-10-24 | Nec Shizuoka Ltd | 画素同期回路 |
AU2002320270B2 (en) | 2001-07-03 | 2008-06-05 | Clark Davis Boyd | Self-powered switch initiation system |
US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
KR100486261B1 (ko) * | 2002-09-16 | 2005-05-03 | 삼성전자주식회사 | 스큐가 없는 듀얼 레일 버스 드라이버 |
JP4379380B2 (ja) * | 2005-04-28 | 2009-12-09 | ソニー株式会社 | 水平レジスタ転送パルス生成回路及び撮像装置 |
US8378710B1 (en) * | 2011-09-20 | 2013-02-19 | Nxp B.V. | Secure device anti-tampering circuit |
CN109765779B (zh) * | 2019-01-14 | 2021-08-24 | 上海联影医疗科技股份有限公司 | 延时校正方法、装置、计算机设备和存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162808A (ja) * | 1993-12-10 | 1995-06-23 | Mitsubishi Electric Corp | 映像信号処理装置及び映像信号処理方法及び映像信号記録・再生装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3763317A (en) * | 1970-04-01 | 1973-10-02 | Ampex | System for correcting time-base errors in a repetitive signal |
US4301417A (en) * | 1980-03-12 | 1981-11-17 | Ncr Corporation | Quadriphase differential demodulator |
US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
US4668999A (en) * | 1984-12-04 | 1987-05-26 | Cierva Sr Juan De | Time base equalizer and corrector (TIBEC) for video tape or disk machines in playback modes |
US4667240A (en) * | 1985-07-31 | 1987-05-19 | Rca Corporation | Timing correction circuitry as for TV signal recursive filters |
US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
US5309111A (en) * | 1992-06-26 | 1994-05-03 | Thomson Consumer Electronics | Apparatus for measuring skew timing errors |
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
-
1996
- 1996-09-20 US US08/717,093 patent/US5963267A/en not_active Expired - Lifetime
-
1997
- 1997-09-08 CN CNB971999376A patent/CN1137577C/zh not_active Expired - Fee Related
- 1997-09-08 AU AU42585/97A patent/AU4258597A/en not_active Abandoned
- 1997-09-08 ES ES97940912T patent/ES2166560T3/es not_active Expired - Lifetime
- 1997-09-08 KR KR10-1999-7002260A patent/KR100466553B1/ko not_active IP Right Cessation
- 1997-09-08 DE DE69709879T patent/DE69709879T2/de not_active Expired - Lifetime
- 1997-09-08 WO PCT/US1997/015823 patent/WO1998012873A1/en active IP Right Grant
- 1997-09-08 EP EP97940912A patent/EP0927492B1/en not_active Expired - Lifetime
- 1997-09-08 JP JP51471598A patent/JP4541452B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162808A (ja) * | 1993-12-10 | 1995-06-23 | Mitsubishi Electric Corp | 映像信号処理装置及び映像信号処理方法及び映像信号記録・再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4541452B2 (ja) | 2010-09-08 |
US5963267A (en) | 1999-10-05 |
EP0927492A1 (en) | 1999-07-07 |
DE69709879T2 (de) | 2002-09-19 |
DE69709879D1 (de) | 2002-02-28 |
CN1238099A (zh) | 1999-12-08 |
KR100466553B1 (ko) | 2005-01-15 |
ES2166560T3 (es) | 2002-04-16 |
WO1998012873A1 (en) | 1998-03-26 |
EP0927492B1 (en) | 2002-01-02 |
CN1137577C (zh) | 2004-02-04 |
KR20000036202A (ko) | 2000-06-26 |
AU4258597A (en) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02115774A (ja) | ジッタ・タイミング測定方法 | |
JPS6231289A (ja) | テレビジヨン表示方式 | |
JP2001501054A (ja) | 遅延補正回路 | |
JPH02301375A (ja) | 検出器 | |
JP2995923B2 (ja) | 同期クロック発生回路 | |
JPH09512415A (ja) | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ | |
JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
JP2001509986A (ja) | ディジタル同期信号分離器 | |
US6801246B2 (en) | Method and apparatus for detecting change in video source material | |
JP3182418B2 (ja) | 同期パルス検出用ディジタル回路配置 | |
JPH0119789B2 (ja) | ||
JP2737346B2 (ja) | 映像信号の時間差補正装置 | |
JPH0218636B2 (ja) | ||
JPH01279684A (ja) | 垂直同期信号検出回路 | |
JP2519544B2 (ja) | 非標準信号検出装置およびクロック判定装置 | |
JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
JP3232447B2 (ja) | ビデオ信号の時間軸補正装置 | |
JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
US5995158A (en) | Blanking signal generating control circuit of a video apparatus | |
US20030081148A1 (en) | Method and device for detecting the parity of successive fields of an interlaced video signal | |
JP3114180B2 (ja) | 同期不連続検知装置 | |
JPS58221574A (ja) | 垂直同期信号検出回路 | |
JP2006180441A (ja) | 時間軸補正装置 | |
JPS6410154B2 (ja) | ||
JPS60247377A (ja) | 自動水平同期調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060829 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081119 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |