JP2001358145A - Wiring, method of forming the same, and semiconductor device - Google Patents

Wiring, method of forming the same, and semiconductor device

Info

Publication number
JP2001358145A
JP2001358145A JP2000175739A JP2000175739A JP2001358145A JP 2001358145 A JP2001358145 A JP 2001358145A JP 2000175739 A JP2000175739 A JP 2000175739A JP 2000175739 A JP2000175739 A JP 2000175739A JP 2001358145 A JP2001358145 A JP 2001358145A
Authority
JP
Japan
Prior art keywords
film
wiring
etching
tin
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000175739A
Other languages
Japanese (ja)
Inventor
Norihiko Tamaoki
徳彦 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000175739A priority Critical patent/JP2001358145A/en
Publication of JP2001358145A publication Critical patent/JP2001358145A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent generation of particles, in a process of etching a fine wiring layer provided with a TiN layer as an uppermost layer, using a hard mask such as SiO2. SOLUTION: A wiring laminated structure composed of the hard mask 16 like SiO2, the TiN layer 14, and a thin Ti layer 15 which is interposed between the mask 16 and the TiN layer 14 and is less likely to be etched by etching gas, such as fluorocarbon gas than the TiN layer 14 is adopted, so that a wiring can be formed, preventing a TiF compound which is low in vapor pressure adheres to the inner wall of a chamber, to cause particles to be generated or re-adheres to a wafer to generate etching residues.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体製造プロセス
の配線形成プロセスの中で、特に近年実用化されつつあ
るハードマスクを用いた配線及びその形成方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring using a hard mask which has recently been put into practical use in a wiring forming process of a semiconductor manufacturing process, and a method of forming the wiring.

【0002】[0002]

【従来の技術】半導体集積回路上の半導体素子パターン
は0.25μm以下に微細化の進展に伴い、フォトリソ
グラフィーの露光装置に用いられる光源の短波長化が進
み、また露光装置のレンズ開口率、いわゆるNA値が向
上されるに伴って焦点深度はますます浅くなりつつあ
る。これに従いパターン寸法の精度やパターン化された
良好なレジスト断面形状を得るために、レジスト膜厚も
薄膜化が要請されている。
2. Description of the Related Art With the progress of miniaturization of semiconductor element patterns on a semiconductor integrated circuit to 0.25 μm or less, the wavelength of a light source used in an exposure apparatus for photolithography has been shortened, and a lens aperture ratio of the exposure apparatus has been reduced. As the so-called NA value is improved, the depth of focus is becoming increasingly shallow. In accordance with this, in order to obtain the precision of the pattern dimension and the good patterned cross section of the resist, it is required to reduce the resist film thickness.

【0003】半導体集積回路上のアルミニウムなどの配
線のドライエッチでは、従来はレジストをエッチングマ
スクとして用いてきたが、レジストの薄膜化に伴いシリ
コン酸化膜などをエッチングマスクとして用いる技術
(シリコン酸化膜などをエッチングマスクを一般的にハ
ードマスクと呼ぶ)が実用化されつつある。これは、従
来のようにレジストのみを用い、しかもその膜厚を薄く
してその下地である配線金属膜をエッチングしようとす
ると、金属膜のエッチング終了前にレジストが完全にエ
ッチングされてしまう部分ができ、所定の寸法を有する
配線パターンを正常に形成することが困難になるためで
ある。
In the dry etching of wiring such as aluminum on a semiconductor integrated circuit, a resist has conventionally been used as an etching mask. However, as the resist becomes thinner, a technique using a silicon oxide film or the like as an etching mask is used.
(A silicon oxide film or the like is generally called an etching mask as a hard mask) is being put to practical use. This is because when using only a resist as in the past and reducing the film thickness and trying to etch the underlying wiring metal film, there is a part where the resist is completely etched before the etching of the metal film is completed. This is because it is difficult to normally form a wiring pattern having a predetermined dimension.

【0004】従来のハードマスクを用いた配線形成プロ
セスの工程断面図の一例を図3(a)〜(c)に示す。
図3(a)において、p型シリコン基板31の表面に、
常圧CVD法によって厚さ0.8μmのBPSG(Bo
rophosho−Silicate−Grass)膜
32を堆積し、その表面に厚さ0.4μmのAlCu合
金膜33と、その表面に厚さ0.05μmのTiN膜3
4と、その表面にハードマスクとしてのプラズマCVD
法によって厚さ0.2μmのシリコン酸化膜35を堆積
させる。TiN膜34は、配線の主体となるAlCu合
金膜33の上に形成されるものであって、フォトリソ工
程での反射防止膜となり、また配線のエレクトロマイグ
レーションを抑制するために微細配線においては必ず必
要とされるものである。
FIGS. 3 (a) to 3 (c) show an example of a process sectional view of a wiring forming process using a conventional hard mask.
In FIG. 3A, on the surface of the p-type silicon substrate 31,
0.8 μm thick BPSG (Bo
(Phospho-Silicate-Grass) film 32 is deposited, and an AlCu alloy film 33 having a thickness of 0.4 μm is formed on the surface thereof, and a TiN film 3 having a thickness of 0.05 μm is formed on the surface thereof.
4 and plasma CVD as a hard mask on its surface
A silicon oxide film 35 having a thickness of 0.2 μm is deposited by the method. The TiN film 34 is formed on the AlCu alloy film 33 which is a main component of the wiring, serves as an anti-reflection film in a photolithography process, and is necessarily required for fine wiring in order to suppress electromigration of the wiring. It is said that.

【0005】このシリコン酸化膜35上にレジストマス
ク36をパターニングし、レジストマスク36をエッチ
ングマスクとしてシリコン酸化膜35をドライエッチに
よりパターニングする(図3(b))。
A resist mask 36 is patterned on the silicon oxide film 35, and the silicon oxide film 35 is patterned by dry etching using the resist mask 36 as an etching mask (FIG. 3B).

【0006】次に、レジストマスク36及びシリコン酸
化膜35をエッチングマスクとして、TiN膜34とA
lCu膜33の積層膜を順次エッチングする(図3
(c))。
Next, using the resist mask 36 and the silicon oxide film 35 as an etching mask,
The laminated film of the lCu film 33 is sequentially etched (FIG.
(C)).

【0007】この後、レジストマスク36を除去し、メ
タル配線が完成する。残存するシリコン酸化膜35はそ
のまま上下配線層を絶縁する層間絶縁膜の一部として使
用される。
After that, the resist mask 36 is removed, and a metal wiring is completed. The remaining silicon oxide film 35 is used as it is as a part of the interlayer insulating film for insulating the upper and lower wiring layers.

【0008】[0008]

【発明が解決しようとする課題】以上の工程において、
図3(b)に示したように、ハードマスクであるシリコ
ン酸化膜35のエッチング時に、エッチング下地はTi
N層であるが、シリコン酸化膜エッチングに用いるCF
等のフルオロカーボン系ガスはTiNをエッチングし
やすく、かつエッチング生成物であるTiF化合物はそ
の沸点が284℃であることからもわかるように、ドラ
イエッチング時の処理装置内部の温度下では蒸気圧が低
い。
In the above steps,
As shown in FIG. 3B, when the silicon oxide film 35 as the hard mask is etched, the etching base is Ti.
N layer, CF used for etching silicon oxide film
As can be seen from the fact that a fluorocarbon-based gas such as 4 easily etches TiN, and that the TiF compound, which is an etching product, has a boiling point of 284 ° C., the vapor pressure is lower at the temperature inside the processing apparatus during dry etching. Low.

【0009】従って、TiF化合物37がドライエッチ
ング装置の処理チャンバー内壁に付着し、それが堆積し
て厚くなるとエッチング中のプラズマ下でパーティクル
38となってウエハに再付着し、パターン欠陥39を発
生させたりする。本発明はこのハードマスクを用いる際
に生じる異常の問題点を解決する配線構造及び配線形成
方法を提供するものである。
Therefore, the TiF compound 37 adheres to the inner wall of the processing chamber of the dry etching apparatus, and when the TiF compound 37 deposits and becomes thicker, it becomes particles 38 under plasma during etching and re-adheres to the wafer to generate pattern defects 39. Or The present invention provides a wiring structure and a wiring forming method for solving the problem of abnormalities occurring when using this hard mask.

【0010】[0010]

【課題を解決するための手段】上記問題点を解決する本
発明の配線は、アルミニウムなど主体となる導電膜の表
層にTiN膜が形成され、その上にTi膜が形成され、
さらにTi膜上に電気的絶縁膜を形成したことを特徴と
する。
According to the wiring of the present invention which solves the above problems, a TiN film is formed on a surface layer of a conductive film mainly composed of aluminum or the like, and a Ti film is formed thereon.
Further, an electrical insulating film is formed on the Ti film.

【0011】また、本発明の配線の製造方法は、TiN
膜上にTi膜を形成する工程と、Ti上に絶縁膜を形成
する工程と、絶縁膜上にレジストを形成し、配線パター
ンを形成する工程と、レジストをマスクとして絶縁膜を
Fを含むガスでエッチングする工程と、レジストおよび
前記絶縁膜をマスクとしてTi膜およびTiN膜をエッ
チングする工程とを含む方法である。
Further, the method for manufacturing a wiring according to the present invention is characterized in that TiN
Forming a Ti film on the film, forming an insulating film on the Ti, forming a resist on the insulating film to form a wiring pattern, and forming a gas containing the insulating film with F using the resist as a mask. And a step of etching the Ti film and the TiN film using the resist and the insulating film as a mask.

【0012】あるいはTiN膜上にTi膜を形成する工
程と、Ti上に絶縁膜を形成する工程と、絶縁膜上にレ
ジストを形成し、配線パターンを形成する工程と、レジ
ストをマスクとして絶縁膜をFを含むガスでエッチング
する工程と、レジストを除去した後、絶縁膜をマスクと
して前記Ti膜およびTiN膜をエッチングする工程と
を含むものである。
Alternatively, a step of forming a Ti film on a TiN film, a step of forming an insulating film on Ti, a step of forming a resist on the insulating film and forming a wiring pattern, and a step of forming an insulating film using the resist as a mask And etching the Ti film and the TiN film using the insulating film as a mask after removing the resist.

【0013】次に本発明の半導体装置は、半導体基板の
上に配線膜が形成された半導体装置であって、前記配線
膜の表層がTiN膜であり、前記TiN膜上にTi膜が
形成され、さらに前記Ti膜上に電気的絶縁膜を形成し
たことを特徴とする。
Next, a semiconductor device according to the present invention is a semiconductor device in which a wiring film is formed on a semiconductor substrate, wherein a surface layer of the wiring film is a TiN film, and a Ti film is formed on the TiN film. Further, an electrical insulating film is formed on the Ti film.

【0014】[0014]

【発明の実施の形態】本発明においては、電気的絶縁膜
の下にTi膜を形成したことによって、TiNと比較し
てTiは電気的絶縁膜をエッチングするためのFを含む
フルオロカーボン系ガスにエッチングされにくく、その
ため蒸気圧の低いTiF化合物がチャンバー内壁に付着
しパーティクルの発生原因となったり、ウエハに再付着
してエッチング残査を発生させたりすることがなくな
る。電気的絶縁膜の下のTi膜の好ましい厚さは、0.
003〜0.03μmの範囲である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, by forming a Ti film under an electric insulating film, Ti is converted into a fluorocarbon-based gas containing F for etching the electric insulating film as compared with TiN. Etching is difficult, so that a TiF compound having a low vapor pressure does not adhere to the inner wall of the chamber and cause particles to be generated. The preferred thickness of the Ti film under the electrically insulating film is 0.
003 to 0.03 μm.

【0015】前記配線の製造方法においては絶縁膜をF
を含むガスでエッチングする工程と、TiN膜およびT
i膜をエッチングする工程を、少なくともそれぞれ異な
る処理室でエッチングすることが望ましい。
In the method of manufacturing a wiring, the insulating film is
Etching with a gas containing Ti, a TiN film and T
It is preferable that the step of etching the i-film is performed in at least different processing chambers.

【0016】また、TiN膜およびTi膜をエッチング
する工程を、Clを主体としたFをほとんど含まないガ
スでエッチングするようにすれば、蒸気圧の低いTiF
をほとんど発生させることはない。
Further, if the step of etching the TiN film and the Ti film is performed with a gas mainly containing Cl and containing almost no F, TiF having a low vapor pressure can be used.
Rarely occurs.

【0017】(実施形態1)図1(a)〜(c)は、本
発明の第1の実施の形態による微細配線形成方法を用い
たアルミ配線形成プロセスの工程断面図を示すものであ
る。まず、図1(a)において、p型シリコン基板11
の表面に、常圧CVD法によって堆積された厚さ0.8
μmのBPSG膜12を堆積させ、その上に厚さ0.4
μmのAlCu合金膜13と、厚さ0.05μmのTi
N膜14と、厚さ0.03μmのTi膜15を順に堆積
し、メタル配線用の積層構造を形成した。次に、ハード
マスクとなるプラズマCVD法によって堆積された厚さ
0.2μmのシリコン酸化膜16を堆積した。
(Embodiment 1) FIGS. 1A to 1C are sectional views showing the steps of an aluminum wiring forming process using a fine wiring forming method according to a first embodiment of the present invention. First, in FIG. 1A, a p-type silicon substrate 11 is formed.
0.8 thickness deposited by atmospheric pressure CVD on the surface of
A BPSG film 12 having a thickness of 0.4 μm is deposited, and
μm AlCu alloy film 13 and 0.05 μm thick Ti
An N film 14 and a Ti film 15 having a thickness of 0.03 μm were sequentially deposited to form a laminated structure for metal wiring. Next, a silicon oxide film 16 having a thickness of 0.2 μm was deposited by plasma CVD as a hard mask.

【0018】次に、シリコン酸化膜16上にレジストマ
スク17を約0.5μmの厚さに塗布し、パターニング
した後、レジストマスク17をエッチングマスクとして
シリコン酸化膜16をドライエッチによりパターニング
した(図1(b))。この時の配線に対応するパターン
幅は0.25μm程度とした。このシリコン酸化膜16
のエッチング装置としては、例えば平行平板型RIE装
置を用い、エッチング条件としては、例えば下記のよう
にした。 (1) CHF3:10sccm (2) CF4:20sccm (3) Ar:5sccm (4) 処理チャンバー内圧力:5Pa (5) RFパワー:1000W このハードマスクとしてのシリコン酸化膜16のドライ
エッチにおいて、エッチング下地はTi膜15となっ
た。シリコン酸化膜16のエッチングが除去されると下
地のTi膜15が露出し、上記のガスプラズマに曝され
るが、TiNと比較してTiはフルオロカーボン系ガス
にエッチングされにくいために、TiFはほとんど発生
しない。例として示せば、シリコン酸化膜:TiN:T
iのこのガスでのエッチングレート比は、100:1
0:1程度である。従って蒸気圧の低いTiF化合物が
チャンバー内壁に厚く付着し、プラズマ中でパーティク
ルの発生原因となったり、ウエハに再付着してパターン
欠陥を発生させたりすることがなかった。
Next, a resist mask 17 is applied on the silicon oxide film 16 to a thickness of about 0.5 μm and patterned, and then the silicon oxide film 16 is patterned by dry etching using the resist mask 17 as an etching mask (FIG. 2). 1 (b)). The pattern width corresponding to the wiring at this time was about 0.25 μm. This silicon oxide film 16
For example, a parallel plate type RIE apparatus was used as an etching apparatus, and the etching conditions were, for example, as follows. (1) CHF 3 : 10 sccm (2) CF 4 : 20 sccm (3) Ar: 5 sccm (4) Pressure in the processing chamber: 5 Pa (5) RF power: 1000 W In the dry etching of the silicon oxide film 16 as a hard mask, The etching base was the Ti film 15. When the etching of the silicon oxide film 16 is removed, the underlying Ti film 15 is exposed and exposed to the above gas plasma. However, Ti is hardly etched by the fluorocarbon-based gas as compared with TiN, so that TiF is hardly etched. Does not occur. As an example, a silicon oxide film: TiN: T
The etching rate ratio of i in this gas is 100: 1
It is about 0: 1. Therefore, the TiF compound having a low vapor pressure adhered thickly to the inner wall of the chamber, and did not cause the generation of particles in the plasma and did not re-adhere to the wafer to generate pattern defects.

【0019】次に、レジストマスク17及びシリコン酸
化膜16をエッチングマスクとして、エッチングガスを
換え、Ti膜15、TiN膜14及びAlCu合金膜1
3の積層膜をエッチングした(図1(c))。この時の
エッチング条件の一例を示すと、エッチング装置は誘導
結合型を使用し、ガスの供給量は、BCl3:40sc
cm、Cl2:140sccm、CHF3:5sccm
で、チャンバー圧力は10mTorrとした。このよう
にエッチングガスは塩素系であって、Fの含有率はシリ
コン酸化膜16のエッチングガスより遙かに低い濃度で
あるからこのステップではTiFはほとんど発生しない
といえる。場合によってはCHF3を含まないガスとし
てもよい。
Next, the etching gas is changed using the resist mask 17 and the silicon oxide film 16 as an etching mask, and the Ti film 15, the TiN film 14 and the AlCu alloy film 1 are changed.
3 was etched (FIG. 1C). As an example of the etching conditions at this time, an inductive coupling type etching apparatus is used, and the supply amount of gas is BCl 3 : 40 sc
cm, Cl 2 : 140 sccm, CHF 3 : 5 sccm
The chamber pressure was set to 10 mTorr. As described above, the etching gas is chlorine-based, and the F content is much lower than the etching gas for the silicon oxide film 16, so it can be said that TiF is hardly generated in this step. In some cases, the gas may not contain CHF 3 .

【0020】シリコン酸化膜16のエッチングと、T
i、TiN、AlCuの連続エッチングとは異なるエッ
チングガスを用いるが、両方TiFをほとんど発生しな
いのでこれらを同一の処理室で行ったとしても問題はな
い。あるいはこれら2つの工程を別々の処理室または別
々のエッチング装置で行うこともでき、この場合はエッ
チングがより安全にできる。この後、レジストマスク1
7を除去し、メタル配線が完成する。残存するシリコン
酸化膜16はそのまま層間膜の一部として使用する。
The etching of the silicon oxide film 16 and T
An etching gas different from that used for the continuous etching of i, TiN, and AlCu is used. However, since TiF is hardly generated, there is no problem even if these are performed in the same processing chamber. Alternatively, these two steps can be performed in separate processing chambers or separate etching apparatuses, in which case the etching can be performed more safely. After that, the resist mask 1
7 is removed, and the metal wiring is completed. The remaining silicon oxide film 16 is used as it is as a part of the interlayer film.

【0021】(実施形態1)図2(a)〜(d)は、本
発明の第2の実施の形態による微細配線形成方法を用い
たアルミ配線形成プロセスの工程断面図を示すものであ
る。まず、図2(a)においては図1と同様、p型シリ
コン基板11の表面に、厚さ0.8μmのBPSG膜1
2を堆積し、その上に、厚さ0.4μmのAlCu合金
膜13と、厚さ0.05μmのTiN膜14と、厚さ
0.03μmのTi膜15を順に堆積し、メタル配線用
の積層構造を形成した。次に、ハードマスクとなるプラ
ズマCVD法によって堆積された厚さ0.2μmのシリ
コン酸化膜16を堆積した。
(Embodiment 1) FIGS. 2A to 2D are sectional views showing the steps of an aluminum wiring forming process using a fine wiring forming method according to a second embodiment of the present invention. First, in FIG. 2A, the BPSG film 1 having a thickness of 0.8 μm is formed on the surface of the p-type silicon substrate 11 as in FIG.
2, a 0.4 μm-thick AlCu alloy film 13, a 0.05 μm-thick TiN film 14, and a 0.03 μm-thick Ti film 15 are sequentially deposited thereon. A laminated structure was formed. Next, a silicon oxide film 16 having a thickness of 0.2 μm was deposited by plasma CVD as a hard mask.

【0022】次に、シリコン酸化膜16上にレジストマ
スク17を約0.5μmの厚さに塗布し、パターニング
した後、レジストマスク17をエッチングマスクとして
シリコン酸化膜16をドライエッチによりパターニング
した(図2(b))。このシリコン酸化膜16のエッチ
ング条件は、図1(b)のエッチング条件と同一でよ
い。
Next, a resist mask 17 is applied on the silicon oxide film 16 to a thickness of about 0.5 μm and patterned, and thereafter, the silicon oxide film 16 is patterned by dry etching using the resist mask 17 as an etching mask (FIG. 4). 2 (b)). The etching condition of the silicon oxide film 16 may be the same as the etching condition of FIG.

【0023】次に、レジストマスク17を除去し(図2
(c))、シリコン酸化膜16をエッチングマスクとし
て、エッチングガスを第1の実施の形態の図1(c)の
工程に用いるガスに換え、Ti膜15、TiN膜14及
びAlCu合金膜13の積層膜をエッチングした(図2
(d))。この後、レジストマスク17を除去し、メタ
ル配線が完成した。残存するシリコン酸化膜16はその
まま層間膜の一部として使用した。
Next, the resist mask 17 is removed (FIG. 2).
(C)) Using the silicon oxide film 16 as an etching mask, the etching gas is changed to the gas used in the step of FIG. 1C of the first embodiment, and the Ti film 15, the TiN film 14, and the AlCu alloy film 13 are removed. The laminated film was etched (FIG. 2
(D)). Thereafter, the resist mask 17 was removed, and the metal wiring was completed. The remaining silicon oxide film 16 was used as it was as a part of the interlayer film.

【0024】以上のようにして、第1の実施の形態と
は、レジストマスク17をマスクとしてシリコン酸化膜
16をパターニングした後、レジストマスク17を除去
してからシリコン酸化膜16のみをエッチングマスクと
してメタル積層膜をエッチングする点が異なるだけであ
り、シリコン酸化膜16エッチング時にTiFをほとん
ど発生しないことには変わりがない。
As described above, the first embodiment is different from the first embodiment in that after the silicon oxide film 16 is patterned using the resist mask 17 as a mask, the resist mask 17 is removed and only the silicon oxide film 16 is used as an etching mask. The only difference is that the metal laminated film is etched, and there is no change in that TiF is hardly generated when the silicon oxide film 16 is etched.

【0025】以上のように、本発明によれば、一般的に
配線の最上層に用いられるTiN層とハードマスクの間
にTiNと比較してフルオロカーボン系ガスにエッチン
グされにくい薄膜のTi層を挿入した配線積層構造を採
用することにより、蒸気圧の低いTiF化合物がチャン
バー内壁に付着しパーティクルの発生原因となったり、
ウエハに再付着してエッチング残査を発生させたりする
ことがない配線形成を可能とした。
As described above, according to the present invention, a thin Ti layer which is harder to be etched by a fluorocarbon-based gas than TiN is inserted between the TiN layer generally used as the uppermost layer of the wiring and the hard mask. By adopting the laminated wiring structure, the TiF compound having a low vapor pressure adheres to the inner wall of the chamber and may cause particles,
Wiring can be formed without re-adhering to the wafer and generating etching residue.

【0026】本発明においてはハードマスクであるシリ
コン酸化膜下地のTi膜以外のフルオロカーボン系ガス
にエッチングされにくい薄膜であっても使用可能であ
る。そのような膜としては、Al,Al合金膜があげら
れる。しかしながらTi膜を利用する場合は、その下の
TiN膜を成膜後、同一のTi成膜源を用いて同一の処
理室で連続形成出来、生産性の面で優れているといえ
る。
In the present invention, a thin film which is hardly etched by a fluorocarbon-based gas other than a Ti film underlying a silicon oxide film as a hard mask can be used. Examples of such a film include an Al and Al alloy film. However, when a Ti film is used, after forming a TiN film therebelow, it can be continuously formed in the same processing chamber using the same Ti film forming source, which can be said to be excellent in productivity.

【0027】[0027]

【発明の効果】以上のように、本発明によれば、一般的
に配線の最上層に用いられるTiN層とハードマスクの
間にTiNと比較してフルオロカーボン系ガスにエッチ
ングされにくい薄膜のTi層を挿入した配線積層構造を
採用することにより、蒸気圧の低いTiF化合物がチャ
ンバー内壁に付着しパーティクルの発生原因となった
り、ウエハに再付着してエッチング残査を発生させたり
することがない配線形成を可能とした。TiN層とTi
層は同一チャンバーで堆積できることから量産性にも優
れ、その工業的価値は大きい。
As described above, according to the present invention, a thin Ti layer which is harder to be etched by a fluorocarbon-based gas than TiN is provided between a TiN layer generally used as the uppermost layer of a wiring and a hard mask. By adopting the wiring layered structure, the TiF compound with low vapor pressure does not adhere to the inner wall of the chamber and cause particles, and does not cause re-adhesion to the wafer to generate etching residue. Enabled formation. TiN layer and Ti
Since the layers can be deposited in the same chamber, they are excellent in mass productivity, and their industrial value is great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は本発明の第1の実施の形態に
よる配線形成方法の工程断面図
FIGS. 1A to 1C are process cross-sectional views of a wiring forming method according to a first embodiment of the present invention;

【図2】(a)〜(d)は本発明の第2の実施の形態に
よる配線形成方法の工程断面図
FIGS. 2A to 2D are process cross-sectional views of a wiring forming method according to a second embodiment of the present invention;

【図3】(a)〜(c)は従来の配線形成方法の工程断
面図
FIGS. 3A to 3C are process cross-sectional views of a conventional wiring forming method.

【符号の説明】[Explanation of symbols]

11,31 p型シリコン基板、 12,32 BPSG膜 13,33 AlCu膜 14,34 TiN膜 15 Ti膜 16,35 シリコン酸化膜 17,36 レジストマスク 37 TiF化合物 38 パーティクル 39 パターン欠陥 11, 31 p-type silicon substrate, 12, 32 BPSG film 13, 33 AlCu film 14, 34 TiN film 15 Ti film 16, 35 silicon oxide film 17, 36 resist mask 37 TiF compound 38 particle 39 pattern defect

フロントページの続き Fターム(参考) 4K057 DA02 DB06 DB08 DB11 DB15 DD05 DE04 DE06 DM02 DN01 5F004 AA14 AA15 BA20 CA01 DA00 DA01 DA02 DA03 DA04 DA11 DA15 DA16 DA17 DA18 DA19 DA20 DB08 DB09 DB12 DB16 EA06 EA22 EA28 EB02 5F033 HH09 HH18 HH33 MM08 QQ09 QQ13 QQ15 QQ28 RR04 SS15 XX00 XX21 Continued on the front page F term (reference) 4K057 DA02 DB06 DB08 DB11 DB15 DD05 DE04 DE06 DM02 DN01 5F004 AA14 AA15 BA20 CA01 DA00 DA01 DA02 DA03 DA04 DA11 DA15 DA16 DA17 DA18 DA19 DA20 DB08 DB09 DB12 DB16 EA06 EA22 EA28 H33HH33H33H QQ09 QQ13 QQ15 QQ28 RR04 SS15 XX00 XX21

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の上に配線膜が形成され、前記
配線膜の表層がTiN膜であり、前記TiN膜上にTi
膜が形成され、さらに前記Ti膜上に電気的絶縁膜を形
成したことを特徴とする配線。
A wiring film is formed on a semiconductor substrate, a surface layer of the wiring film is a TiN film, and a TiN film is formed on the TiN film.
A wiring, wherein a film is formed, and an electrical insulating film is further formed on the Ti film.
【請求項2】TiN膜上にTi膜を形成する工程と、前
記Ti上に絶縁膜を形成する工程と、前記絶縁膜上にレ
ジストを形成し、配線パターンを形成する工程と、前記
レジストをマスクとして前記絶縁膜をFを含むガスでエ
ッチングする工程と、前記レジストおよび前記絶縁膜を
マスクとして前記Ti膜およびTiN膜をエッチングす
る工程とを含むことを特徴とする配線形成方法。
A step of forming a Ti film on the TiN film; a step of forming an insulating film on the Ti film; a step of forming a resist on the insulating film to form a wiring pattern; A wiring forming method, comprising: a step of etching the insulating film with a gas containing F as a mask; and a step of etching the Ti film and the TiN film using the resist and the insulating film as a mask.
【請求項3】TiN膜上にTi膜を形成する工程と、前
記Ti上に絶縁膜を形成する工程と、前記絶縁膜上にレ
ジストを形成し、配線パターンを形成する工程と、前記
レジストをマスクとして前記絶縁膜をFを含むガスでエ
ッチングする工程と、前記レジストを除去した後、前記
絶縁膜をマスクとして前記Ti膜およびTiN膜をエッ
チングする工程とを含むことを特徴とする配線形成方
法。
A step of forming a Ti film on the TiN film; a step of forming an insulating film on the Ti; a step of forming a resist on the insulating film to form a wiring pattern; A method of etching the insulating film with a gas containing F as a mask, and a step of etching the Ti film and the TiN film using the insulating film as a mask after removing the resist. .
【請求項4】前記絶縁膜をFを含むガスでエッチングす
る工程と、前記TiN膜およびTi膜をエッチングする
工程を、少なくともそれぞれ異なる処理室でエッチング
する請求項2または3に記載の配線形成方法。
4. The wiring forming method according to claim 2, wherein the step of etching the insulating film with a gas containing F and the step of etching the TiN film and the Ti film are performed in at least different processing chambers. .
【請求項5】前記TiN膜およびTi膜をエッチングす
る工程を、Clを主体としたガスでエッチングする請求
項2または3に記載の配線形成方法。
5. The wiring forming method according to claim 2, wherein the step of etching the TiN film and the Ti film is performed with a gas mainly containing Cl.
【請求項6】半導体基板の上に配線膜が形成された半導
体装置であって、前記配線膜の表層がTiN膜であり、
前記TiN膜上にTi膜が形成され、さらに前記Ti膜
上に電気的絶縁膜を形成したことを特徴とする半導体装
置。
6. A semiconductor device having a wiring film formed on a semiconductor substrate, wherein a surface layer of the wiring film is a TiN film,
A semiconductor device comprising: a Ti film formed on the TiN film; and an electrical insulating film formed on the Ti film.
JP2000175739A 2000-06-12 2000-06-12 Wiring, method of forming the same, and semiconductor device Pending JP2001358145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000175739A JP2001358145A (en) 2000-06-12 2000-06-12 Wiring, method of forming the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000175739A JP2001358145A (en) 2000-06-12 2000-06-12 Wiring, method of forming the same, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001358145A true JP2001358145A (en) 2001-12-26

Family

ID=18677574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000175739A Pending JP2001358145A (en) 2000-06-12 2000-06-12 Wiring, method of forming the same, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2001358145A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452807B2 (en) 2005-07-05 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a metal wiring in a semiconductor device
JP2016127224A (en) * 2015-01-08 2016-07-11 キヤノン株式会社 Semiconductor device and semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452807B2 (en) 2005-07-05 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a metal wiring in a semiconductor device
JP2016127224A (en) * 2015-01-08 2016-07-11 キヤノン株式会社 Semiconductor device and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP3257533B2 (en) Wiring formation method using inorganic anti-reflection film
JPH08321544A (en) Wiring forming method
JPH04180652A (en) Manufacture of semiconductor device
US6214725B1 (en) Etching method
JP2639369B2 (en) Method for manufacturing semiconductor device
JP2001358145A (en) Wiring, method of forming the same, and semiconductor device
US20180331044A1 (en) Semiconductor device and fabrication method thereof
JP5493165B2 (en) Manufacturing method of semiconductor device
JP5596403B2 (en) Manufacturing method of semiconductor device
JP2003124312A (en) Semiconductor device and method for manufacturing the same
JP2002169302A (en) Method of manufacturing semiconductor device
JP2001210648A (en) Method of manufacturing electronic device
JPH08186120A (en) Manufacture of semiconductor device
US6177337B1 (en) Method of reducing metal voids in semiconductor device interconnection
KR20070105827A (en) Method for manufacturing semiconductor device having repair fuse
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JP4620964B2 (en) Metal film pattern forming method
JPH11238732A (en) Wiring structure and formation of bonding pad opening
JP2003282839A (en) Method of manufacturing ferroelectric memory device
JPH11176805A (en) Manufacture of semiconductor device
JPH05121378A (en) Method of manufacturing semiconductor device
JP2002246393A (en) Method of forming metal wiring
US20100248456A1 (en) Method of manufacturing semiconductor device
KR100669650B1 (en) Fabricating method of semiconductor device
JP2006173360A (en) Manufacturing method of semiconductor device