JPH11238732A - Wiring structure and formation of bonding pad opening - Google Patents

Wiring structure and formation of bonding pad opening

Info

Publication number
JPH11238732A
JPH11238732A JP3767698A JP3767698A JPH11238732A JP H11238732 A JPH11238732 A JP H11238732A JP 3767698 A JP3767698 A JP 3767698A JP 3767698 A JP3767698 A JP 3767698A JP H11238732 A JPH11238732 A JP H11238732A
Authority
JP
Japan
Prior art keywords
film
bonding pad
wiring
pad opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3767698A
Other languages
Japanese (ja)
Inventor
Yoshiro Okawa
善郎 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3767698A priority Critical patent/JPH11238732A/en
Publication of JPH11238732A publication Critical patent/JPH11238732A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring structure of a stacked wiring of a semiconductor device, which has a bonding pad of good wire bonding characteristic and a high reliability, and to provide a method for forming a bonding pad opening. SOLUTION: A stacked wiring 30 is constituted of a TiN film 13, an Al alloy film 14, an Al2 O3 thin film 31 and a TiN film 15. A plasma SiN film 17, a CVD SiO2 film 16, the TiN film 15 and the Al2 O3 thin film 31 on the stacked wiring 30 are etched by plasma etching, and an bonding pad opening 32 is formed on a bonding pad part 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は配線構造およびボン
ディングパッドの開口の形成法に関し、さらに詳しく
は、半導体装置の配線構造およびボンディングパッド部
に形成するワイヤボンディングパッド開口の形成方法に
特徴を有する配線構造およびボンディングパッドの開口
の形成法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure and a method of forming an opening of a bonding pad, and more particularly, to a wiring structure of a semiconductor device and a method of forming a wire bonding pad opening formed in a bonding pad portion. The present invention relates to a structure and a method of forming an opening of a bonding pad.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化に伴い、半
導体装置の構成素子間を接続する配線は益々微細化し、
配線幅等はハーフミクロン以下となってきている。この
様に配線幅が狭くなってくると、配線材料として従来の
ようなSiやCuを少量含むAl膜、即ちAl合金膜を
用いたAl配線では、エレクトロマイグレーションやス
トレスマイグレーション等による断線が発生し、製造歩
留の低下や、信頼性上問題があることが判明している。
このエレクトロマイグレーションやストレスマイグレー
ション耐性を向上させるために、Al膜の上下にTiN
膜を設けた積層配線が用いられている。また、Al合金
膜をパターニングしてAl配線を形成する際の、フォト
リソグラフィ工程におけるパターン露光時のAl合金膜
の高反射率によるフォトレジストパターン精度低下の問
題もあり、低反射率のTiN膜をAl膜上に設けること
で、パターン精度の向上が図られている。
2. Description of the Related Art In recent years, as semiconductor devices have become more highly integrated, interconnects connecting constituent elements of the semiconductor devices have become increasingly finer.
Wiring widths and the like have become smaller than half microns. When the wiring width becomes narrow in this manner, disconnection due to electromigration or stress migration occurs in an Al film using a conventional Al film containing a small amount of Si or Cu as a wiring material, that is, an Al wiring using an Al alloy film. It has been found that there is a reduction in manufacturing yield and a problem in reliability.
In order to improve the resistance to electromigration and stress migration, TiN layers are formed above and below the Al film.
A laminated wiring provided with a film is used. In addition, when patterning an Al alloy film to form an Al wiring, there is a problem of a decrease in photoresist pattern accuracy due to a high reflectance of the Al alloy film at the time of pattern exposure in a photolithography process. The pattern accuracy is improved by providing on the Al film.

【0003】ここで、ボンディングパッド部の配線にも
なっている、複数の導電体膜から成る積層配線を有する
半導体装置の積層配線の配線構造およびボンディングパ
ッド開口の形成法の一例を、図2を参照して説明する。
まず、図2(a)に示すように、半導体基板11上のフ
ィールド酸化膜12上に、TiN膜13と、少量のSi
を含むAl膜であるAl合金膜14と、TiN膜15と
を連続して堆積する。その後、上述したTiN膜15/
Al合金膜14/TiN膜13をパターニングして、T
iN膜15/Al合金膜14/TiN膜13より成る積
層配線2を形成する。
FIG. 2 shows an example of a wiring structure of a laminated wiring of a semiconductor device having a laminated wiring composed of a plurality of conductive films, which is also a wiring of a bonding pad portion, and a method of forming a bonding pad opening. It will be described with reference to FIG.
First, as shown in FIG. 2A, a TiN film 13 and a small amount of Si are formed on a field oxide film 12 on a semiconductor substrate 11.
An Al alloy film 14 which is an Al film containing Ti and a TiN film 15 are successively deposited. Then, the TiN film 15 /
By patterning the Al alloy film 14 / TiN film 13, T
The laminated wiring 2 composed of the iN film 15 / Al alloy film 14 / TiN film 13 is formed.

【0004】次に、CVD法により、パッシベーション
膜としてのCVDSiO2 膜16を堆積し、続いてプラ
ズマCVD法により、プラズマSiN膜17を形成す
る。
Next, a CVD SiO 2 film 16 as a passivation film is deposited by a CVD method, and a plasma SiN film 17 is subsequently formed by a plasma CVD method.

【0005】次に、図2(b)に示すように、フォトレ
ジスト18を塗布し、このフォトレジスト18をパター
ニングして、ボンディングパッド部1にフォトレジスト
18の開口19を形成する。その後、上述したパターニ
ングしたフォトレジスト18をマスクとして、F系ガス
を用いるプラズマエッチング法により、プラズマSiN
膜17と、CVDSiO2 膜16と、TiN膜15をエ
ッチングして、ボンディングパッド部1にボンディング
パッド開口20を形成する。
Next, as shown in FIG. 2B, a photoresist 18 is applied, and the photoresist 18 is patterned to form an opening 19 of the photoresist 18 in the bonding pad 1. Thereafter, using the patterned photoresist 18 as a mask, plasma SiN is performed by a plasma etching method using an F-based gas.
The film 17, the CVD SiO 2 film 16, and the TiN film 15 are etched to form a bonding pad opening 20 in the bonding pad section 1.

【0006】次に、図2(c)に示すように、フォトレ
ジスト18を除去するのであるが、プラズマエッチング
工程中にフォトレジスト18は硬化していまい、通常の
レジスト剥離液ではフォトレジストが除去できなくなる
ため、まずフォトレジストのプラズマアッシング装置を
用いて、フォトレジスト18をアッシングすることによ
り除去する。その後、プラズマアッシング装置によるフ
ォトレジスト18のアッシングでも除去出来ずに残存し
た、プラズマSiN膜17表面の段差部等のフォトレジ
スト18や、ボンディングパッド開口20底部のAl合
金膜14表面等に形成された反応生成膜等を、発煙硝酸
での洗浄処理により除去する。上述の様にして、ボンデ
ィングパッド部1のボンディングパッド開口20を形成
することで、ボンディングパッド開口20底部に、積層
配線2のAl合金膜14表面が露呈した状態となった段
階て、ウェハ工程における半導体装置の作製が完了す
る。
Next, as shown in FIG. 2C, the photoresist 18 is removed. During the plasma etching process, the photoresist 18 is hardened, and the photoresist is removed with a normal resist stripper. Since it becomes impossible, the photoresist 18 is first removed by ashing using a photoresist plasma ashing apparatus. After that, the photoresist 18 was formed on the photoresist 18 such as a step portion on the surface of the plasma SiN film 17 and on the surface of the Al alloy film 14 at the bottom of the bonding pad opening 20, which remained without being removed by ashing of the photoresist 18 by the plasma ashing apparatus. The reaction product film and the like are removed by a cleaning treatment with fuming nitric acid. As described above, the bonding pad opening 20 of the bonding pad portion 1 is formed, so that the surface of the Al alloy film 14 of the laminated wiring 2 is exposed at the bottom of the bonding pad opening 20, and the wafer process is started. The manufacture of the semiconductor device is completed.

【0007】上述した半導体装置の配線構造およびボン
ディングパッド開口形成法においては、積層配線2を仕
事関数の異なる金属膜のTiN膜とAl合金膜とを重ね
た、TiN膜15/Al合金膜14/TiN膜13によ
る積層膜で形成するため、TiN膜15とAl合金膜1
4間には接触電位差が発生した状態となり、またプラズ
マSiN膜17、CVDSiO2 膜およびTiN膜のF
系ガスを用いたプラズマエッチングにより、ボンディン
グパッド開口20を形成するため、ボンディングパッド
開口20底部のAl合金膜14表面にはFイオンが多く
付着した状態となっている。
In the above-described wiring structure of a semiconductor device and the method of forming a bonding pad opening, in the method of forming a laminated wiring 2, a TiN film 15 / Al alloy film 14 / The TiN film 15 and the Al alloy film 1
4, a contact potential difference is generated, and the plasma SiN film 17, CVD SiO 2 film, and TiN film F
Since the bonding pad opening 20 is formed by plasma etching using a system gas, a large amount of F ions adhere to the surface of the Al alloy film 14 at the bottom of the bonding pad opening 20.

【0008】この状態、即ちTiN膜15とAl合金膜
14間に接触電位差が発生して、ボンディングパッド開
口20形成後の、ボンディングパッド開口20外側のT
iN膜15とAl合金膜14との積層した部分に接触電
位差が存在し、ボンディングパッド開口20底部のAl
合金膜14表面に多くのFイオンが付着した状態におい
て、ボンディングパッド開口20部を発煙硝酸に浸すと
電解エッチング作用が生じ、ボンディングパッド開口2
0の側壁近傍のAl合金膜14表面に深い凹部が形成さ
れたり、Al合金膜14表面に絶縁性皮膜が形成された
りする。
In this state, that is, a contact potential difference is generated between the TiN film 15 and the Al alloy film 14, and after the bonding pad opening 20 is formed, T
A contact potential difference exists in the portion where the iN film 15 and the Al alloy film 14 are stacked, and the Al potential at the bottom of the bonding pad opening 20 is reduced.
When a large amount of F ions are attached to the surface of the alloy film 14 and the bonding pad opening 20 is immersed in fuming nitric acid, an electrolytic etching action occurs, and the bonding pad opening 2 is formed.
A deep recess is formed on the surface of the Al alloy film 14 near the side wall of 0, or an insulating film is formed on the surface of the Al alloy film 14.

【0009】上述したAl合金膜14表面への凹部の形
成や、絶縁性皮膜の形成が起こると、半導体装置の組み
立て工程におけるワイヤボンディング工程でのワイヤボ
ンディング不良発生、ワイヤボンディング部の抵抗増
加、ボンディングパッド部1の不良に起因する半導体装
置の信頼性不良の発生等の問題が起こる虞がある。
When the formation of the concave portion or the formation of the insulating film on the surface of the Al alloy film 14 described above occurs, a wire bonding failure occurs in the wire bonding step in the assembly process of the semiconductor device, the resistance of the wire bonding portion increases, and the bonding increases. There is a possibility that a problem such as occurrence of poor reliability of the semiconductor device due to the failure of the pad portion 1 may occur.

【0010】[0010]

【発明が解決しようとする課題】上記従来の配線構造お
よびボンディングパッド開口形成法においては、配線構
造を異種金属を積層した積層配線としているために、ボ
ンディングパッド開口形成のプラズマエッチング工程後
の、ボンディングパッド開口外側の積層配線のTiN膜
とAl合金膜間に電池が形成され、またボンディングパ
ッド開口形成のプラズマエッチング工程後のボンディン
グパッド開口底部のAl合金膜表面に多くのFイオンが
付着し、これらの原因でフォトレジストのアッシング後
の、発煙硝酸処理工程で、ボンディングパッド開口の側
壁近傍のAl合金膜の電解エッチング作用が生じ、Al
合金膜表面に深い凹部が形成されたり、Al合金膜表面
に絶縁性皮膜が形成されたりして、半導体装置の組み立
て工程におけるワイヤボンディング工程でのワイヤボン
ディング不良発生、ワイヤボンディング部の抵抗増加、
ボンディングパッド部の不良に起因する半導体装置の信
頼性不良発生等の問題が起こる虞があった。本発明は、
上記事情を考慮してなされたものであり、その目的は、
ワイヤボンディング性が良く、信頼性の良いボンディン
グパッドを有する半導体装置の積層配線の配線構造およ
びボンディングパッド開口形成法を提供することにあ
る。
In the conventional wiring structure and the bonding pad opening forming method described above, since the wiring structure is a laminated wiring in which different kinds of metals are stacked, the bonding structure after the plasma etching step for forming the bonding pad opening is performed. A battery is formed between the TiN film and the Al alloy film of the laminated wiring outside the pad opening, and a large amount of F ions adhere to the surface of the Al alloy film at the bottom of the bonding pad opening after the plasma etching process for forming the bonding pad opening. In the fuming nitric acid treatment process after the photoresist ashing due to the above, an electrolytic etching action of the Al alloy film near the side wall of the bonding pad opening occurs,
A deep concave is formed on the surface of the alloy film, or an insulating film is formed on the surface of the Al alloy film, thereby causing a wire bonding failure in a wire bonding step in an assembling process of a semiconductor device, an increase in resistance of a wire bonding portion,
There is a possibility that a problem such as the occurrence of poor reliability of the semiconductor device due to the failure of the bonding pad portion may occur. The present invention
It was made in consideration of the above circumstances, and the purpose is
An object of the present invention is to provide a wiring structure of a stacked wiring of a semiconductor device having a bonding pad with good wire bonding properties and high reliability, and a method of forming a bonding pad opening.

【0011】[0011]

【課題を解決するための手段】本発明の配線構造および
ボンディングパッド開口形成法は、上述の課題を解決す
るために提案するものであり、本発明の配線構造は、ボ
ンディングパッド部の配線にもなっている、複数の導電
体膜から成る積層配線を有する半導体装置の積層配線の
配線構造において、第1の高融点金属化合物膜と、高融
点金属化合物膜上のAl系導電体膜と、Al系導電体膜
上の所定膜厚の絶縁薄膜と、所定膜厚の絶縁薄膜上の第
2の高融点金属化合物膜とで構成することを特徴とする
ものである。
SUMMARY OF THE INVENTION A wiring structure and a bonding pad opening forming method of the present invention are proposed to solve the above-mentioned problems. A first refractory metal compound film; an Al-based conductor film on the refractory metal compound film; It is characterized by comprising an insulating thin film of a predetermined thickness on a system conductor film and a second refractory metal compound film on the insulating thin film of a predetermined thickness.

【0012】また、本発明のボンディングパッド開口の
形成法は、上記の配線構造の積層配線を有する半導体装
置のボンディングパッド開口の形成法において、積層配
線上の絶縁膜上に塗布したフォトレジストをパターニン
グして、ボンディングパッド開口用のフォトレジストの
開口を形成する工程と、パターニングしたフォトレジス
トをマスクとして、F系ガスを用いるプラズマエッチン
グ法により、絶縁膜および積層配線の第2の高融点金属
化合物膜および絶縁薄膜をエッチングしてボンディング
パッド開口を形成する工程と、フォトレジストを除去す
るためのプラズマアッシング工程と、酸系溶液による洗
浄処理工程とを有することを特徴とするものである。
Further, according to the method of forming a bonding pad opening of the present invention, in the method of forming a bonding pad opening of a semiconductor device having a laminated wiring having the above-mentioned wiring structure, the photoresist applied on the insulating film on the laminated wiring is patterned. Forming a photoresist opening for opening a bonding pad, and using a patterned photoresist as a mask by a plasma etching method using an F-based gas to form a second refractory metal compound film for the insulating film and the laminated wiring. And a step of forming a bonding pad opening by etching the insulating thin film, a plasma ashing step for removing the photoresist, and a cleaning treatment step using an acid-based solution.

【0013】更に、本発明のボンディングパッド開口の
形成法は、ボンディングパッド部の配線にもなってい
る、複数の導電体膜から成る積層配線を有する半導体装
置のボンディングパッド開口の形成法において、積層配
線上の絶縁膜上に塗布したフォトレジストをパターニン
グして、ボンディングパッド開口用のフォトレジストの
開口を形成する工程と、パターニングしたフォトレジス
トをマスクとして、Cl系ガスおよびBr系ガスのう
ち、少なくともいずれか一方のガスを含むガスを用いる
プラズマエッチング法により、少なくとも絶縁膜をエッ
チングして、ボンディングパッド開口を形成する工程
と、フォトレジストを除去するためのプラズマアッシン
グ工程と、酸系溶液による洗浄処理工程とを有すること
を特徴とするものである。
Further, according to the present invention, there is provided a method of forming a bonding pad opening for a semiconductor device having a stacked wiring comprising a plurality of conductive films, which is also a wiring of a bonding pad portion. Patterning a photoresist applied on the insulating film on the wiring to form a photoresist opening for opening a bonding pad; and using the patterned photoresist as a mask, at least one of Cl-based gas and Br-based gas. A step of forming a bonding pad opening by etching at least an insulating film by a plasma etching method using a gas containing one of the gases, a plasma ashing step for removing a photoresist, and a cleaning treatment with an acid-based solution And a process.

【0014】本発明によれば、積層配線を第1の高融点
金属化合物膜とAl系導電体膜と絶縁薄膜と第2の高融
点金属化合物膜とで構成し、第2の高融点金属化合物膜
とAl系導電体膜間に絶縁薄膜を介在させることによ
り、これらの金属膜間の電子移動が抑えられるので接触
電位差を発生しないため、F系ガスを用いたプラズマエ
ッチング法でボンディングパッド開口形成した後の、酸
系溶液による洗浄処理工程において、Al系導電体膜表
面の電解エッチング作用や、Al導電体膜表面の絶縁性
皮膜形成が抑止できる。また、本発明のボンディングパ
ッド開口の形成法は、従来の積層配線を用いたボンディ
ングパッド部のボンディングパッド開口形成を、F系ガ
ス以外のCl系ガスやBr系ガスを用いたプラズマエッ
チング法により行うために、ボンディングパッド開口形
成した後の、酸系溶液による洗浄処理工程において、A
l導電体膜表面の電解エッチング作用が抑制され、又A
l導電体膜表面の絶縁性皮膜形成が抑制される。従っ
て、半導体装置の組み立て工程のワイヤボンディング工
程におけるワイヤボンディング不良や信頼性不良の発生
を抑制することができる。
According to the present invention, the laminated wiring is composed of the first refractory metal compound film, the Al-based conductor film, the insulating thin film and the second refractory metal compound film, By interposing an insulating thin film between the film and the Al-based conductor film, electron transfer between these metal films is suppressed, so that a contact potential difference is not generated. Therefore, a bonding pad opening is formed by a plasma etching method using an F-based gas. After this, in the cleaning treatment step using an acid-based solution, the electrolytic etching action on the surface of the Al-based conductor film and the formation of an insulating film on the surface of the Al-based conductor film can be suppressed. In the method of forming a bonding pad opening of the present invention, a bonding pad opening is formed in a bonding pad portion using a conventional laminated wiring by a plasma etching method using a Cl-based gas or a Br-based gas other than the F-based gas. Therefore, in the cleaning process using an acid-based solution after forming the bonding pad openings,
l The electrolytic etching effect on the surface of the conductor film is suppressed, and
l The formation of an insulating film on the surface of the conductor film is suppressed. Accordingly, it is possible to suppress the occurrence of wire bonding failure and reliability failure in the wire bonding process of the semiconductor device assembly process.

【0015】[0015]

【発明の実施の形態】以下、本発明の具体的実施の形態
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図2中の構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described with reference to the accompanying drawings. The same components as those in FIG. 2 referred to in the description of the prior art are denoted by the same reference numerals.

【0016】実施の形態例1 本実施の形態例は、ボンディングパッド部の配線にもな
っている、複数の導電体膜から成る積層配線を有する半
導体装置の積層配線の配線構造およびボンディングパッ
ド開口の形成法に本発明を適用した例であり、これを図
1を参照して説明する。まず、図1(a)に示すよう
に、半導体基板11上のフィールド酸化膜12上に、本
発明の特徴である積層配線の配線構造を形成するための
積層膜として、第1の高融点金属化合物膜、例えば高融
点金属窒化膜であるTiN膜13を、例えばスパッタリ
ング法により膜厚約100nm程度堆積し、その後Al
系導電体膜、例えば1%のSiを含むAl膜であるAl
合金膜14を、例えばスパッタリング法等により膜厚約
400nm程度堆積し、更にその後絶縁薄膜、例えばA
23 薄膜31を、例えばスパッタリング法により膜
厚約5nm程度堆積し、その後第2の高融点金属化合物
膜、例えば高融点金属窒化膜であるTiN膜15を、例
えばスパッタリング法により膜厚約100nm程度堆積
する。
Embodiment 1 In this embodiment, a wiring structure of a laminated wiring of a semiconductor device having a laminated wiring composed of a plurality of conductive films, which is also a wiring of a bonding pad portion, and a bonding pad opening are formed. This is an example in which the present invention is applied to a forming method, which will be described with reference to FIG. First, as shown in FIG. 1A, a first refractory metal is formed on a field oxide film 12 on a semiconductor substrate 11 as a laminated film for forming a wiring structure of a laminated wiring which is a feature of the present invention. A compound film, for example, a TiN film 13 which is a refractory metal nitride film is deposited by, for example, a sputtering method to a thickness of about 100 nm, and then,
Al-based conductor film, for example, Al film containing 1% Si
An alloy film 14 is deposited to a thickness of about 400 nm by, for example, a sputtering method, and then an insulating thin film, for example, A
An l 2 O 3 thin film 31 is deposited to a thickness of about 5 nm by, for example, a sputtering method, and then a second refractory metal compound film, for example, a TiN film 15 which is a refractory metal nitride film is deposited by, for example, a sputtering method. Deposit about 100 nm.

【0017】なお、上述したAl2 3 薄膜31の膜厚
dは、Al合金膜14とTiN膜15との仕事関数差に
よる接触電位差程度の電位では、トンネル電流等による
Al合金膜14とTiN膜15間の電子の移動がない程
度の膜厚以上で、しかもAl合金膜14上方のTiN膜
15によるエレクトロマイグレーションやストレスマイ
グレーションの耐性向上効果をあまり低下させない膜厚
以下とし、2nm≦d≦10nmとすることが望まし
い。
[0017] The thickness d of the Al 2 O 3 thin film 31 described above, the potential of about contact potential difference due to the work function difference between the Al alloy film 14 and the TiN film 15, Al alloy film 14 and the TiN due to a tunnel current or the like 2 nm ≦ d ≦ 10 nm, which is not less than a thickness that does not cause electron transfer between the films 15 and that does not significantly reduce the effect of improving the resistance to electromigration and stress migration by the TiN film 15 above the Al alloy film 14. It is desirable that

【0018】次に、上述したTiN膜15/Al合金膜
14/Al2 3 薄膜31/TiN膜13をパターニン
グして、本発明の特徴である積層配線の配線構造の、T
iN膜15/Al合金膜14/Al2 3 薄膜31/T
iN膜13より成る積層配線30を形成する。その後、
CVD法により、上述した積層膜上にパッシベーション
膜としてのCVDSiO2 膜16を膜厚約300nm程
度堆積し、続いてプラズマCVD法により、プラズマS
iN膜17を膜厚約600nm程度堆積する。
Next, the above-described TiN film 15 / Al alloy film 14 / Al 2 O 3 thin film 31 / TiN film 13 are patterned to obtain a T
iN film 15 / Al alloy film 14 / Al 2 O 3 thin film 31 / T
A laminated wiring 30 made of the iN film 13 is formed. afterwards,
A CVD SiO 2 film 16 as a passivation film is deposited to a thickness of about 300 nm on the above-described laminated film by a CVD method, and then a plasma S
An iN film 17 is deposited to a thickness of about 600 nm.

【0019】次に、図1(b)に示すように、フォトレ
ジスト18を塗布し、このフォトレジスト18をパター
ニングして、ボンディングパッド部1にフォトレジスト
18の開口19を形成する。その後、上述したパターニ
ングしたフォトレジスト18をマスクとして、F系ガス
を用いるプラズマエッチング法により、プラズマSiN
膜17と、CVDSiO2 膜16と、TiN膜15およ
びAl2 3 薄膜31をエッチングして、ボンディング
パッド部1にボンディングパッド開口32を形成する。
Next, as shown in FIG. 1B, a photoresist 18 is applied, and the photoresist 18 is patterned to form an opening 19 of the photoresist 18 in the bonding pad portion 1. Thereafter, using the patterned photoresist 18 as a mask, plasma SiN is performed by a plasma etching method using an F-based gas.
The film 17, the CVD SiO 2 film 16, the TiN film 15 and the Al 2 O 3 thin film 31 are etched to form a bonding pad opening 32 in the bonding pad section 1.

【0020】上述したボンディングパッド部1のボンデ
ィングパッド開口32形成の一例としては、パターニン
グしたフォトレジストをマスクとして、例えばマイクロ
波エッチング装置を用いたプラズマエッチング法により
プラズマSiN膜17のエッチングし、続いて例えば平
行平板型RIE装置を用いたプラズマエッチング法によ
り、CVDSiO2 膜16とTiN膜15とAl2 3
薄膜31とをエッチングし、ボンディングパッド開口3
2を形成する。
As an example of the formation of the bonding pad opening 32 of the bonding pad section 1 described above, the plasma SiN film 17 is etched by a plasma etching method using a patterned photoresist as a mask, for example, using a microwave etching apparatus. For example, by a plasma etching method using a parallel plate type RIE apparatus, the CVD SiO 2 film 16, the TiN film 15, and the Al 2 O 3
The thin film 31 and the bonding pad opening 3 are etched.
Form 2

【0021】なお、上述した各エッチング装置を用いた
上記各種膜のエッチング条件は、例えば下記のようなも
のである。 〔プラズマSiN膜17のエッチング条件〕 CF4 ガス流量 : 50 sccm O2 ガス流量 : 12 sccm 圧力 : 50 Pa RF : 700 W 〔CVDSiO2 膜16のエッチング条件〕 CHF3 ガス流量 : 35 sccm CF4 ガス流量 : 50 sccm Arガス流量 : 400 sccm N2 ガス流量 : 20 sccm 圧力 : 160 Pa RF : 1400 W 〔TiN膜15およびAl2 3 薄膜31のエッチング
条件〕 SF6 ガス流量 : 40 sccm 圧力 : 30 Pa RF : 450 W
The conditions for etching the various films using the above-described etching apparatuses are, for example, as follows. [Etching conditions for plasma SiN film 17] CF 4 gas flow rate: 50 sccm O 2 gas flow rate: 12 sccm Pressure: 50 Pa RF: 700 W [Etching conditions for CVD SiO 2 film 16] CHF 3 gas flow rate: 35 sccm CF 4 gas Flow rate: 50 sccm Ar gas flow rate: 400 sccm N 2 gas flow rate: 20 sccm Pressure: 160 Pa RF: 1400 W [Etching conditions for TiN film 15 and Al 2 O 3 thin film 31] SF 6 gas flow rate: 40 sccm Pressure: 30 Pa RF: 450 W

【0022】次に、図1(c)に示すように、従来例と
同様にして、フォトレジストを除去するのであるが、プ
ラズマエッチング工程中にフォトレジストは硬化してい
まい、通常のレジスト剥離液ではフォトレジストが除去
できなくなるため、プラズマアッシング装置を用いて、
フォトレジストをアッシングすることで除去する。その
後、プラズマアッシング装置によるフォトレジストのア
ッシングでも除去出来ずに残存した、プラズマSiN膜
17表面の段差部等のフォトレジストや、ボンディング
パッド開口32底部のAl合金膜14表面等に形成され
た反応生成膜等を、酸系溶液、例えば発煙硝酸での洗浄
処理により除去する。上述した様にして、ボンディング
パッド部1の積層配線30上にボンディングパッド開口
32を形成することで、ウェハ工程における半導体装置
の作製が完了する。
Next, as shown in FIG. 1 (c), the photoresist is removed in the same manner as in the conventional example. However, the photoresist hardens during the plasma etching step. Then, the photoresist cannot be removed, so using a plasma ashing device,
The photoresist is removed by ashing. Thereafter, a reaction formed on the photoresist such as a step portion on the surface of the plasma SiN film 17 and on the surface of the Al alloy film 14 at the bottom of the bonding pad opening 32, which remained without being removed even by ashing of the photoresist by the plasma ashing apparatus. The film and the like are removed by a washing treatment with an acid-based solution, for example, fuming nitric acid. As described above, by forming the bonding pad openings 32 on the laminated wiring 30 of the bonding pad section 1, the manufacture of the semiconductor device in the wafer process is completed.

【0023】上述したボンディングパッド部の配線とも
なっている、半導体装置の積層配線の配線構造およびボ
ンディングパッド開口の形成法によれば、フォトレジス
トのアッシングでも除去出来ずに残存した、プラズマS
iN膜17表面の段差部等のフォトレジストや、ボンデ
ィングパッド開口32底部のAl合金膜14表面等に形
成された反応生成膜等を除去する発煙硝酸での洗浄処理
時に、Al合金膜14とTiN膜15との間のAl2
3 薄膜31の存在により、Al合金膜14とTiN膜1
5との仕事関数差があっても、Al合金膜14とTiN
膜15間で電子の移動がなく、従って従来例のようにA
l合金膜14とTiN膜15間に接触電位差が発生しな
いため、電解エッチング作用が生じない。上記のAl合
金膜14とTiN膜15間に接触電位差発生がないこと
で、従来の作業性の良さを維持した、F系ガスを用いた
プラズマエッチング法を用いたボンディングパッド開口
32形成を行っても、ボンディングパッド開口32底部
のAl合金膜14表面に付着したFイオンの影響を受け
ずに、発煙硝酸により洗浄処理ができ、この工程でのA
l合金膜14表面のエッチングや、Al合金膜14表面
の絶縁性皮膜形成が抑止できる。従って、半導体装置の
組み立て工程のワイヤボンディング工程におけるワイヤ
ボンディング不良や信頼性不良の発生を抑制することが
できる。
According to the wiring structure of the laminated wiring of the semiconductor device and the method of forming the opening of the bonding pad, which is also the wiring of the bonding pad portion, the plasma S which remains without being removed even by ashing of the photoresist is removed.
At the time of cleaning treatment with fuming nitric acid for removing photoresist such as a step portion on the surface of the iN film 17 and a reaction product film formed on the surface of the Al alloy film 14 at the bottom of the bonding pad opening 32, the Al alloy film 14 and TiN are removed. Al 2 O between the film 15
3 Due to the presence of the thin film 31, the Al alloy film 14 and the TiN film 1
5, the Al alloy film 14 and the TiN
There is no transfer of electrons between the films 15, so that A
Since there is no contact potential difference between the 1 alloy film 14 and the TiN film 15, no electrolytic etching action occurs. Since there is no occurrence of a contact potential difference between the Al alloy film 14 and the TiN film 15, the bonding pad opening 32 is formed by plasma etching using an F-based gas while maintaining good conventional workability. Can be cleaned with fuming nitric acid without being affected by F ions attached to the surface of the Al alloy film 14 at the bottom of the bonding pad opening 32.
Etching on the surface of the 1 alloy film 14 and formation of an insulating film on the surface of the Al alloy film 14 can be suppressed. Accordingly, it is possible to suppress the occurrence of wire bonding failure and reliability failure in the wire bonding process of the semiconductor device assembly process.

【0024】実施の形態例2 本実施の形態例は、半導体装置の最上層の積層配線で、
ボンディングパッド部の配線ともなる配線へのボンディ
ングパッド開口形成法に本発明を適用した例であり、こ
れを従来技術説明に用いた図2を参照して説明する。ま
ず、積層配線2は、図2(a)に示すように、従来例と
同様に、例えばTiN膜13と、少量のSiを含むAl
膜であるAl合金膜14とTiN膜15とで構成されて
いる。この積層配線2上部には、パッシベーション膜と
してのCVDSiO2 膜16とプラズマSiN膜17が
形成されている。
Embodiment 2 This embodiment is directed to a stacked wiring of the uppermost layer of a semiconductor device.
This is an example in which the present invention is applied to a method of forming a bonding pad opening in a wiring which also serves as a wiring of a bonding pad portion, which will be described with reference to FIG. First, as shown in FIG. 2A, for example, a TiN film 13 and an Al containing a small amount of Si
It is composed of an Al alloy film 14 and a TiN film 15 which are films. A CVD SiO 2 film 16 as a passivation film and a plasma SiN film 17 are formed on the stacked wiring 2.

【0025】次に、図2(b)に示すように、フォトレ
ジストを塗布して、このフォトレジストをパターニング
し、ボンディングパッド部1のボンディングパッド開口
用のフォトレジストの開口19を形成する。次に、この
パターニングしたフォトレジストをマスクとして、本発
明の特徴であるF系ガス以外のCl系ガスやBr系ガス
を用いたプラズマエッチング法によるエッチング、例え
ばECR装置を用いた、Cl系ガスやBr系ガスを用い
たプラズマエッチング法によるエッチングにより、プラ
ズマSiN膜17、CVDSiO2 膜16およびTiN
膜13をエッチングして、ボンディングパッド開口20
を形成する。
Next, as shown in FIG. 2B, a photoresist is applied and the photoresist is patterned to form a photoresist opening 19 for the bonding pad opening of the bonding pad portion 1. Next, using the patterned photoresist as a mask, etching by a plasma etching method using a Cl-based gas or a Br-based gas other than the F-based gas, which is a feature of the present invention, for example, a Cl-based gas using an ECR device, The plasma SiN film 17, the CVD SiO 2 film 16, and the TiN are etched by plasma etching using a Br-based gas.
The film 13 is etched to form a bonding pad opening 20.
To form

【0026】なお、上述した各エッチング装置を用いた
上記各種膜のエッチング条件は、例えば下記のようなも
のである。 〔プラズマSiN膜17のエッチング条件〕 Cl2 ガス流量 : 100 sccm 圧力 : 0.67 Pa RF : 80 W 〔CVDSiO2 膜16のエッチング条件〕 HBrガス流量 : 80 sccm Cl2 ガス流量 : 20 sccm 圧力 : 1.33 Pa RF : 100 W 〔TiN膜13のエッチング条件〕 Cl2 ガス流量 : 100 sccm 圧力 : 0.67 Pa RF : 100 W
The etching conditions for the above-mentioned various films using the above-described etching apparatuses are, for example, as follows. [Etching conditions for plasma SiN film 17] Cl 2 gas flow rate: 100 sccm Pressure: 0.67 Pa RF: 80 W [Etching conditions for CVD SiO 2 film 16] HBr gas flow rate: 80 sccm Cl 2 gas flow rate: 20 sccm pressure: 1.33 Pa RF: 100 W [Etching conditions of TiN film 13] Cl 2 gas flow rate: 100 sccm Pressure: 0.67 Pa RF: 100 W

【0027】次に、図2(c)に示すように、従来例と
同様にして、プラズマアッシング装置を用いて、フォト
レジストをアッシングすることで除去する。その後プラ
ズマアッシング装置によるフォトレジストのアッシング
でも除去出来ずに残存した、プラズマSiN膜17表面
の段差部等のフォトレジストや、ボンディングパッド開
口20底部のAl合金膜14表面等に形成された反応生
成膜等を、酸系溶液、例えば発煙硝酸での洗浄処理によ
り除去する。上述した様にして、ボンディングパッド部
1の積層配線2上にボンディングパッド開口20を形成
することで、ウェハ工程における半導体装置の作製が完
了する。
Next, as shown in FIG. 2C, the photoresist is removed by ashing using a plasma ashing apparatus in the same manner as in the conventional example. Thereafter, a photoresist such as a step portion on the surface of the plasma SiN film 17 and a reaction product film formed on the surface of the Al alloy film 14 at the bottom of the bonding pad opening 20 remain without being removed even by ashing of the photoresist by the plasma ashing device. And the like are removed by a washing treatment with an acid-based solution, for example, fuming nitric acid. As described above, by forming the bonding pad openings 20 on the laminated wiring 2 of the bonding pad section 1, the fabrication of the semiconductor device in the wafer process is completed.

【0028】上述した従来の配線構造における、ボンデ
ィングパッド部のボンディングパッド開口形成法によれ
ば、ボンディングパッド開口20を形成する際に、F系
ガス以外のCl系ガスやBr系ガスを用いたプラズマエ
ッチング法によりエッチングするために、ボンディング
パッド開口20底部のAl合金膜14表面にFイオンは
付着せず、フォトレジストのアッシング工程後の発煙硝
酸での洗浄処理工程において、Al合金膜14とTiN
膜15間には接触電位差が発生していても、Al合金膜
14表面の電解エッチング作用が抑制され、又Al合金
膜14表面の絶縁性皮膜形成も抑制される。従って、半
導体装置の組み立て工程のワイヤボンディング工程にお
けるワイヤボンディング不良や信頼性不良の発生を抑制
することができる。
According to the bonding pad opening forming method of the bonding pad portion in the above-described conventional wiring structure, when the bonding pad opening 20 is formed, plasma using Cl-based gas or Br-based gas other than F-based gas is used. Since the etching is performed by the etching method, F ions do not adhere to the surface of the Al alloy film 14 at the bottom of the bonding pad opening 20, and the Al alloy film 14 and the TiN are removed in the cleaning process using fuming nitric acid after the photoresist ashing process.
Even if a contact potential difference occurs between the films 15, the electrolytic etching action on the surface of the Al alloy film 14 is suppressed, and the formation of an insulating film on the surface of the Al alloy film 14 is also suppressed. Accordingly, it is possible to suppress the occurrence of wire bonding failure and reliability failure in the wire bonding process of the semiconductor device assembly process.

【0029】以上、本発明を2例の実施の形態例により
説明したが、本発明はこれらの実施の形態例に何ら限定
されるものではない。例えば、本発明の実施の形態例1
では、積層配線の第1および第2の高融点金属化合物膜
の両方をTiN膜として説明したが、第1および第2の
高融点金属化合物膜はW、Ti、Co、Ni等の高融点
金属のシリサイド膜、所謂高融点金属シリサイド膜であ
っても、W、Mo、Co、Ni等の高融点金属の窒化
膜、所謂高融点金属窒化膜でもよく、又第1の高融点金
属化合物膜と第2の高融点金属化合物膜とで異なる高融
点金属化合物膜を用いてもよい。また、本発明の実施の
形態例1では、積層配線の絶縁薄膜をAl2 3 薄膜と
して説明したが、SiO2 薄膜およびSiN薄膜等によ
る絶縁薄膜であってもよい。その他、本発明の技術的思
想の範囲内で、プロセス装置やプロセス条件は適宜変更
が可能である。
Although the present invention has been described with reference to the two embodiments, the present invention is not limited to these embodiments. For example, Embodiment 1 of the present invention
In the above description, both the first and second refractory metal compound films of the laminated wiring are described as TiN films, but the first and second refractory metal compound films are made of a refractory metal such as W, Ti, Co, Ni, or the like. , A so-called refractory metal silicide film, a nitride film of a refractory metal such as W, Mo, Co, Ni, etc., a so-called refractory metal nitride film, or a first refractory metal compound film. A different refractory metal compound film may be used for the second refractory metal compound film. Further, in the first embodiment of the present invention, the insulating thin film of the laminated wiring is described as an Al 2 O 3 thin film, but may be an insulating thin film such as a SiO 2 thin film and a SiN thin film. In addition, within the scope of the technical concept of the present invention, the process apparatus and process conditions can be appropriately changed.

【0030】[0030]

【発明の効果】以上の説明から明らかなように、本発明
の配線構造およびボンディングパッド開口の形成法は、
積層配線を第1の高融点金属化合物膜とAl系導電体膜
と絶縁薄膜と第2の高融点金属化合物膜とで構成し、第
2の高融点金属化合物膜とAl系導電体膜間に絶縁薄膜
を介在させることにより、これらの金属膜間の電子移動
が抑えられるので接触電位差を発生しないため、F系ガ
スを用いたプラズマエッチング法でボンディングパッド
開口形成した後の、酸系溶液による洗浄処理工程におい
て、Al導電体膜表面の電解エッチング作用や、Al導
電体膜表面の絶縁性皮膜形成が抑止できる。また、本発
明のボンディングパッド開口の形成法は、従来の積層配
線を用いたボンディングパッド部のボンディングパッド
開口形成を、F系ガス以外のCl系ガスやBr系ガスを
用いたプラズマエッチング法により行うために、ボンデ
ィングパッド開口形成した後の、酸系溶液による洗浄処
理工程において、Al導電体膜表面の電解エッチング作
用が抑制され、又Al導電体膜表面の絶縁性皮膜形成が
抑制される。従って、半導体装置の組み立て工程のワイ
ヤボンディング工程におけるワイヤボンディング不良や
信頼性不良の発生を抑制することができる。
As is apparent from the above description, the wiring structure and the method for forming the bonding pad opening of the present invention are as follows.
The laminated wiring is composed of a first refractory metal compound film, an Al-based conductor film, an insulating thin film, and a second refractory metal compound film, and between the second refractory metal compound film and the Al-based conductor film. By interposing an insulating thin film, electron transfer between these metal films is suppressed, so that a contact potential difference is not generated. Therefore, cleaning with an acid-based solution after forming a bonding pad opening by a plasma etching method using an F-based gas. In the processing step, the electrolytic etching action on the Al conductor film surface and the formation of an insulating film on the Al conductor film surface can be suppressed. In the method of forming a bonding pad opening of the present invention, a bonding pad opening is formed in a bonding pad portion using a conventional laminated wiring by a plasma etching method using a Cl-based gas or a Br-based gas other than the F-based gas. Therefore, in the cleaning process using an acid-based solution after forming the bonding pad openings, the electrolytic etching action on the Al conductor film surface is suppressed, and the formation of an insulating film on the Al conductor film surface is suppressed. Accordingly, it is possible to suppress the occurrence of wire bonding failure and reliability failure in the wire bonding process of the semiconductor device assembly process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した実施の形態例1の工程を工程
順に説明する、半導体装置のボンディングパッド部の概
略断面図で、(a)は積層配線を形成後に、CVDSi
2 膜およびプラズマSiN膜を形成した状態、(b)
はパターニングされたフォトレジストをマスクとして、
プラズマSiN膜、CVDSiO2 膜、TiN膜および
Al2 3 薄膜をプラズマエッチングして、ボンディン
グパッド開口を形成した状態、(c)はフォトレジスト
を除去後、発煙硝酸による洗浄処理をした状態である。
FIG. 1 is a schematic cross-sectional view of a bonding pad portion of a semiconductor device for explaining steps of a first embodiment to which the present invention is applied in the order of steps.
A state in which an O 2 film and a plasma SiN film are formed, (b)
Uses the patterned photoresist as a mask,
Plasma SiN film, CVD SiO 2 film, TiN film, and Al 2 O 3 thin film are plasma etched to form bonding pad openings, and (c) is a state in which the photoresist has been removed and a cleaning process using fuming nitric acid has been performed. .

【図2】従来の積層配線およびボンディングパッド開口
の形成法を工程順に説明し、又実施の形態例2の工程を
工程順に説明する、半導体装置のボンディングパッド部
の概略断面図で、(a)は積層配線を形成後に、CVD
SiO2 膜およびプラズマSiN膜を形成した状態、
(b)はパターニングされたフォトレジストをマスクと
して、プラズマSiN膜、CVDSiO2 膜およびTi
N膜をプラズマエッチングして、ボンディングパッド開
口を形成した状態、(c)はフォトレジストを除去後、
発煙硝酸による洗浄処理をした状態である。
2A and 2B are schematic cross-sectional views of a bonding pad portion of a semiconductor device, illustrating a conventional method of forming a stacked wiring and a bonding pad opening in the order of steps, and explaining the steps of Embodiment 2 in the order of steps; After forming the laminated wiring,
A state in which a SiO 2 film and a plasma SiN film are formed,
(B), using a patterned photoresist as a mask, a plasma SiN film, a CVD SiO 2 film and Ti
A state in which a bonding pad opening is formed by plasma etching the N film, (c) after removing the photoresist,
This is a state in which a cleaning process using fuming nitric acid has been performed.

【符号の説明】[Explanation of symbols]

1…ボンディングパッド部、2,30…積層配線、11
…半導体基板、12…フィールド酸化膜、13,15…
TiN膜、14…Al合金膜、16…CVDSiO
2 膜、17…プラズマSiN膜、18…フォトレジス
ト、19…開口、20,32…ボンディングパッド開
口、31…Al2 3 薄膜
DESCRIPTION OF SYMBOLS 1 ... Bonding pad part, 2, 30 ... Laminated wiring, 11
... Semiconductor substrate, 12 ... Field oxide film, 13,15 ...
TiN film, 14 ... Al alloy film, 16 ... CVDSiO
2 film, 17 ... plasma SiN film, 18 ... photoresist, 19 ... opening, 20, 32 ... bonding pad opening, 31 ... Al 2 O 3 thin film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 ボンディングパッド部の配線にもなって
いる、複数の導電体膜から成る積層配線を有する半導体
装置の積層配線の配線構造において、 第1の高融点金属化合物膜と、 前記高融点金属化合物膜上のAl系導電体膜と、 前記Al系導電体膜上の所定膜厚の絶縁薄膜と、 前記所定膜厚の前記絶縁薄膜上の第2の高融点金属化合
物膜とで構成することを特徴とする半導体装置の積層配
線の配線構造。
1. A wiring structure of a laminated wiring of a semiconductor device having a laminated wiring composed of a plurality of conductor films, which also serves as a wiring of a bonding pad portion, wherein: a first refractory metal compound film; An Al-based conductor film on a metal compound film, an insulating thin film of a predetermined thickness on the Al-based conductor film, and a second refractory metal compound film on the insulating thin film of the predetermined thickness A wiring structure of a stacked wiring of a semiconductor device.
【請求項2】 前記第1の高融点金属化合物膜および前
記第2の高融点金属化合物膜は、高融点金属窒化膜およ
び高融点金属シリサイド膜のうち、いずれか一方の膜で
あることを特徴とする、請求項1に記載の半導体装置の
積層配線の配線構造。
2. The method according to claim 1, wherein the first refractory metal compound film and the second refractory metal compound film are one of a refractory metal nitride film and a refractory metal silicide film. The wiring structure of the stacked wiring of the semiconductor device according to claim 1.
【請求項3】 前記第1の高融点金属化合物膜および前
記第2の高融点金属化合物膜は、TiN膜であることを
特徴とする、請求項1に記載の半導体装置の積層配線の
配線構造。
3. The wiring structure of a stacked wiring of a semiconductor device according to claim 1, wherein said first refractory metal compound film and said second refractory metal compound film are TiN films. .
【請求項4】 前記絶縁薄膜は、Al2 3 薄膜、Si
2 薄膜およびSiN薄膜のうち、いずれか一方の薄膜
であることを特徴とする、請求項1に記載の半導体装置
の積層配線の配線構造。
4. The insulating thin film is an Al 2 O 3 thin film, Si
O 2 thin film and of the SiN film, characterized in that it is a one of a thin film, the laminated wiring of the semiconductor device according to claim 1 wiring structure.
【請求項5】 前記絶縁薄膜の前記所定膜厚dは、2n
m≦d≦10nmであることを特徴とする、請求項1に
記載の半導体装置の積層配線の配線構造。
5. The predetermined thickness d of the insulating thin film is 2n
2. The wiring structure of a laminated wiring of a semiconductor device according to claim 1, wherein m ≦ d ≦ 10 nm.
【請求項6】 請求項1に記載の配線構造の積層配線を
有する半導体装置のボンディングパッド開口の形成法に
おいて、 前記積層配線上の絶縁膜上に塗布したフォトレジストを
パターニングして、ボンディングパッド開口用のフォト
レジストの開口を形成する工程と、 前記パターニングしたフォトレジストをマスクとして、
F系ガスを用いるプラズマエッチング法により、前記絶
縁膜および前記積層配線の前記第2の高融点金属化合物
膜および前記絶縁薄膜をエッチングして、ボンディング
パッド開口を形成する工程と、 前記フォトレジストを除去するためのプラズマアッシン
グ工程と、 酸系溶液による洗浄処理工程とを有することを特徴とす
る半導体装置のボンディングパッド開口の形成法。
6. The method for forming a bonding pad opening of a semiconductor device having a laminated wiring having a wiring structure according to claim 1, wherein a photoresist applied on an insulating film on the laminated wiring is patterned. Forming an opening in the photoresist for the, using the patterned photoresist as a mask,
Forming a bonding pad opening by etching the insulating film and the second refractory metal compound film and the insulating thin film of the laminated wiring by a plasma etching method using an F-based gas; and removing the photoresist. A method for forming a bonding pad opening of a semiconductor device, comprising: a plasma ashing step for performing a cleaning process using an acid-based solution.
【請求項7】 前記ボンディングパッド開口を形成する
際の、プラズマエッチングに用いる前記F系ガスは、S
6 ガス、CF4 およびCHF3 ガスのうち、少なくと
も一つのガスを含むことを特徴とする、請求項6に記載
の半導体装置のボンディングパッド開口の形成法。
7. The F-based gas used for plasma etching when forming the bonding pad opening is S
7. The method for forming a bonding pad opening of a semiconductor device according to claim 6, wherein at least one of F 6 gas, CF 4 gas and CHF 3 gas is included.
【請求項8】 ボンディングパッド部の配線にもなって
いる、複数の導電体膜から成る積層配線を有する半導体
装置のボンディングパッド開口の形成法において、 前記積層配線上の絶縁膜上に塗布したフォトレジストを
パターニングして、ボンディングパッド開口用のフォト
レジストの開口を形成する工程と、 前記パターニングしたフォトレジストをマスクとして、
Cl系ガスおよびBr系ガスのうち、少なくともいずれ
か一方のガスを用いるプラズマエッチング法により、少
なくとも前記絶縁膜をエッチングして、ボンディングパ
ッド開口を形成する工程と、 前記フォトレジストを除去するためのプラズマアッシン
グ工程と、 酸系溶液による洗浄処理工程とを有することを特徴とす
る半導体装置のボンディングパッド開口の形成法。
8. A method of forming a bonding pad opening of a semiconductor device having a laminated wiring composed of a plurality of conductive films, which is also a wiring of a bonding pad portion, wherein a photo-coated layer is formed on an insulating film on the laminated wiring. Patterning the resist to form a photoresist opening for bonding pad opening, and using the patterned photoresist as a mask,
A step of etching at least the insulating film to form a bonding pad opening by a plasma etching method using at least one of a Cl-based gas and a Br-based gas; and a plasma for removing the photoresist A method for forming a bonding pad opening of a semiconductor device, comprising: an ashing step; and a cleaning step using an acid-based solution.
【請求項9】 前記ボンディングパッド開口を形成する
際の、プラズマエッチングに用いるCl系ガスは、Cl
2 ガスおよびBCl3 ガスのうち、いずれか一方のガス
を含むガスであることを特徴とする、請求項8に記載の
半導体装置のボンディングパッド開口の形成法。
9. A Cl-based gas used for plasma etching when forming the bonding pad opening is Cl-based gas.
9. The method for forming a bonding pad opening of a semiconductor device according to claim 8, wherein the gas contains one of the two gases and the BCl 3 gas.
【請求項10】 前記ボンディングパッド開口を形成す
る際の、プラズマエッチングに用いるBr系ガスは、H
Brガスであることを特徴とする、請求項8に記載の半
導体装置のボンディングパッド開口の形成法。
10. A Br-based gas used for plasma etching when forming the bonding pad opening is H gas.
9. The method for forming a bonding pad opening in a semiconductor device according to claim 8, wherein the gas is Br gas.
JP3767698A 1998-02-19 1998-02-19 Wiring structure and formation of bonding pad opening Pending JPH11238732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3767698A JPH11238732A (en) 1998-02-19 1998-02-19 Wiring structure and formation of bonding pad opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3767698A JPH11238732A (en) 1998-02-19 1998-02-19 Wiring structure and formation of bonding pad opening

Publications (1)

Publication Number Publication Date
JPH11238732A true JPH11238732A (en) 1999-08-31

Family

ID=12504232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3767698A Pending JPH11238732A (en) 1998-02-19 1998-02-19 Wiring structure and formation of bonding pad opening

Country Status (1)

Country Link
JP (1) JPH11238732A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336776B1 (en) * 1999-11-29 2002-05-16 박종섭 Pad forming method for semiconductor device
JP2002313910A (en) * 2001-04-13 2002-10-25 Fujitsu Ltd Semiconductor device and method of manufacturing the same
WO2006061875A1 (en) * 2004-12-06 2006-06-15 Renesas Technology Corp. Semiconductor device manufacturing method
CN108573950A (en) * 2017-03-14 2018-09-25 精工半导体有限公司 The manufacturing method of semiconductor device and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336776B1 (en) * 1999-11-29 2002-05-16 박종섭 Pad forming method for semiconductor device
JP2002313910A (en) * 2001-04-13 2002-10-25 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP4523194B2 (en) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
WO2006061875A1 (en) * 2004-12-06 2006-06-15 Renesas Technology Corp. Semiconductor device manufacturing method
CN108573950A (en) * 2017-03-14 2018-09-25 精工半导体有限公司 The manufacturing method of semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
JP4690512B2 (en) Method for reducing polymer deposition on etched vertical metal lines, corrosion of etched metal lines and corrosion during wet cleaning of etched metal features
JPH06140396A (en) Semiconductor device and manufacture thereof
JP2000311899A (en) Manufacture of semiconductor device
JP3571784B2 (en) Semiconductor device wiring forming method
JP3538970B2 (en) Wiring formation method
US6268287B1 (en) Polymerless metal hard mask etching
JPH03204928A (en) Formation of contact hole
EP0661736B1 (en) Method for fabricating multilayer semiconductor device
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
JPH11238732A (en) Wiring structure and formation of bonding pad opening
US6548413B1 (en) Method to reduce microloading in metal etching
KR100327580B1 (en) Method for forming metal line of a semiconductor device
JP2001210648A (en) Method of manufacturing electronic device
JPH08186120A (en) Manufacture of semiconductor device
JP2004079582A (en) Metal wiring etching method
JP5596403B2 (en) Manufacturing method of semiconductor device
JP3519641B2 (en) Semiconductor device having gold wiring and method of manufacturing the same
JP3323264B2 (en) Method for manufacturing semiconductor device
JPH07201826A (en) Dry-etching method
JPH05175159A (en) Manufacture of semiconductor element
JP2708018B2 (en) Contact hole formation method
JPH05206125A (en) Manufacture of semiconductor device
JP3211287B2 (en) Method for manufacturing semiconductor device
JPH05182937A (en) Dry-etching method
JPH07111265A (en) Method of formation of wiring