JP2001351919A - 配線故障解析方法 - Google Patents

配線故障解析方法

Info

Publication number
JP2001351919A
JP2001351919A JP2000166890A JP2000166890A JP2001351919A JP 2001351919 A JP2001351919 A JP 2001351919A JP 2000166890 A JP2000166890 A JP 2000166890A JP 2000166890 A JP2000166890 A JP 2000166890A JP 2001351919 A JP2001351919 A JP 2001351919A
Authority
JP
Japan
Prior art keywords
wiring
void
analysis
storage unit
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000166890A
Other languages
English (en)
Inventor
Tsutomu Niizawa
勉 新澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000166890A priority Critical patent/JP2001351919A/ja
Priority to US09/872,533 priority patent/US6634013B2/en
Publication of JP2001351919A publication Critical patent/JP2001351919A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/16Cables, cable trees or wire harnesses

Abstract

(57)【要約】 【課題】 電流伝熱解析と結晶粒組織中の原子の拡散
の解析から、配線の形状変化を伴う配線故障解析方法に
おいて、タングステン(W)プラグ付きAl合金配線のリザ
ーバー部にもボイドの形状解析を適用できるようにする
こと。 【解決手段】 配線の構造を作成し、背景場(温度、電
流密度)を有限要素法で解き、電流密度に比例した電子
風力と各結晶構造に関わる拡散係数(格子、粒界、界
面、表面)を用いて拡散解析を行い、空孔濃度を求め
る。粒界、界面において空孔濃度がある臨界値を越えた
場合に、各節点のまわりに微少なボイドを仮に発生さ
せ、その前後の化学ポテンシャルを計算し、化学ポテン
シャルの変化の最も小さい節点にボイドを発生させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】電流伝熱解析と結晶粒組織中
の原子の拡散の解析とからなり、配線の形状変化をとも
なう配線故障解析方法に関する。更に、詳細には、ある
空孔濃度が臨界値を越えたとき、単位体積のボイド生成
にともなう化学ポテンシャル変化がもっとも小さい部分
からボイドを成長させることを特徴とする、ボイド形状
解析方法に関するものである。
【0002】
【従来の技術】従来の配線故障解析方法としては、特開
平7−283283号公報に記載されているように、ポ
テンシャル解析と粒界拡散の解析とを組み合わせて行な
うエレクトロマイグレーション(EM)による配線故障
の数値解析において、より実際に近い現象を再現して、
より詳細な解析をおこなうために、以下の如き操作が行
なわれていた。
【0003】まず、配線形状に従って結晶粒組織の生成
を行なう。(Step1) 有限要素法により電流密度分布を求める。(Step2) 共通メッシュを用いて得られた電流により発生するジュ
ール熱を熱源として有限要素法により温度分布を求め
る。(Step3) 形成された粒界のネットワーク上での原子の拡散量を求
める。(Step4) 各3重点での原子の収支に過不足が生じた場合に、ボイ
ドやヒロックが生じたものとみなして所定の処理を行な
う。(Step5) ボイドが成長して断線に至るまで、あるいは、一部の温
度が融点に達して溶断したとみなされるまで、上記Step
1〜Step5を繰り返す。(Step6)
【0004】従来の方法では、図7に示す如き、配線と
その内部の粒界ネットワークを図8に拡大図として示し
ている。図8において、粒界が3本交わる3重点(P1)
等では、ボイドが発生しやすいことが知られている。そ
して、上記従来例では、3重点等、原子フラックスの発
散がおきる部分の抵抗増加を故障判定に使用している。
【0005】
【発明が解決しようとする課題】従来の配線故障解析方
法では、3重点等、原子フラックスの発散がおきる部分
の抵抗増加を故障判定に使用しているものであるため、
タングステン(W)プラグ付きAl合金配線のリザーバー部
(リザーバー部については後述する。)には適用できな
かった。
【0006】LSI(Large Scale Integrated circ
uit)の微細化にともない、コンタクトホールのアスペ
クト比が増大し、タングステンプラグが用いられるよう
になった。Al配線でタングステンを用いると、Al原子は
プラグを通過することができない上に、プラグが電流の
パスとなるため、電流が流れるがAl原子は止まってしま
う、EMにとっては発散点となり、プラグでのEM不良が懸
念される。これに対し、M.Fujii,K.Koyama, and J.A
oyama, VMIC Conference, 312(1996)記載の論文にあ
るように、電流方向とは反対の方向に配線を延ばす、い
わゆるリザーバーを設けることにより、Al原子の供給源
を設置し、寿命を延ばすということが提案されている。
【0007】その理由は、リザーバー部の端部は、電流
密度が低く、エレクトロマイグレーション(EM)による
原子ドリフトは極めて少ない。したがって、原子ドリフ
トによるフラックスの発散はおきないと考えられるから
である。
【0008】もう一つの要因である濃度勾配による拡散
では、空孔濃度の高い部分がプラグ直上であり、リザー
バー部は濃度が低い。そのため、、濃度勾配による空孔
が拡散し、リザーバー部に空孔濃度が高くなる。しか
し、濃度が均一になる方向にフラックスが生じるため、
フラックスの発散はおきない。すなわち、発散がおきる
前に濃度勾配が無くなるように濃度分布が変化するので
ある。以上のように、2種類のフラックスの発散要因を
検討するかぎり、フラックスの発散はリザーバー部では
おきない。
【0009】[発明の目的]電流伝熱解析と結晶粒組織
中の原子の拡散の解析から、配線の形状変化を伴う配線
故障解析方法において、タングステン(W)プラグ付きAl
合金配線のリザーバー部にもボイドの形状解析を適用で
きるようにすることである。
【0010】
【課題を解決するための手段】上記課題を達成するため
に、少なくとも、ポテンシャル解析と結晶粒組織の粒界
での原子の拡散の解析とから、エレクトロマイグレーシ
ョンによる配線故障解析のシミュレーションを行なう、
配線故障解析方法において、ボイドの生成に化学ポテン
シャルの大きさにに基づく処理を行なう構成にしてい
る。(請求項1) また、配線のメッシュ情報より得られる、各節点のまわ
りに仮のボイドを発生させて、その前後の化学ポテンシ
ャルを計算する構成にしている。(請求項2) また、 化学ポテンシャルの計算は、表面エネルギーか
ら化学ポテンシャルを求め、化学ポテンシャルの勾配を
求める計算をする構成にしている。(請求項3) また、空孔濃度が臨界値を越えた際に、単位体積のボイ
ド生成にともなう化学ポテンシャル変化が最も小さい部
分から、ボイドを成長させる構成にしている。(請求項
4) また、 配線故障解析の適用を配線の端部にリザーバー
部を有するLSIに特定している。(請求項5) さらに、 配線がアルミニウム(Al)合金で、タング
ステン(W)でプラグが構成されているLSIに適用す
ることを特定している。(請求項6)
【0011】配線のビア構造を図9(上層41、下層4
2、ビアプラグ43からなる配線ビア構造の鳥瞰図)及
び図10(上層41、下層42、ビアプラグ43からな
る配線ビア構造の断面図)に示す如く作成し、背景場
(温度、電流密度)を有限要素法で解き、電流密度に比
例した電子風力と各結晶構造に関わる拡散係数(格子、
粒界、界面、表面)を用いて拡散解析を行い、空孔濃度
を求める。粒界、界面において空孔濃度がある臨界値を
越えた場合に、各節点のまわりに微少なボイドを仮に発
生させ、その前後の化学ポテンシャルを計算し、化学ポ
テンシャルの変化の最も小さい節点にボイドを発生させ
る。なお、図6、図9及び図10におけるビアプラグ4
3より右側が「リザーバー」と呼ぶ部分で、原子が電子
の流れに沿って左側に流れることにより断線するのを防
ぐための原子供給の”貯め:sink”になっている。ま
た、EMは、電流を流したために原子が移動する現象であ
る。原子のドリフトの駆動力は電流風力とクーロン力で
あり、拡散の駆動力は濃度勾配や圧力勾配になる。 そ
して、原子は若干イオン化した荷電粒子と考えられるの
で、電位の勾配(電場)により力を受ける他に、高密度
に流れる電流(LSIチップの中の配線では1MA/cm2
上)から受ける運動量(電子が原子/イオンによってさ
散乱されるから電気抵抗が生じる、その反作用で原子/
イオンは運動量を受け取る)を電子から受ける風のよう
な力として、”電子風力”と呼んでいる。
【0012】
【発明の実施の形態】図面を参照して、発明の実施の形
態を説明する。図1は、本発明の配線故障解析を行なう
ための装置を示すものである。図1において、1はキー
ボード等の入力装置、2は前記入力装置1から入力され
た、データ及びプログラムにより動作するデータ処理装
置、3は前記データ処理装置で処理するデータを記憶す
る記憶装置、4は前記データ処理装置で処理したデータ
をディスプレイやプリンタ等に出力する出力装置であ
る。
【0013】また、図1のデータ処理装置2には、初期
形状入力手段21、メッシュ生成手段22、電場解析手段2
3、温度場解析手段24、拡散ドリフト解析手段25、ボイ
ド発生手段26及び形状発展手段27が含まれている。
【0014】さらに、図1の記憶装置3には、形状・境
界条件記憶部31、メッシュ情報記憶部32、温度分布記憶
部33、電位分布記憶部34及び原子流速記憶部35が含まれ
ている。
【0015】図2は、前記図1の拡散ドリフト解析手段
25及び原子流速記憶部34の詳細を示している。そして、
前記拡散ドリフト解析手段25には、粒界拡散フラックス
計算手段251、EMフラックス計算手段252、表面フラック
ス計算手段253、表面拡散係数検索手段254、化学ポテン
シャル計算手段255及び表面エネルギー検索手段256が含
まれている。また、前記原子流速記憶部35には、表面拡
散係数記憶部351、表面・界面エネルギー記憶部352、粒
界拡散フラックス記憶部353、EMフラックス記憶部354及
び表面フラックス記憶部355が含まれている。
【0016】最初に、前記入力装置1から前記初期形状
入力手段21を介して、配線とその周りの絶縁膜等の形状
や材質に対応した物性値及び、配線故障シュミレーショ
ンを行なう時の境界条件等を入力して、形状・境界条件
記憶部31に記憶する。
【0017】前記メッシュ生成手段22は、前記形状・境
界条件記憶部31から配線、絶縁膜のそれぞれについての
形状データを取り出してメッシュを生成し、該メッシュ
情報を前記メッシュ情報記憶部32に記憶する。
【0018】前記電場解析手段23は、配線のメッシュ情
報を前記メッシュ情報記憶部32から、境界条件を前記形
状・境界条件記憶部31から参照して、有限要素法あるい
は、有限体積法等の解析手段を用いて、ポアソン方程式
を解き、各節点の電位を前記電位分布記憶部34に記憶す
る。メッシュ発生後の全節点は図12に示す如くなる。
図12は図6に対応させた形状を基にメッシュを形成し
て要素と節点を描いている。この場合、節点とは、全領
域を細分化して小領域(1つ1つを要素と呼ぶ)に分け
(離散化)、その要素を構成する図形の頂点のことを言
う。例えば、矩形で表すなら4点で1つ1つの要素が表
すことができる。3角形なら3点になる。本構成では、
結晶粒の1つ1つを別々に取り扱い、それぞれを細分化
する。したがって、粒界や表面に沿っての節点が張られ
る。
【0019】前記温度場解析手段24は、前記メッシュ情
報記憶部32から配線及び絶縁膜等のメッシュ情報を参照
し前記形状・境界条件記憶部31から熱解析に関する境界
条件を参照して、有限要素法あるいは、有限体積法等の
解析手段を用いて熱方程式を解き、各節点における温度
を計算して、前記温度分布記憶部33に記憶する。各節点
の温度も上記電位と同様である。
【0020】前記拡散ドリフト解析手段25は、粒界、界
面及びボイド表面のメッシュ情報を、前記メッシュ情報
記憶部32から参照し、粒界、界面及びボイド表面の各節
点での、拡散係数、空孔濃度及び表面エネルギーによる
駆動力を計算して、各駆動力によるフラックスを求め、
前記原子流速記憶部35に格納する。表面エネルギーによ
る「駆動力」とは(表面エネルギー勾配による「駆動
力」であって、)化学ポテンシャルの勾配による駆動力
である。駆動力とは流れを発生させる源で、表面エネル
ギーが高い状態(形状)から低い状態(形状)へ変化す
るために、物質が移動することを現象論的に記述すると
きに用いる概念である。以下、このことを詳しく記載し
た文献の内容を示す。1991年ジャーナル・オブ・アプラ
イド・フィジックス70巻1号172〜181頁(J.Appl.Pli
ys:70(1)pp.172-181)記載のR.Kirchheim and U.Kaeb
er の論文によるAl原子のフラックスは1次元表示で、
【0021】
【数1】
【0022】と表示される。ここで、JはAl原子のフラ
ックス(単位時間、単位面積を移動するAl原子の個
数)、DはAl原子の拡散係数、cはAl原子の濃度、kは
ボルツマン定数、Tは絶対温度、Z*は有効原子価、eは
単位電荷、Eは電界強度、Q*は輸送熱である。第3項は
温度勾配が大きい場合に効く項なので今回は無視した。
次元を拡張すると、
【0023】
【数2】
【0024】と書ける。 Ψは電位である。右辺第1項
は濃度勾配によるもの、第2項は電場によるものでああ
り、今後EMフラックスと称する。粒界では濃度勾配は
そのまま用いる(粒界拡散フラックス)。表面において
は、表面エネルギーとともに、曲率を用いて化学ポテン
シャルの概念を用いて記述する(表面拡散フラック
ス)。表面においても、EMフラックスは粒界同様に存
在する。連続の条件から(生成/消滅項のない場合)
【0025】
【数3】
【0026】を用いてフラックスから濃度変化を求める
ことが出来る。
【0027】前記ボイド発生手段26は、前記形状・境界
条件記憶部31及び前記原子流速記憶部35の内容を参照し
て、空孔濃度が臨界値を越えた節点を選択して、ボイド
発生の候補とする。そのうちで、ボイドの発生による単
位体積あたりのエネルギー変化が最も小さい節点につい
て、ボイドを発生させて、前記形状・境界条件記憶部31
に登録する。
【0028】前記形状発展手段27は、前記原子流速記憶
部35を参照して、各表面要素でのフラックスのバランス
を計算し、表面要素の移動量を求め、表面を構成する。
そして、節点の位置を変更し、前記形状・境界条件記憶
部31に格納する。また、前記出力装置4に形状を出力す
る。図11は、ボイド表面の形状を変形を説明する図で
あり、図6のボイド表面を抜き出した図である。○ー○
が表面要素51である。表面要素a,b,cを考える
と、aからbへのフラックスをJab ,bからcへのフラ
ックスをjbcとすると単位時間後に表面要素bにおける
原子の個数変化dNは
【0029】
【数4】
【0030】原子体積をΩとすると、この間の表面要素
bの法線方向の変化速度Vnは
【0031】
【数5】
【0032】となる。ここで、dsは表面要素bの長さで
ある。入って来る原子の流速jabより出て行く元素の流
速jbcが大きいと表面要素bでは原子が不足するので、
表面が後退することになる。(内部の方向に法線方向に
Vn・dt分進める。)
【0033】図2における前記粒界拡散フラックス計算
手段251は、粒界上の各節点での温度を前記温度分布記
憶部33を参照して取り出して、粒界拡散係数を計算す
る。また、粒界拡散係数と、粒界上の隣り合う節点での
原子濃度から、濃度勾配を計算し、粒界拡散のフラック
スを計算して、前記粒界拡散フラックス記憶部353に記
憶する。粒界拡散フラックスは次にように表される。
【0034】
【数6】
【0035】ここで、Cgbは、粒界におけるAl原子濃
度、Dgbは、粒界におけるAl原子の拡散係数である。粒
子拡散係数Dgbは温度の関数であり、次のように表され
る。
【0036】
【数7】
【0037】Do,gbは粒界拡散係数の定数部分、Ea,gbは
粒界拡散における活性化エネルギーである。grad Cgb
は濃度勾配であり、粒界の各節点での濃度の差分と粒界
間の距離により計算する。
【0038】前記EMフラックス計算手段252は、粒界上
での各節点での前記温度を温度分布記憶部33を参照して
取り出し、粒界拡散係数を計算すると共に、電位を前記
電位分布記憶部34を参照して電流密度を計算する。ま
た、この粒界拡散係数と温度及び電位の勾配から、EMフ
ラックスを計算して、前記EMフラックス記憶部354に記
憶する。粒界における、EMフラックスは
【0039】
【数8】
【0040】である。電位の勾配gradΨは、隣接節点間
で、各節点の電位から離散的に計算する。
【0041】前記表面フラックス計算手段253は、前記
化学ポテンシャル計算手段255からの表面に沿った勾配
と、前記表面拡散係数検索手段254から表面拡散係数と
を取り出し、表面フラックスを計算して前記表面フラッ
クス記憶部355に記憶する。前記化学ポテンシャル計算
手段255は前記表面エネルギー検索手段256から表面エネ
ルギーを取り出し、化学ポテンシャルを求め、表面に沿
った化学ポテンシャルの勾配を計算して、前記表面フラ
ックス計算手段253に渡す。表面フラックスについて
は、1994年ジャーナル・オブ・アプライド・フィジクス
76巻3号の1563〜1571頁のE.Artz等の論文によると、表
面フラックスは表面エネルギーによる成分と、EMフラッ
クスの成分の和で以下、
【0042】
【数9】
【0043】ように表される。表面エネルギーによる成
分は、
【0044】
【数10】
【0045】であり、Dsは表面における拡散係数,κは
曲率、sは表面に沿った座標である。EMフラックスの成
分は、
【0046】
【数11】
【0047】で表される。
【0048】図3は、前記ボイド発生手段26及び前記原
子流速記憶部35の詳細を示すものであって、前記ボイド
発生手段には、ボイド発生判定手段261、ボイド形状発
生手段262、エネルギー変化計算手段263、エネルギー検
索手段264及び形状特性計算手段265が含まれる。また、
前記原子流速記憶部35には、界面・表面エネルギー記憶
部352及び空孔濃度記憶部356が含まれている。
【0049】前記ボイド発生判定手段261は、前記空孔
濃度記憶部356を参照して、各節点での現在の空孔濃度
とボイド発生判定の臨界値とを比較し、空孔濃度が臨界
値を越えた節点をボイド発生地点の候補として、前記形
状記憶部31にマークする。
【0050】前記 ボイド形状発生手段262は、前記形状
記憶部31を参照して、ボイド発生地点の候補としてマー
クされた節点に対し、そのまわりに微少なボイドを仮に
発生させる。そして、前記エネルギー変化計算手段263
により計算されたエネルギー変化のうち一番小さいエネ
ルギー変化に対応する節点を決め、そのまわりにボイド
を発生させる。
【0051】前記エネルギー検索手段264は、ボイドを
構成する表面のエネルギーとボイドを仮に発生する前の
界面エネルギーを前記界面・表面エネルギー記憶部352
を参照して検索する。また、前記形状計算手段265は、
仮に発生させたボイドの体積とボイドを構成する表面の
それぞれの表面積を前記形状記憶部31を参照して計算す
る。
【0052】前記エネルギー変化計算手段263は、エネ
ルギー検索手段264及び前記形状特性計算手段265を介し
て、前記界面・表面エネルギー記憶部352及び形状記憶
部31から、それぞれ、界面・表面エネルギーとボイドの
形状特性(体積及び表面積)を得てボイド発生前後の単
位体積あたりのエネルギー変化を計算する。
【0053】(実施例の動作)図4は、初期形状入力
後、有限要素法あるいは有限体積法により、電流密度、
温度分布を求め、それを基に、結晶粒界上及びボイド表
面上での原子の粒界及び表面拡散量を求めるエレクトロ
マイグレーション(EM)による配線故障シミュレーシ
ョン方法を説明するためのフローチャートである。
【0054】次に図4のフローチャートを用いて、本発
明の配線故障シミュレーションについて説明する。 ・ステップA1:まず、配線形状にしたがって初期構造を
前記入力装置1より前記初期形状入力手段21で入力処理
して、配線形状や材料に対応した物性値、境界条件を前
記形状・境界条件記憶部21に格納する。 ・ステップA2:つぎに、前記メッシュ生成手段22によ
り、初期構造に対してメッシュを生成し、前記メッシュ
記憶部32に格納する。 ・ステップA3:つぎに、前記電場解析手段23により、有
限要素法あるいは有限体積法等の解析手段を用いて、ポ
アソン方程式を解き、各節点の電位を前記電位分布記憶
部34に格納する。 ・ステップA4:つぎに、前記温度場解析手段24により、
電流密度分布の計算と同一メッシュで得られた電流によ
り発生するジュール熱を熱源として、温度分布を求め
て、前記温度分布記憶部33に格納する。 ・ステップA5:つぎに、前記拡散ドリフト解析手段25に
より、各節点での原子フラックスを求めて、それぞれの
要素におけるフラックス及び空孔濃度を原子流速記憶部
35に格納する。 ・ステップA6:つぎに、前記ボイド発生判定手段261に
より、前記空孔濃度記憶部356を参照して、各節点での
空孔濃度とボイド発生判定の臨界値とを比較して、空孔
濃度が臨界値を越えた節点をボイド発生地点の候補とし
て前記形状記憶部31にマークする。 ・ステップA7:つぎに、ボイド発生判定でマークされた
節点があれば、ステップA8のボイド発生処理を行ない、
マークされた節点がなければスキップする。 ・ステップA8:マークされた節点それぞれに対し、前記
ボイド形状発生手段262により、ボイドを仮に発生さ
せ、その時のエネルギー変化を求め、エネルギー変化の
一番小さい節点に微少ボイドを発生させる。 ・ステップA9:系にボイドがあればステップA10を行な
い、なければスキップする。 ・ステップA10:前記形状発展手段27により粒界では粒
界中の原子密度を変化させ、表面では原子フラックスの
出入りを考慮して表面要素の移動を行なわせ、ボイドの
形状変形を発展させる。 ・ステップA11:つぎに、繰り返し回数を更新する。 ・ステップA12:繰り返し回数が指定の繰り返し回数に
達しているか、否かを判定して、達していなければステ
ップA2のメッシュ生成に戻り、達していれば終了する。
【0055】次に、前記図4に示したフローチャートに
おける、ステップA10の「ボイド形状変形」処理の詳細
を図5に示すフローチャートを用いて説明する。 ・ステップB1:前記EMフラックス計算手段252により、
全ての表面要素あるいは粒界要素について、両端の電位
から電位勾配を求め、有効電荷Z*及び電子の電荷e、電
場(=電位勾配)Eと、接点の温度に対応した拡散係数
から、表面あるいは粒界上でのEMフラックスJを求め
る。 J=(D(T)/kTZ)*eE ・ステップB2:表面か粒界かの判断をして、表面のとき
は、ステップB3の処理を行ない、粒界のときは、ステッ
プB6の処理を行なう。 ・ステップB3:表面の場合には、EMフラックスにもとづ
いて、表面拡散係数を前記表面拡散係数検索手段254に
より求め、EMフラックスによる原子の増減にしたがって
表面要素を移動させる。 ・ステップB4:つぎに、前記化学ポテンシャル計算手段
255により、化学ポテンシャルのボイド表面に沿った勾
配を求め、前記表面フラックス計算手段253により、表
面フラックス記憶部355に格納する。 ・ステップB5:つぎに、それぞれの表面について、表面
フラックスにしたがって、表面要素へ流れ込むフラック
スと、ここから流れ出るフラックスの差に比例した、表
面の法線方向の移動量を決めて表面を移動させて表面に
関する処理を終了する。 ・ステップB6:粒界のときは、まず、ステップB1で計算
したEMフラックスにしたがい、粒界要素における原子濃
度を変える。 ・ステップB7 つぎの、ステップB6により生じた濃度勾配によるフラッ
クスを、前記粒界拡散フラックス計算手段251により計
算し、前記粒界拡散フラックス記憶部353に格納する。 ・ステップB8:最後に、各粒界における粒界拡散フラッ
クスにもとづき、粒界における濃度を計算し、処理を抜
ける。
【0056】図6はボイドの形状変形の計算の結果を示
す図である。図6は配線の長手方向の断面を横から見た
ものであり、左側は省略してあるが、長い配線が続いて
いる。タングステンプラグ(W)の底面から電子(e)
が流れ込み、左側の配線部に流れ去る。電流は逆に左か
ら入り、タングステンプラグ(W)を通してプラグ底面
に流れ去る。タングステンプラグ(W)の右側はリザー
バーと呼ばれる部分で電流密度が低い。
【0057】AL合金配線はTiN膜で挟まれている。
配線の左端部での境界条件原子空孔が流れ込まないよう
にしておく。これは、配線がバンブーグレインで、空孔
が流れにくくなった場合を想定している。この状態で、
電流を流していくと空孔濃度分布はタングステンプラグ
(W)付近から徐々に濃度が高くなり、濃度勾配により
逆の駆動力が生じ逆向きのフラックスと釣り合いやが
て、リザーバー部はほとんど均一で空孔濃度が高い濃度
分布となる。
【0058】臨界濃度を適当に決めてやると、空孔濃度
がタングステンプラグ(W)直上を含むリザーバー部で
臨界濃度を越える。そこで、ボイド発生の判定でマーク
された節点(とくに界面上の節点)での仮にボイドを発
生させたときのエネルギー変化は、ここでは、配線端の
上側であった。このように、ボイドがリザーバー端で発
生し、ボイドの形状変化をおこなわせることができる。
【0059】
【発明の効果】請求項1に記載の発明では、少なくと
も、ポテンシャル解析と結晶粒組織の粒界での原子の拡
散の解析とから、エレクトロマイグレーションによる配
線故障解析のシミュレーションを行なう、配線故障解析
方法において、ボイドの生成に化学ポテンシャルの大き
さにに基づく処理を行なって配線故障解析することによ
って、タングステンプラグのリザーバー部のような低電
流密度でのボイド発生を再現できるので、リザーバー長
等設計の指針を与えるという効果が得られる。請求項2
に記載の発明では、配線のメッシュ情報より得られる、
各節点のまわりに仮のボイドを発生させて、その前後の
化学ポテンシャルを計算するという計算方法を特定する
ことによって、より解析を容易にできるという効果が得
られる。請求項3に記載の発明では、化学ポテンシャル
の計算は、表面エネルギーから化学ポテンシャルを求
め、化学ポテンシャルの勾配を求める計算をすることを
特定することによって、より解析を容易にできるという
効果が得られる。請求項4に係る発明では、空孔濃度が
臨界値を越えた際に、単位体積のボイド生成にともなう
化学ポテンシャル変化が最も小さい部分から、ボイドを
成長させるというように、ボイドの成長させる個所を特
定することによって、より解析を容易にできるという効
果が得られる。請求項5に記載の発明では、配線の端部
にリザーバー部を有するLSIに適用することを特定し
て、リザーバー部を有するLSI特有の問題を解決できる
という効果が得られる。請求項6に記載の発明では、配
線がアルミニウム(Al)合金で、タングステン(W)
でプラグが構成されているLSIに適用することを特定
することによって、配線がアルミニウム(Al)合金
で、タングステン(W)でプラグが構成されているLS
Iの場合に本発明が効果が得られる。
【図面の簡単な説明】
【図1】本発明の配線故障解析を行なうための装置であ
る。
【図2】本発明の拡散ドリフト解析手段及び原子流速記
憶部の詳細図である。
【図3】本発明のボイド発生手段及び原子流速記憶部の
詳細図である。
【図4】本発明の配線故障シミュレーションのフローチ
ャートである。
【図5】本発明のボイド変形処理のフローチャートであ
る。
【図6】本発明のボイドの形状変形の計算結果を示す図
である。
【図7】従来の配線の拡大図である。
【図8】従来の配線の内部の粒界ネットワークの拡大図
である。
【図9】上層、下層及びビアプラグからなる配線ビア構
造の鳥瞰図
【図10】上層、下層及びビアプラグからなる配線ビア
構造の断面図
【図11】ボイド表面の形状変化を説明する図
【図12】メッシュ生成後の節点と要素を表す図
【符号の説明】
1, 入力装置 2, データ処理装置 3, 記憶装置 4, 出力装置 21, 初期状態入力手段 22, メッシュ生成手段 23, 電場解析手段 24, 温度場解析手段 25, 拡散ドリフト解析手段 26, ボイド発生手段 27, 形状発展手段 31, 形状・境界条件記憶部 32, メッシュ情報記憶部 33, 温度分布記憶部 34, 原子流速記憶部 41, 上層配線 42, 下層配線 43, ビアプラグ 51, 要素(表面要素)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、ポテンシャル解析と結晶
    粒組織の粒界での原子の拡散の解析とから、エレクトロ
    マイグレーションによる配線故障解析のシミュレーショ
    ンを行なう、配線故障解析方法において、ボイドの生成
    に化学ポテンシャルの大きさに基づく処理を行なうこと
    を特徴とする配線故障解析方法。
  2. 【請求項2】 配線のメッシュ情報より得られる、各
    節点のまわりに仮のボイドを発生させて、その前後の化
    学ポテンシャルを計算することを特徴とする請求項1記
    載の配線故障解析方法。
  3. 【請求項3】 化学ポテンシャルの計算は、表面エネ
    ルギーから化学ポテンシャルを求め、化学ポテンシャル
    の勾配を求める計算をすることを特徴とする請求項1又
    は2記載の配線故障解析方法。
  4. 【請求項4】 空孔濃度が臨界値を越えた際に、単位
    体積のボイド生成にともなう化学ポテンシャル変化が最
    も小さい部分から、ボイドを成長させることを特徴とす
    る請求項1〜3のいずれか記載の配線故障解析方法。
  5. 【請求項5】 配線の端部にリザーバー部を有するL
    SIに適用することを特徴とする請求項1〜4のいずれ
    か記載の配線故障解析方法。
  6. 【請求項6】 配線がアルミニウム(Al)合金で、
    タングステン(W)でプラグが構成されているLSIに
    適用することを特徴とする請求項1〜5のいずれか記載
    の配線故障解析方法。
JP2000166890A 2000-06-05 2000-06-05 配線故障解析方法 Pending JP2001351919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000166890A JP2001351919A (ja) 2000-06-05 2000-06-05 配線故障解析方法
US09/872,533 US6634013B2 (en) 2000-06-05 2001-06-01 Wiring failure analysis method using simulation of electromigration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166890A JP2001351919A (ja) 2000-06-05 2000-06-05 配線故障解析方法

Publications (1)

Publication Number Publication Date
JP2001351919A true JP2001351919A (ja) 2001-12-21

Family

ID=18670140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166890A Pending JP2001351919A (ja) 2000-06-05 2000-06-05 配線故障解析方法

Country Status (2)

Country Link
US (1) US6634013B2 (ja)
JP (1) JP2001351919A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法
JP2010170309A (ja) * 2009-01-22 2010-08-05 Sumitomo Heavy Ind Ltd シミュレーション方法及びプログラム
JP2014052832A (ja) * 2012-09-06 2014-03-20 Hirosaki Univ ビア接続の多層配線の信頼性を評価する信頼性評価シミュレーションプログラム、ビア接続の多層配線の許容電流密度向上方法およびビア接続の多層配線
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging
CN114743607A (zh) * 2022-03-31 2022-07-12 西安交通大学 一种计算核燃料中裂变气体释放及辐照肿胀行为的方法
CN115659765A (zh) * 2022-12-12 2023-01-31 广东电网有限责任公司中山供电局 电缆接头温度场计算方法、装置、电子设备及存储介质

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298842B2 (ja) * 1999-04-19 2009-07-22 独立行政法人科学技術振興機構 金属配線の信頼性評価装置及び方法、並びに金属配線の信頼性評価のためのプログラムを格納した記録媒体
US7096450B2 (en) * 2003-06-28 2006-08-22 International Business Machines Corporation Enhancement of performance of a conductive wire in a multilayered substrate
US7401304B2 (en) * 2004-01-28 2008-07-15 Gradient Design Automation Inc. Method and apparatus for thermal modeling and analysis of semiconductor chip designs
US7383520B2 (en) * 2004-08-05 2008-06-03 Gradient Design Automation Inc. Method and apparatus for optimizing thermal management system performance using full-chip thermal analysis of semiconductor chip designs
US20090224356A1 (en) * 2004-01-28 2009-09-10 Rajit Chandra Method and apparatus for thermally aware design improvement
US7353471B1 (en) * 2004-08-05 2008-04-01 Gradient Design Automation Inc. Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance
US7458052B1 (en) 2004-08-30 2008-11-25 Gradient Design Automation, Inc. Method and apparatus for normalizing thermal gradients over semiconductor chip designs
US7194711B2 (en) * 2004-01-28 2007-03-20 Gradient Design Automation Inc. Method and apparatus for full-chip thermal analysis of semiconductor chip designs
US20090048801A1 (en) * 2004-01-28 2009-02-19 Rajit Chandra Method and apparatus for generating thermal test vectors
WO2007070879A1 (en) * 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US7472363B1 (en) 2004-01-28 2008-12-30 Gradient Design Automation Inc. Semiconductor chip design having thermal awareness across multiple sub-system domains
US20090077508A1 (en) * 2004-01-28 2009-03-19 Rubin Daniel I Accelerated life testing of semiconductor chips
US7203920B2 (en) * 2004-01-28 2007-04-10 Gradient Design Automation Inc. Method and apparatus for retrofitting semiconductor chip performance analysis tools with full-chip thermal analysis capabilities
US7155686B2 (en) * 2004-03-09 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Placement and routing method to reduce Joule heating
US8019580B1 (en) 2007-04-12 2011-09-13 Gradient Design Automation Inc. Transient thermal analysis
US8286111B2 (en) * 2004-03-11 2012-10-09 Gradient Design Automation Inc. Thermal simulation using adaptive 3D and hierarchical grid mechanisms
WO2008075611A1 (ja) * 2006-12-19 2008-06-26 Nec Corporation 回路シミュレータ、回路シミュレーション方法およびプログラム
US8392157B2 (en) * 2007-11-27 2013-03-05 Hewlett-Packard Development Company, L.P. System synthesis to meet exergy loss target value
JP5390168B2 (ja) * 2008-11-10 2014-01-15 ルネサスエレクトロニクス株式会社 配線のレイアウト方法及びプログラム
US8677303B2 (en) * 2009-10-07 2014-03-18 Texas Instruments Incorporated Electromigration compensation system
US8640062B2 (en) 2011-06-10 2014-01-28 International Business Machines Corporation Rapid estimation of temperature rise in wires due to Joule heating
US9323870B2 (en) 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design
US8966417B2 (en) * 2012-05-04 2015-02-24 Trajectory Design Automation Corporation Method and system for estimating a diffusion potential of a diffusive property
US8941961B2 (en) 2013-03-14 2015-01-27 Boulder Wind Power, Inc. Methods and apparatus for protection in a multi-phase machine
US9710577B2 (en) 2015-10-07 2017-07-18 International Business Machines Corporation Heat source integration for electromigration analysis
CN111723511B (zh) * 2020-07-02 2022-09-02 哈尔滨工业大学 一种三维封装互连线电迁移模拟方法
CN113420472B (zh) * 2021-06-11 2022-03-18 上海交通大学 基于非线性相场模型的锂枝晶形貌生长预测方法和系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300307A (en) * 1992-09-14 1994-04-05 The United States Of America As Represented By The United States Department Of Energy Microstructure control of Al-Cu films for improved electromigration resistance
JPH06314691A (ja) 1993-04-28 1994-11-08 Ricoh Co Ltd 配線故障解析方法
JPH07283283A (ja) 1994-02-15 1995-10-27 Ricoh Co Ltd 配線故障解析方法
US6349401B2 (en) * 1996-09-12 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit, design method and computer-readable medium using a permissive current ratio
JP3048963B2 (ja) 1997-06-23 2000-06-05 日本電気アイシーマイコンシステム株式会社 半導体メモリ装置
JP3017131B2 (ja) 1997-06-25 2000-03-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路のレイアウト方法
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US5930587A (en) * 1997-08-27 1999-07-27 Lucent Technologies Stress migration evaluation method
US6365503B1 (en) * 1999-06-30 2002-04-02 Agere Systems Guardian Corp. Method of improving electromigration in semiconductor device manufacturing processes
US6245675B1 (en) * 2000-01-24 2001-06-12 Taiwan Semiconductor Manufacturing Company 3D reservoir to improve electromigration resistance of tungsten plug

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法
JP2010170309A (ja) * 2009-01-22 2010-08-05 Sumitomo Heavy Ind Ltd シミュレーション方法及びプログラム
JP2014052832A (ja) * 2012-09-06 2014-03-20 Hirosaki Univ ビア接続の多層配線の信頼性を評価する信頼性評価シミュレーションプログラム、ビア接続の多層配線の許容電流密度向上方法およびビア接続の多層配線
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging
CN114743607A (zh) * 2022-03-31 2022-07-12 西安交通大学 一种计算核燃料中裂变气体释放及辐照肿胀行为的方法
CN114743607B (zh) * 2022-03-31 2024-04-09 西安交通大学 一种计算核燃料中裂变气体释放及辐照肿胀行为的方法
CN115659765A (zh) * 2022-12-12 2023-01-31 广东电网有限责任公司中山供电局 电缆接头温度场计算方法、装置、电子设备及存储介质
CN115659765B (zh) * 2022-12-12 2023-04-14 广东电网有限责任公司中山供电局 电缆接头温度场计算方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US6634013B2 (en) 2003-10-14
US20020107675A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
JP2001351919A (ja) 配線故障解析方法
Lienig et al. Fundamentals of electromigration
US8543952B2 (en) Method and apparatus for thermal analysis of through-silicon via (TSV)
US8504958B2 (en) Method and apparatus for thermal analysis
Sun et al. EMSpice: Physics-based electromigration check using coupled electronic and stress simulation
Tan et al. Revisit to the finite element modeling of electromigration for narrow interconnects
Jing et al. Electromigration simulation for metal lines
US6330704B1 (en) Method and apparatus for three dimensional interconnect analysis
Zharinov et al. Controlled electromigration protocol revised
Ceric et al. Analysis of electromigration failure of nano-interconnects through a combination of modeling and experimental methods
Tian et al. Rapid ULSI interconnect reliability analysis using neural networks
Arnaud et al. Analysis of electromigration induced early failures in Cu interconnects for 45 nm node
Bly et al. Theoretical study of the electromigration wind force for adatom migration at metal surfaces
JPH11260818A (ja) 配線の温度上昇シミュレーション方法
Liang et al. Prediction of electromigration failure of solder joints and its sensitivity analysis
Zhou et al. A diffuse interface model of intermediate-phase growth under the influence of electromigration
Janicki et al. Considerations on electronic system compact thermal models in the form of RC ladders
JP2008071204A (ja) 半導体チップを含む装置の設計方法、設計支援システム及びプログラム
Ceric et al. Electromigration-induced void evolution and failure of Cu/SiCN hybrid bonds
JPH07283283A (ja) 配線故障解析方法
Cacho et al. Modeling of electromigration phenomena
Jin et al. Observation of void formation patterns in SnAg films undergoing electromigration and simulation using random walk methods
Salaway et al. Phonon contribution to thermal boundary conductance at metal interfaces using embedded atom method simulations
JP2001156140A (ja) 配線emシミュレーション方法
Zhang et al. Investigation for electromigration-induced hillock in a wafer level interconnect device