JP2001346203A - 画像処理装置及び画像処理方法並びに記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 パンディング処理に使用するメモリの数を減
らすこと。画素データ及び２値形状情報の並び替えの処
理を行わずにパンディング処理を行うこと。 【解決手段】 オブジェクト内かどうかを示す形状情報
を有する画像データをブロックの行単位に入力する入力
手段（５０１，５０２）と入力した前記行を構成する画
素データ群を当該画素データに付随する前記形状情報に
基づいてパディングすると共に当該行中に有意な形状情
報があるか否かを示す中間形状情報を各行毎に記憶する
第１のパディング手段（５０５）と該第１のパディング
手段によってパディングされた行単位の画素データを前
記ブロックの行数分記憶する記憶手段（６０１）と該記
憶手段で記憶された行方向パディング済み画素データを
列単位に読み込み前記第１のパディング手段で得られた
各行の前記中間形状情報に基づいて列単位にパディング
する第２のパディング手段（５０７）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、形状情報を有する
ブロック状の画像データの各画素に対してパンディング
処理を行う画像処理装置及び画像処理方法並びに記憶媒
体に関するものである。

【０００２】

【従来の技術】画像、特に動画像は非常に多くのデータ
量があり、その画像を蓄積・伝送する際にはデータ量を
大幅に削減するための圧縮処理が不可欠である。動画像
を圧縮符号化する処理として、すでにＭＰＥＧ−１、Ｍ
ＰＥＧ−２などの国際標準が定められているが、これら
はテレビカメラ等で撮影した矩形領域の画像のみを対象
としている。画像にはさまざまなものがあるが、背景と
背景より手前にある被写体（オブジェクト）とからなる
画像も数多く存在する。一般的に背景となる画像は激し
い動きを伴なわず、撮影するカメラの動きに合わせて全
体が移動したり、背景中のさまざまなものがそれぞれ細
かい動きを示したりする。それに対し、オブジェクトは
時に激しい動きを伴なう。このように、オブジェクトと
背景は異なる性質を有する。

【０００３】ＭＰＥＧ−１、ＭＰＥＧ−２に続いて標準
化が進められているＭＰＥＧ−４では、オブジェクトと
背景を別々に取り扱えるようにし、有用なオブジェクト
を他で再利用することにより、動画コンテンツの生産性
を高めたり、画像を見る側で前記オブジェクトを操作で
きる枠組みを用意することで、画像に対して能動的な関
係を築き、新しい表現ができるように考えられている。

【０００４】しかしながら、前記オブジェクトの形状は
矩形ではなく任意であるため、従来のＭＰＥＧ−１、Ｍ
ＰＥＧ−２で用いられてきた圧縮手法をそのまま適用す
ることはできない。

【０００５】任意形状のオブジェクトの周囲にオブジェ
クトと相関のあるデータを補充することにより、オブジ
ェクトを矩形の画像に変換し、それから圧縮処理を行な
うようにしている。

【０００６】動画圧縮では、その上さらにフレーム間の
相関を利用してデータ量を減らすようにしている。

【０００７】フレーム間の相関を利用するということ
は、オブジェクトの現フレームのデータを符号化する際
に、他のフレームにおける相関の強い領域を参照し、そ
の差分値を符号化するものである。

【０００８】オブジェクトが任意の形状であるため、当
然、参照される他のフレームにおけるオブジェクトの形
状も任意であり、オブジェクトの外の領域においては値
が無い状態である。これでは、ブロック単位の動きベク
トル情報を求めることが出来ない。

【０００９】そこで、参照されるオブジェクトにパディ
ング処理を施して、矩形領域に広げた上で前記ブロック
単位の動きベクトル探索を行なうようにしている。

【００１０】２次元的な広がりを持つ画像データのパデ
ィング処理は、１次元のパディング処理を、横方向と縦
方向に対して順に行なうことで実現する。１次元のパデ
ィング処理は以下のように行なう。

【００１１】オブジェクトで挟まれたオブジェクト外の
領域（行または列）は、該領域の両端のオブジェクト内
の画素データの平均値に置き換え、その他のオブジェク
ト外の領域は、該領域に接するオブジェクト内の画素デ
ータに置き換える。該パディング処理の例を図１に示
す。

【００１２】図１は水平（横）方向パディング処理を説
明する図であり、あるブロック内の所定の一行分の２値
形状情報（属性データ）（同図（ａ））と画素データ
（同図（ｂ））、及びこの一行文の画素に対してパディ
ング処理を行った結果の画素データ（同図（ｃ））を示
している。同図の２値形状情報において、１の値の部分
がオブジェクトの部分で０の部分がオブジェクト外の領
域である。なお、オブジェクト外の領域の画素データは
他の値で置き換えられるため、元の値はほとんど意味が
無いので、オブジェクト外の領域の画素データの値は省
略して示していない。

【００１３】図１（ａ）が２値形状情報で、（ｂ）がオ
ブジェクト領域内の画素データである。ここでは、ブロ
ック１行分の画素数を１６画素とした。そしてこの１６
画素の中には、連結していない４つのオブジェクト外の
領域がある。

【００１４】画素値７８のすぐ左の１画素からなる領
域、画素値７４と画素値５６で挟まれた４画素からなる
領域、画素値６４と画素値４２で挟まれた２画素からな
る領域、画素値４２の右側にある３画素からなる領域の
４つである。

【００１５】両端の領域は、該領域に接するオブジェク
ト内の画素データで置き換えられるため、一番左の１画
素は画素値７８に置き換えられ、右端の３画素は画素値
４２に置き換えられる。

【００１６】残りの２つの領域は、オブジェクト内の画
素データに挟まれているので、左側の４画素は画素値７
４と５６の平均値６５（（７４＋５６）／２）に置き換
えられ、右側の２画素は画素値６４と４２の平均値５３
（（６４＋４２）／２）に置き換えられる。その結果、
図１（ｃ）に示すような画素値を示す画素データが、上
記水平方向パディング処理の結果として得られる。

【００１７】ブロックデータは、複数の行データから成
り、それぞれの行データに対して上記水平方向パディン
グ処理を施すことにより、図２（ａ）に示すオブジェク
ト領域内の画素データは、図２（ｂ）のように広がる。
ここで、斜線部はオブジェクト内の領域あるいはパディ
ング処理によって画素データが置き換えられた領域を示
す。

【００１８】水平パディング処理の次は垂直方向パディ
ング処理を行なう。処理の単位が横１行から縦１列に変
わるだけで、処理方法は上述した内容と同じである。垂
直パディング処理の後には、図２（ｃ）のようにブロッ
ク内全てが有効な画素データで埋め尽くされる。

【００１９】水平パディング処理と垂直パディング処理
を別々の処理ユニットで処理する場合の画像処理装置の
１つの構成例を図５に示す。同図において、５０１は画
素データ入力端子で、パディング処理する画素データを
入力する端子である。

【００２０】５０２は２値形状情報入力端子で、パディ
ング処理する画素データの２値形状情報を入力する端子
である。

【００２１】５０３は画素データ出力端子で、パディン
グ処理した画素データを出力する端子である。

【００２２】５０５は水平方向パディング処理ユニット
で、水平方向パディング処理を行なうユニットである。

【００２３】５０７は垂直方向パディング処理ユニット
で、垂直方向パディング処理を行なうユニットである。

【００２４】５０９は中間データ格納メモリで、水平方
向パディング処理ユニット５０５によって水平方向パデ
ィング処理した画素データを格納し、垂直方向パディン
グ処理に適した順序で読み出して、垂直方向パディング
処理ユニット５０７に画素データを送る。

【００２５】５１１は、中間２値形状情報格納メモリ
で、垂直パディング処理に用いる２値形状情報を格納す
る。

【００２６】水平パディング処理した結果が得られる順
序と、垂直パディング処理する画素の順序は異なるた
め、上記２つの格納メモリ（中間データ格納メモリ５０
９，中間２値形状情報格納メモリ５１１）を経由して、
画素データと２値形状情報の並び替えを行なう。一般的
にこのような並び替えを転置と称し、上記格納メモリ
（中間データ格納メモリ５０９，中間２値形状情報格納
メモリ５１１）を転置メモリなどと呼んだりする。

【００２７】

【発明が解決しようとする課題】水平垂直パディング処
理を行なうには、中間画素データと中間２値形状情報を
並び替える（転置する）ための２つのメモリが必要とな
る。半導体技術の進歩により大容量メモリの製造コスト
は著しく低下してきているが、小容量のメモリは相対的
に不利である。これは、１つのチップの中に集積した場
合にも言えることで、小容量のメモリを分散して持つよ
り、同じ容量の１つの大きなメモリに合体できるなら、
その方が効率が良い。ここで使用する２つのメモリはパ
ディング処理専用で連続的に使うものであるため、他の
メモリと合体することは、全体の処理性能の低下を招
く。よって、上記メモリの数を減らすことが求められ
る。

【００２８】又、従来例では、水平方向パンディング処
理の後に垂直パンディング処理を行う際に、画素データ
及び２値形状情報の並び替え（転置）を行っていた。

【００２９】本発明は上述の問題に対して鑑みたもので
あり、パンディング処理に使用するメモリの数を減らす
ことを目的とする。また、上述の２値形状情報の並び替
えの処理を行わずにパンディング処理を行うことを目的
とする。

【００３０】

【課題を解決するための手段】本発明の目的を達成する
ために、例えば本発明の画像処理装置は以下の構成を備
える。すなわち、オブジェクト内かどうかを示す形状情
報を有する画像データに対し、ブロック単位に第１の方
向を行とし、及び当該第１の方向とは直交する第２の方
向を列とし、行及び列それぞれでオブジェクト外の領域
に適当な画素データを代入するパディング処理を行う画
像処理装置であって、前記画像データを前記ブロックの
行単位に入力する入力手段と、入力した前記行を構成す
る画素データ群を、当該画素データに付随する前記形状
情報に基づいてパディングすると共に、当該行中に有意
な形状情報があるか否かを示す中間形状情報を各行毎に
記憶する第１のパディング手段と、該第１のパディング
手段によってパディングされた行単位の画素データを、
前記ブロックの行数分記憶する記憶手段と、該記憶手段
に記憶された、行方向パディング済み画素データを列単
位で読み出し、前記第１のパディング手段で得られた各
行の前記中間形状情報に基づいて列単位にパディングす
る第２のパディング手段とを備える。

【発明の実施の形態】以下添付図面に従って、本発明を
好適な実施形態に従って詳細に説明する。

【００３１】なお、以下の実施形態において用いる行方
向、列方向の定義は、行方向は水平方向、列方向は垂直
方向とする。

【００３２】［第１の実施形態］本実施形態における、
パディング処理回路を図３に示す。同図のパディング処
理回路は、１行１０画素のデータに対して１次元方向の
パディング処理を行なうものであるが、任意の数の画素
データに対する１次元方向のパディング処理に拡張でき
るものである。

【００３３】図３において、３０１はパディング処理を
施こす画素データ（８ビット）を入力する端子群で、３
０３は、上記画素データを保持するレジスタ群である。
３０５は上記画素データの各画素がオブジェクト内もし
くはオブジェクト外であるかを表わす２値形状情報（各
画素に対し１ビットの属性データ）を入力する端子群
で、３０７は上記２値形状情報を保持するレジスタ群で
ある。３２１は上記画素データを左方向に伝搬させるた
めの左伝搬処理部、３２３は上記画素データを右方向に
伝搬させるための右伝搬処理部、３２５ａ〜ｊは上記左
伝搬処理部３２１を構成するセレクタ群、３２７ａ〜ｊ
は上記右伝搬処理部３２３を構成するセレクタ群であ
る。３３１ａ〜ｊは、２つの画素データ間の平均値を演
算するための加算器群である。

【００３４】上述の構成を備えるパディング処理回路の
動作について、図３を用いて以下説明する。

【００３５】パディング処理を施こす画素データと、画
素データに対する２値形状情報を１つずつ、あるいは、
１０個同時に端子３０１，３０５から夫々入力し、それ
ぞれレジスタ３０３，３０７に保持する。２値形状情報
は、“１”がオブジェクト内を表わし、“０”がオブジ
ェクト外を表わす。

【００３６】レジスタ３０３群に保持された画素データ
は、それぞれ左伝搬処理部３２１、右伝搬処理部３２３
内の対応する各セレクタ群（３２５ａ〜ｊ、３２７ａ〜
ｊ）に入力される。

【００３７】一方、レジスタ３０７群に保持された２値
形状情報は、それぞれ左伝搬処理部３２１、右伝搬処理
部３２３内の対応する各セレクタ群（３２５ａ〜ｊ、３
２７ａ〜ｊ）の制御信号として入力される。

【００３８】左伝搬処理部３２１では、オブジェクト内
の画素データは左方向に伝搬し、右伝搬処理部３２３で
は、オブジェクト内の画素データは右方向に伝搬する。

【００３９】なお、各セレクタ群（３２５ａ〜ｊ、３２
７ａ〜ｊ）では、制御信号が“１”の時はレジスタ群３
０３から入力される画素データを選択し、“０”の時は
夫々の伝搬部３２１，３２３内で左右に伝搬された画素
データを選択するように動作する。そして各々のセレク
タ群（３２５ａ〜ｊ、３２７ａ〜ｊ）で選択された画素
データは加算器群３３１に送られ、この加算器群３３１
にて平均値が求められて、出力される。

【００４０】上述のパディング処理回路上の動作につい
て具体的に数値を用いて図４を用いて説明する。同図に
おいて、（ａ）は２値形状情報で、（ｂ）は、パディン
グ処理を施す（入力）画素データ（オブジェクト外は意
味が無いので記載省略）、（ｃ）は、左伝搬処理部３２
１において、各画素に対するセレクタ群（３２５ａ〜
ｊ）の出力値、（ｄ）は、右伝搬処理部３２３におい
て、各画素に対するセレクタ群（３２７ａ〜ｊ）の出力
値、（ｅ）は、加算器群３３１の出力値である平均値を
表わす。

【００４１】各画素ごとに選択された２つの値は、加算
器群３３１にて平均値が求められ、パディング処理した
結果として出力される。オブジェクト内の画素は、選択
された２つの値が同じ値（入力画素データ）になるた
め、平均しても画素値は変わらない。一方、オブジェク
トに挟まれた領域（２値形状情報が”０”の領域）は、
選択された２つの値（左伝搬処理部３２１により左に伝
搬された入力画素データと、右伝搬処理部３３１により
右に伝搬された入力画素データ）が異なるため、各画素
ごとに平均を求め、パディング処理した結果として出力
する。

【００４２】以上の処理により、オブジェクトで挟まれ
たオブジェクト外の領域は、この領域の両端のオブジェ
クト内の画素データの平均値に置き換えられ、その他の
オブジェクト外の領域は、この領域に接するオプジェク
ト内の画素データに置き換えられる。

【００４３】また、同一構成で、１０画素未満の任意の
画素数に対しても、パディング処理が可能である。その
場合、画素入力の無い端子に対応する２値形状情報を
“０”に固定しておけばよい。また１６画素を同じに処
理したければ、それに合わせてセレクタや加算器の数を
増やせばよい。

【００４４】また、上述したパディング処理回路は、図
５に示した画像処理装置（パディング処理装置）の水平
方向パディング処理ユニット５０５や垂直方向パディン
グ処理ユニット５０７として使用することが出来る。

【００４５】上述のパディング処理回路における動作の
仕組みは、図２を用いた上述の説明において、水平方向
パディング処理後の中間２値形状情報が図２（ｂ）のよ
うに水平方向１行が同一の値になることを利用する。水
平方向パディング処理前の１行分の画素データの中に１
つでも有効画素（２値形状情報＝１の画素）が存在すれ
ば、水平方向パディング処理後の画素データはすべて有
効画素となり、逆に、１つも有効画素がなければ（無効
画素（２値形状情報＝０の画素））、パディング処理を
する必要もないし、処理をしたとしても１つも有効画素
とはならず、すべて無効画素となり、最終的に出力には
反映されない。

【００４６】以上のパディング処理回路を用いて、本実
施形態における水平方向パディング処理と垂直方向パデ
ィング処理を行う画像処理装置の構成を図６に示す。図
５に示した画像処理装置の構成との違いは、中間２値形
状情報格納メモリ５１１の代わりにシフトレジスタ６０
１を使用するところにある。

【００４７】１行分の画素データを水平方向パディング
処理する度に、１ビットの中間２値形状情報を出力し、
シフトレジスタ６０１に取り込む。この中間２値形状情
報は、パディング処理する際に副次的に得られるもので
あるが、論理的にはパディング処理する１行分の画素デ
ータに対する２値形状情報すべての論理和を求めること
で得られる。つまり、１行分の２値形状情報のうちひと
つでも”１”を示す２値形状情報を有する画素が存在す
れば（つまりは、有効画素が存在すれば）、この１行に
対する中間２値形状情報の値は”１”となる。

【００４８】例えばブロックサイズが１６×１６ビット
の大きさであれば、１ブロック分の水平方向パディング
処理を終了した時点で、シフトレジスタ６０１には各行
に対する１６ビット分の中間２値形状情報が保持されて
いる。

【００４９】よって、次に垂直方向パディング処理を行
う際には、この１６ビットの中間２値形状情報を２値形
状情報として用いることで、中間データ格納メモリ５０
９内の全部の画素データに対して垂直方向パディング処
理を施すことができる。

【００５０】また、以上の画像処理装置が行う画像処理
方法（パディング処理）のフローチャートを図７に示
す。

【００５１】ステップＳ７０１においては、１６行全部
の水平方向パディング処理が終了したか否かを判定す
る。そしてもし終了していなかったら処理をステップＳ
７０３に進める。一方、終了していれば処理をステップ
Ｓ７１１に進める。

【００５２】ステップＳ７０３においては、水平方向パ
ディング処理を行う対象となる１行分の画素データ（１
６画素分）を不図示のＲＡＭから読み出し、端子５０１
に入力する。

【００５３】ステップＳ７０５においては、水平方向パ
ディング処理を行う対象となる１行分の画素データ（１
６画素分）の２値形状情報を不図示のＲＡＭから読み出
し、端子５０２に入力する。

【００５４】ステップＳ７０７においては、不図示のＲ
ＡＭから読み出した１行分の画素データに対して水平方
向パディング処理を行ない、中間データとして中間デー
タ格納メモリ５０９内に格納する。

【００５５】ステップＳ７０９においては、上述の通
り、論理和演算を行った結果得られる１行分に対応する
１ビットの中間２値形状情報をシフトレジスタ６０１に
格納する。

【００５６】ステップＳ７１１においては、１６行分の
水平方向パディング処理の結果としてシフトレジスタ６
０１に格納された中間２値形状情報（１６ビット）を読
み出す。

【００５７】ステップＳ７１３においては、１６列全部
の垂直方向パディング処理が終了したか否かを判定す
る。そしてもし終了していなかったら処理をステップＳ
７１５に進める。一方、終了していれば、１ブロック分
のパディング処理が終了いたので、本処理を終了する。

【００５８】ステップＳ７１５においては、垂直方向パ
ディング処理を行う対象となる１列分の中間データを中
間データ格納メモリ５０９から読み出す。

【００５９】ステップＳ７１７においては、ステップＳ
７１５において読みだした中間データに対して垂直方向
パディング処理を行ない、その処理結果を不図示の所定
のメモリ領域に格納する。

【００６０】なお、本実施形態では、水平方向パンディ
ング処理の後に垂直方向パンディング処理を行う順序で
あったが、上述のパンディング処理はこの順序に限定さ
れるものではなく、この順序は逆であってもよい。

【００６１】以上の画像処理装置の構成により、従来必
要であった中間２値形状情報格納メモリ５１１は不要と
なり、その結果使用するメモリは１つですみ、従来例と
比較して、使用するメモリの数を減らすことができた。
それと同時に、以上の画像処理方法により、水平方向パ
ディング処理を行った後で、垂直方向パディング処理を
行う際に、従来のように２値形状情報の並び替えを行な
う必要がなくなった。

【００６２】なお本実施形態では垂直方向パディング処
理ユニットの構成は上述の通り、図３に示した構成をと
るが、図９に示すように、図３のレジスタ群３０７を省
いて、その代わりにシフトレジスタ６０１をレジスタ群
３０７の位置に組み込むこんでもよい。そして水平方向
パディング処理ユニット５０５からの２値形状情報をシ
フトレジスタ６０１に直接入力することで、シフトレジ
スタ６０１を組み込んだ垂直方向パディング処理ユニッ
トは上述の垂直方向パディング処理を行うことができる
と共に、画像処理装置全体として使用するレジスタの数
をレジスタ群３０７の数だけ減らすことができる。

【００６３】［第２の実施形態］第１の実施形態で示し
た画像処理方法はコンピュータ上においても実施可能で
ある。本実施形態におけるコンピュータの構成を示すブ
ロック図を図８に示す。

【００６４】８０１はＣＰＵで、ＲＡＭ８０２に格納さ
れた各種のプログラムコードやデータに基づいてコンピ
ュータ全体の制御を行うと共に、パディング処理などの
画像処理を実行する。

【００６５】８０２はＲＡＭで、外部記憶装置８０４か
らロードした各種のプログラムコードやデータなどを一
時的に格納すると共に、ＣＰＵ８０１が上述のプログラ
ムコードを実行する際のワークエリアも備えている。又
パディング処理を行うプログラムコードは図７に示した
フローチャートに従ったプログラムコードであり、この
プログラムコードはＲＡＭ８０２に格納されている。な
お、このプログラムの実行時に必要となるメモリ空間
（図７のフローチャートでは中間データ格納メモリに相
当）としては、ＲＡＭ８０２を用いることになる。

【００６６】８０３はＲＯＭで、コンピュータの起動時
に必要となるプログラムコードやデータなどを格納する
と共に、文字コードなども格納している。

【００６７】８０４は外部記憶装置で、ＣＤ−ＲＯＭや
フロッピー（登録商標）ディスクなどの記憶媒体などか
ら読み込んだ各種のプログラムコードやデータ等を保存
すると共に、プリンタドライバ、スキャナドライバなど
を含む周辺機器のドライバなども保存する。

【００６８】８０５は表示部で、ＣＲＴや液晶画面など
により構成されており、パディング処理の対象となる画
像や、コンピュータからのシステムメッセージなどを表
示する。

【００６９】８０６は操作部で、キーボードやマウスな
どのポインティングデバイスなどにより構成されており
コンピュータに対して各種の指示（パディング処理の際
の１ブロックのサイズの指定など）を入力することがで
きる。

【００７０】８０７はＲＳ−２３２Ｃ等のインターフェ
ース（Ｉ／Ｆ）部で、コンピュータと周辺機器とを繋ぐ
ためのＩ／Ｆである。

【００７１】８０８はプリンタ、スキャナを含む周辺機
器で、Ｉ／Ｆ部８０７を介してコンピュータに接続され
ており、コンピュータと画像データもしくは文字データ
の入出力を行うことができる。

【００７２】８０９はＮＣＵで、ＬＡＮなどの通信回線
を介して、パディング処理された画像データなどを外部
のコンピュータに出力することができる。また、インタ
ーネットを介して画像データをダウンロードすることも
できる。

【００７３】８１０は上述の各部を繋ぐバスである。

【００７４】以上の構成を備えるコンピュータにより、
第１の実施形態において説明した画像処理方法をこのコ
ンピュータ上において実施可能であることを示した。

【００７５】［他の実施形態］なお、第１，２の実施形
態は、複数の機器（例えばホストコンピュータ、インタ
フェイス機器、リーダ、プリンタなど）から構成される
システムに適用しても、一つの機器からなる装置（例え
ば、複写機、ファクシミリ装置など）に適用してもよ
い。

【００７６】また、第１，２の実施形態の目的は、前述
した実施形態の機能を実現するソフトウェアのプログラ
ムコードを記録した記憶媒体（または記録媒体）を、シ
ステムあるいは装置に供給し、そのシステムあるいは装
置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体
に格納されたプログラムコードを読み出し実行すること
によっても、達成されることは言うまでもない。この場
合、記憶媒体から読み出されたプログラムコード自体が
前述した実施形態の機能を実現することになり、そのプ
ログラムコードを記憶した記憶媒体は第１，２の実施形
態を構成することになる。また、コンピュータが読み出
したプログラムコードを実行することにより、前述した
実施形態の機能が実現されるだけでなく、そのプログラ
ムコードの指示に基づき、コンピュータ上で稼働してい
るオペレーティングシステム（ＯＳ）などが実際の処理
の一部または全部を行い、その処理によって前述した実
施形態の機能が実現される場合も含まれることは言うま
でもない。

【００７７】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるＣＰＵなどが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【００７８】第１，２の実施形態を上記記憶媒体に適用
する場合、その記憶媒体には、先に説明した（図７に示
す）フローチャートに対応するプログラムコードが格納
されることになる。

【００７９】

【発明の効果】以上説明したように本発明によれば、パ
ンディング処理に使用するメモリの数を減らす効果があ
る。また、２値形状情報の並び替えの処理を行わずにパ
ンディング処理を行う効果がある。

【図面の簡単な説明】

【図１】入力画素データとパディング処理後の画素デー
タを示す図である。

【図２】パディング処理によってブロックの画素データ
がどのように処理されるかを示す図である。

【図３】本発明の第１の実施形態におけるパディング処
理回路を示す図である。

【図４】パディング処理回路上の動作について具体的に
数値を用いて説明する図である。

【図５】パディング処理装置の１つの構成例を示す図で
ある。

【図６】本発明の第１の実施形態における画像処理装置
の構成を示す図である。

【図７】本発明の第１の実施形態における画像処理装置
が行う画像処理方法のフローチャートである。

【図８】本発明の第２の実施形態におけるコンピュータ
の構成を示すブロック図である。

【図９】垂直方向パディング処理回路の構成の例を示し
た図である。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 オブジェクト内かどうかを示す形状情報
   を有する画像データに対し、ブロック単位に第１の方向
   を行とし、及び当該第１の方向とは直交する第２の方向
   を列とし、行及び列それぞれでオブジェクト外の領域に
   適当な画素データを代入するパディング処理を行う画像
   処理装置であって、 前記画像データを前記ブロックの行単位に入力する入力
   手段と、 入力した前記行を構成する画素データ群を、当該画素デ
   ータに付随する前記形状情報に基づいてパディングする
   と共に、当該行中に有意な形状情報があるか否かを示す
   中間形状情報を各行毎に記憶する第１のパディング手段
   と、 該第１のパディング手段によってパディングされた行単
   位の画素データを、前記ブロックの行数分記憶する記憶
   手段と、 該記憶手段に記憶された、行方向パディング済み画素デ
   ータを列単位で読み出し、前記第１のパディング手段で
   得られた各行の前記中間形状情報に基づいて列単位にパ
   ディングする第２のパディング手段とを備えることを特
   徴とする画像処理装置。
2. 【請求項２】 前記形状情報は２値で構成されており、
   この２値で前記画像データ内でオブジェクトの部分、オ
   ブジェクト外の部分を示すことを特徴とする請求項１に
   記載の画像処理装置。
3. 【請求項３】 前記第１のパディング手段は、前記各行
   の中間形状情報を、各行に含まれる全部の前記形状情報
   の論理和を演算することで得ることを特徴とする請求項
   １又は２に記載の画像処理装置。
4. 【請求項４】 前記ブロックの行の画素数よりも少ない
   画素データが前記入力手段に入力された場合、前記画素
   データが入力されない前記入力手段に対応する前記形状
   情報を０とすることを特徴とする請求項１に記載の画像
   処理装置。
5. 【請求項５】 オブジェクト内かどうかを示す形状情報
   を有する画像データに対し、ブロック単位に第１の方向
   を行とし、及び当該第１の方向とは直交する第２の方向
   を列とし、行及び列それぞれでオブジェクト外の領域に
   適当な画素データを代入するパディング処理を行う画像
   処理方法であって、 前記画像データを前記ブロックの行単位に所定の入力手
   段に入力する入力工程と、 入力した前記行を構成する画素データ群を、当該画素デ
   ータに付随する前記形状情報に基づいてパディングする
   と共に、当該行中に有意な形状情報があるか否かを示す
   中間形状情報を各行毎に記憶する第１のパディング工程
   と、 該第１のパディング工程によってパディングされた行単
   位の画素データを、前記ブロックの行数分所定の記憶手
   段に記憶する記憶工程と、 該所定の記憶手段に記憶された、行方向パディング済み
   画素データを列単位で読み出し、前記第１のパディング
   工程で得られた各行の前記中間形状情報に基づいて列単
   位にパディングする第２のパディング工程とを備えるこ
   とを特徴とする画像処理方法。
6. 【請求項６】 前記形状情報は２値で構成されており、
   この２値で前記画像データ内でオブジェクトの部分、オ
   ブジェクト外の部分を示すことを特徴とする請求項５に
   記載の画像処理方法。
7. 【請求項７】 前記第１のパディング工程は、前記各行
   の中間形状情報を、各行に含まれる全部の前記形状情報
   の論理和を演算することで得ることを特徴とする請求項
   ５又は６に記載の画像処理方法。
8. 【請求項８】 前記ブロックの行の画素数よりも少ない
   画素データが前記入力手段に入力された場合、前記画素
   データが入力されない前記所定の入力手段に対応する前
   記形状情報を０とすることを特徴とする請求項５に記載
   の画像処理方法。
9. 【請求項９】 オブジェクト内かどうかを示す形状情報
   を有する画像データに対し、ブロック単位に第１の方向
   を行とし、及び当該第１の方向とは直交する第２の方向
   を列とし、行及び列それぞれでオブジェクト外の領域に
   適当な画素データを代入するパディング処理を行う画像
   処理装置として機能するプログラムコードを格納する記
   憶媒体であって、 前記画像データを前記ブロックの行単位に所定の入力手
   段に入力する入力工程のプログラムコードと、 入力した前記行を構成する画素データ群を、当該画素デ
   ータに付随する前記形状情報に基づいてパディングする
   と共に、当該行中に有意な形状情報があるか否かを示す
   中間形状情報を各行毎に記憶する第１のパディング工程
   のプログラムコードと、 該第１のパディング工程によってパディングされた行単
   位の画素データを、前記ブロックの行数分所定の記憶手
   段に記憶する記憶工程のプログラムコードと、 該所定の記憶手段に記憶された、行方向パディング済み
   画素データを列単位で読み出し、前記第１のパディング
   工程のプログラムコードで得られた各行の前記中間形状
   情報に基づいて列単位にパディングする第２のパディン
   グ工程のプログラムコードとを備えることを特徴とする
   記憶媒体。