JP2000069478A - 画像処理装置及び方法並びに記憶媒体 - Google Patents
画像処理装置及び方法並びに記憶媒体Info
- Publication number
- JP2000069478A JP2000069478A JP23129198A JP23129198A JP2000069478A JP 2000069478 A JP2000069478 A JP 2000069478A JP 23129198 A JP23129198 A JP 23129198A JP 23129198 A JP23129198 A JP 23129198A JP 2000069478 A JP2000069478 A JP 2000069478A
- Authority
- JP
- Japan
- Prior art keywords
- transform
- discrete cosine
- buffer memory
- dimensional discrete
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＳＩＭＤ処理により二次元離散コサイン変換
処理を高速化する。 【解決手段】 バッファメモリ１２には、ＲＧＢ画像デ
ータが走査順に格納される。色変換回路１４は、バッフ
ァ・メモリ１２上の１マクロブロック分のＲＧＢ画像情
報を順に取り出し、輝度色差情報に変換して、バッファ
・メモリ１６に格納する。並び換え回路１８は、バッフ
ァ・メモリ１６に記憶される輝度データ及び色差データ
を、ＤＣＴ回路でのＳＩＤＭ処理による二次元離散コサ
イン変換に適した順序に並び換えてバッファ・メモリ２
０に格納する。ＤＣＴ回路２２は、バッファ・メモリ２
０上の画像データを二次元離散コサイン変換し、変換係
数データをメモリ２４に格納する。量子化・可変長符号
化回路２６は、バッファ・メモリ２４に格納された変換
係数データを量子化し、可変長符号化する。
処理を高速化する。 【解決手段】 バッファメモリ１２には、ＲＧＢ画像デ
ータが走査順に格納される。色変換回路１４は、バッフ
ァ・メモリ１２上の１マクロブロック分のＲＧＢ画像情
報を順に取り出し、輝度色差情報に変換して、バッファ
・メモリ１６に格納する。並び換え回路１８は、バッフ
ァ・メモリ１６に記憶される輝度データ及び色差データ
を、ＤＣＴ回路でのＳＩＤＭ処理による二次元離散コサ
イン変換に適した順序に並び換えてバッファ・メモリ２
０に格納する。ＤＣＴ回路２２は、バッファ・メモリ２
０上の画像データを二次元離散コサイン変換し、変換係
数データをメモリ２４に格納する。量子化・可変長符号
化回路２６は、バッファ・メモリ２４に格納された変換
係数データを量子化し、可変長符号化する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置及び
方法並びに記憶媒体に関し、より具体的には、変換符号
化演算に適した順序に画像データを配置して変換符号化
する画像処理装置及び方法並びに記憶媒体に関する。
方法並びに記憶媒体に関し、より具体的には、変換符号
化演算に適した順序に画像データを配置して変換符号化
する画像処理装置及び方法並びに記憶媒体に関する。
【０００２】
【従来の技術】今日、画像圧縮方式として、ＪＰＥＧ方
式及びＭＰＥＧ方式が広く用いられている。両者の方式
には二次元離散コサイン変換処理が共通しており、非常
に時間がかかる処理として知られている。
式及びＭＰＥＧ方式が広く用いられている。両者の方式
には二次元離散コサイン変換処理が共通しており、非常
に時間がかかる処理として知られている。
【０００３】ＪＰＥＧエンコーダ又はＭＰＥＧエンコー
ダにおける二次元離散コサイン変換処理は、輝度と色差
に変換された画像データを、画面上の左上から順に切り
出された縦横８画素の矩形領域を単位に行なわれる。
ダにおける二次元離散コサイン変換処理は、輝度と色差
に変換された画像データを、画面上の左上から順に切り
出された縦横８画素の矩形領域を単位に行なわれる。
【０００４】二次元離散コサイン変換では、高速実装に
適したアルゴリズムが幾つか発表されているが、そのほ
とんどが、処理対象の矩形領域に含まれる２つの画素に
着目し、それらの画素値の和と差を計算し、必要ならば
それぞれに定数を乗じた結果で、２つの着目する画素の
画素値を更新するという、所謂バタフライ演算の繰り返
しを基本としている。
適したアルゴリズムが幾つか発表されているが、そのほ
とんどが、処理対象の矩形領域に含まれる２つの画素に
着目し、それらの画素値の和と差を計算し、必要ならば
それぞれに定数を乗じた結果で、２つの着目する画素の
画素値を更新するという、所謂バタフライ演算の繰り返
しを基本としている。
【０００５】一方、近年、メディアプロセッサと呼ばれ
る、画像処理能力の高いプロセッサが商品化されてい
る。メディアプロセッサは通常、ひとつのレジスタ上に
複数のデータをパックし、そのパックされた複数のデー
タに対してあたかもベクトル演算のように一度に演算を
行なうことができる。いわゆる、ＳＩＭＤ（Ｓｉｎｇ１
ｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａ
ｔａ−ｓｔｒｅａｍ）構造が採用される。
る、画像処理能力の高いプロセッサが商品化されてい
る。メディアプロセッサは通常、ひとつのレジスタ上に
複数のデータをパックし、そのパックされた複数のデー
タに対してあたかもベクトル演算のように一度に演算を
行なうことができる。いわゆる、ＳＩＭＤ（Ｓｉｎｇ１
ｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａ
ｔａ−ｓｔｒｅａｍ）構造が採用される。
【０００６】具体的には、次のような処理が可能にな
る。即ち、メモリ上で連続して配置されている複数のデ
ータをまとめてレジスタに保存したり、レジスタの内容
をメモリ上の連続した場所に保存する。これは、ベクト
ルデータの一括読み込みと保存に相当する。レジスタに
パックされた復数のデータに対して別々に加減算を行
う。例えば、ベクトルの加減算、（ａ，ｂ）＋（ｃ，
ｄ）＝（ａ＋ｃ，ｂ＋ｄ）というようなベクトルの加減
算である。更には、パックされた複数のデータに対して
別々に単一の値を乗算する。これは、ベクトル値のスカ
ラー倍であり、（ａ，ｂ）×ｃ＝（ａ×ｃ，ｂ×ｃ）に
相当する。
る。即ち、メモリ上で連続して配置されている複数のデ
ータをまとめてレジスタに保存したり、レジスタの内容
をメモリ上の連続した場所に保存する。これは、ベクト
ルデータの一括読み込みと保存に相当する。レジスタに
パックされた復数のデータに対して別々に加減算を行
う。例えば、ベクトルの加減算、（ａ，ｂ）＋（ｃ，
ｄ）＝（ａ＋ｃ，ｂ＋ｄ）というようなベクトルの加減
算である。更には、パックされた複数のデータに対して
別々に単一の値を乗算する。これは、ベクトル値のスカ
ラー倍であり、（ａ，ｂ）×ｃ＝（ａ×ｃ，ｂ×ｃ）に
相当する。
【０００７】本明細書では、このような演算、処理又は
メモリ操作をまとめてＳＩＭＤ演算、ＳＩＭＤ処理又は
ＳＩＭＤ操作と呼ぶことにする。
メモリ操作をまとめてＳＩＭＤ演算、ＳＩＭＤ処理又は
ＳＩＭＤ操作と呼ぶことにする。
【０００８】このようなＳＩＭＤ構造のプロセッサで二
次元離散コサイン変換を行なう場合、第１に、従来単一
の画素に対してのみ可能であった画素値へのアクセス
が、ＳＩＭＤ操作により、複数画素の画素値の同時一括
アクセスに拡張できる。第２に、従来、２つの画素値
（スカラー値）の間で行っていたバタフライ演算、即ち
積和演算を、ベクトルの加減算とベクトルのスカラー倍
に変更できる。これらの結果、複数の画素値をまとめて
ベクトルとして扱うことで、複数の画素の画素値に同一
のバタフライ演算を適用できることは明らかである。
次元離散コサイン変換を行なう場合、第１に、従来単一
の画素に対してのみ可能であった画素値へのアクセス
が、ＳＩＭＤ操作により、複数画素の画素値の同時一括
アクセスに拡張できる。第２に、従来、２つの画素値
（スカラー値）の間で行っていたバタフライ演算、即ち
積和演算を、ベクトルの加減算とベクトルのスカラー倍
に変更できる。これらの結果、複数の画素値をまとめて
ベクトルとして扱うことで、複数の画素の画素値に同一
のバタフライ演算を適用できることは明らかである。
【０００９】
【発明が解決しようとする課題】しかし、一つレジスタ
に複数の画素値をメモリから同時にロードする場合、任
意の画素の組み合わせでロードできるわけではなく、通
常、メモリ上で連続した画素の組み合わせしかＳＩＭＤ
操作によるメモリアクセスは許されない。
に複数の画素値をメモリから同時にロードする場合、任
意の画素の組み合わせでロードできるわけではなく、通
常、メモリ上で連続した画素の組み合わせしかＳＩＭＤ
操作によるメモリアクセスは許されない。
【００１０】従って、複数のバタフライ演算を同時に行
うこと自体は可能であっても、実際には、メモリ上で連
続する複数の画素に対してしか、同一のバタフライ演算
を行なえず、従来は、二次元離散コサイン変換処理にメ
ディア・プロセッサを導入したとしても、パフォーマン
スの向上は見込めなかった。
うこと自体は可能であっても、実際には、メモリ上で連
続する複数の画素に対してしか、同一のバタフライ演算
を行なえず、従来は、二次元離散コサイン変換処理にメ
ディア・プロセッサを導入したとしても、パフォーマン
スの向上は見込めなかった。
【００１１】本発明は、このような問題点を解決し、二
次元離散コサイン変換にメディアプロセッサを利用でき
るようにする画像処理装置及び方法並びに記憶媒体を提
示することを目的とする。
次元離散コサイン変換にメディアプロセッサを利用でき
るようにする画像処理装置及び方法並びに記憶媒体を提
示することを目的とする。
【００１２】本発明は更に、より一般的に、変換符号化
処理にメディアプロセッサを利用できるようにする画像
処理装置及び方法を提示することを目的とする。
処理にメディアプロセッサを利用できるようにする画像
処理装置及び方法を提示することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る画像処理装
置は、走査順に配置された画像データを、変換符号化演
算におけるバタフライ演算をＳＩＭＤ処理により実行す
るのに適した順序に並び換える並び換え手段と、当該並
び換え手段の並び換え結果を記憶する記憶手段と、当該
記憶手段によって保持される画像情報を二次元離散コサ
イン変換する変換符号化する変換符号化手段とを具備す
ることを特徴とする。
置は、走査順に配置された画像データを、変換符号化演
算におけるバタフライ演算をＳＩＭＤ処理により実行す
るのに適した順序に並び換える並び換え手段と、当該並
び換え手段の並び換え結果を記憶する記憶手段と、当該
記憶手段によって保持される画像情報を二次元離散コサ
イン変換する変換符号化する変換符号化手段とを具備す
ることを特徴とする。
【００１４】本発明に係る画像処理方法は、走査順に配
置された画像データを、変換符号化演算におけるバタフ
ライ演算をＳＩＭＤ処理により実行するのに適した順序
に並び換え、記憶手段に格納する並び換えステップと、
当該記憶手段によって保持される画像情報を二次元離散
コサイン変換する変換符号化する変換符号化ステップと
を具備することを特徴とする。
置された画像データを、変換符号化演算におけるバタフ
ライ演算をＳＩＭＤ処理により実行するのに適した順序
に並び換え、記憶手段に格納する並び換えステップと、
当該記憶手段によって保持される画像情報を二次元離散
コサイン変換する変換符号化する変換符号化ステップと
を具備することを特徴とする。
【００１５】本発明に係る記憶媒体には、上記画像処理
方法を実行するプログラム・ソフトウエアが、外部読み
出し自在に格納される。
方法を実行するプログラム・ソフトウエアが、外部読み
出し自在に格納される。
【００１６】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
細に説明する。
【００１７】図１は、本発明を適用したＪＰＥＧ画像圧
縮装置の一実施例の概略構成ブロック図を示す。
縮装置の一実施例の概略構成ブロック図を示す。
【００１８】入力端子１０には、ビデオ・キャプチャ装
置又は撮像装置などからＲＧＢ画像データが入力し、バ
ッファメモリ１２に格納される。バッファ・メモリ１２
上での画像データの配置を図２に示す。Ｒは赤、Ｇは
緑、Ｂは青を示す。Ｒ（ｉ，ｊ）のｉは水平方向の画素
の番号、ｊは垂直方向の画素の番号又はライン番号を示
す。Ｒ（０，０）は、画素（０，０）、即ち、画像左上
の画素の赤成分を示す。
置又は撮像装置などからＲＧＢ画像データが入力し、バ
ッファメモリ１２に格納される。バッファ・メモリ１２
上での画像データの配置を図２に示す。Ｒは赤、Ｇは
緑、Ｂは青を示す。Ｒ（ｉ，ｊ）のｉは水平方向の画素
の番号、ｊは垂直方向の画素の番号又はライン番号を示
す。Ｒ（０，０）は、画素（０，０）、即ち、画像左上
の画素の赤成分を示す。
【００１９】色変換回路１４は、バッファ・メモリ１２
上の１マクロブロック（縦横１６画素の矩形領域）分の
ＲＧＢ画素からなる画像情報をバッファ・メモリ１２の
左上から順に取り出し、輝度と色差の組み合わせである
輝度色差情報からなる画像情報に変換して、バッファ・
メモリ１６に格納する。
上の１マクロブロック（縦横１６画素の矩形領域）分の
ＲＧＢ画素からなる画像情報をバッファ・メモリ１２の
左上から順に取り出し、輝度と色差の組み合わせである
輝度色差情報からなる画像情報に変換して、バッファ・
メモリ１６に格納する。
【００２０】なお、色変換回路１４は、２種類の色差情
報Ｕ，Ｖに関して単純な画素間引きを行う。ＲＧＢ空間
から輝度色差空間への色空間変換機能及び色差情報の単
純画素間引き処理は、ＪＰＥＧ方式等で広く行われてい
る周知技術であるので、詳細な説明を省略する。
報Ｕ，Ｖに関して単純な画素間引きを行う。ＲＧＢ空間
から輝度色差空間への色空間変換機能及び色差情報の単
純画素間引き処理は、ＪＰＥＧ方式等で広く行われてい
る周知技術であるので、詳細な説明を省略する。
【００２１】バッファ・メモリ１６上の１マクロブロッ
ク内のデータ配置を図３に示す。Ｙは輝度成分、Ｕ，Ｖ
は色差成分をそれぞれ示し、（ｉ，ｊ）はＲＧＢデータ
の場合と同様に１マクロブロック内での画面上で配置を
示す。例えば、Ｙ（０，０）は、ＲＧＢ画像データのＲ
（０，０）、Ｇ（０，０）及びＢ（０，０）から生成さ
れた輝度データを意味する。また、データの左側に記載
される数値は、該当する行の先頭要素のアドレスを示
す。例えば、Ｙ（０，８）は、アドレス６４で参照され
る。
ク内のデータ配置を図３に示す。Ｙは輝度成分、Ｕ，Ｖ
は色差成分をそれぞれ示し、（ｉ，ｊ）はＲＧＢデータ
の場合と同様に１マクロブロック内での画面上で配置を
示す。例えば、Ｙ（０，０）は、ＲＧＢ画像データのＲ
（０，０）、Ｇ（０，０）及びＢ（０，０）から生成さ
れた輝度データを意味する。また、データの左側に記載
される数値は、該当する行の先頭要素のアドレスを示
す。例えば、Ｙ（０，８）は、アドレス６４で参照され
る。
【００２２】色空間変換と色差の間引き処理の結果、１
つのマクロブロックから、輝度情報Ｙに関しては、縦横
１６個、即ち、合計２５６個の画素値が生成され、２つ
の色差情報Ｕ，Ｖに関してはそれぞれ、縦横８個、即ち
６４個の画素値が生成される。輝度情報は、更に、縦横
８画素からなる４つの矩形領域Ｙ１，Ｙ２，Ｙ３，Ｙ４
に分割される。ＪＰＥＧ方式における二次元離散コサイ
ン変換は、図３に示したＹ１，Ｙ２，Ｙ３，Ｙ４，Ｕ及
びＶの単位に適用される。
つのマクロブロックから、輝度情報Ｙに関しては、縦横
１６個、即ち、合計２５６個の画素値が生成され、２つ
の色差情報Ｕ，Ｖに関してはそれぞれ、縦横８個、即ち
６４個の画素値が生成される。輝度情報は、更に、縦横
８画素からなる４つの矩形領域Ｙ１，Ｙ２，Ｙ３，Ｙ４
に分割される。ＪＰＥＧ方式における二次元離散コサイ
ン変換は、図３に示したＹ１，Ｙ２，Ｙ３，Ｙ４，Ｕ及
びＶの単位に適用される。
【００２３】並び換え回路１８は、バッファ・メモリ１
６に記憶される輝度データＹ１〜Ｙ４及び色差データ
Ｕ，Ｖを、図４に示すように並び換えて、バッファ・メ
モリ２０に格納する。なお、図４では、図３の６つのブ
ロックＹ１，Ｙ２，Ｙ３，Ｙ４，Ｕ，Ｖに含まれる各要
素の行番号及び列番号を、各ブロック内での番号に振り
直してある。例えば、図４中のＹ２（２，２）は、図３
でのＹ（２，１０）に等しく、同様にＶＶ（３，２）
は、Ｖ（６，４）に等しい。並び換え回路１８のより詳
しい動作は、後述する。
６に記憶される輝度データＹ１〜Ｙ４及び色差データ
Ｕ，Ｖを、図４に示すように並び換えて、バッファ・メ
モリ２０に格納する。なお、図４では、図３の６つのブ
ロックＹ１，Ｙ２，Ｙ３，Ｙ４，Ｕ，Ｖに含まれる各要
素の行番号及び列番号を、各ブロック内での番号に振り
直してある。例えば、図４中のＹ２（２，２）は、図３
でのＹ（２，１０）に等しく、同様にＶＶ（３，２）
は、Ｖ（６，４）に等しい。並び換え回路１８のより詳
しい動作は、後述する。
【００２４】ＤＣＴ回路２２は、バッファ・メモリ２０
上に図４に示す配置で保持されている６つの縦横８個か
らなるブロックに含まれる画素値の対に対して二次元離
散コサイン変換を適用し、その結果である変換係数デー
タを図５に示すようにバッファ・メモリ２４に格納す
る。図５において、Ｄ（Ｙ１Ｙ２）は、バッファ・メモ
リ２０上のＹ１，Ｙ２の部分全体を二次元離散コサイン
変換した結果を示す。Ｄ（Ｙ１（０，０））は、バッフ
ァ・メモリ２０上の画素Ｙ１（０，０）を二次元離散コ
サイン変換した結果の変換係数データを示す。
上に図４に示す配置で保持されている６つの縦横８個か
らなるブロックに含まれる画素値の対に対して二次元離
散コサイン変換を適用し、その結果である変換係数デー
タを図５に示すようにバッファ・メモリ２４に格納す
る。図５において、Ｄ（Ｙ１Ｙ２）は、バッファ・メモ
リ２０上のＹ１，Ｙ２の部分全体を二次元離散コサイン
変換した結果を示す。Ｄ（Ｙ１（０，０））は、バッフ
ァ・メモリ２０上の画素Ｙ１（０，０）を二次元離散コ
サイン変換した結果の変換係数データを示す。
【００２５】本実施例のＤＣＴ回路２２は、２つのパラ
メータを必要とする。つまり、入力元として、図４にお
けるＹ１Ｙ２，Ｙ３Ｙ４及びＵＶ部分の先頭アドレスを
受け取り、出力先として、入力元に対応した図５におけ
るＤ（Ｙ１Ｙ２）、Ｄ（Ｙ３Ｙ４）及びＤ（ＵＶ）の何
れかの先頭アドレスを受け取って、二次元離散コサイン
変換処理を適用する。
メータを必要とする。つまり、入力元として、図４にお
けるＹ１Ｙ２，Ｙ３Ｙ４及びＵＶ部分の先頭アドレスを
受け取り、出力先として、入力元に対応した図５におけ
るＤ（Ｙ１Ｙ２）、Ｄ（Ｙ３Ｙ４）及びＤ（ＵＶ）の何
れかの先頭アドレスを受け取って、二次元離散コサイン
変換処理を適用する。
【００２６】具体的には、ＤＣＴ回路２２は、入力元で
あるバッファ・メモリ２０から、図４において二重線で
括られたメモリ２０上で連続しているパックされた２つ
の画素値を読み込み、バタフライ演算を含むＳＩＭＤ操
作を行い、パックされた２画素分の計算結果を出力先で
あるバッファ・メモリ２４に書き出す。
あるバッファ・メモリ２０から、図４において二重線で
括られたメモリ２０上で連続しているパックされた２つ
の画素値を読み込み、バタフライ演算を含むＳＩＭＤ操
作を行い、パックされた２画素分の計算結果を出力先で
あるバッファ・メモリ２４に書き出す。
【００２７】これは、従来のＣＰＵ又はプログラムで広
く行われている二次元離散コサイン変換演算において、
それに含まれる全ての演算及びメモリアクセスをＳＩＭ
Ｄ操作に置き換えたものに他ならない。
く行われている二次元離散コサイン変換演算において、
それに含まれる全ての演算及びメモリアクセスをＳＩＭ
Ｄ操作に置き換えたものに他ならない。
【００２８】量子化・可変長符号化回路２６は、バッフ
ァ・メモリ２４に格納された変換係数データを量子化
し、可変長符号化する。量子化・可変長符号化回路２６
の出力は、出力端子２８から外部に、例えば、ハードデ
ィスク及びメモリなどの記憶媒体、又はデータ伝送回線
に送出される。
ァ・メモリ２４に格納された変換係数データを量子化
し、可変長符号化する。量子化・可変長符号化回路２６
の出力は、出力端子２８から外部に、例えば、ハードデ
ィスク及びメモリなどの記憶媒体、又はデータ伝送回線
に送出される。
【００２９】並び換え回路１８が、バッファ・メモリ１
６上に図３に示すように配置された６つのブロック（縦
横８個）の画素値を、バッファ・メモリ２０に図４で示
す配置に書き込む手順を説明する。図６は、そのフロー
チャートを示す。
６上に図３に示すように配置された６つのブロック（縦
横８個）の画素値を、バッファ・メモリ２０に図４で示
す配置に書き込む手順を説明する。図６は、そのフロー
チャートを示す。
【００３０】先ず、ポインタＹ１Ｙ２ｐｔｒ，Ｙ３Ｙ４
ｐｔｒ及びＵＶｐｔｒを、夫々図４におけるＹ１Ｙ２，
Ｙ３Ｙ４及びＵＶの左上を指示するように初期化し、ポ
インタＹ１ｐｔｒ，Ｙ２ｐｔｒ，Ｙ３ｐｔｒ，Ｙ４ｐｔ
ｒ，Ｕｐｔｒ及びＶｐｔｒを、夫々図３上のＹ１，Ｙ
２，Ｙ３，Ｙ４，Ｕ及びＶの左上を指示するように初期
化し、ループ変数ｃｏｕｎｔｅｒを０で初期化する（Ｓ
１）。
ｐｔｒ及びＵＶｐｔｒを、夫々図４におけるＹ１Ｙ２，
Ｙ３Ｙ４及びＵＶの左上を指示するように初期化し、ポ
インタＹ１ｐｔｒ，Ｙ２ｐｔｒ，Ｙ３ｐｔｒ，Ｙ４ｐｔ
ｒ，Ｕｐｔｒ及びＶｐｔｒを、夫々図３上のＹ１，Ｙ
２，Ｙ３，Ｙ４，Ｕ及びＶの左上を指示するように初期
化し、ループ変数ｃｏｕｎｔｅｒを０で初期化する（Ｓ
１）。
【００３１】ポインタＹ１ｐｔｒが示す画素値を読み出
してポインタＹ１Ｙ２ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ１ｐｔｒ，Ｙ１Ｙ２ｐｔｒを夫々１つ
進める（Ｓ２）。
してポインタＹ１Ｙ２ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ１ｐｔｒ，Ｙ１Ｙ２ｐｔｒを夫々１つ
進める（Ｓ２）。
【００３２】ポインタＹ２ｐｔｒが示す画素値を読み出
してポインタＹ１Ｙ２ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ２ｐｔｒ，Ｙ１Ｙ２ｐｔｒを夫々１つ
進める（Ｓ３）。
してポインタＹ１Ｙ２ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ２ｐｔｒ，Ｙ１Ｙ２ｐｔｒを夫々１つ
進める（Ｓ３）。
【００３３】ポインタＹ３ｐｔｒが示す画素値を読み出
してポインタＹ３Ｙ４ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ３ｐｔｒ，Ｙ３Ｙ４ｐｔｒを夫々１つ
進める（Ｓ４）。
してポインタＹ３Ｙ４ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ３ｐｔｒ，Ｙ３Ｙ４ｐｔｒを夫々１つ
進める（Ｓ４）。
【００３４】ポインタＹ４ｐｔｒが示す画素値を読み出
してポインタＹ３Ｙ４ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ４ｐｔｒ，Ｙ３Ｙ４ｐｔｒを夫々１つ
進める（Ｓ５）。
してポインタＹ３Ｙ４ｐｔｒが示す場所に書き出すとと
もに、ポインタＹ４ｐｔｒ，Ｙ３Ｙ４ｐｔｒを夫々１つ
進める（Ｓ５）。
【００３５】ポインタＵｐｔｒが示す画素値を読み出し
てポインタＵＶｐｔｒが示す場所に書き出すとともに、
ポインタＵｐｔｒ，ＵＶｐｔｒを夫々１つ進める（Ｓ
６）。
てポインタＵＶｐｔｒが示す場所に書き出すとともに、
ポインタＵｐｔｒ，ＵＶｐｔｒを夫々１つ進める（Ｓ
６）。
【００３６】ポインタＶｐｔｒが示す画素値を読み出し
てポインタＵＶｐｔｒが示す場所に書き出すとともに、
ポインタＶｐｔｒ，ＵＶｐｔｒを夫々１つ進める（Ｓ
７）。
てポインタＵＶｐｔｒが示す場所に書き出すとともに、
ポインタＶｐｔｒ，ＵＶｐｔｒを夫々１つ進める（Ｓ
７）。
【００３７】ループ変数ｃｏｕｎｔｅｒに１を足し（Ｓ
８）、ｃｏｕｎｔｅｒが６４未満であれば（Ｓ９）、Ｓ
２以降を繰り返す。ｃｏｕｎｔｅｒが６４になれば（Ｓ
９）、終了する。
８）、ｃｏｕｎｔｅｒが６４未満であれば（Ｓ９）、Ｓ
２以降を繰り返す。ｃｏｕｎｔｅｒが６４になれば（Ｓ
９）、終了する。
【００３８】量子化・可変長符号化回路２６の動作を説
明する。図７は、量子化・可変長符号化回路２６の動作
フローチャートを示す。図８は、ジグザグ・スキャンの
スキャン順を保持するテーブルＺＩＧＺＡＧを示し、図
９は、図５においてＤ（Ｙ１（０，０）），Ｄ（Ｙ２
（０，０）），Ｄ（Ｙ３（０，０）），Ｄ（Ｙ４（０，
０）），Ｄ（ＵＵ（０，０）），Ｄ（ＶＶ（０，０））
が位置するアドレスを保持するアドレステーブルＴＢＬ
を示す。
明する。図７は、量子化・可変長符号化回路２６の動作
フローチャートを示す。図８は、ジグザグ・スキャンの
スキャン順を保持するテーブルＺＩＧＺＡＧを示し、図
９は、図５においてＤ（Ｙ１（０，０）），Ｄ（Ｙ２
（０，０）），Ｄ（Ｙ３（０，０）），Ｄ（Ｙ４（０，
０）），Ｄ（ＵＵ（０，０）），Ｄ（ＶＶ（０，０））
が位置するアドレスを保持するアドレステーブルＴＢＬ
を示す。
【００３９】量子化・可変長符号化回路２６はまず、変
数ｃに０をセットする（Ｓ１１）。これは、量子化及び
ハフマン符号化を、Ｄ（Ｙ１Ｙ２）に含まれるＹ１の部
分から実行することを意味する。
数ｃに０をセットする（Ｓ１１）。これは、量子化及び
ハフマン符号化を、Ｄ（Ｙ１Ｙ２）に含まれるＹ１の部
分から実行することを意味する。
【００４０】変数ｊを０で初期化するとともに、ポイン
タ変数ｐｔｒをこれから処理するＤＣＴ変換係数の系列
の先頭を示すように初期化する（Ｓ１２）。
タ変数ｐｔｒをこれから処理するＤＣＴ変換係数の系列
の先頭を示すように初期化する（Ｓ１２）。
【００４１】ＤＣＴ変換係数をジグザグスキャンするた
めに、テーブルＺｌＧＺＡＧをｊで検索し、結果を変数
ｌｏｃに格納する（Ｓ１３）。
めに、テーブルＺｌＧＺＡＧをｊで検索し、結果を変数
ｌｏｃに格納する（Ｓ１３）。
【００４２】ｌｏｃで定まるＤＣＴ変換係数のアドレス
を計算し、そのＤＣＴ変換係数を変数ｐｉｘに代入する
（Ｓ１４）。
を計算し、そのＤＣＴ変換係数を変数ｐｉｘに代入する
（Ｓ１４）。
【００４３】変換係数ｐｉｘと変換係数の位置を示すｌ
ｏｃを用いて、その変換係数ｐｉｘを最子化して配列Ｑ
ＥＤ［ｊ］に格納する（Ｓ１５）。これにより、量子化
されたＤＣＴ変換係数が配列ＱＥＤに格納される。配列
ＱＥＤ［］は、６４個の配列要素を保持できる。
ｏｃを用いて、その変換係数ｐｉｘを最子化して配列Ｑ
ＥＤ［ｊ］に格納する（Ｓ１５）。これにより、量子化
されたＤＣＴ変換係数が配列ＱＥＤに格納される。配列
ＱＥＤ［］は、６４個の配列要素を保持できる。
【００４４】ｊをインクリメントし（Ｓ１６）、ｊが６
４になるまで（Ｓ１７）、Ｓ１３以降を繰り返す。ｊが
６４になると（Ｓ１７）、６４個のＤＣＴ変換係数すべ
ての量子化を終了したことになり、次に、配列ＱＥＤの
データをハフマン符号化する（Ｓ１８）。ハフマン符号
化されたデータは、出力端子２８から外部の記憶装置及
び伝送路等に出力される。
４になるまで（Ｓ１７）、Ｓ１３以降を繰り返す。ｊが
６４になると（Ｓ１７）、６４個のＤＣＴ変換係数すべ
ての量子化を終了したことになり、次に、配列ＱＥＤの
データをハフマン符号化する（Ｓ１８）。ハフマン符号
化されたデータは、出力端子２８から外部の記憶装置及
び伝送路等に出力される。
【００４５】ｃをインクリメントし（Ｓ１９）、ｃが６
になるまで（Ｓ２０）、Ｓ１２以降を繰り返し、ｃが６
になると（Ｓ２０）、終了する。即ち、Ｙ１、Ｙ２、Ｙ
３、Ｙ４、Ｕ及びＶのすべてでＤＣＴ変換係数の量子化
及びハフマン符号化が終了するまで、Ｓ１２以降を繰り
返す。
になるまで（Ｓ２０）、Ｓ１２以降を繰り返し、ｃが６
になると（Ｓ２０）、終了する。即ち、Ｙ１、Ｙ２、Ｙ
３、Ｙ４、Ｕ及びＶのすべてでＤＣＴ変換係数の量子化
及びハフマン符号化が終了するまで、Ｓ１２以降を繰り
返す。
【００４６】このように、本実施例では、二次元離散コ
サイン変換が適用される縦横８個の矩形領域がほとんど
の場合に複数存在していることを利用し、各矩形領域上
の同一の位置、即ち同一のバタフライ演算が行われる画
素値を各短形領域から取り出してメモリ上で連続するよ
うに配置する。これにより、バタフライ演算を用いた二
次元離散コサイン変換においてＳＩＭＤ操作を常に用い
ることが可能になり、二次元離散コサイン変換処理を高
速に実行できる。
サイン変換が適用される縦横８個の矩形領域がほとんど
の場合に複数存在していることを利用し、各矩形領域上
の同一の位置、即ち同一のバタフライ演算が行われる画
素値を各短形領域から取り出してメモリ上で連続するよ
うに配置する。これにより、バタフライ演算を用いた二
次元離散コサイン変換においてＳＩＭＤ操作を常に用い
ることが可能になり、二次元離散コサイン変換処理を高
速に実行できる。
【００４７】本発明は、複数の機器から構成されるシス
テムに適用しても、一つの機器からなる装置に適用して
もよい。
テムに適用しても、一つの機器からなる装置に適用して
もよい。
【００４８】また、上述した実施例の機能を実現するよ
うに各種のデバイスを動作させるべく当該各種デバイス
と接続された装置又はシステム内のコンピュータに、上
記実施例の機能を実現するためのソフトウェアのプログ
ラムコードを供給し、その装置又はシステムのコンピュ
ータ（ＣＰＵ又はＭＰＵ）を、格納されたプログラムに
従って前記各種デバイスを動作させることによって実施
したものも、本願発明の範囲に含まれる。
うに各種のデバイスを動作させるべく当該各種デバイス
と接続された装置又はシステム内のコンピュータに、上
記実施例の機能を実現するためのソフトウェアのプログ
ラムコードを供給し、その装置又はシステムのコンピュ
ータ（ＣＰＵ又はＭＰＵ）を、格納されたプログラムに
従って前記各種デバイスを動作させることによって実施
したものも、本願発明の範囲に含まれる。
【００４９】この場合、前記ソフトウエアのプログラム
コード自体が、前述した実施例の機能を実現することに
なり、そのプログラムコード自体、及びそのプログラム
コードをコンピュータに供給するための手段、例えば、
かかるプログラムコードを格納した記憶媒体は、本発明
を構成する。かかるプログラムコードを格納する記憶媒
体としては、例えば、フロッピーディスク、ハードディ
スク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁
気テープ、不揮発性のメモリカード及びＲＯＭ等を用い
ることが出来る。
コード自体が、前述した実施例の機能を実現することに
なり、そのプログラムコード自体、及びそのプログラム
コードをコンピュータに供給するための手段、例えば、
かかるプログラムコードを格納した記憶媒体は、本発明
を構成する。かかるプログラムコードを格納する記憶媒
体としては、例えば、フロッピーディスク、ハードディ
スク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁
気テープ、不揮発性のメモリカード及びＲＯＭ等を用い
ることが出来る。
【００５０】また、コンピュータが供給されたプログラ
ムコードを実行することにより、前述の実施例の機能が
実現されるだけではなく、そのプログラムコードがコン
ピュータにおいて稼働しているＯＳ（オペレーティング
システム）又は他のアプリケーションソフトウエア等と
共同して上述の実施例の機能が実現される場合にも、か
かるプログラムコードが本出願に係る発明の実施例に含
まれることは言うまでもない。
ムコードを実行することにより、前述の実施例の機能が
実現されるだけではなく、そのプログラムコードがコン
ピュータにおいて稼働しているＯＳ（オペレーティング
システム）又は他のアプリケーションソフトウエア等と
共同して上述の実施例の機能が実現される場合にも、か
かるプログラムコードが本出願に係る発明の実施例に含
まれることは言うまでもない。
【００５１】更には、供給されたプログラムコードが、
コンピュータの機能拡張ボード又はコンピュータに接続
された機能拡張ユニットに備わるメモリに格納された
後、そのプログラムコードの指示に基づいて、その機能
拡張ボード又は機能拡張ユニットに備わるＣＰＵ等が実
際の処理の一部または全部を行い、その処理によって上
述した実施例の機能が実現される場合も、本出願に係る
発明に含まれることは言うまでもない。
コンピュータの機能拡張ボード又はコンピュータに接続
された機能拡張ユニットに備わるメモリに格納された
後、そのプログラムコードの指示に基づいて、その機能
拡張ボード又は機能拡張ユニットに備わるＣＰＵ等が実
際の処理の一部または全部を行い、その処理によって上
述した実施例の機能が実現される場合も、本出願に係る
発明に含まれることは言うまでもない。
【００５２】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、二次元離散コサイン変換の前に画
素情報を編成することにより、二次元離散コサイン変換
におけるバタフライ演算をＳＩＭＤ操作で高速に実行で
きるようになる。これにより、メディアプロセッサを使
って画像圧縮符号化処理を高速に実行できるようにな
る。
に、本発明によれば、二次元離散コサイン変換の前に画
素情報を編成することにより、二次元離散コサイン変換
におけるバタフライ演算をＳＩＭＤ操作で高速に実行で
きるようになる。これにより、メディアプロセッサを使
って画像圧縮符号化処理を高速に実行できるようにな
る。
【図１】 本発明の一実施例の概略構成ブロック図であ
る。
る。
【図２】 バッファ・メモリ１２上での画像データの配
置を示す図である。
置を示す図である。
【図３】 バッファ・メモリ１６上の１マクロブロック
内のデータ配置を示す図である。
内のデータ配置を示す図である。
【図４】 バッファ・メモリ２０上のデータ配置を示す
図である。
図である。
【図５】 バッファ・メモリ２４上のデータ配置を示す
図である。
図である。
【図６】 並び換え回路１８の動作フローチャートであ
る。
る。
【図７】 量子化・可変長符号化回路２６の動作フロー
チャートを示す。
チャートを示す。
【図８】 ジグザグ・スキャンのスキャン順を保持する
テーブルＺＩＧＺＡＧを示す。
テーブルＺＩＧＺＡＧを示す。
【図９】 図５においてＤ（Ｙ１（０，０）），Ｄ（Ｙ
２（０，０）），Ｄ（Ｙ３（０，０）），Ｄ（Ｙ４
（０，０）），Ｄ（ＵＵ（０，０）），Ｄ（ＶＶ（０，
０））が位置するアドレスを保持するアドレステーブル
ＴＢＬを示す。
２（０，０）），Ｄ（Ｙ３（０，０）），Ｄ（Ｙ４
（０，０）），Ｄ（ＵＵ（０，０）），Ｄ（ＶＶ（０，
０））が位置するアドレスを保持するアドレステーブル
ＴＢＬを示す。
１０：入力端子 １２：バッファメモリ １４：色変換回路 １６：バッファ・メモリ １８：並び換え回路 ２０：バッファ・メモリ ２２：ＤＣＴ回路 ２４：バッファ・メモリ ２６：量子化・可変長符号化回路 ２８：出力端子
Claims (9)
- 【請求項１】 走査順に配置された画像データを、変換
符号化演算におけるバタフライ演算をＳＩＭＤ処理によ
り実行するのに適した順序に並び換える並び換え手段
と、 当該並び換え手段の並び換え結果を記憶する記憶手段
と、 当該記憶手段によって保持される画像情報を二次元離散
コサイン変換する変換符号化する変換符号化手段とを具
備することを特徴とする画像処理装置。 - 【請求項２】 当該変換符号化手段が二次元離散コサイ
ン変換手段である請求項１に記載の画像処理装置。 - 【請求項３】 更に、当該変換符号化手段の出力を量子
化及び可変長符号化する量子化・可変長符号化手段を具
備する請求項１に記載の画像処理装置。 - 【請求項４】 走査順に配置された画像データを、変換
符号化演算におけるバタフライ演算をＳＩＭＤ処理によ
り実行するのに適した順序に並び換え、記憶手段に格納
する並び換えステップと、 当該記憶手段によって保持される画像情報を二次元離散
コサイン変換する変換符号化する変換符号化ステップと
を具備することを特徴とする画像処理方法。 - 【請求項５】 当該変換符号化ステップが二次元離散コ
サイン変換ステップである請求項４に記載の画像処理方
法。 - 【請求項６】 更に、当該変換符号化ステップの出力を
量子化及び可変長符号化する量子化・可変長符号化ステ
ップを具備する請求項４に記載の画像処理方法。 - 【請求項７】 走査順に配置された画像データを、変換
符号化演算におけるバタフライ演算をＳＩＭＤ処理によ
り実行するのに適した順序に並び換え、記憶手段に格納
する並び換えステップと、 当該記憶手段によって保持される画像情報を二次元離散
コサイン変換する変換符号化する変換符号化ステップと
を具備する画像処理方法を実行するプログラム・ソフト
ウエアを外部読み出し自在に記憶することを特徴とする
記憶媒体。 - 【請求項８】 当該変換符号化ステップが二次元離散コ
サイン変換ステップである請求項７に記載の記憶媒体。 - 【請求項９】 当該画像処理方法が更に、当該変換符号
化ステップの出力を量子化及び可変長符号化する量子化
・可変長符号化ステップを具備する請求項７に記載の記
憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129198A JP2000069478A (ja) | 1998-08-18 | 1998-08-18 | 画像処理装置及び方法並びに記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129198A JP2000069478A (ja) | 1998-08-18 | 1998-08-18 | 画像処理装置及び方法並びに記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000069478A true JP2000069478A (ja) | 2000-03-03 |
Family
ID=16921314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23129198A Withdrawn JP2000069478A (ja) | 1998-08-18 | 1998-08-18 | 画像処理装置及び方法並びに記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000069478A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941443B2 (en) | 2000-11-22 | 2005-09-06 | Seiko Epson Corporation | Method of using memory, two dimensional data access memory and operation processing apparatus |
| US7096312B2 (en) | 2002-03-20 | 2006-08-22 | Seiko Epson Corporation | Data transfer device and method for multidimensional memory |
| KR100624429B1 (ko) | 2003-07-16 | 2006-09-19 | 삼성전자주식회사 | 칼라 영상을 위한 비디오 부호화/복호화 장치 및 그 방법 |
| JP2010244095A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | データ処理装置、印刷システムおよびプログラム |
| US8145000B2 (en) | 2007-10-29 | 2012-03-27 | Kabushiki Kaisha Toshiba | Image data compressing method and image data compressing apparatus |
| US8395630B2 (en) | 2007-01-02 | 2013-03-12 | Samsung Electronics Co., Ltd. | Format conversion apparatus from band interleave format to band separate format |
| WO2017077938A1 (ja) * | 2015-11-06 | 2017-05-11 | オムロン株式会社 | 粗密探索方法および画像処理装置 |
| CN110990606A (zh) * | 2019-12-11 | 2020-04-10 | Tcl移动通信科技（宁波）有限公司 | 图片存储方法、装置、存储介质及电子设备 |
-
1998
- 1998-08-18 JP JP23129198A patent/JP2000069478A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941443B2 (en) | 2000-11-22 | 2005-09-06 | Seiko Epson Corporation | Method of using memory, two dimensional data access memory and operation processing apparatus |
| US7096312B2 (en) | 2002-03-20 | 2006-08-22 | Seiko Epson Corporation | Data transfer device and method for multidimensional memory |
| KR100624429B1 (ko) | 2003-07-16 | 2006-09-19 | 삼성전자주식회사 | 칼라 영상을 위한 비디오 부호화/복호화 장치 및 그 방법 |
| US8395630B2 (en) | 2007-01-02 | 2013-03-12 | Samsung Electronics Co., Ltd. | Format conversion apparatus from band interleave format to band separate format |
| US8145000B2 (en) | 2007-10-29 | 2012-03-27 | Kabushiki Kaisha Toshiba | Image data compressing method and image data compressing apparatus |
| JP2010244095A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | データ処理装置、印刷システムおよびプログラム |
| WO2017077938A1 (ja) * | 2015-11-06 | 2017-05-11 | オムロン株式会社 | 粗密探索方法および画像処理装置 |
| JP2017091103A (ja) * | 2015-11-06 | 2017-05-25 | オムロン株式会社 | 粗密探索方法および画像処理装置 |
| US10366307B2 (en) | 2015-11-06 | 2019-07-30 | Omron Corporation | Coarse-to-fine search method, image processing device and recording medium |
| CN110990606A (zh) * | 2019-12-11 | 2020-04-10 | Tcl移动通信科技（宁波）有限公司 | 图片存储方法、装置、存储介质及电子设备 |
| CN110990606B (zh) * | 2019-12-11 | 2023-10-03 | Tcl移动通信科技（宁波）有限公司 | 图片存储方法、装置、存储介质及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621137B1 (ko) | 동화상 부호화 장치 및 동화상 처리장치 | |
| US20070230817A1 (en) | Image processing apparatus, image processing method and image processing program | |
| KR100363504B1 (ko) | 영상처리장치 | |
| US20070279422A1 (en) | Processor system including processors and data transfer method thereof | |
| US5844609A (en) | Decoder and method for decoding of coded picture-, video- and film information | |
| JP2000069478A (ja) | 画像処理装置及び方法並びに記憶媒体 | |
| US6924809B2 (en) | Method and buffer device for data stream transformation | |
| WO2000041394A1 (en) | Method and apparatus for performing motion compensation in a texture mapping engine | |
| US7039242B2 (en) | Image processing device and image processing method | |
| US20050047502A1 (en) | Method and apparatus for the efficient representation of interpolated video frames for motion-compensated coding | |
| JP2000175201A (ja) | 画像処理装置及び方法、並びに提供媒体 | |
| KR20020052199A (ko) | 데이터 전송 방법 및 그 회로 장치 | |
| US6920176B2 (en) | Image decoding device and image decoding method | |
| EP1141891A1 (en) | Digital camera using programmed parallel computer for image processing functions and control | |
| JP4109151B2 (ja) | 画像処理装置 | |
| US11189006B2 (en) | Managing data for transportation | |
| KR0160324B1 (ko) | 데이타 처리 장치 | |
| US6681051B1 (en) | Arrangement for transforming picture data | |
| JPH09322168A (ja) | ２次元逆離散コサイン変換装置 | |
| KR20030057690A (ko) | 비디오 디코딩 시스템 | |
| US7391909B2 (en) | Data manipulation | |
| JP2005244844A (ja) | 動画像符号化装置 | |
| US7072400B2 (en) | Inverse zigzag scanning of a matrix of video data values and manipulation | |
| JP2005244845A (ja) | 動画像処理装置 | |
| JPH0774925A (ja) | カラー画像処理装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |