KR100363504B1

KR100363504B1 - 영상처리장치

Info

Publication number: KR100363504B1
Application number: KR1019950008021A
Authority: KR
Inventors: 유따까데이찌; 수즈오끼마사까즈; 후루하시마꼬또; 다나까마사요시
Original assignee: 소니 컴퓨터 엔터테인먼트 인코포레이티드
Priority date: 1994-04-07
Filing date: 1995-04-07
Publication date: 2003-03-06
Also published as: DE69521357T2; KR950033954A; CN1118470A; JPH07281652A; ATE202429T1; AU1631095A; DE69521357D1; EP0676726B1; CN1069422C; EP0676726A3; EP0676726A2; CA2146605A1; AU689541B2; US5917504A; MY113890A

Abstract

영상 디스플레이 데이터용 프레임 메모리에 기록된 영상 데이터를 순차적으로 판독하기 위한 상기 프레임 메모리가 제공된 영상 처리 장치에 있어서, 상기 영상 처리 장치는, 프레임 메모리에 기록된 영상 데이터가 각 픽셀이 제 1 비트수로 기록된 영상 데이터인지 또는 각 픽셀이 제 1 비트수와 상이한 제 2 비트수로 기록된 영상 데이터인지를 인식하는 인식부, 제 1 비트수로 표현되는 각 픽셀에 관하여 프레임 메모리로부터 영상 데이터를 판독하는 제 1 영상 데이터 판독부, 제 2 비트수로 표현되는 각 픽셀에 관하여 프레임 메모리로부터 영상 데이터를 판독하는 제 2 영상 데이터 판독부, 및 인식부로부터의 인식 정보에 기초하여 제 1 영상 데이터 판독부와 제 2 영상 데이터 판독부를 스위칭하는 스위칭부를 포함한다.

Description

영상 처리 장치

발명의 분야

본 발명은 디스플레이용 프레임 메모리가 제공된 영상 처리 장치에 관한 것으로, 특히, 압축되어 전송된 묘화 영상 데이터(pictorial image data) 또는 컴퓨터 그래픽의 묘화 영상 데이터에 따라 영상을 생성하기 위한, 높은 "가시화(visualization)" 성능이 비디오 게임기 또는 그래픽 컴퓨터에 요구되는 경우에 적합한 영상 처리 장치에 관한 것이다.

관련기술의 설명

일반적으로, 소위 3D(3차원) 그래픽과 같은 컴퓨터 그래픽에서, 현실감을 갖는 "물체(이 "물체"는 영상화될 물체를 의미한다)"가 영상화될 때, 우선적으로 물체의 표면이 다수의 폴리곤들(polygons)(이들 각각은 영상화 장치에 의해 취급될 도형의 최소 단위(예를 들어, 삼각형, 직사각형)를 의미함))로 분해되며, 각각의 폴리곤은 모니터 디스플레이 영상 필드에 대응하는 프레임 메모리 상에 순차적으로 영상화되고, 묘화 영상 데이터가 프레임 메모리에 저장되며, 묘화 영상 데이터는 판독되어 모니터 상에 디스플레이됨으로써, 입체적으로 보여질 수 있는 영상을 재구성한다.

어떤 경우에는, 예를 들어, 데이터가 압축되어 기록된 영상 데이터를 갖는 CD-ROM 등과 같은 보조 메모리 장치와 영상 신장 장치를 조합하여 사용하는 디지털 동화상 재생 시스템이 3D 그래픽 시스템과 병렬로 설치된다. 디지털 동화상 재생 시스템은 변형 특성 면에서 3D 그래픽 시스템보다 못하지만, 3D 그래픽 시스템에서는 표현하기 어려운 영상을 재생할 수도 있다는 장점을 갖고 있다. 따라서, 디지털 동화상 재생 시스템은, 백그라운드(background) 영상 필드로서 사용될 때 3D 그래픽 시스템을 지원하는 서브 시스템으로서 사용된다.

한편, 디스플레이용 프레임 메모리(버퍼 메모리)가 제공된 종래의 영상 처리장치에서, 프레임 메모리에 기록될 영상 데이터의 픽셀들의 비트수는 일반적으로 일정하게 유지된다. 예를 들어, 게임기 등에서, 3D 그래픽을 통한 묘화 영상은 상당히 높은 화질을 요구하지 않기 때문에, 3가지 기본 색상 데이터 R(빨강), G(초록), B(파랑)로 이루어진 1픽셀당 비트수가 R, G, B 각각에 대해 5 비트인 15비트/픽셀로 일정하게 유지되며 해상도는 32,000 컬러로 고정된다.

본 발명에 관계되고 본 발명의 동일한 양수인에 의해 소유된 다음의 특허출원들 각각이 본원에 참조되어 있다.

일본 특허출원번호 헤이 05-190764호 (1993년 7월 2일 출원됨).

일본 특허출원번호 헤이 05-258625호 (1993년 10월 15일 출원됨).

일본 특허출원번호 헤이 06-027405호 (1994년 1월 31일 출원됨).

이 일본 출원들에 대응하는 미국 출원들은 현재 심사 계류 중에 있다.

상술된 바와 같이, 종래, 프레임 메모리의 1픽셀에 대한 비트수는 고정된다.따라서. 상술된 바와 같이, 동화상이 3D 그래픽 시스템 및 디지털 동화상 재생 시스템을 조합한 시스템에서 재생 및 디스플레이될 때, 프레임 메모리의 용량에 여분의 공간이 있더라도, 비트수는 15비트/픽셀이 되여, 이에 따라서, 32,000 컬러의 해상도만이 얻어진다.

동화상의 디스플레이를 고려하면, 프레임 메모리의 1픽셀당 비트수를, 예를 들어, R, G, B에 대하여 8 비트인 24비트/픽셀로 고정하여 16,700,000 컬러를 디스플레이할 수 있다. 그러나, 이 경우에, 디스플레이용 프레임 메모리의 메모리 영역은 과도하게 증가되며, 이 비트수는 3D 그래픽의 묘화 영상에 대해 불필요하게 된다. 이 방식은 효율적이지 않다.

본 발명의 목적은 디스플레이될 영상의 화질에 부합하여 프레임 메모리의 1 픽셀당 비트수를 최적화할 수 있는 영상 처리 장치를 제공하는 것이다.

발명의 개요

상술된 문제점들을 해결하기 위해, 본 발명에 따른, 영상 디스플레이 데이터용 프레임 메모리에 기록된 영상 데이터를 순차적으로 판독하기 위한 프레임 메모리가 제공된 영상 처리 장치에 있어서,

프레임 메모리에 기록된 영상 데이터가 각 픽셀이 제 1 비트수로 기록된 영상 데이터인지 또는 각 픽셀이 제 1 비트수와 상이한 제 2 비트수로 기록된 영상데이터인지를 인식하는 인식 수단과,

상기 제 1 비트수로 표현되는 각 픽셀에 관하여 상기 프레임 메모리로부터 영상 데이터를 판독하는 제 1 영상 데이터 판독 수단과,

상지 제 2 비트수로 표현되는 각 픽셀에 관하여 프레임 메모리부터 영상 데이터를 판독하는 제 2 영상 데이터 판독 수단, 및

상기 인식 수단으로부터의 인식 정보에 기초하여 상기 제 1 영상 데이터 판독 수단과 상기 제 2 영상 데이터 판독 수단을 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 한다.

본 발명에 따른 구조에 의해, 인식 수단은 영상 데이터가 프레임 메모리 상에 제 1 비트수로 기록되었는지 또는 제 2 비트수로 기록되었는지를 인식한다.

인식 수단의 인식 정보에 기초하여 프레임 메모리로부터 판독될 영상 데이터가 제 1 비트수/픽셀의 데이터일 때, 스위칭 수단은 제 1 영상 데이터 판독 수단을 선택하도록 스위칭되어 프레임 메모리로부터 영상 데이터를 출력한다. 또한, 프레임 메모리로부터 판독될 영상 데이터가 제 2 비트수/픽셀의 데이터일 때, 스위칭 수단은 제 2 영상 데이터 판독 수단을 선택하도록 스위칭되어 프레임 메모리(63)로부터 영상 데이터를 출력한다.

따라서, 프레임 메모리부터 판독되고 이 메모리에 기록될 영상 데이터를 화질에 부합하여 최적화하는 것이 가능하다.

상술된 바와 같이, 본 발명에 따르면, 디스플레이될 영상의 화질에 응답하여 프레임 메모리의 픽셀당 비트수를 최적화하고 프레임 메모리를 효율적으로 활용하는 것이 가능하다.

또한, 본 발명에 따르면, 프레임 메모리로부터 영상 데이터를 판독하기 위한 회로는 화질에 대응하는 비트수/픽셀에 응답하여 스위칭되기 때문에, 프레임 메모리 그 자체는 비트수를 변경하는 역효과를 일으키지 않는다. 따라서, 프레임 메모리로서 전용 메모리를 사용하는 것이 불필요하다.

또한, 본 발명이 게임기에 적용된다면, 고화질의 동화상 또는 정지 화상이 영상화 명령에 따라 영상에 부가하여 적절하게 디스플레이되기 때문에, 현실감이 높은 게임 영상 필드를 즐기는 것이 가능하다.

양호한 실시예의 상세한 설명

본 발명의 일 실시예가 첨부 도면을 참조하여 설명될 것이다. 제 1 도는 본 발명의 일 실시예에 따른 영상 처리 장치의 구조적인 예를 도시한 것이다. 이 예는 3D 그래픽 기능 및 디지털 동화상 재생 기능이 제공된 게임기의 예이다.

제 1 도에서, 도면 부호 41은 시스템 버스(주 버스)를 나타낸다. CPU(42), 주 메모리(43), 정렬(sorting) 제어기(45)는 시스템 버스(41)에 접속된다.

또한, 영상 신장 장치부(51)는 입력 FIFO 버퍼 메모리(54)(이후, 간단히 FIFO 버퍼로 언급됨) 및 출력 FIFO 버퍼(55)를 통해 시스템 버스(41)에 접속된다. 또한, CD-ROM 디코더(52)는 FIFO 버퍼(56)를 통해 접속되며, 영상화 장치부(61)는 FIFO 버피를 통해 시스템 버스(41)에 접속된다.

프레임 메모리(63)는 영상화 장치부(61)에 접속된다. 후에 기술되는 바와같이, 영상화 명령에 따라 형성된 묘화 영상들의 데이터가 기록되고 영상 신장 장치부(51)에 의해 디코딩된 영상 데이터는 프레임 메모리(63)에 기록되어, 그 재생된 영상이 영상 모니터 장치(67) 상에 디스플레이된다.

또란, 도면 부호 71은 인터페이스(72)를 통해 시스템 버스(41)에 접속되는조작 입력 수단으로서의 제어 패드를 나타낸다. 게다가, 게임기를 시작시키는 프로그램이 저장되어 있는 부트(boot) ROM(73)이 시스템 버스(41)에 접속된다.

CPU(42)는 전체 장치의 제어를 수행한다. 이 예의 장치에서, 두 가지 모드, 즉, 프레임 메모리(63)로부터의 디스플레이 영상 데이터가 R, G, B 각각에 대해 5비트를 갖는 15비트/픽셀의 영상 데이터(이하, 제 1 비트수의 영상 데이터라고 함)로서 사용되는 제 1 모드(이하, 정상 모드라고 함)와, 디스플레이 영상 데이터가 R, G, B 각각에 대해 8 비트를 갖는 24비트/픽셀의 영상 데이터(이하, 제 2 비트수의 영상 데이터라고 함)로서 사용되는 제 2 모드(이하, 고해상 모드라고 함)가 선택될 수도 있다. CPU(42)는 이에 대해 모드 스위칭 동작을 수행한다.

또한, 물체가 다수의 폴리곤들로서 영상화되는 경우에, CPU(42)는 처리 동작의 일부를 수행하도록 작용한다. 즉, 또한 후술되는 바와 같이, CPU(42)는 주 메모리(43) 상의 한 영상 필드에 대응하는 묘화 영상을 형성하기 위해 영상화 명령의 일예를 생성한다.

또한, CPU(42)는 캐시 메모리(46)를 갖고 있어서, 시스템 버스(41)로 정보를 패치(fetch)하지 않고 CPU 명령의 일부를 실행할 수도 있다. 영상화 명령을 생성할 때 폴리곤들에 대해 좌표 변환 계산을 실행하는 좌표 계산 장치부(44)가 CPU 내부의 코프로세서(co-processor)로서 제공된다. 좌표 계산 장치부(44)는 3차원 좌표 변환과 3차원으로부터 디스플레이 영상 필드상의 2차원으로 변환을 수행한다.

따라서, CPU(42)가 명령 캐시 메모리(46) 및 좌표 계산 장치부(44)를 포함하기 때문에, CPU는 시스템 버스(41)를 사용하지 않고 어느 정도까지 그 처리를 실행할 수 있다. 따라서, 시스템 버스(41)는 자유롭게 될 것이다.

CD-ROM 드라이버(53)상에 탑재된 CD-ROM 디스크에 기록된 데이터를 디코딩하기 위해 CD-ROM 디코더(52)가 CD-ROM 드라이버(53)에 접속된다. 응용 프로그램(예를 들어, 게임용 프로그램), 예를 들어, 이산 코사인 변환(DCT)에 의해 영상 압축된 동화상들 및 정지 화상들의 영상 데이터, 및 폴리곤을 나타내는 텍스쳐 영상들의 영상 테이터가 CD-ROM에 기록되어 있다. CD-ROM 디스크의 응용 프로그램은 폴리곤 영상화 명령들을 포함한다. FIFO 버퍼(56)는 CD-ROM 디스크의 기록 데이터의 한 섹터에 해당하는 용량을 갖는다.

영상 신장 장치부(51)는 CD-ROM으로부터 재생된 압축 영상 데이터의 신장 처리를 수행하고, 허프만 코드용 디코더, 역양자화 회로, 역이산 코사인 및 변환 회로를 위한 하드웨어를 구비한다. 허프만 코드들의 디코더 부분에 대한 처리는 CPU 에서 소프트웨어로서 처리될 수도 있다.

이 예에서, 영상 신장 장치부(51)는 두 가지 모드, 즉, 압축된 영상 데이터를 15비트/픽셀의 제 1 비트수의 영상 데이터로 신장하는 디코딩 처리 모드와, 압축된 영상 데이터를 24비트/픽셀의 제 2 비트수의 영상 데이터로 신장하는 또다른 디코딩 처리 모드에 대해 디코딩 처리를 수행할 수도 있다.

CPU(42)는 영상 신장 장치부(51)에 대해 모드 스위칭 명령을 수행한다. 모드 스위칭 명령에 따라서, 영상 신장 장치부(51)는 정상 모드에서 압축 영상 데이터를 제 1 비트수의 영상 데이터로 디코딩하고 고해상 모드에서 압축 영상 데이터를 제 2 비트수의 영상 데이터로 디코딩한다.

이 예의 경우, 영상 신장 장치부(51)는 후술될 제 7 도에 도시된 바와 같이, 단일(1 프레임) 영상을, 예를 들어, 약 16 ×16 픽셀의 작은 영역들(이하, 각각의 영역을 마이크로 블록이라고 함)로 분할하며, 영상 신장 디코딩을 마이크로 블록 단위로 실행한다. 데이터 전송은 마이크로 블록 단위로 주 메모리(43)에 대해 실행된다. 따라서, FIFO 버퍼들(54, 55) 각각에는 마이크로 블록에 해당하는 용량이 제공된다.

프레임 메모리(63)는 로컬 버스(11)를 통해 영상화 장치부(61)에 접속된다. 영상화 장치부(61)는 FIFO 버퍼(62)를 통해 주 메모리(43)로부터 전송된 영상화 명령을 실행하며, 그 결과를 프레임 메모리(63)에 기록한다. 영상화 명령에 따른 영상화의 실행은 정상 모드에서만 수행된다. 그때, 묘화 영상 데이터는 15비트/픽셀을 갖는 제 1 비트수의 영상 데이터이다. 부수적으로, FIFO 버퍼(62)는 하나의 영상화 명령에 해당하는 메모리 용량을 갖는다.

프레임 메모리(63)에는, 디스플레이를 위한 영상화 화상들과 동화상들을 저장하는 영상 메모리 영역, 텍스쳐 영상들을 저장하는 텍스쳐 영역, 컬러 룩업 테이블(color lookup table)(컬러 변환 테이블(CLUT))을 저장하는 테이블 메모리 영역이 제공된다. 컬러 룩업 테이블은 두 종류의 모드, 즉, 정상 모드와 고해상 모드에 활용된다. 어떤 경우에, 일부 고해상 모드가 정상 모드에 대해 사용될 수도 있다.

제 2 도는 프레임 메모리(63)용 메모리 공간을 도시한 것이다. 프레임 메모리(63)는 칼럼 및 로우의 2차원 어드레스들에 의해 어드레스된다. 2차원 어드레스 공간 중에서, 영역(At)은 텍스쳐 영역으로 사용된다. 다수 종류의 텍스쳐 패턴들이텍스쳐 영역(AT)에 배열될 수도 있다. AC는 컬러 변환 테이블(CLUT)의 테이블 메모리 영역을 나타낸다.

후술되는 바와 같이, 컬러 변환 테이블(CLUT)의 데이터는 정렬 제어기(45)에 의해 CD-ROM 디코더(52)를 통해 CD-ROM 디스크로부터 프레임 메모리(63)로 전달된다. CD-ROM 디스크의 텍스쳐 영상 데이터는 영상 신장 장치부(51)에 의해 신장되며 주 메모리(43)를 통해 프레임 메모리(63)에 전송된다.

또한, 제 2 도에 있어서, AD는 영상화하기 위한 영역과 디스플레이하기 위한 또다른 영역의 두 면들에 대응하는 프레임 버퍼 메모리가 제'공된 영상 메모리 영역을 나타낸다. 이 예에서, 디스플레이를 위해 사용되는 프레임 버퍼 영역은 디스플레이 버퍼로서 언급되며, 영상화하기 위해 사용되는 프레임 버퍼 영역은 영상 버퍼로서 언급된다. 이 경우, 한 버퍼가 영상화를 위한 영상화 버퍼로서 사용될 때, 다른 버퍼는 디스플레이 버퍼로서 사용된다. 영상화가 완료되면, 두 버퍼들은 스위칭된다. 영상화 버퍼와 디스플레이 버퍼간의 스위칭은 영상화 동작의 완료시 수직 동기에 동기하여 수행된다.

이 예에서, 2개의 판독 회로들(언팩(unpack) 회로들)이 프레임 메모리(63)의 디스플레이 버퍼로부터의 데이터를 판독하기 위하여 제공된다. 즉, 언팩 회로(64)는 정상 모드용 판독 회로이며, 이것은 15비트/1픽셀(2바이트/1픽셀로서 간주될 수 있음)로서 매 15비트마다 프레임 메모리(63)의 디스플레이 버퍼로부터 영상 데이터를 판독한다. 또한, 언팩 회로(65)는 고 해상도 모드용의 판독 회로이며, 이것은 24비트/1픽셀(3바이트/1픽셀)로서 매 24비트들마다 프레임 메모리(63)의 디스플레이 버퍼로부터의 영상 데이터를 판독한다.

이들 언팩 회로들(64, 65)은 스위치들(SW1, SW2)에 의해 스위칭된다. 이 스위치들(SW1, SW2)은 설명을 위해 도시된 것이며, 실제로 언팩 회로들(64, 65)의 스위칭 온/오프는 스위칭 제어 신호에 의해 실행된다.

언팩 회로들(64, 65)의 스위칭은 영상화 장치부(61)로부터의 스위칭 제어 신호에 의해 수행된다. 모드 스위칭 명령이 CPU(42)로부터 영상화 장치부에 제공되기 때문에, 영상화 장치부(61)는 이 명령에 기초하여 스위치들(SW1, SW2)에 대한 스위칭 제어 신호를 생성한다. CPU(42)로부터의 모드 스위칭 명령은 프레임 메모리(63)의 영상 메모리 영역(AD)의 영상화 버퍼 영역과 디스플레이 버퍼 영역간의 스위칭시 제공된다. CPU(42)는, 현재 처리되고 있는 데이터가 프레임 메모리(63)에 대한 영상 데이터의 기록 동작시 제 1 비트수의 영상 데이터인지 또는 제 2 비트수의 영상 데이터인지를 인식함으로써, 영상화 장치부(61)가 프레임 메모리(63)의 영상화 버퍼에 전달되는 영상 데이터를 순차적으로 기록하는 것이 충분하게 된다.

상술된 바와 같이, 언팩 회로(64) 또는 언팩 회로(65)에 의해 판독된 영상 데이터는 D/A 변환기(66)에 의해 아날로그 영상 신호로 변환되어 영상 모니터 장치(67)에 출력되며 그 영상 필드 상에 디스플레이된다. 부수적으로, D/A 변환기(66)에 있어서, 입력 영상 데이터(R, G, B)의 비트수는 모드 스위칭에 응답하여 변화하며, 이에 대응하는 스위칭 동작은 영향을 받는다.

정렬 제어기(45)에는 소위 DMA 제어기의 기능과 유사한 기능이 제공되며, 주 메모리(43)와 영상 신장 장치부(51)간의 영상 데이터의 전송 및 주 메모리(43)로부터 영상화 장치부(61)로의 영상화 명령열의 전송을 수행하는 전송 장치부를 형성한다. 정렬 제어기(45)는 CPU(42)의 중재없이 전송 처리를 수행하여, CPU(42) 또는 제어 패드(71)와 같은 다른 장치들이 시스템 버스(41)를 자유롭게 할 때의 시간 갭(time gap)을 발견한다. 이 경우에, CPU(42)가 시스템 버스(41)의 자유 상태를 정렬 제어기(45)에 통지할 수 있거나, 또는 정렬 제어기(45)가 CPU(42)에 대해 버스의 자유 상태를 강제적으로 요구할 수 있다.

주 메모리(43)에는 동화상 또는 정지 화상의 영상 데이터에 대해 신장 디코딩 처리된 신장 영상 데이터용의 메모리 영역 및 압축 영상 데이터용의 메모리 영역이 제공된다. 또한, 주 메모리(43)에는 영상화 명령열과 같은 그래픽 데이터의 메모리 영역(이후, 패킷 버퍼라고 함)이 제공된다.

패킷 버퍼는, CPU에 의한 영상화 명령열의 설정과 영상화 명령열의 영상화 장치부(61)로의 전송에 사용되며, CPU(42) 및 영상화 장치부(61)에 의해 공동 소유된다.

이 예에서, CPU(42) 및 영상화 장치부(61)에 의해 병렬로 처리들을 동작시키기 위하여, 이 예에서, 2개의 패킷 버퍼들, 즉, 영상화 명령열을 설정하기 위한 패킷 버퍼(이하, 설정 패킷 버퍼라고 함) 및 전송용 패킷 버퍼(이하, 실행 패킷 버퍼라고 함)가 제공된다. 한 패킷 버퍼가 설정 버퍼로서 사용될 때, 다른 버퍼는 실행 패킷 버퍼로서 사용된다. 실행 패킷 버퍼에 의해 상기 실행이 완료될 때, 2개의 패킷 버퍼들의 기능들은 상호 교환된다. 이 장치의 처리가 지금부터 후술될 것이다.

[CD-ROM 디스크로부터의 판독 데이터]

제 1 도에 도시된 장치(게임기)의 전원이 턴온되고 CD-ROM 디스크가 로딩될 때, 부트 ROM(73)의 게임을 실행하기 위한 소위 초기화 처리를 실행하는 프로그램이 CPU(42)에 의해 실행된다. CD-ROM 디스크의 기록 데이터가 설치된다. 이때, 각각의 사용자 데이터에 대한 디코딩 처리는 CD-ROM 디스크의 각 섹터의 사용자 데이터의 식별 정보(ID)에 기초하여 수행되고 데이터가 검사된다. 검사 결과로서, CPU(42)는 각각의 ID로 나타낸 내용을 갖는 재생 데이터에 응답하여 처리를 실행한다.

즉, 압축 영상 데이터, 영상화 명령, 및 CPU(42)에 의해 실행될 프로그램은 CD-ROM 디스크로부터 CD-ROM 드라이버(53) 및 CD-ROM 디코더(52)를 통해 판독되어, 정렬 제어기(45)에 의해 주 메모리(43)상에 로딩된다. 데이터 중에서, 컬러 변환 테이블의 정보는 프레임 메모리(63)의 CLUT 영역에 전송된다.

[영상화 명령열에 대한 처리 및 전송]

물체 표면을 형성하는 폴리곤들의 영상은 3차원 정보인 Z 데이터에 따라 깊이 방향으로 깊은 위치에 위치된 것으로부터 순서대로 폴리곤들을 영상화함으로써 2차원 영상 디스플레이 표면 상에서 입체적으로 될 수도 있다. 따라서, CPU(42)는 깊이 방향으로 길은 위치에 위치된 폴리곤으로부터 순서대로 영상화 장치부(61)의 영상화 동작을 실행하기 위하여 주 메모리(43)상에 영상화 명령열을 형성한다.

한편, 컴퓨터 그래픽에서, 소위 Z 버퍼 방법이 사용되는데, 이 방법에서, Z 데이터가 매 픽셀마다 메모리에 저장되고 디스플레이 우선순위가 폴리곤들에 대하여 결정된다. (Z 버퍼 방법은 1993년 7월 2일자 본 출원인에 의한 일본 특허 출원번호 헤이 05-190763 호에서 설명되어 있으며, 이 출원은 미국 특허 출원되어 현재 심사 단계에 있다.) 그러나, Z 버퍼 방법에서는 Z 데이터가 기록되기 때문에, 대용량 메모리가 사용되어야만 된다. 따라서, 이 예에서는, 폴리곤들의 디스플레이 우선순위를 결정하는 처리가 CPU(42)에 의해 다음과 같이 실행된다.

이 때문에, 이 예에서, 폴리곤 영상화 명령(IP)은 제 3 도의 A에 도시된 바와 같은 구조를 갖는다. 즉, 폴리곤 영상화 명령(IP)에는 폴리곤 영상화 데이터(PD)의 앞측에 헤더가 제공된다. 이 헤더 부분에는 태그(TG) 및 명령 식별 코드(CODE)가 제공된다.

다음 영상화 명령이 저장되어 있는 주 메모리(43)상의 어드레스가 태그(TG)에 기록된다. 명령 식별 코드(CODE)는 영상화 명령의 내용이 무엇인지를 나타내는 식별 데이터(IDP) 및 영상화 명령에 필요한 데이터를 포함한다. 폴리곤 영상화 데이터(PD)는 폴리곤들의 정점(apex) 좌표와 같은 데이터로 이루어진다. 영상화 명령(IP)이, 예를 들어, 직사각형의 폴리곤의 영상화 명령이고 이 폴리곤의 내부가 하나의 컬러로 매핑되는 경우에, 식별 데이터(IDP)는 이 사실을 나타낸다. 매핑용 컬러 데이터는 다른 필수 정보로서 설명된다.

제 3 도의 B는 직사각형의 폴리곤의 영상화 명령의 경우를 도시한 것이다. 4 개의 좌표 (XO,YO), (X1,Y1), (X2,Y2) 및 (X3,Y3)가 폴리곤 영상화 데이터(PD)에 기술되어 있다. 하나의 컬러를 갖는 폴리곤의 내부를 매핑하기 위한 3가지 주요한 컬러들의 데이터(R, G, B)가 포함된다.

CPU(42)는 물체의 움직임들 및 시점(eye point)을 계산하여 제어 패드(71)로부터 사용자의 조작 입력에 기초하여 주 메모리(43)상에 폴리곤 영상화 명령열을 형성한다. 그리고 나서, 폴리곤 영상화 명령열의 태그는 Z 데이터에 의해 디스플레이 순서에 따라 재기록된다. 이때에, 주 메모리(43)상의 각 영상화 명령의 어드레스는 재기록되지 않고 태그만이 재기록된다.

영상화 명령열이 완성될 때, 정렬 제어기(45)는 각각의 영상화 명령 태그 TG의 순서를 따르며, 한 영상화 명령마다 주 메모리(43)로부터 영상화 장치부(61)로 데이터를 전송한다. 이 때문에, FIFO 버퍼(62)에는 하나의 영상화 명령에 해당하는 용량이 제공되는 것으로 충분하다.

영상화 장치부(61)에 있어서, 공급된 데이터는 제 4 도에 도시된 바와 같이 이미 정렬되어 있기 때문에, 폴리곤 영상화 명령들(IP1, IP2, IP3, ..., IPn)은 태그(TG1, TG2, TG3, ..., TGn)에 따라서 이 순서대로 실행되고, 그 결과는 프레임 메모리(63)의 영상 메모리 영역(AD)에 저장된다.

폴리곤들을 영상화할 때, 데이터는 영상화 장치(61)의 기울기 계산 유닛에 입력되어 기울기 계산을 수행한다. 기울기 계산은 폴리곤의 내부가 폴리곤 영상화시의 매핑 데이터로 채워질 때 매핑 데이터 평면의 기울기를 구하기 위한 계산이다. 이 텍스쳐의 경우, 폴리곤은 텍스쳐 영상 데이터로 채워지며, 글로우 세이딩(glow shading)의 경우에, 폴리곤은 휘도 값으로 채워진다.

텍스쳐가 물체의 표면을 형성하는 폴리곤에 부착되는 경우, 텍스쳐 영역(AT)의 텍스쳐 데이티는 2차원 매핑 변환된다.

예를 들어, 제 5 도의 A에 도시된 바와 같은 텍스쳐 패턴들(T1, T2, T3)은제 5 도의 B에 도시된 바와 같이 물체의 각 표면의 폴리곤에 적합하도록 2차원 스크린 상의 좌표로 변환된다. 이에 따라 매핑되어 변환된 텍스쳐 패턴들(T1, T2, T3)은 제 5 도의 C에 도시된 바와 같이 표면(OB1)에 부착된다. 그리고 나서, 이것은 영상 메모리 영역(AD)에 배치되며, 영상 디스플레이 모니터(65)의 디스플레이 영상 필드 상에 디스플레이된다.

정지 화상 텍스쳐의 경우, 주 메모리(43)상의 텍스쳐 패턴은 영상화 장치부(61)를 통해 프레임 메모리(63)상의 텍스쳐 영역(AT)으로 전송된다. 영상화 장치부(61)에서, 이것은 폴리곤에 부착된다. 따라서, 정지 화상의 텍스쳐는 이 물체에 대해 실현된다. 이 정지 영상의 텍스쳐 패턴의 데이터는 CD-ROM 디스크에 저장될 수도 있다.

또한, 동화상의 텍스쳐를 제공하는 것도 가능하다. 동화상 텍스쳐의 경우, 후술되는 바와 같이, 영상 신장 장치부(51)에서 신장하기 위해 디코딩된 움직임 데이터가 프레임 메모리(63)상의 텍스쳐 영역(AT)에 공급된다. 텍스쳐 영역(AT)이 프레임 메모리(63)에 제공되기 때문에, 텍스쳐 패턴 그 자체는 매 프레임마다 재기록될 수도 있다. 따라서, 동화상이 텍스쳐 영역(AT)에 공급될 때, 텍스쳐는 매 1 프레임마다 자동적으로 기록 및 변경된다. 폴리곤에 대한 텍스쳐 매핑이 텍스쳐 영역(AT)의 동화상에 의해 수행되면, 동화상 텍스쳐가 실현된다.

[압축 영상 데이터의 신장 및 전송]

주 메모리(43)의 입력 데이터 중에서, CPU(42)가 허프만 코드들의 디코딩 처리를 실행한 후, 압축 데이터가 다시 CPU(42)에 의해 주 메모리(43)에 기록된다.그리고 나서, 정렬 제어기는 주 메모리(43)로부터 FIFO 버퍼(54)를 통해 영상 신장 장치부(51)로 영상 데이터를 전달하는데, 이 데이터는 허프만 코드 처리에 의해 처리된 것이다. 이에 앞서, CPU(42)는 디코딩이 정상 모드에서 실행될지, 고해상 모드에서 실행될지를 나타내는 명령을 영상 신장 장치부(51)에 공급한다. 영상 신장 장치부(51)는 역양자화 처리 및 역 DCT 처리를 수행하며, CPU(42)로부터의 명령에 따라 이 모드에서 영상 데이터의 신장 디코딩 처리가 수행된다.

정렬 제어기(45)는 FIFO 버퍼(55)를 통해 신장된 영상 데이터를 메모리(43)로 전송한다. 이 경우, 상술된 바와 같이, 영상 신장 장치부(51)는 마이크로 블록 단위로 신장 처리를 수행한다. 이 때문에, 마이크로 블록 단위의 압축 데이터는 정렬 제어기(45)에 의해 주 메모리(43)로부터 입력 FIFO 버퍼(54)로 전송된다. 그리고 나서, 신장 디코딩 처리가 완료될 때, 영상 신장 장치부(51)는 그 결과의 신장된 영상 데이터를 출력 FIFO 버퍼(55)에 전달하며, 동시에, 입력 FIFO 버퍼(54)로부터의 다음 마이크로 블록의 압축 데이터를 유도함으로써 신장 디코딩 처리를 수행한다.

시스템 버스(41)가 자유롭고 영상 신장 장치부(51)의 출력 FIFO 버퍼(55)가 비어 있지 않다면, 정렬 제어기(45)는 1 마이크로 블록의 신장된 영상 데이터를 주 메모리(43)에 전달하며, 다음 1 마이크로 블록의 압축 영상 데이터를 주 메모리(43)로부터 영상 신장 장치부(51)의 입력 FIFO 버퍼(54)에 전송한다.

CPU(42)는 신장된 영상 데이터의 소정량의 마이크로 블록들이 주 메모리(43)에 누적될 때, 영상화 장치부(61)를 통해 신장 데이터를 프레임 메모리(63)에 전송한다. 이 경우때, 신장된 영상 데이터가 프레임 메모리(63)의 영상 메모리 영역(AD)에 전송되면, 데이터는 백그라운드 동화상으로서 어떠한 수정도 없이 영상 모니터링 장치(65) 상에 디스플레이된다. 또한, 데이터가 프레임 메모리(63)의 텍스쳐 영역(AT)에 전송되는 어떤 경우들도 있다. 텍스쳐 영역(AT)의 영상 데이터는 텍스쳐 영상으로서 폴리곤의 수정을 위해 사용된다.

이 경우에, 묘화 영상이 백그라운드 동화상과 합성될 때에, 백그라운드 동화상의 영상 데이터는 정상 모드에서 제 1 비트수의 영상 데이터로서 신장 디코딩되어 프레임 메모리(63)에 전송된다. 또한, 신장된 영상 데이터는 텍스쳐 영역(AT)에 전송되며, 동일한 방식으로, 데이터가 정상 모드에서 제 1 비트수의 영상 데이터로서 신장 디코딩된다. 이러한 이유로 인해, 묘화 영상 데이터는 제 1 비트수로 이루어진다. 그리고 나서, 백그라운드 영상이 묘화 영상과 합성되지 않는 경우, 데이터는 고해상도로 제 2 비트수의 영상 데이터로서 신장 디코딩된다.

부수적으로, 영상 신장 장치부(51)에서 신장 및 디코딩된 영상 데이터는 주 메모리(43)로부터 프레임 메모리(63)로 전송되며, 이 예에서, 그 전송 명령은 다음과 같이 사용된다. 신장된 영상 데이터를 전송 명령 형식으로 변환하는 것은 CPU(42)에서 수행된다.

즉, 제 6 도는 이러한 전송 명령 구조를 도시한 것이다. 전송 명령은 영상화 명령의 형식과 거의 동일한 형식을 가지며, 선두에 태그(TG)를 갖고, 그 다음에 식별 데이터(IDP)를 갖는다. 영상화 명령과 동일한 방식으로, 태그(TG)는 다음 영상화 명령 또는 전송 명령이 저장되는 주 메모리(43)의 어드레스 값으로 이루어진다.신장된 영상 데이터에 대한 전송 명령임을 나타내는 데이터가 식별 데이터(IDP)에 기술되어 있다.

그리고 나서, 제 6 도에서, 다음 데이터 "H" 및 "W"는 전송될 신장 데이터 영역의 높이 및 폭을 나타낸다. 이 높이 및 폭은 1 프레임의 영상 필드 영역에 해당한다. 또한, 데이터 "X" 및 "Y"는 데이터가 전송될 위치들의 좌표를 나타낸다. 각각의 좌표는 전송 영역이 직사각형이기 때문에 사각형의 상부 및 좌측 영역에서의 좌표를 나타낸다. 각각의 좌표는, 전송 위치가 프레임 메모리의 영상 메모리 영역(AD) 내에 위치되는 경우에는 영역(AD) 내의 좌표이고, 전송 위치가 텍스쳐 영역(AT) 내에 있을 때는 영역(AT) 내의 좌표가 된다.

신장된 영상 데이터의 전송 명령의 경우에, 태그(TG)로부터 좌표(X, Y)까지의 영역은 헤더이고, 헤더의 크기는 식별 데이터(IDP)에 의해 식별된다. 식별 데이터(IDP)로부터 좌표(X, Y)까지의 영역은 제 3 도에 도시된 영상화 명령의 명령 식별 코드(CODE)에 대응한다.

전송 명령은 헤더 다음에 이어지는 신장된 영상 데이터의 픽셀 데이터(PIXO, PIX1, PX2, ..., PIXn)를 포함한다. 상술된 바와 같이, 각각의 픽셀 데이터는 정상 모드에서 15비트를 갖고 고해상도 모드에서 24비트를 갖는다. 신장된 영상 데이터는 정렬 제어기(45)에 의해 전송 명령 단위로 주 메모리(43)로부터 영상화 장치부(61)를 통해 프레임 메모리(43)로 전송된다.

한편, 상술된 바와 같이, 영상 신장 장치부(51)는 마이크로 블록 단위로 신장 디코딩을 수행하기 위해 1 프레임 영상을, 길이 ×폭 = 16 ×16으로 이루어지는마이크로 블록들로 분할한다. 예를 들어, 1 프레임의 길이×폭 = 320 ×320으로 이루어진 영상을 가정하면, 1 프레임은 제 7 도에 도시된 바와 같이 300개의 마이크로 블록들로 분할된다.

300개의 마이크로 블록들이 영상화 장치부(61)에 전송될 때, 그 전송 명령이 마이크로 블록 단위로 생성되는 경우, 헤더부의 오버헤드가 너무 크게 된다. 따라서, 이 예에서는, 제 1 도에 도시된 바와 같이, 세로의 칼럼에서 다수의 마이크로 블록들(제 8 도에서는 15개)이 결합되며, 이것은 전송 명령에 의해 공급될 단위로서 사용된다.

1 프레임에 대한 제 1 전송 명령의 예는 제 9 도에 도시되어 있다. 즉, 제 9 도에서, 좌표 X, Y는 0, 0 이다. 다음 전송 명령에서, 좌표 X, Y는 16, 0이다.

따라서, 신장된 영상 데이터는 영상화 명령에서와 동일한 방식으로 전송 명령 형식으로 변환되기 때문에, 폴리곤의 영상화 명령과 전송 명령을 혼합함으로써 정렬 제어기(45)에 의해 전송이 이루어지도록 영상의 영상화 및 생성이 태그(TG)를 사용하여 영상화 장치부에 의해 프레임 메모리(63)에서 실행될 수도 있다.

[프레임 메모리(63)로부터의 영상 데이터 판독 처리의 설명]

우선, CPU(42)는 명령을 영상화 장치부(61)에 인가하여 프레임 메모리(63)의 영상 메모리 영역(AD)의 1 프레임 버퍼 영역 A(디스플레이 버퍼가 됨)의 영상 데이터를 영상 모니터링 장치(67)에 출력한다. 이때, CPU(42)는 또한 정상 모드 또는 고해상 모드를 지시하는 모드 스위칭 제어 신호를 영상화 장치부(61)에 제공한다.

정상 모드가 할당될 때, 영상화 장치부(61)는 스위치들(SW1, SW2)을 N측으로스위칭하여 언팩 회로(64)를 선택한다. 이때, 각각의 픽셀 데이터(PIX) 각각은 제 10 도의 좌측에 타원형으로 둘러싸인 바와 같이 프레임 메모리(63)의 영상 메모리 영역(AD)의 디스플레이 버퍼에 매 15비트(2바이트)마다 기록된다.

상술된 바와 같이, 언팩 회로(64)는 프레임 메모리의 영상 메모리 영역(AD)의 디스플레이 버퍼로부터 매 15비트(2바이트) 마다 영상 데이터를 판독하고, 아날로그 영상 신호를 변환하기 위해 판독 데이터를 A/D 변환기(66)에 순차적으로 전송한다. 따라서, 재생 영상이 영상 모니터링 장치(67)의 영상 필드 상에 형성된다. 이 경우, 정상 모드에서 디스플레이되는 것은 다음과 같다.

i ) 묘화 영상만,

ii) 텍스쳐 영상이 영상화된 폴리곤에 부착된 합성 영상,

iii) 신장 디코딩에 의해 얻어진 15비트/픽셀의 동화상 또는 정지 화상으로 이루어진 백그라운드 화상에서 다수의 폴리곤들로서 영상화된 합성 영상,

iv) 신장 디코딩에 의해서만 얻어진 15비트/픽셀의 동화상 또는 정지 화상등.

고해상 모드가 할당될 때, 영상화 장치부(61)는 스위치들(SW1, SW2)을 H측으로 스위칭하여 언팩 회로(65)를 선택한다. 이때, 각각의 픽셀 데이터(PIX)는 제 10 도의 추측에서 타원형으로 둘러싸인 바와 같이 프레임 메모리(63)의 영상 메모리 영역(AD)의 디스플레이 버퍼에서 매 24(3바이트)마다 기록된다.

언팩 회로(65)는 프레임 메모리의 영상 메모리 영역(AD)의 디스플레이 버퍼로부터 매 24비트(3바이트)마다 영상 데이터를 판독하여, 그 판독된 데이터를 A/D변환기(66)에 순차적으로 전송하여 아날로그 영상 신호를 변환한다. 따라서, 재생 영상은 영상 모니터링 장치(67)의 영상 필드 상에 형성된다. 이 경우, 고해상 모드로 디스플레이되는 것은 신장 디코딩에 의해 얻어진 24비트/픽셀의 동화상 또는 정지 화상이다.

한 프레임 버퍼(A)의 영상 데이터가 판독되는 동안, CPU(42)는 다음으로 영상화 장치부(61)에 전송될 데이터를 주 메모리(61)에서 생성한다. 영상화 명령열을 생성하는 경우에는, 제어 패드(71)의 조작 입력이 판독되고, 이 조작 입력에 응답하여 주 메모리(43)의 한 패킷 버퍼(설정 패킷 버퍼가 됨)의 영상화 명령열의 좌표값이 갱신되고, 동시에 영상화 명령열의 각 영상화 명령의 태그가 재기록된다. 신장된 영상 데이터의 경우, 이 데이터는 상술된 바와 같이 전송 명령 형식으로 변환된다. CPU(42)는 데이터가 15비트/픽셀 또는 24비트/픽셀의 신장된 영상 데이터라는 것을 인식한다.

CPU(42)가 영상화 명령 생성 처리 또는 신장된 영상 데이터의 전송 명령 형식으로의 변경 처리가 행해지는 동안, 영상화 명령열 또는 신장된 영상 데이터는 정렬 제어기(45)에 의해 주 메모리(43)로부터 다른 프레임 버퍼 영역(B)(영상화 버퍼가 됨)으로 전송된다. 이때 CPU는 전송된 데이터가 영상화 명령열인지, 15비트/픽셀의 신장 영상 데이터인지 또는 24비트/픽셀의 신장 영상 데이터인지를 인식한다.

다음에, 모든 영상화 명령열 또는 전송 명령열이 주 메모리(43)로부터 전송되었을 때, CPU(42)는 프레임 메모리(63)의 다른 프레임 버퍼 영역(B)을 디스플레이 버퍼로서 사용하고, 영상화 장치부(61)가 묘화 영상 데이터 또는 신장된 영상 데이터를 판독하여 이 데이터를 영상화 모니터(65)로 출력하도록 명령한다. 이 경우, 상술된 바와 동일한 방법으로 CPU(42)는 또한 상술된 바와 같이 데이터가 정상 모드인지 또는 고해상도 모드인지를 지시하는 모드 스위칭 신호를 영상화 장치부(61)에 제공하기 때문에, 영상화 장치부(61)는 스위치(SW1 및 SW2)의 스위칭을 수행하고, 정상 모드 및 고해상도 모드에 응답하여 판독 처리를 수행한다. 부수적으로, 이 경우에서, 프레임 메모리의 프레임 버퍼 영역(A)은 동시에 영상 버퍼로 스위칭된다.

상술된 바와 같이 다른 디스플레이 버퍼 영역(B)을 디스플레이 버퍼 영역으로서 사용함으로써 영상 데이터가 판독되는 동안, CPU(42)는 다음으로 영상화 장치부(61)로 전송될 데이터를 주 메모리(43)에서 생성한다. CPU(42)가 영상화 명령생성 또는 신장된 영상 데이터의 전송 명령 형식으로의 변경을 처리하는 동안, 영상화 명령열 또는 신장된 영상 데이터는 정렬 제어기(45)에 의해 주 메모리(43)로부터 하나의 프레임 버퍼 영역(A)(영상화 버퍼가 됨)으로 전송된다.

동화상은 상술한 동작을 반복함으로써 디스플레이될 수도 있다. 또한, 언팩 회로들(64 및 65)은 정상 모드 및 고해상도 모드에 응답하여 스위칭되고, 프레임 메모리(63)에 기록된 영상 데이터는 화질에 응답하여 판독하도록 처리될 수도 있다.

부수적으로, 상기 설명에서는 한 픽셀당 두 종류의 비트수가 예시되었다. 그러나, 본 발명은 한 픽셀당 세 종류 이상의 비트수를 갖는 경우에도 동일하게 적용될 수 있다.

또한, 상기 예에서, 영상 데이터 또는 응용 프로그램은 CD-ROM 디스크 상에 기록되어 있다. 그러나, 예를 들어, 자기 디스크, 메모리 카드 등의 반도체 메모리와 같은 임의의 다른 기록 매체가 기록 매체로서 사용될 수도 있다.

또한 DCT가 영상 데이터 압축 방법으로 사용되었지만, 임의의 다른 다양한 종류의 영상 데이터 압축 방법들이 사용될 수도 있다.

본 발명의 여러 상세한 설명은 본 발명의 정신 또는 범위를 벗어나지 않고 변경될 수도 있다. 또한, 본 발명에 따른 실시예의 상기 설명은 단지 설명을 위해 제공된 것이며, 첨부된 청구범위에 의해 정의된 본 발명을 한정하고자 하는 것은 아니다.

제 1 도는 본 발명에 따른 영상 처리 장치의 일 실시예를 도시하는 블록도.

제 2 도는 본 발명 실시예의 메모리 영역을 도시하는 도면.

제 3 도는 본 발명의 실시예의 폴리곤 영상화 명령(polygon imaging command)의 예를 도시하는 도면.

제 4 도는 본 발명 실시예의 폴리곤의 영상화 디스플레이 시퀀스를 도시하는 도면.

제 5 도는 텍스쳐 매핑(texture mapping)을 도시하는 도면.

제 6 도는 본 발명의 실시예의 영상 데이터 전송시의 데이터 구조예를 도시하는 도면.

제 7 도는 한 프레임의 영상의 예를 도시하는 도면.

제 8 도는 본 발명의 실시예의 영상 데이터의 전송 단위를 도시하는 도면.

제 9 도는 본 발명의 실시예의 영상 데이터 전송시의 데이터 구조예를 도시하는 도면.

제 10 도는 본 발명의 실시예의 1픽셀당 비트수의 다수의 예를 도시하는 도면.

* 도면의 주요부분에 대한 부호의 설명 *

42 : CPU 43 : 주 메모리

45 : 정렬(sorting) 제어기 63 : 프레임 메모리

Claims

영상 디스플레이 데이터용 프레임 메모리에 기록된 영상 데이터를 순차적으로 판독하기 위한 상기 프레임 메모리가 제공된 영상 처리 장치에 있어서:

상기 프레임 메모리에 기록된 상기 영상 데이터가, 각 픽셀이 제 1 비트수로 기록된 영상 데이터인지 또는 각 픽셀이 상기 제 1 비트수와 상이한 제 2 비트수로 기록된 영상 데이터인지를 인식하는 인식 수단;

상기 제 1 비트수로 표현되는 각 픽셀에 관하여 상기 프레임 메모리로부터 상기 영상 데이터를 판독하는 제 1 영상 데이터 판독 수단;

상기 제 2 비트수로 표현되는 각 픽셀에 관하여 상기 프레임 메모리로부터 상기 영상 데이터를 판독하는 제 2 영상 데이터 판독 수단; 및

상기 인식 수단으로부터의 상기 인식 정보에 기초하여 상기 제 1 영상 데이터 판독 수단과 상기 제 2 영상 데이터 판독 수단을 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 하는, 영상 처리 장치.
영상 처리 장치에 있어서:

프레임 메모리;

상기 프레임 메모리상의 영상화 명령에 따라 영상화 동작을 수행하고, 각 픽셀이 제 1 비트수로 이루어지는 묘화 영상 데이터(pictorial image data)를 상기 프레임 메모리 상에 생성하는 영상화 수단;

상기 프레임 메모리로 전송된 상기 영상 데이터를 상기 프레임 메모리 상에 순차적으로 기록하는 영상 데이터 기록 수단;

전송된 상기 영상 데이터의 각 픽셀이 상기 제 1 비트수로 이루어졌는지 또는 상기 제 1 비트수보다 큰 제 2 비트수로 이루어졌는지를 인식하는 인식 수단;

상기 제 1 비트수로 표현되는 각각의 픽셀에 관하여 상기 프레임 메모리로부터 상기 영상 데이터를 판독하는 제 1 영상 데이터 판독 수단;

상기 제 2 비트수로 표현되는 각각의 픽셀에 관하여 상기 프레임 메모리로부터 상기 영상 데이터를 판독하는 제 2 영상 데이터 판독 수단; 및

상기 인식 수단으로부터의 상기 인식 정보에 기초하여 상기 제 1 영상 데이터 판독 수단과 상기 제 2 영상 데이터 판독 수단을 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 하는, 영상 처리 장치.
제 2 항에 있어서,

상기 프레임 메모리에 전송된 상기 영상 데이터는 동화상들 및 정지 화상들과 같은 영상 데이터이며, 상기 장치는 상기 영상 데이터가 상기 제 1 비트수로 이루어질 때 상기 영상 데이터와 상기 묘화 영상 데이터를 합성하는 수단을 더 포함하는, 영상 처리 장치.
제 3 항에 있어서,

상기 영상화 명령은 조작 입력 수단으로부터의 조작 입력에 대응하는, 영상처리 장치.
제 4 항에 있어서,

디스크 재생부를 더 포함하며, 상기 영상 데이터는 상기 디스크 재생부 상에 로딩되는 디스크에 의해 재생되는, 영상 처리 장치.
제 5 항에 있어서,

디지털 신호를 아날로그 신호로 변환하는 D/A 변환 회로를 더 포함하며, 상기 디지털 신호는 상기 D/A 변환 회로에 입력되어, 상기 스위칭 수단에 의해 상기 D/A 변환 회로로부터 출력될 아날로그 신호로 변환되는, 영상 처리 장치.
제 6 항에 있어서,

상기 입력 수단, 상기 영상화 수단 및 상기 디스크 재생부로부터의 신호들을 접속하는 공통 시스템 버스를 더 포함하는, 영상 처리 장치.
제 7 항에 있어서,

상기 공통 시스템 버스와 상기 영상화 수단과 상기 디스크 재생부 사이에 버퍼 메모리들을 더 포함하는, 영상 처리 장치.