JP2001345344A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP2001345344A JP2001345344A JP2000163040A JP2000163040A JP2001345344A JP 2001345344 A JP2001345344 A JP 2001345344A JP 2000163040 A JP2000163040 A JP 2000163040A JP 2000163040 A JP2000163040 A JP 2000163040A JP 2001345344 A JP2001345344 A JP 2001345344A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- circuit
- semiconductor chip
- frequency
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤ及びリードによるインダクタンス成分
を効果的に減少させてインピーダンス特性の改善を図
り、これにより回路の性能を十分に引き出すことを可能
とする。 【解決手段】 回路ブロック６の任意の辺に沿って配列
された複数のパッド３−１，３−４のうち、回路ブロッ
ク６に対し接地端子として機能する２個のパッド３−
１，３−３を、同一回路ブロック６に接続される他のパ
ッド３−２を介在させた状態で相互に離間して配置して
いる。そして、これらの接地用のパッド３−１，３−３
を、互いに共通接続したのち回路ブロック６内の接地回
路に接続すると共に、ボンディングワイヤ４−１，４−
３を介して対応するリード５−１，５−３に接続し、こ
のリード５−１，５−３を外部装置において接地するよ
うにしたものである。
を効果的に減少させてインピーダンス特性の改善を図
り、これにより回路の性能を十分に引き出すことを可能
とする。 【解決手段】 回路ブロック６の任意の辺に沿って配列
された複数のパッド３−１，３−４のうち、回路ブロッ
ク６に対し接地端子として機能する２個のパッド３−
１，３−３を、同一回路ブロック６に接続される他のパ
ッド３−２を介在させた状態で相互に離間して配置して
いる。そして、これらの接地用のパッド３−１，３−３
を、互いに共通接続したのち回路ブロック６内の接地回
路に接続すると共に、ボンディングワイヤ４−１，４−
３を介して対応するリード５−１，５−３に接続し、こ
のリード５−１，５−３を外部装置において接地するよ
うにしたものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば移動無線
通信装置の無線回路部に用いられる高周波半導体装置に
係わり、特に複数のリード端子を備えた高周波半導体装
置に関する。
通信装置の無線回路部に用いられる高周波半導体装置に
係わり、特に複数のリード端子を備えた高周波半導体装
置に関する。
【０００２】
【従来の技術】移動通信システムや衛星通信システムに
おいて使用される無線通信装置では、無線ユニットに低
雑音増幅器やダウンコンバータ等の高周波回路を使用し
ており、これらの高周波回路は集積化された高周波半導
体装置により構成されている。
おいて使用される無線通信装置では、無線ユニットに低
雑音増幅器やダウンコンバータ等の高周波回路を使用し
ており、これらの高周波回路は集積化された高周波半導
体装置により構成されている。
【０００３】図８はこの種の半導体装置の構造の一例を
示す部分斜視図である。同図において、パッケージ（外
囲器）１上には高周波回路を集積化した半導体チップ２
が搭載してあり、この半導体チップ２上にはその各辺に
沿って複数のパッド３−１〜３−７が設けてある。また
パッケージ１上には、上記各パッド３−１〜３−７と一
対一に対向する状態に複数のリード５−１〜５−７が設
けてある。そして、これらのパッド３−１〜３−７とリ
ード５−１〜５−７との間は、ボンディングワイヤ４−
１〜４−７により電気的に接続されている。なお、上記
各リード５−１〜５−７の先端部には、パッケージ１の
外部に突出する状態にピンが設けてあり、このピンを介
して半導体チップ２上の回路と外部との間で電気信号の
授受が行われる。
示す部分斜視図である。同図において、パッケージ（外
囲器）１上には高周波回路を集積化した半導体チップ２
が搭載してあり、この半導体チップ２上にはその各辺に
沿って複数のパッド３−１〜３−７が設けてある。また
パッケージ１上には、上記各パッド３−１〜３−７と一
対一に対向する状態に複数のリード５−１〜５−７が設
けてある。そして、これらのパッド３−１〜３−７とリ
ード５−１〜５−７との間は、ボンディングワイヤ４−
１〜４−７により電気的に接続されている。なお、上記
各リード５−１〜５−７の先端部には、パッケージ１の
外部に突出する状態にピンが設けてあり、このピンを介
して半導体チップ２上の回路と外部との間で電気信号の
授受が行われる。
【０００４】図９は上記構造の半導体装置の等価回路を
示したものである。同図においては、ボンディングワイ
ヤ４−１〜４−７及びリード５−１〜５−７は電気的に
はインダクタンスとして見えるので、これらをまとめて
インダクタンスとして示している。また、６は半導体チ
ップ２上に形成された回路ブロックであり、７はキャパ
シタ、８は電源供給端子である。
示したものである。同図においては、ボンディングワイ
ヤ４−１〜４−７及びリード５−１〜５−７は電気的に
はインダクタンスとして見えるので、これらをまとめて
インダクタンスとして示している。また、６は半導体チ
ップ２上に形成された回路ブロックであり、７はキャパ
シタ、８は電源供給端子である。
【０００５】上記したようにボンディングワイヤ４−１
〜４−７及びリード５−１〜５−７は電気回路的にはイ
ンダクタンスとして見える。インダクタンスの値は、パ
ッケージ１の形状や各材質などによって異なるが、一般
的なパッケージ１のサンプルを実験的に測定したとこ
ろ、その値は１．０〜３．０［nH］である。例えば、１
ピンあたりのボンディングワイヤ４−１〜４−７及びリ
ード５−１〜５−７のインダクタンスが２［ｎＨ］だっ
たとすると、周波数２［GHz］でのインピーダンスは次
の第（１）式のようになる。
〜４−７及びリード５−１〜５−７は電気回路的にはイ
ンダクタンスとして見える。インダクタンスの値は、パ
ッケージ１の形状や各材質などによって異なるが、一般
的なパッケージ１のサンプルを実験的に測定したとこ
ろ、その値は１．０〜３．０［nH］である。例えば、１
ピンあたりのボンディングワイヤ４−１〜４−７及びリ
ード５−１〜５−７のインダクタンスが２［ｎＨ］だっ
たとすると、周波数２［GHz］でのインピーダンスは次
の第（１）式のようになる。
【数１】 ところで、パッド３−１は接地端子なので、理想的には
ほとんど０［Ω］に近いインピーダンスで接地しなけれ
ばならない。しかし、この例では数十オームのインピー
ダンスを持つ。このため、半導体チップ２上に構成され
た高周波回路の動作が不安定となり、この高周波回路の
特性を充分に引き出すことが困難となる。
ほとんど０［Ω］に近いインピーダンスで接地しなけれ
ばならない。しかし、この例では数十オームのインピー
ダンスを持つ。このため、半導体チップ２上に構成され
た高周波回路の動作が不安定となり、この高周波回路の
特性を充分に引き出すことが困難となる。
【０００６】そこで、従来では次のような工夫がなされ
ている。図１０はその一例を示すもので、隣接する２つ
のパッド３−１，３−２を半導体チップ２上で回路ブロ
ック６の接地端子として共通に接続し、リード５−１，
５−２をパッケージ１外部で接地している。
ている。図１０はその一例を示すもので、隣接する２つ
のパッド３−１，３−２を半導体チップ２上で回路ブロ
ック６の接地端子として共通に接続し、リード５−１，
５−２をパッケージ１外部で接地している。
【０００７】この構成では、パッド３−１，３−２から
外部を見たときの合成インダクタンスは、ボンディング
ワイヤ及びリードが２つ並列接続されているため、図８
に示したパッド３−１だけの場合よりも小さくなる。し
かし、ボンディングワイヤ４−１，４−２は互いに隣接
しているため、これらに同相の高周波電流が流れるとこ
れによって生じる磁界が互いに影響を及ぼし合うことに
なる。つまり、ボンディングワイヤ４−１，４−２間に
は相互インダクタンスが働き、これらを並列接続したと
きの合成インダクタンスは単純に元の自己インダクタン
スの半分にはならない。
外部を見たときの合成インダクタンスは、ボンディング
ワイヤ及びリードが２つ並列接続されているため、図８
に示したパッド３−１だけの場合よりも小さくなる。し
かし、ボンディングワイヤ４−１，４−２は互いに隣接
しているため、これらに同相の高周波電流が流れるとこ
れによって生じる磁界が互いに影響を及ぼし合うことに
なる。つまり、ボンディングワイヤ４−１，４−２間に
は相互インダクタンスが働き、これらを並列接続したと
きの合成インダクタンスは単純に元の自己インダクタン
スの半分にはならない。
【０００８】実験的にサンプルのインダクタンス値を測
定したところ、１ピンだけの場合のインダクタンスが
２．０［nH］であったものを約０．５［mm］離して２本
配線すると、その相互インダクタンスは１．４［ｎＨ］
であった。周波数２［GHz］でのそのインピーダンスは
次のようになる。
定したところ、１ピンだけの場合のインダクタンスが
２．０［nH］であったものを約０．５［mm］離して２本
配線すると、その相互インダクタンスは１．４［ｎＨ］
であった。周波数２［GHz］でのそのインピーダンスは
次のようになる。
【数２】 そこで、回路ブロック６に共通接続する接地ピンの数を
さらに増やすことが考えられる。図１１は、接地ピンの
数を３個にした場合の等価回路を示したもので、パッド
３−１，３−２，３−３は半導体チップ２上で共通接続
され、またボンディングワイヤ４−１，４−２，４−３
及びリード５−１，５−２，５−３を介して外部で接地
されている。
さらに増やすことが考えられる。図１１は、接地ピンの
数を３個にした場合の等価回路を示したもので、パッド
３−１，３−２，３−３は半導体チップ２上で共通接続
され、またボンディングワイヤ４−１，４−２，４−３
及びリード５−１，５−２，５−３を介して外部で接地
されている。
【０００９】同図においても、ボンディングワイヤ４−
１，４−２，４−３は互いに隣接して配置されているた
め、これらに同相の高周波電流が流れて生じる磁界が互
いに影響を及ぼし合うことになる。つまり、ボンディン
グワイヤ４−１，４−２，４−３間には前記図１０の場
合と同様に相互インダクタンスが働き、これらを並列接
続した時の合成インダクタンスは単純に元の自己インダ
クタンスの１／３にはならない。
１，４−２，４−３は互いに隣接して配置されているた
め、これらに同相の高周波電流が流れて生じる磁界が互
いに影響を及ぼし合うことになる。つまり、ボンディン
グワイヤ４−１，４−２，４−３間には前記図１０の場
合と同様に相互インダクタンスが働き、これらを並列接
続した時の合成インダクタンスは単純に元の自己インダ
クタンスの１／３にはならない。
【００１０】これについても、実験的にサンプルのイン
ダクタンス値を測定したところ、１ピンだけの場合のイ
ンダクタンスが２．０［nH］あったものを約０．５［m
m］づつ離して３本配線すると、その相互インダクタン
スは１．２［nH］であった。周波数２［GHz］でのイン
ピーダンスは次のようになる。
ダクタンス値を測定したところ、１ピンだけの場合のイ
ンダクタンスが２．０［nH］あったものを約０．５［m
m］づつ離して３本配線すると、その相互インダクタン
スは１．２［nH］であった。周波数２［GHz］でのイン
ピーダンスは次のようになる。
【数３】 すなわち、同時に接地するピン数を増やすことにより、
１ピンだけの場合よりもインダクタンスを小さくするこ
とができる。しかし、各パッドは半導体チップ２との間
に寄生容量を持つので、このパッドの寄生容量とボンデ
ィングワイヤおよびリードのインダクタンスとにより、
半導体チップ２上のパッドから外部を見たインピーダン
スは並列共振点を持つことになる。パッドが持つ容量値
をＣ［F］、ボンディングワイヤおよびリードのインダ
クタンスをＬ［H］とした場合の並列共振周波数ｆr［H
z］は第（４）式のようになる。
１ピンだけの場合よりもインダクタンスを小さくするこ
とができる。しかし、各パッドは半導体チップ２との間
に寄生容量を持つので、このパッドの寄生容量とボンデ
ィングワイヤおよびリードのインダクタンスとにより、
半導体チップ２上のパッドから外部を見たインピーダン
スは並列共振点を持つことになる。パッドが持つ容量値
をＣ［F］、ボンディングワイヤおよびリードのインダ
クタンスをＬ［H］とした場合の並列共振周波数ｆr［H
z］は第（４）式のようになる。
【数４】 そして、周波数ｆ［Hz］でのインピーダンスＺ(f)は第
（５）式のようになる。
（５）式のようになる。
【数５】 例として、パッドひとつあたりの容量が１［pF］であっ
たならば、図９の場合の並列共振周波数は次のようにな
る。
たならば、図９の場合の並列共振周波数は次のようにな
る。
【数６】 そして、周波数２［GHz］でのインピーダンスは次のよ
うになる。
うになる。
【数７】 また、図１０に示すようにパッド３−１，３−２を半導
体チップ２上で共通接続した場合には、これらパッド３
−１，３−２の合成容量は単なる並列接続となり、倍に
なるのでこの場合の並列共振周波数は次のようになる。
体チップ２上で共通接続した場合には、これらパッド３
−１，３−２の合成容量は単なる並列接続となり、倍に
なるのでこの場合の並列共振周波数は次のようになる。
【数８】 そして、周波数２［GHz］でのインピーダンスは次のよ
うになる。
うになる。
【数９】 さらに、図１１に示した回路の場合には、パッド３−
１，３−２の合成容量はパッド３つ分の容量になるの
で、並列共振周波数は次のようになる。
１，３−２の合成容量はパッド３つ分の容量になるの
で、並列共振周波数は次のようになる。
【数１０】 そして、周波数２［GHz］でのインピーダンスは次のよ
うになる。
うになる。
【数１１】 このように、パッドから外部へのインピーダンスを下げ
るため複数のパッドを半導体チップ２上で共通接続し、
複数のボンディングワイヤで引き出すようにすると、パ
ッドの寄生容量とボンディングワイヤおよびリードのイ
ンダクタンスとで並列共振してしまい、条件によっては
かえってインピーダンスを増加させてしまうことがあっ
た。
るため複数のパッドを半導体チップ２上で共通接続し、
複数のボンディングワイヤで引き出すようにすると、パ
ッドの寄生容量とボンディングワイヤおよびリードのイ
ンダクタンスとで並列共振してしまい、条件によっては
かえってインピーダンスを増加させてしまうことがあっ
た。
【００１１】
【発明が解決しようとする課題】以上述べたように、従
来のこの種の高周波半導体装置では、ボンディングワイ
ヤおよびリードのインダクタンス成分の影響により、高
周波ではチップ上の回路と外部ピンとのインピーダンス
が大きくなってしまい、チップ上の回路の特性を充分に
引き出せないという問題点があった。
来のこの種の高周波半導体装置では、ボンディングワイ
ヤおよびリードのインダクタンス成分の影響により、高
周波ではチップ上の回路と外部ピンとのインピーダンス
が大きくなってしまい、チップ上の回路の特性を充分に
引き出せないという問題点があった。
【００１２】また、この問題を軽減すべく、回路上のイ
ンピーダンスを低減させたい端子に共通接続するピン数
を増やすことも行われているが、これらのピンを隣接さ
せて配置すると、各ボンディングワイヤとボンディング
ワイヤとの間、あるいはリードとリードとの間で相互イ
ンダクタンスが作用するので、その合成インダクタンス
はピン数の逆数に正比例して減少しない。そればかり
か、ピン数を増やせば、パッドの持つ寄生容量がその数
に正比例して増加するので、ボンディングワイヤやリー
ドの合成インダクタンスとパッド容量とが成す並列共振
の周波数が下がってしまい、条件によってはインピーダ
ンスをかえって増加させてしまうという問題があった。
ンピーダンスを低減させたい端子に共通接続するピン数
を増やすことも行われているが、これらのピンを隣接さ
せて配置すると、各ボンディングワイヤとボンディング
ワイヤとの間、あるいはリードとリードとの間で相互イ
ンダクタンスが作用するので、その合成インダクタンス
はピン数の逆数に正比例して減少しない。そればかり
か、ピン数を増やせば、パッドの持つ寄生容量がその数
に正比例して増加するので、ボンディングワイヤやリー
ドの合成インダクタンスとパッド容量とが成す並列共振
の周波数が下がってしまい、条件によってはインピーダ
ンスをかえって増加させてしまうという問題があった。
【００１３】この発明は上記事情に着目してなされたも
ので、その目的とするところは、ボンディングワイヤ及
びリードによるインダクタンス成分を効果的に減少させ
てインピーダンス特性の改善を図り、これにより回路の
性能を十分に引き出すことを可能とした高周波半導体装
置を提供することにある。
ので、その目的とするところは、ボンディングワイヤ及
びリードによるインダクタンス成分を効果的に減少させ
てインピーダンス特性の改善を図り、これにより回路の
性能を十分に引き出すことを可能とした高周波半導体装
置を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に第１の発明は、半導体チップ内の回路に接続される複
数のパッドを半導体チップの辺に沿って配列する共に、
これらのパッドに対向して複数のリードを設け、これら
のパッドとリードとの間をワイヤにより互いに交差しな
い状態に接続してなる高周波半導体装置にあって、上記
複数のパッドのうち、上記半導体チップ内の回路に対し
共通に接続される複数の特定パッドを、間に少なくとも
一つの他のパッドを介在させた状態で離間して配置する
ように構成したものである。
に第１の発明は、半導体チップ内の回路に接続される複
数のパッドを半導体チップの辺に沿って配列する共に、
これらのパッドに対向して複数のリードを設け、これら
のパッドとリードとの間をワイヤにより互いに交差しな
い状態に接続してなる高周波半導体装置にあって、上記
複数のパッドのうち、上記半導体チップ内の回路に対し
共通に接続される複数の特定パッドを、間に少なくとも
一つの他のパッドを介在させた状態で離間して配置する
ように構成したものである。
【００１５】したがって第１の発明によれば、各特定パ
ッドに接続されるワイヤ及びリードは、他のパッドに接
続されるワイヤ及びリードを間に挟むことで相互に十分
に離間した状態となる。このため、上記各特定パッドに
接続されるワイヤ及びリード間で発生する相互インダク
タンスは減少し、これにより合成インダクタンスを特定
パッドの数にほぼ反比例して減少させることが可能とな
る。したがって、高周波帯域においても、半導体チップ
の回路と外部との間のインピーダンスは低く抑えられ、
これにより半導体チップの回路の特性を十分に引き出す
ことが可能となる。
ッドに接続されるワイヤ及びリードは、他のパッドに接
続されるワイヤ及びリードを間に挟むことで相互に十分
に離間した状態となる。このため、上記各特定パッドに
接続されるワイヤ及びリード間で発生する相互インダク
タンスは減少し、これにより合成インダクタンスを特定
パッドの数にほぼ反比例して減少させることが可能とな
る。したがって、高周波帯域においても、半導体チップ
の回路と外部との間のインピーダンスは低く抑えられ、
これにより半導体チップの回路の特性を十分に引き出す
ことが可能となる。
【００１６】また第１の発明は、互いに独立して動作す
る第１及び第２の半導体チップが設置されている場合
に、第１の半導体チップの回路に共通接続される複数の
特定パッドを、第２の半導体チップの回路に接続される
少なくとも一つの特定パッドを介在させた状態で離間し
て配置することも特徴とする。
る第１及び第２の半導体チップが設置されている場合
に、第１の半導体チップの回路に共通接続される複数の
特定パッドを、第２の半導体チップの回路に接続される
少なくとも一つの特定パッドを介在させた状態で離間し
て配置することも特徴とする。
【００１７】このように構成すると次のような効果が奏
せられる。すなわち、複数の特定パッド間に他のパッド
を介在させると、特定のパッドに接続されるワイヤ及び
リードに流れる高周波電流が、その間に介在配置された
他のパッドに接続されるワイヤ及びリードを介して自身
の半導体チップの回路に悪影響を及ぼすことが懸念され
る。しかし、第１の半導体チップの動作中に第２の半導
体チップの回路の動作状態を上記影響を受け難い状態に
設定することで、実質的に上記影響を無視することが可
能となる。
せられる。すなわち、複数の特定パッド間に他のパッド
を介在させると、特定のパッドに接続されるワイヤ及び
リードに流れる高周波電流が、その間に介在配置された
他のパッドに接続されるワイヤ及びリードを介して自身
の半導体チップの回路に悪影響を及ぼすことが懸念され
る。しかし、第１の半導体チップの動作中に第２の半導
体チップの回路の動作状態を上記影響を受け難い状態に
設定することで、実質的に上記影響を無視することが可
能となる。
【００１８】一方、上記目的を達成するために第２の発
明は、半導体チップ内の回路に接続される複数のパッド
を半導体チップの複数の辺に沿って配列する共に、これ
らのパッドに対向して複数のリードを設け、これらのパ
ッドとリードとの間をワイヤにより互いに交差しない状
態に接続してなる高周波半導体装置にあって、上記複数
のパッドのうち、上記半導体チップ内の回路に対し共通
に接続される複数の特定パッドを、上記半導体チップの
互いに直交する複数の辺に対向して配置するように構成
したものである。
明は、半導体チップ内の回路に接続される複数のパッド
を半導体チップの複数の辺に沿って配列する共に、これ
らのパッドに対向して複数のリードを設け、これらのパ
ッドとリードとの間をワイヤにより互いに交差しない状
態に接続してなる高周波半導体装置にあって、上記複数
のパッドのうち、上記半導体チップ内の回路に対し共通
に接続される複数の特定パッドを、上記半導体チップの
互いに直交する複数の辺に対向して配置するように構成
したものである。
【００１９】したがって第２の発明によれば、各特定パ
ッドに接続されるワイヤ及びリードは、平行ではなく互
いに直角となるように形成されることになる。このた
め、上記各特定パッドに接続されるワイヤ及びリードに
高周波電流が流れても、これらのワイヤ及びリードはお
互いの磁界を共有することがなくなり、相互インダクタ
ンスはほとんどゼロになる。したがって、上記第１の発
明と同様に、高周波帯域においても半導体チップの回路
と外部との間のインピーダンスは低く抑えられ、これに
より半導体チップの回路の特性を十分に引き出すことが
可能となる。
ッドに接続されるワイヤ及びリードは、平行ではなく互
いに直角となるように形成されることになる。このた
め、上記各特定パッドに接続されるワイヤ及びリードに
高周波電流が流れても、これらのワイヤ及びリードはお
互いの磁界を共有することがなくなり、相互インダクタ
ンスはほとんどゼロになる。したがって、上記第１の発
明と同様に、高周波帯域においても半導体チップの回路
と外部との間のインピーダンスは低く抑えられ、これに
より半導体チップの回路の特性を十分に引き出すことが
可能となる。
【００２０】また上記発明を達成するために第３の発明
は、半導体チップ内の回路に接続される複数のパッドを
半導体チップの辺に沿って配列する共に、これらのパッ
ドに対向して複数のリードを設け、これらのパッドとリ
ードとの間をワイヤにより互いに交差しない状態に接続
してなる高周波半導体装置にあって、上記複数のパッド
のうち、上記半導体チップ内の回路を外部装置に対し交
流的に低インピーダンスで接続する複数の特定のパッド
間にキャパシタンス回路を接続し、かつこのキャパシタ
ンス回路の容量を、上記特定パッドとリードとの間を接
続するワイヤのインダクタンス成分との相互作用により
上記半導体チップの回路の動作周波数帯域において直列
共振を発生する値に設定するように構成したものであ
る。
は、半導体チップ内の回路に接続される複数のパッドを
半導体チップの辺に沿って配列する共に、これらのパッ
ドに対向して複数のリードを設け、これらのパッドとリ
ードとの間をワイヤにより互いに交差しない状態に接続
してなる高周波半導体装置にあって、上記複数のパッド
のうち、上記半導体チップ内の回路を外部装置に対し交
流的に低インピーダンスで接続する複数の特定のパッド
間にキャパシタンス回路を接続し、かつこのキャパシタ
ンス回路の容量を、上記特定パッドとリードとの間を接
続するワイヤのインダクタンス成分との相互作用により
上記半導体チップの回路の動作周波数帯域において直列
共振を発生する値に設定するように構成したものであ
る。
【００２１】したがって第３の発明によれば、特定パッ
ドに接続されるワイヤ及びリードのインダクタンス成分
と、キャパシタンス回路の容量とによって、半導体チッ
プの回路の動作周波数帯域において直列共振を発生させ
ることが可能となる。このため、動作周波数帯域におけ
る半導体チップの回路と外部との間のインピーダンスを
低下させることができ、この結果上記第１及び第２の発
明と同様に、高周波帯域においても半導体チップの回路
と外部との間のインピーダンスは低く抑えられ、これに
より半導体チップの回路の特性を十分に引き出すことが
可能となる。
ドに接続されるワイヤ及びリードのインダクタンス成分
と、キャパシタンス回路の容量とによって、半導体チッ
プの回路の動作周波数帯域において直列共振を発生させ
ることが可能となる。このため、動作周波数帯域におけ
る半導体チップの回路と外部との間のインピーダンスを
低下させることができ、この結果上記第１及び第２の発
明と同様に、高周波帯域においても半導体チップの回路
と外部との間のインピーダンスは低く抑えられ、これに
より半導体チップの回路の特性を十分に引き出すことが
可能となる。
【００２２】またこの第３の発明は、上記キャパシタン
ス回路に可変容量機能を備え、この可変容量機能により
半導体チップの回路の動作周波数に応じて複数の直列共
振周波数を選択的に発生するように構成することも特徴
とする。
ス回路に可変容量機能を備え、この可変容量機能により
半導体チップの回路の動作周波数に応じて複数の直列共
振周波数を選択的に発生するように構成することも特徴
とする。
【００２３】このように構成することで、半導体チップ
の回路の動作周波数が無線通信方式の違い等により異な
る値に設定されるような場合でも、この変更に容易に対
応することができる。すなわち、１種類の高周波半導体
装置を用意するだけで、複数種の無線通信方式に適用可
能となる。
の回路の動作周波数が無線通信方式の違い等により異な
る値に設定されるような場合でも、この変更に容易に対
応することができる。すなわち、１種類の高周波半導体
装置を用意するだけで、複数種の無線通信方式に適用可
能となる。
【００２４】
【発明の実施の形態】［第１の実施形態］この発明に係
わる高周波半導体装置の第１の実施形態は、半導体チッ
プに設けられている複数のパッドのうち、半導体チップ
内の回路ブロックに対し接地端子として機能する２個の
パッドを、その間に少なくとも一つの他のパッドを介在
させた状態で離間して配置するようにしたものである。
わる高周波半導体装置の第１の実施形態は、半導体チッ
プに設けられている複数のパッドのうち、半導体チップ
内の回路ブロックに対し接地端子として機能する２個の
パッドを、その間に少なくとも一つの他のパッドを介在
させた状態で離間して配置するようにしたものである。
【００２５】以下、その実施例をいくつか説明する。 （第１の実施例）図１は、この第１の実施例における高
周波半導体装置の構成を示す等価回路図である。なお、
同図において前記図９と同一部分には同一符号を付して
説明を行う。
周波半導体装置の構成を示す等価回路図である。なお、
同図において前記図９と同一部分には同一符号を付して
説明を行う。
【００２６】１はパッケージであり、このパッケージ１
上には半導体チップ２が搭載されている。この半導体チ
ップ２には、集積回路化された回路ブロック６と、その
四辺に沿って一列に配列された複数のパッド３−１〜３
−７が形成してある。なお、図では簡単のため四辺のう
ちの二辺についてのみ図示してある。
上には半導体チップ２が搭載されている。この半導体チ
ップ２には、集積回路化された回路ブロック６と、その
四辺に沿って一列に配列された複数のパッド３−１〜３
−７が形成してある。なお、図では簡単のため四辺のう
ちの二辺についてのみ図示してある。
【００２７】一方パッケージ１上には、上記各パッド３
−１〜３−７に位置的に対向して、各々先端部にピンを
備えた複数のリード５−１〜５−７が配設してある。そ
して、上記各パッド３−１〜３−７と上記各リード５−
１〜５−７との間は、それぞれボンディングワイヤ４−
１〜４−７を用いて電気的に接続されている。このと
き、各ボンディングワイヤ４−１〜４−７は、互いに交
差せずに平行な状態を保持する。
−１〜３−７に位置的に対向して、各々先端部にピンを
備えた複数のリード５−１〜５−７が配設してある。そ
して、上記各パッド３−１〜３−７と上記各リード５−
１〜５−７との間は、それぞれボンディングワイヤ４−
１〜４−７を用いて電気的に接続されている。このと
き、各ボンディングワイヤ４−１〜４−７は、互いに交
差せずに平行な状態を保持する。
【００２８】ところで本実施例では、上記複数のパッド
３−１〜３−７のうち、回路ブロック６に対し接地端子
として機能する２個のパッド３−１，３−３を、他のパ
ッド３−２を間に介在させた状態で相互に離間して配置
している。そして、これらの接地用のパッド３−１，３
−３を、図中Ａに示すように半導体チップ２上で互いに
共通接続したのち、回路ブロック６内の接地回路に接続
している。なお、上記各接地用のパッド３−１，３−３
は、それぞれボンディングワイヤ４−１，４−３及びリ
ード５−１，５−３を介して、接地される。
３−１〜３−７のうち、回路ブロック６に対し接地端子
として機能する２個のパッド３−１，３−３を、他のパ
ッド３−２を間に介在させた状態で相互に離間して配置
している。そして、これらの接地用のパッド３−１，３
−３を、図中Ａに示すように半導体チップ２上で互いに
共通接続したのち、回路ブロック６内の接地回路に接続
している。なお、上記各接地用のパッド３−１，３−３
は、それぞれボンディングワイヤ４−１，４−３及びリ
ード５−１，５−３を介して、接地される。
【００２９】このような構成であるから、各接地用のパ
ッド３−１，３−３から外部を見たインピーダンスは、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３が持つインダクタンス成分Ｌ１，Ｌ３の並列とな
る。このとき、リード５−１，５−３間には他のリード
５−２が介在配置してあるため、リード５−１，５−３
に接続されるボンディングワイヤ４−１，４−３の距離
は離れている。このため、回路ブロック６の動作中に、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３に同相の高周波電流が流れても、お互いの磁界の
影響は少なくなり、その間に働く相互インダクタンスは
小さくなる。
ッド３−１，３−３から外部を見たインピーダンスは、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３が持つインダクタンス成分Ｌ１，Ｌ３の並列とな
る。このとき、リード５−１，５−３間には他のリード
５−２が介在配置してあるため、リード５−１，５−３
に接続されるボンディングワイヤ４−１，４−３の距離
は離れている。このため、回路ブロック６の動作中に、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３に同相の高周波電流が流れても、お互いの磁界の
影響は少なくなり、その間に働く相互インダクタンスは
小さくなる。
【００３０】実験的にサンプルのインダクタンス値を測
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを約０．５［mm］づつ離して配置し、
間に１ピンはさんだ２ピンの合成インダクタンスは、
１．３［nH］であった。
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを約０．５［mm］づつ離して配置し、
間に１ピンはさんだ２ピンの合成インダクタンスは、
１．３［nH］であった。
【００３１】周波数２［GHz］でのインピーダンスは、
【数１２】 のように１６［Ω］となる。また、ひとつのパッドあた
り１［pF］の寄生容量があったとすると、この容量と合
成インダクタンスとによる並列共振周波数は、
り１［pF］の寄生容量があったとすると、この容量と合
成インダクタンスとによる並列共振周波数は、
【数１３】 となり、この場合の周波数２［GHz］でのインピーダン
スは
スは
【数１４】 となる。
【００３２】従来例である図１０の構成と比べると、接
地するピンは同じ２ピンであるが、周波数２［GHz］で
のインピーダンスは、第（９）式よりも小さくなってい
ることがわかる。
地するピンは同じ２ピンであるが、周波数２［GHz］で
のインピーダンスは、第（９）式よりも小さくなってい
ることがわかる。
【００３３】なお、ボンディングワイヤ４−１あるいは
４−３は、電磁界的にボンディングワイヤ４−２に結合
している。このため、ボンディングワイヤ４−１，４−
３に高周波電流が流れると、ボンディングワイヤ４−２
にも電流が流れてパッド３−２に接続されている回路ブ
ロック６内の回路に影響を及ぼすことが懸念される。し
かし、例えばパッド３−２に接続される回路として、ロ
ジック回路のように大振幅の信号でその振幅や位相が信
号情報を担っていない信号を取り扱う回路に割り当てれ
ば、パッド３−２にパッド３−１，３−３からの高周波
信号が結合しても回路動作的には問題とならない。
４−３は、電磁界的にボンディングワイヤ４−２に結合
している。このため、ボンディングワイヤ４−１，４−
３に高周波電流が流れると、ボンディングワイヤ４−２
にも電流が流れてパッド３−２に接続されている回路ブ
ロック６内の回路に影響を及ぼすことが懸念される。し
かし、例えばパッド３−２に接続される回路として、ロ
ジック回路のように大振幅の信号でその振幅や位相が信
号情報を担っていない信号を取り扱う回路に割り当てれ
ば、パッド３−２にパッド３−１，３−３からの高周波
信号が結合しても回路動作的には問題とならない。
【００３４】（第２の実施例）図２は、この第２の実施
例における高周波半導体装置の構成を示す等価回路図で
ある。なお、同図において前記図１と同一部分には同一
符号を付して詳しい説明は省略する。
例における高周波半導体装置の構成を示す等価回路図で
ある。なお、同図において前記図１と同一部分には同一
符号を付して詳しい説明は省略する。
【００３５】本実施例では、半導体チップ２上に第１及
び第２の回路ブロック６−１，６−２が形成してあり、
これらの回路ブロック６−１，６−２の四辺には複数の
パッド３−１〜３−７が一列に形成してある。第１及び
第２の回路ブロック６−１，６−２は、図示していない
制御部からの制御信号により、選択的に独立して動作す
る。
び第２の回路ブロック６−１，６−２が形成してあり、
これらの回路ブロック６−１，６−２の四辺には複数の
パッド３−１〜３−７が一列に形成してある。第１及び
第２の回路ブロック６−１，６−２は、図示していない
制御部からの制御信号により、選択的に独立して動作す
る。
【００３６】上記複数のパッド３−１〜３−７のうち、
第１の回路ブロック６−１に対し接地端子として機能す
る２個のパッド３−１，３−３は、１パッド分だけ相互
に離間して配置してある。そして、これらのパッド３−
１，３−３間には、第２の回路ブロック６−２に対し接
地端子として機能する１個のパッド３−２を介在配置し
ている。
第１の回路ブロック６−１に対し接地端子として機能す
る２個のパッド３−１，３−３は、１パッド分だけ相互
に離間して配置してある。そして、これらのパッド３−
１，３−３間には、第２の回路ブロック６−２に対し接
地端子として機能する１個のパッド３−２を介在配置し
ている。
【００３７】また、上記接地用のパッド３−１，３−３
は、図中Ｂ１に示すように半導体チップ２上で互いに共
通接続されたのち第１の回路ブロック６−１内の接地回
路に接続してあり、一方接地用パッド３−２は図中Ｂ２
に示すように上記配線Ｂ１と交差させた状態で第２の回
路ブロック６−２内の接地回路に接続してある。
は、図中Ｂ１に示すように半導体チップ２上で互いに共
通接続されたのち第１の回路ブロック６−１内の接地回
路に接続してあり、一方接地用パッド３−２は図中Ｂ２
に示すように上記配線Ｂ１と交差させた状態で第２の回
路ブロック６−２内の接地回路に接続してある。
【００３８】なお、上記接地用の各パッド３−１，３−
２，３−３は、それぞれボンディングワイヤ４−１，４
−２，４−３及びリード５−１，５−２，５−３を介し
て、接地される。
２，３−３は、それぞれボンディングワイヤ４−１，４
−２，４−３及びリード５−１，５−２，５−３を介し
て、接地される。
【００３９】このような構成であるから、各ボンディン
グワイヤ４−１，４−３は電磁界的にボンディングワイ
ヤ４−２に結合しているので、ボンディングワイヤ４−
１，４−３に高周波電流が流れると、ボンディングワイ
ヤ４−２にもその影響が現れる。しかし、パッド３−２
に接続されている第２の回路ブロック６−２は、システ
ム的に第１の回路ブロック６−１とは選択的に独立して
動作する。このため、第１の回路ブロック６−１が動作
している時には、第２の回路ブロック６−２を非動作状
態に設定することが可能である。よって、ボンディング
ワイヤ４−２がボンディングワイヤ４−１，４−３に流
れる高周波電流の影響を受けても、システム的には問題
とならない。
グワイヤ４−１，４−３は電磁界的にボンディングワイ
ヤ４−２に結合しているので、ボンディングワイヤ４−
１，４−３に高周波電流が流れると、ボンディングワイ
ヤ４−２にもその影響が現れる。しかし、パッド３−２
に接続されている第２の回路ブロック６−２は、システ
ム的に第１の回路ブロック６−１とは選択的に独立して
動作する。このため、第１の回路ブロック６−１が動作
している時には、第２の回路ブロック６−２を非動作状
態に設定することが可能である。よって、ボンディング
ワイヤ４−２がボンディングワイヤ４−１，４−３に流
れる高周波電流の影響を受けても、システム的には問題
とならない。
【００４０】（第３の実施例）図３は、この第３の実施
例における高周波半導体装置の構成を示す等価回路図で
あり、前記図１と同一部分には同一符号を付してある。
例における高周波半導体装置の構成を示す等価回路図で
あり、前記図１と同一部分には同一符号を付してある。
【００４１】本実施例では、複数のパッド３−１〜３−
７のうち、回路ブロック６に対し接地端子として機能す
る２個のパッド３−１，３−４を、間に他のパッド３−
２，３−３を介在させた状態で配置している。つまり、
接地用のパッド３−１，３−４を２パッド分相互に離間
させて配置している。そして、これらの接地用のパッド
３−１，３−４を、図中Ｃに示すように半導体チップ２
上で互いに共通接続したのち、回路ブロック６内の接地
回路に接続している。なお、上記各接地用のパッド３−
１，３−４は、それぞれボンディングワイヤ４−１，４
−４及びリード５−１，５−４を介して、接地される。
７のうち、回路ブロック６に対し接地端子として機能す
る２個のパッド３−１，３−４を、間に他のパッド３−
２，３−３を介在させた状態で配置している。つまり、
接地用のパッド３−１，３−４を２パッド分相互に離間
させて配置している。そして、これらの接地用のパッド
３−１，３−４を、図中Ｃに示すように半導体チップ２
上で互いに共通接続したのち、回路ブロック６内の接地
回路に接続している。なお、上記各接地用のパッド３−
１，３−４は、それぞれボンディングワイヤ４−１，４
−４及びリード５−１，５−４を介して、接地される。
【００４２】このような構成であるから、接地用のパッ
ド３−１，３−４から外部を見たインピーダンスは、ボ
ンディングワイヤ４−１，４−４及びリード５−１，５
−４が持つインダクタンス成分Ｌ１，Ｌ４の並列とな
る。このとき、リード５−１と５−４との間には２個の
リード５−２，５−３が介在配置されている。このた
め、リード５−１，５−４に接続されるボンディングワ
イヤ４−１，４−４同士の距離は、図１に示した構成よ
りも更に離れることになるので、ボンディングワイヤ４
−１，４−４に同相の高周波電流が流れても、お互いの
磁界の影響は更に少なくなり、その間に働く相互インダ
クタンスは小さくなる。
ド３−１，３−４から外部を見たインピーダンスは、ボ
ンディングワイヤ４−１，４−４及びリード５−１，５
−４が持つインダクタンス成分Ｌ１，Ｌ４の並列とな
る。このとき、リード５−１と５−４との間には２個の
リード５−２，５−３が介在配置されている。このた
め、リード５−１，５−４に接続されるボンディングワ
イヤ４−１，４−４同士の距離は、図１に示した構成よ
りも更に離れることになるので、ボンディングワイヤ４
−１，４−４に同相の高周波電流が流れても、お互いの
磁界の影響は更に少なくなり、その間に働く相互インダ
クタンスは小さくなる。
【００４３】実験的にサンプルのインダクタンス値を測
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを約０．５［mm］づつ離して配置し、
間に２ピンはさんだ場合の合成インダクタンスは１．２
［nH］であった。周波数２［GHz］でのインピーダンス
は、
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを約０．５［mm］づつ離して配置し、
間に２ピンはさんだ場合の合成インダクタンスは１．２
［nH］であった。周波数２［GHz］でのインピーダンス
は、
【数１５】 のように１５［Ω］となる。
【００４４】また、１個のパッド当たり１［pF］の寄生
容量があったとすると、この寄生容量と合成インダクタ
ンスとによる並列共振周波数は、
容量があったとすると、この寄生容量と合成インダクタ
ンスとによる並列共振周波数は、
【数１６】 のようになる。そして、この場合の周波数２［GHz］で
のインピーダンスは、
のインピーダンスは、
【数１７】 のようになる。
【００４５】これを従来例である図１０に示した構成と
比較すると、接地するピンは同じ２ピンであるが、周波
数２［GHz］でのインピーダンスは、第（９）式よりも
更に小さくなっていることがわかる。
比較すると、接地するピンは同じ２ピンであるが、周波
数２［GHz］でのインピーダンスは、第（９）式よりも
更に小さくなっていることがわかる。
【００４６】以上、第１乃至第３の各実施例で述べたよ
うに、この発明に係わる第１の実施形態では、回路ブロ
ック６又は６−１，６−２の任意の辺に沿って配列され
た複数のパッド３−１，３−４のうち、回路ブロック６
又は６−１に対し接地端子として機能する２個のパッド
３−１，３−３又は３−４を、同一回路ブロック６又は
６−１に接続される他のパッド、又は他の回路ブロック
６−２に対し接地端子として機能するパッドを介在させ
た状態で相互に離間して配置している。そして、これら
の接地用のパッド３−１，３−３又は３−４を、半導体
チップ２上で互いに共通接続したのち、回路ブロック６
又は６−１内の接地回路に接続している。
うに、この発明に係わる第１の実施形態では、回路ブロ
ック６又は６−１，６−２の任意の辺に沿って配列され
た複数のパッド３−１，３−４のうち、回路ブロック６
又は６−１に対し接地端子として機能する２個のパッド
３−１，３−３又は３−４を、同一回路ブロック６又は
６−１に接続される他のパッド、又は他の回路ブロック
６−２に対し接地端子として機能するパッドを介在させ
た状態で相互に離間して配置している。そして、これら
の接地用のパッド３−１，３−３又は３−４を、半導体
チップ２上で互いに共通接続したのち、回路ブロック６
又は６−１内の接地回路に接続している。
【００４７】したがって、回路ブロック６，６−１の動
作中に、上記接地用のパッド３−１，３−３又は３−４
に接続されたボンディングワイヤ４−１，４−３又は３
−４及びリード５−１，５−３又は５−４に同相の高周
波電流が流れても、お互いの磁界の影響は少なくなり、
その間に働く相互インダクタンスを小さくすることがで
きる。このため、合成インダクタンスを特定パッドの数
にほぼ反比例して減少させることが可能となり、この結
果高周波帯域においても半導体チップ２の回路ブロック
６と外部装置との間のインピーダンスは低く抑えられ、
これにより半導体チップ２の回路ブロック６の特性を十
分に引き出すことが可能となる。
作中に、上記接地用のパッド３−１，３−３又は３−４
に接続されたボンディングワイヤ４−１，４−３又は３
−４及びリード５−１，５−３又は５−４に同相の高周
波電流が流れても、お互いの磁界の影響は少なくなり、
その間に働く相互インダクタンスを小さくすることがで
きる。このため、合成インダクタンスを特定パッドの数
にほぼ反比例して減少させることが可能となり、この結
果高周波帯域においても半導体チップ２の回路ブロック
６と外部装置との間のインピーダンスは低く抑えられ、
これにより半導体チップ２の回路ブロック６の特性を十
分に引き出すことが可能となる。
【００４８】［第２の実施形態］この発明に係わる高周
波半導体装置の第２の実施形態は、半導体チップに設け
られている複数のパッドのうち、半導体チップ内の回路
ブロックに対し接地端子として機能する２個のパッド
を、前記半導体チップの互いに直交する二辺に対向して
配置するようにしたものである。
波半導体装置の第２の実施形態は、半導体チップに設け
られている複数のパッドのうち、半導体チップ内の回路
ブロックに対し接地端子として機能する２個のパッド
を、前記半導体チップの互いに直交する二辺に対向して
配置するようにしたものである。
【００４９】図４は、この第２の実施形態における高周
波半導体装置の構成を示す等価回路図である。なお、同
図において前記図１と同一部分には同一符号を付して説
明を行う。
波半導体装置の構成を示す等価回路図である。なお、同
図において前記図１と同一部分には同一符号を付して説
明を行う。
【００５０】この第２の実施形態では、複数のパッド３
−１〜３−７のうち、回路ブロック６に対し接地端子と
して機能する２個のパッド３−１，３−５を、回路ブロ
ック６の隣り合う二辺に分けて配置している。そして、
これらの接地用のパッド３−１，３−５を、図中Ｄに示
すように互いに共通接続したのち、回路ブロック６内の
接地回路に接続している。また、上記各接地用のパッド
３−１，３−５とリード５−１，５−５との間を、それ
ぞれボンディングワイヤ４−１，４−５を介して接続し
ている。なお、リード５−１，５−５は接地される。
−１〜３−７のうち、回路ブロック６に対し接地端子と
して機能する２個のパッド３−１，３−５を、回路ブロ
ック６の隣り合う二辺に分けて配置している。そして、
これらの接地用のパッド３−１，３−５を、図中Ｄに示
すように互いに共通接続したのち、回路ブロック６内の
接地回路に接続している。また、上記各接地用のパッド
３−１，３−５とリード５−１，５−５との間を、それ
ぞれボンディングワイヤ４−１，４−５を介して接続し
ている。なお、リード５−１，５−５は接地される。
【００５１】すなわち、上記各接地用のパッド３−１，
３−５に接続されるボンディングワイヤ４−１，４−５
及びリード５−１，５−５は、隣り合ってはいるもの
の、互いに直角となる位置関係に配置される。
３−５に接続されるボンディングワイヤ４−１，４−５
及びリード５−１，５−５は、隣り合ってはいるもの
の、互いに直角となる位置関係に配置される。
【００５２】このような構成であるから、接地用のパッ
ド３−１，３−５から外部を見たインピーダンスは、ボ
ンディングワイヤ４−１，４−５及びリード５−１，５
−５が持つインダクタンス成分Ｌ１，Ｌ５の並列とな
る。しかるに、ボンディングワイヤ４−１，４−５及び
リード５−１，５−５は、先に述べたように互いの位置
関係がほぼ直角となるように配置されている。このた
め、ボンディングワイヤ４−１，４−５及びリード５−
１，５−５に同相の高周波電流が流れても、お互いの磁
界を共有することがなくなり、その間に働く相互インダ
クタンスは殆どゼロになる。
ド３−１，３−５から外部を見たインピーダンスは、ボ
ンディングワイヤ４−１，４−５及びリード５−１，５
−５が持つインダクタンス成分Ｌ１，Ｌ５の並列とな
る。しかるに、ボンディングワイヤ４−１，４−５及び
リード５−１，５−５は、先に述べたように互いの位置
関係がほぼ直角となるように配置されている。このた
め、ボンディングワイヤ４−１，４−５及びリード５−
１，５−５に同相の高周波電流が流れても、お互いの磁
界を共有することがなくなり、その間に働く相互インダ
クタンスは殆どゼロになる。
【００５３】実験的にサンプルのインダクタンス値を測
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを直角に配置した場合の合成インダク
タンスは、１．０［nH］であった。周波数２［GHz］で
のインピーダンスは、
定したところ、１ピンだけの場合のインダクタンスが２
［nH］あったものを直角に配置した場合の合成インダク
タンスは、１．０［nH］であった。周波数２［GHz］で
のインピーダンスは、
【数１８】 のように１３［Ω］となる。
【００５４】また、ひとつのパッド当たり１［pF］の寄
生容量があったとすると、この容量と合成インダクタン
スとによる並列共振周波数は、
生容量があったとすると、この容量と合成インダクタン
スとによる並列共振周波数は、
【数１９】 のようになる。そして、この場合の周波数２［GHz］で
のインピーダンスは、
のインピーダンスは、
【数２０】 のようになる。
【００５５】これを従来例である図１０に示した構成と
比較すると、接地するピンは同じ２ピンであるが、周波
数２［GHz］でのインピーダンスは、第（９）式よりも
小さくなっていることがわかる。
比較すると、接地するピンは同じ２ピンであるが、周波
数２［GHz］でのインピーダンスは、第（９）式よりも
小さくなっていることがわかる。
【００５６】以上述べたようにこの発明に係わる第２実
施形態では、回路ブロック６に付属する複数のパッド３
−１〜３−７のうち、回路ブロック６に対し接地端子と
して機能する２個のパッド３−１，３−５を回路ブロッ
ク６の隣り合う二辺に分けて配置し、これによりこれら
の接地用のパッド３−１，３−５に接続されるボンディ
ングワイヤ４−１，４−５及びリード５−１，５−５の
相対的な位置関係が直角となるようにしている。
施形態では、回路ブロック６に付属する複数のパッド３
−１〜３−７のうち、回路ブロック６に対し接地端子と
して機能する２個のパッド３−１，３−５を回路ブロッ
ク６の隣り合う二辺に分けて配置し、これによりこれら
の接地用のパッド３−１，３−５に接続されるボンディ
ングワイヤ４−１，４−５及びリード５−１，５−５の
相対的な位置関係が直角となるようにしている。
【００５７】したがって、ボンディングワイヤ４−１，
４−５及びリード５−１，５−５に同相の高周波電流が
流れても、お互いの磁界を共有することがなくなり、そ
の間に働く相互インダクタンスを殆どゼロにすることが
できる。このため、前記第１の実施形態と同様に、高周
波帯域においても回路ブロック６と外部との間のインピ
ーダンスは低く抑えられ、これにより回路ブロック６の
特性を十分に引き出すことが可能となる。
４−５及びリード５−１，５−５に同相の高周波電流が
流れても、お互いの磁界を共有することがなくなり、そ
の間に働く相互インダクタンスを殆どゼロにすることが
できる。このため、前記第１の実施形態と同様に、高周
波帯域においても回路ブロック６と外部との間のインピ
ーダンスは低く抑えられ、これにより回路ブロック６の
特性を十分に引き出すことが可能となる。
【００５８】［第３の実施形態］この発明に係わる高周
波半導体装置の第３の実施形態は、半導体チップ２上に
２個の回路ブロックが形成されている装置にあって、一
方の回路ブロックに対し接地端子として機能するパッド
を、他方の回路ブロックに対し給電端子として機能する
パッドに対しキャパシタを介して接続し、かつこのキャ
パシタの容量を、上記電源供給用のパッドに接続される
ボンディングワイヤ及びリードのインダクタンス成分と
の相互作用により、回路ブロックの動作周波数帯域にお
いて直列共振を発生する値に設定するようにしたもので
ある。
波半導体装置の第３の実施形態は、半導体チップ２上に
２個の回路ブロックが形成されている装置にあって、一
方の回路ブロックに対し接地端子として機能するパッド
を、他方の回路ブロックに対し給電端子として機能する
パッドに対しキャパシタを介して接続し、かつこのキャ
パシタの容量を、上記電源供給用のパッドに接続される
ボンディングワイヤ及びリードのインダクタンス成分と
の相互作用により、回路ブロックの動作周波数帯域にお
いて直列共振を発生する値に設定するようにしたもので
ある。
【００５９】図５は、この第３の実施形態における高周
波半導体装置の構成を示す等価回路図である。１はパッ
ケージであり、このパッケージ１上には半導体チップ２
が搭載されている。この半導体チップ２には、集積回路
化された第１及び第２の回路ブロック６，６−３と、そ
の四辺に沿って一列に配列された複数のパッド３−１〜
３−１１が形成してある。なお、図では簡単のため四辺
のうちの二辺についてのみ図示してある。
波半導体装置の構成を示す等価回路図である。１はパッ
ケージであり、このパッケージ１上には半導体チップ２
が搭載されている。この半導体チップ２には、集積回路
化された第１及び第２の回路ブロック６，６−３と、そ
の四辺に沿って一列に配列された複数のパッド３−１〜
３−１１が形成してある。なお、図では簡単のため四辺
のうちの二辺についてのみ図示してある。
【００６０】一方パッケージ１上には、上記各パッド３
−１〜３−１１に位置的に対向して、各々先端部にピン
を備えた複数のリード５−１〜５−１１が配設してあ
る。そして、上記各パッド３−１〜３−１１と上記各リ
ード５−１〜５−１１との間は、それぞれボンディング
ワイヤ４−１〜４−１１を用いて電気的に接続されてい
る。このとき、各ボンディングワイヤ４−１〜４−１１
は、互いに交差せずに平行な状態を保持している。
−１〜３−１１に位置的に対向して、各々先端部にピン
を備えた複数のリード５−１〜５−１１が配設してあ
る。そして、上記各パッド３−１〜３−１１と上記各リ
ード５−１〜５−１１との間は、それぞれボンディング
ワイヤ４−１〜４−１１を用いて電気的に接続されてい
る。このとき、各ボンディングワイヤ４−１〜４−１１
は、互いに交差せずに平行な状態を保持している。
【００６１】ところで本実施形態では、上記複数のパッ
ド３−１〜３−１１のうち、第１の回路ブロック６に対
し接地端子として機能するパッド３−１と、第２の回路
ブロック６−３に対し電源供給端子として機能するパッ
ド３−１１との間を、キャパシタ９を介して接続してい
る。このキャパシタ９の容量は、上記電源供給用のパッ
ド３−１１に接続されるボンディングワイヤ４−１１及
びリード５−１１が持つインダクタンス成分Ｌ１１との
相互作用により、回路ブロック６の動作周波数帯域にお
いて直列共振が発生する値に設定している。
ド３−１〜３−１１のうち、第１の回路ブロック６に対
し接地端子として機能するパッド３−１と、第２の回路
ブロック６−３に対し電源供給端子として機能するパッ
ド３−１１との間を、キャパシタ９を介して接続してい
る。このキャパシタ９の容量は、上記電源供給用のパッ
ド３−１１に接続されるボンディングワイヤ４−１１及
びリード５−１１が持つインダクタンス成分Ｌ１１との
相互作用により、回路ブロック６の動作周波数帯域にお
いて直列共振が発生する値に設定している。
【００６２】なお、上記電源供給用のパッド３−１１
は、ボンディングワイヤ４−１１及びリード５−１１を
介して外部電源端子８−３に接続され、また上記接地用
のパッド３−１は、ボンディングワイヤ４−１及びリー
ド５−１を介して接地される。
は、ボンディングワイヤ４−１１及びリード５−１１を
介して外部電源端子８−３に接続され、また上記接地用
のパッド３−１は、ボンディングワイヤ４−１及びリー
ド５−１を介して接地される。
【００６３】このような構成であるから、リード５−１
１は電源端子８−３に接続されているため、パッケージ
１外のキャパシタ７−３によって高周波的に低インピー
ダンスになる。そして、キャパシタ９の容量は、ボンデ
ィングワイヤ４−１１及びリード５−１１のインダクタ
ンス成分Ｌ１１との間で、所望の周波数で直列共振する
ように設定されているため、この直列共振周波数でのパ
ッド３−１のインピーダンスを下げることが可能とな
る。
１は電源端子８−３に接続されているため、パッケージ
１外のキャパシタ７−３によって高周波的に低インピー
ダンスになる。そして、キャパシタ９の容量は、ボンデ
ィングワイヤ４−１１及びリード５−１１のインダクタ
ンス成分Ｌ１１との間で、所望の周波数で直列共振する
ように設定されているため、この直列共振周波数でのパ
ッド３−１のインピーダンスを下げることが可能とな
る。
【００６４】例えば、１ピンあたりのボンディングワイ
ヤ及びリードのインダクタンス値が２［nH］であったと
すると、キャパシタ９の値を３．２［pF］にすれば、そ
の直列共振周波数は
ヤ及びリードのインダクタンス値が２［nH］であったと
すると、キャパシタ９の値を３．２［pF］にすれば、そ
の直列共振周波数は
【数２１】 のように約２［GHz］となり、この周波数における接地
用パッド３−１のインピーダンスを低くすることができ
る。
用パッド３−１のインピーダンスを低くすることができ
る。
【００６５】［その他の実施形態］図６は、この本発明
に係わる高周波半導体装置のその他の実施形態における
一実施例を示す等価回路図であり、前記図２に示した構
成と図５に示した構成とを組合わせたものである。
に係わる高周波半導体装置のその他の実施形態における
一実施例を示す等価回路図であり、前記図２に示した構
成と図５に示した構成とを組合わせたものである。
【００６６】本実施例では、半導体チップ２上に第１、
第２及び第３の回路ブロック６−１，６−２，６−３が
形成してあり、これらの回路ブロック６−１，６−２の
四辺には複数のパッド３−１〜３−１１が一例に形成し
てある。第１及び第２の回路ブロック６−１，６−２
は、図示していない制御部からの制御信号により、選択
的に独立して動作する。
第２及び第３の回路ブロック６−１，６−２，６−３が
形成してあり、これらの回路ブロック６−１，６−２の
四辺には複数のパッド３−１〜３−１１が一例に形成し
てある。第１及び第２の回路ブロック６−１，６−２
は、図示していない制御部からの制御信号により、選択
的に独立して動作する。
【００６７】上記複数のパッド３−１〜３−１１のう
ち、第１の回路ブロック６−１に対し接地端子として機
能する２個のパッド３−１，３−３は、１パッド分だけ
相互に離間して配置してある。そして、これらのパッド
３−１，３−３間には、第２の回路ブロック６−２に対
し接地端子として機能する１個のパッド３−２を介在配
置している。
ち、第１の回路ブロック６−１に対し接地端子として機
能する２個のパッド３−１，３−３は、１パッド分だけ
相互に離間して配置してある。そして、これらのパッド
３−１，３−３間には、第２の回路ブロック６−２に対
し接地端子として機能する１個のパッド３−２を介在配
置している。
【００６８】また、上記第３の回路ブロック６−３に対
し接地端子として機能するパッド３−９は、上記第１及
び第２の回路ブロック６−１の接地用パッド３−１，３
−３及び３−２に対し、距離的に十分離間しかつボンデ
ィングワイヤ４−１，４−９同士の位置関係が互いに直
角となるように配置してある。そして、上記第１の回路
ブロック６−１の接地用のパッド３−１，３−３と、第
３の回路ブロック６−３の接地用パッド３−９とは、図
中Ｅに示すように半導体チップ２上で互いに共通接続さ
れている。
し接地端子として機能するパッド３−９は、上記第１及
び第２の回路ブロック６−１の接地用パッド３−１，３
−３及び３−２に対し、距離的に十分離間しかつボンデ
ィングワイヤ４−１，４−９同士の位置関係が互いに直
角となるように配置してある。そして、上記第１の回路
ブロック６−１の接地用のパッド３−１，３−３と、第
３の回路ブロック６−３の接地用パッド３−９とは、図
中Ｅに示すように半導体チップ２上で互いに共通接続さ
れている。
【００６９】なお、上記接地用の各パッド３−１，３−
２，３−３，３−９は、それぞれボンディングワイヤ４
−１，４−２，４−３，４−９及びリード５−１，５−
２，５−３，５−９を介して、接地される。
２，３−３，３−９は、それぞれボンディングワイヤ４
−１，４−２，４−３，４−９及びリード５−１，５−
２，５−３，５−９を介して、接地される。
【００７０】このような構成であるから、各接地用のパ
ッド３−１，３−３から外部を見たインピーダンスは、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３が持つインダクタンス成分Ｌ１，Ｌ３の並列とな
る。このとき、リード５−１，５−３間には他のリード
５−２が介在配置してあるため、リード５−１，５−３
に接続されるボンディングワイヤ４−１，４−３の距離
は離れている。このため、回路ブロック６の動作中に、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３に同相の高周波電流が流れても、お互いの磁界の
影響は少なくなり、その間に働く相互インダクタンスは
小さくなる。
ッド３−１，３−３から外部を見たインピーダンスは、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３が持つインダクタンス成分Ｌ１，Ｌ３の並列とな
る。このとき、リード５−１，５−３間には他のリード
５−２が介在配置してあるため、リード５−１，５−３
に接続されるボンディングワイヤ４−１，４−３の距離
は離れている。このため、回路ブロック６の動作中に、
ボンディングワイヤ４−１，４−３及びリード５−１，
５−３に同相の高周波電流が流れても、お互いの磁界の
影響は少なくなり、その間に働く相互インダクタンスは
小さくなる。
【００７１】しかも、パッド３−２に接続されている第
２の回路ブロック６−２は、システム的に第１の回路ブ
ロック６−１とは選択的に独立して動作する。このた
め、第１の回路ブロック６−１が動作している時には、
第２の回路ブロック６−２を非動作状態に設定すること
が可能である。よって、ボンディングワイヤ４−２がボ
ンディングワイヤ４−１，４−３に流れる高周波電流の
影響を受けても、システム的には問題とならない。
２の回路ブロック６−２は、システム的に第１の回路ブ
ロック６−１とは選択的に独立して動作する。このた
め、第１の回路ブロック６−１が動作している時には、
第２の回路ブロック６−２を非動作状態に設定すること
が可能である。よって、ボンディングワイヤ４−２がボ
ンディングワイヤ４−１，４−３に流れる高周波電流の
影響を受けても、システム的には問題とならない。
【００７２】また、パッド３−１，３−３とパッド３−
９とはある程度距離が離れていると同時に、ボンディン
グワイヤ４−１，４−２とボンディングワイヤ４−９と
は位置関係がほぼ直角であるため、互いに磁界を共有す
ることがほとんど無く、これらの間に相互インダクタン
スは作用しない。したがって、回路ブロック６−１をき
わめて低いインピーダンスで接地することができる。
９とはある程度距離が離れていると同時に、ボンディン
グワイヤ４−１，４−２とボンディングワイヤ４−９と
は位置関係がほぼ直角であるため、互いに磁界を共有す
ることがほとんど無く、これらの間に相互インダクタン
スは作用しない。したがって、回路ブロック６−１をき
わめて低いインピーダンスで接地することができる。
【００７３】一方、図７はこの本発明に係わる高周波半
導体装置のその他の実施形態における別の実施例を示す
等価回路図であり、図２に示した構成と、図４に示した
構成と、図５に示した構成とを組合わせたものである。
導体装置のその他の実施形態における別の実施例を示す
等価回路図であり、図２に示した構成と、図４に示した
構成と、図５に示した構成とを組合わせたものである。
【００７４】複数のパッド３−１〜３−１１のうち、第
１の回路ブロック６−１に対し接地端子として機能する
２個のパッド３−１，３−３は、１パッド分だけ相互に
離間して配置してある。そして、これらのパッド３−
１，３−３間には、第２の回路ブロック６−２に対し接
地端子として機能する１個のパッド３−２を介在配置し
ている。
１の回路ブロック６−１に対し接地端子として機能する
２個のパッド３−１，３−３は、１パッド分だけ相互に
離間して配置してある。そして、これらのパッド３−
１，３−３間には、第２の回路ブロック６−２に対し接
地端子として機能する１個のパッド３−２を介在配置し
ている。
【００７５】また、上記第３の回路ブロック６−３に対
し接地端子として機能するパッド３−９は、上記第１及
び第２の回路ブロック６−１の接地用パッド３−１，３
−３及び３−２に対し、距離的に十分離間しかつボンデ
ィングワイヤ４−１，４−９同士の位置関係が互いに直
角となるように配置してある。そして、上記第１の回路
ブロック６−１の接地用のパッド３−１，３−３と、第
３の回路ブロック６−３の接地用パッド３−９とは、図
中Ｅに示すように半導体チップ２上で互いに共通接続さ
れている。
し接地端子として機能するパッド３−９は、上記第１及
び第２の回路ブロック６−１の接地用パッド３−１，３
−３及び３−２に対し、距離的に十分離間しかつボンデ
ィングワイヤ４−１，４−９同士の位置関係が互いに直
角となるように配置してある。そして、上記第１の回路
ブロック６−１の接地用のパッド３−１，３−３と、第
３の回路ブロック６−３の接地用パッド３−９とは、図
中Ｅに示すように半導体チップ２上で互いに共通接続さ
れている。
【００７６】さらに、上記第１の回路ブロック６−１の
接地用パッド３−１，３−３と、第３の回路ブロック６
−３の電源供給用パッド３−１１との間には、キャパシ
タンス回路１０が接続してある。このキャパシタンス回
路１０は、キャパシタ９−１とスイッチ１０−１とを直
列接続した回路と、上記キャパシタ１０−１とは異なる
容量を持つキャパシタ９−２とスイッチ１０−２とを直
列接続した回路とを、並列に接続したものである。
接地用パッド３−１，３−３と、第３の回路ブロック６
−３の電源供給用パッド３−１１との間には、キャパシ
タンス回路１０が接続してある。このキャパシタンス回
路１０は、キャパシタ９−１とスイッチ１０−１とを直
列接続した回路と、上記キャパシタ１０−１とは異なる
容量を持つキャパシタ９−２とスイッチ１０−２とを直
列接続した回路とを、並列に接続したものである。
【００７７】上記キャパシタ９−１，９−２の各容量
は、上記電源供給用のパッド３−１１に接続されるボン
ディングワイヤ４−１１及びリード５−１１が持つイン
ダクタンス成分Ｌ１１との相互作用により、回路ブロッ
ク６−１の異なる二種類の動作周波数帯域において直列
共振が発生する値に設定されている。
は、上記電源供給用のパッド３−１１に接続されるボン
ディングワイヤ４−１１及びリード５−１１が持つイン
ダクタンス成分Ｌ１１との相互作用により、回路ブロッ
ク６−１の異なる二種類の動作周波数帯域において直列
共振が発生する値に設定されている。
【００７８】各キャパシタ９−１，９−２は、図示しな
い制御部の制御によってスイッチ１０−１，１０−２を
選択的に導通させることにより、いずれか一方が上記第
１の回路ブロック６−１の接地用パッド３−１，３−３
と、第３の回路ブロック６−３の電源供給用パッド３−
１１との間に挿入される。
い制御部の制御によってスイッチ１０−１，１０−２を
選択的に導通させることにより、いずれか一方が上記第
１の回路ブロック６−１の接地用パッド３−１，３−３
と、第３の回路ブロック６−３の電源供給用パッド３−
１１との間に挿入される。
【００７９】このような構成であるから、上記図６に示
した構成と同様に、各接地用のパッド３−１，３−３か
ら外部を見たインピーダンスは、ボンディングワイヤ４
−１，４−３及びリード５−１，５−３が持つインダク
タンス成分Ｌ１，Ｌ３の並列となる。このとき、リード
５−１，５−３間には他のリード５−２が介在配置して
あるため、リード５−１，５−３に接続されるボンディ
ングワイヤ４−１，４−３の距離は離れている。このた
め、回路ブロック６の動作中に、ボンディングワイヤ４
−１，４−３及びリード５−１，５−３に同相の高周波
電流が流れても、お互いの磁界の影響は少なくなり、そ
の間に働く相互インダクタンスは小さくなる。
した構成と同様に、各接地用のパッド３−１，３−３か
ら外部を見たインピーダンスは、ボンディングワイヤ４
−１，４−３及びリード５−１，５−３が持つインダク
タンス成分Ｌ１，Ｌ３の並列となる。このとき、リード
５−１，５−３間には他のリード５−２が介在配置して
あるため、リード５−１，５−３に接続されるボンディ
ングワイヤ４−１，４−３の距離は離れている。このた
め、回路ブロック６の動作中に、ボンディングワイヤ４
−１，４−３及びリード５−１，５−３に同相の高周波
電流が流れても、お互いの磁界の影響は少なくなり、そ
の間に働く相互インダクタンスは小さくなる。
【００８０】しかも、パッド３−２に接続されている第
２の回路ブロック６−２は、システム的に第１の回路ブ
ロック６−１とは選択的に独立して動作する。このた
め、第１の回路ブロック６−１が動作している時には、
第２の回路ブロック６−２を非動作状態に設定すること
が可能である。よって、ボンディングワイヤ４−２がボ
ンディングワイヤ４−１，４−３に流れる高周波電流の
影響を受けても、システム的には問題とならない。
２の回路ブロック６−２は、システム的に第１の回路ブ
ロック６−１とは選択的に独立して動作する。このた
め、第１の回路ブロック６−１が動作している時には、
第２の回路ブロック６−２を非動作状態に設定すること
が可能である。よって、ボンディングワイヤ４−２がボ
ンディングワイヤ４−１，４−３に流れる高周波電流の
影響を受けても、システム的には問題とならない。
【００８１】また、パッド３−１，３−３とパッド３−
９とはある程度距離が離れていると同時に、ボンディン
グワイヤ４−１，４−２とボンディングワイヤ４−９と
は位置関係がほぼ直角であるため、互いに磁界を共有す
ることがほとんど無く、これらの間に相互インダクタン
スは作用しない。したがって、回路ブロック６−１をき
わめて低いインピーダンスで接地することができる。
９とはある程度距離が離れていると同時に、ボンディン
グワイヤ４−１，４−２とボンディングワイヤ４−９と
は位置関係がほぼ直角であるため、互いに磁界を共有す
ることがほとんど無く、これらの間に相互インダクタン
スは作用しない。したがって、回路ブロック６−１をき
わめて低いインピーダンスで接地することができる。
【００８２】さらに、リード５−１１は電源端子８−３
に接続されているため、パッケージ１外のキャパシタ７
−３によって高周波的に低インピーダンスになる。そし
て、キャパシタ９−１，９−２の容量は、ボンディング
ワイヤ４−１１及びリード５−１１のインダクタンス成
分Ｌ１１との間で、所望の周波数で直列共振するように
設定されているため、この直列共振周波数でのパッド３
−１のインピーダンスを下げることが可能となる。
に接続されているため、パッケージ１外のキャパシタ７
−３によって高周波的に低インピーダンスになる。そし
て、キャパシタ９−１，９−２の容量は、ボンディング
ワイヤ４−１１及びリード５−１１のインダクタンス成
分Ｌ１１との間で、所望の周波数で直列共振するように
設定されているため、この直列共振周波数でのパッド３
−１のインピーダンスを下げることが可能となる。
【００８３】しかも、図示されない別の制御部よりスイ
ッチ手段１０−１，１０−２を選択的にオン／オフ制御
することにより、必要に応じてキャパシタ９−１，９−
２をパッド３−１，３−１１間に挿入することができ
る。このため、回路ブロック６−１，６−３の動作周波
数に応じて、ボンディングワイヤ４−１１との直列共振
周波数を調整することができる。
ッチ手段１０−１，１０−２を選択的にオン／オフ制御
することにより、必要に応じてキャパシタ９−１，９−
２をパッド３−１，３−１１間に挿入することができ
る。このため、回路ブロック６−１，６−３の動作周波
数に応じて、ボンディングワイヤ４−１１との直列共振
周波数を調整することができる。
【００８４】なお、この発明は上記各実施形態及びその
実施例に限定されるものではなく、回路ブロックの数や
種類、機能、パッドの数、ピンの配置間隔をはじめ、こ
の発明に係わる高周波半導体装置を使用する無線通信装
置の種類や構成等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
実施例に限定されるものではなく、回路ブロックの数や
種類、機能、パッドの数、ピンの配置間隔をはじめ、こ
の発明に係わる高周波半導体装置を使用する無線通信装
置の種類や構成等についても、この発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
【００８５】
【発明の効果】以上詳述したようにこの発明では、半導
体チップ内の回路に接続される複数のパッドを半導体チ
ップの複数の辺に沿って配列する共に、これらのパッド
に対向して複数のリードを設け、これらのパッドとリー
ドとの間をワイヤにより互いに交差しない状態に接続し
てなる高周波半導体装置にあって、上記複数のパッドの
うち、上記半導体チップ内の回路に対し共通に接続され
る複数の特定パッドを、上記半導体チップの互いに直交
する複数の辺に対向して配置するか、または上記複数の
パッドのうち、上記半導体チップ内の回路に対し共通に
接続される複数の特定パッドを、上記半導体チップの互
いに直交する複数の辺に対向して配置するようにしてい
る。
体チップ内の回路に接続される複数のパッドを半導体チ
ップの複数の辺に沿って配列する共に、これらのパッド
に対向して複数のリードを設け、これらのパッドとリー
ドとの間をワイヤにより互いに交差しない状態に接続し
てなる高周波半導体装置にあって、上記複数のパッドの
うち、上記半導体チップ内の回路に対し共通に接続され
る複数の特定パッドを、上記半導体チップの互いに直交
する複数の辺に対向して配置するか、または上記複数の
パッドのうち、上記半導体チップ内の回路に対し共通に
接続される複数の特定パッドを、上記半導体チップの互
いに直交する複数の辺に対向して配置するようにしてい
る。
【００８６】また、上記複数のパッドのうち、上記半導
体チップ内の回路を外部装置に対し交流的に低インピー
ダンスで接続する複数の特定のパッド間にキャパシタン
ス回路を接続し、かつこのキャパシタンス回路の容量
を、上記特定パッドとリードとの間を接続するワイヤの
インダクタンス成分との相互作用により上記半導体チッ
プの回路の動作周波数帯域において直列共振を発生する
値に設定するように構成している。
体チップ内の回路を外部装置に対し交流的に低インピー
ダンスで接続する複数の特定のパッド間にキャパシタン
ス回路を接続し、かつこのキャパシタンス回路の容量
を、上記特定パッドとリードとの間を接続するワイヤの
インダクタンス成分との相互作用により上記半導体チッ
プの回路の動作周波数帯域において直列共振を発生する
値に設定するように構成している。
【００８７】したがってこれらの発明によれば、各特定
パッドに接続されるワイヤ及びリード間で発生する相互
インダクタンスを低減して合成インダクタンスを特定パ
ッドの数にほぼ反比例して減少させることが可能とな
り、この結果ワイヤ及びリードによるインダクタンス成
分を効果的に減少させてインピーダンス特性の改善を図
り、これにより回路の性能を十分に引き出すことを可能
とした高周波半導体装置を提供することができる。
パッドに接続されるワイヤ及びリード間で発生する相互
インダクタンスを低減して合成インダクタンスを特定パ
ッドの数にほぼ反比例して減少させることが可能とな
り、この結果ワイヤ及びリードによるインダクタンス成
分を効果的に減少させてインピーダンス特性の改善を図
り、これにより回路の性能を十分に引き出すことを可能
とした高周波半導体装置を提供することができる。
【図１】 この発明に係わる高周波半導体装置の第１の
実施形態における第１の実施例を示す等価回路図。
実施形態における第１の実施例を示す等価回路図。
【図２】 この発明に係わる高周波半導体装置の第１の
実施形態における第２の実施例を示す等価回路図。
実施形態における第２の実施例を示す等価回路図。
【図３】 この発明に係わる高周波半導体装置の第１の
実施形態における第３の実施例を示す等価回路図。
実施形態における第３の実施例を示す等価回路図。
【図４】 この発明に係わる高周波半導体装置の第２の
実施形態を示す等価回路図。
実施形態を示す等価回路図。
【図５】 この発明に係わる高周波半導体装置の第３の
実施形態を示す等価回路図。
実施形態を示す等価回路図。
【図６】 この発明に係わる高周波半導体装置のその他
の実施形態における第１の実施例を示す等価回路図。
の実施形態における第１の実施例を示す等価回路図。
【図７】 この発明に係わる高周波半導体装置のその他
の実施形態における第２の実施例を示す等価回路図。
の実施形態における第２の実施例を示す等価回路図。
【図８】 高周波半導体装置の構造の一例を示す部分斜
視図。
視図。
【図９】 従来の高周波半導体装置の第１の構成を示す
等価回路図。
等価回路図。
【図１０】 従来の高周波半導体装置の第２の構成を示
す等価回路図。
す等価回路図。
【図１１】 従来の高周波半導体装置の第３の構成を示
す等価回路図。
す等価回路図。
１…パッケージ（外囲器） ２…半導体チップ ３−１〜３−１１…パッド ４−１〜４−１１…ボンディングワイヤ ５−１〜５−１１…リード ６，６−１，６−２，６−３…回路ブロック ７，９，９−１，９−２…キャパシタ ８，８−１，８−２，８−３…電源供給端子 １０…キャパシタンス回路 １０−１，１０−２…スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822
Claims (5)
- 【請求項１】 半導体チップ内の回路に接続される複数
のパッドを半導体チップの辺に沿って配列する共に、こ
れらのパッドに対向して複数のリードを設け、これらの
パッドとリードとの間をワイヤにより互いに交差しない
状態に接続してなる高周波半導体装置であって、 前記複数のパッドのうち、前記半導体チップ内の回路に
対し共通に接続される複数の特定パッドを、間に少なく
とも一つの他のパッドを介在させた状態で離間して配置
したことを特徴とする高周波半導体装置。 - 【請求項２】 互いに独立して動作する第１及び第２の
半導体チップが設置されている場合に、 前記第１の半導体チップの回路に共通接続される複数の
特定パッドを、前記第２の半導体チップの回路に接続さ
れる少なくとも一つの特定パッドを介在させた状態で離
間して配置したことを特徴とする請求項１記載の高周波
半導体装置。 - 【請求項３】 半導体チップ内の回路に接続される複数
のパッドを半導体チップの複数の辺に沿って配列する共
に、これらのパッドに対向して複数のリードを設け、こ
れらのパッドとリードとの間をワイヤにより互いに交差
しない状態に接続してなる高周波半導体装置であって、 前記複数のパッドのうち、前記半導体チップ内の回路に
対し共通に接続される複数の特定パッドを、前記半導体
チップの互いに直交する複数の辺に対向して配置したこ
とを特徴とする高周波半導体装置。 - 【請求項４】 半導体チップ内の回路に接続される複数
のパッドを半導体チップの辺に沿って配列する共に、こ
れらのパッドに対向して複数のリードを設け、これらの
パッドとリードとの間をワイヤにより互いに交差しない
状態に接続してなる高周波半導体装置であって、 前記複数のパッドのうち、前記半導体チップ内の回路を
外部装置に対し交流的に低インピーダンスで接続する複
数の特定のパッド間にキャパシタンス回路を接続し、か
つこのキャパシタンス回路の容量を、前記特定パッドと
リードとの間を接続するワイヤのインダクタンス成分と
の相互作用により前記半導体チップの回路の動作周波数
帯域において直列共振を発生する値に設定したことを特
徴とする高周波半導体装置。 - 【請求項５】 前記キャパシタンス回路は、前記半導体
チップの回路の動作周波数に応じて複数の直列共振周波
数を選択的に発生するための可変容量機能を備えたこと
を特徴とする請求項４記載の高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163040A JP2001345344A (ja) | 2000-05-31 | 2000-05-31 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163040A JP2001345344A (ja) | 2000-05-31 | 2000-05-31 | 高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345344A true JP2001345344A (ja) | 2001-12-14 |
Family
ID=18666858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000163040A Pending JP2001345344A (ja) | 2000-05-31 | 2000-05-31 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345344A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518409B2 (en) | 2005-02-11 | 2009-04-14 | Samsung Electronics Co., Ltd. | Input stage of semiconductor device with multiple pads of common function, and multi-chip package having the same |
| JP2011166620A (ja) * | 2010-02-12 | 2011-08-25 | Murata Mfg Co Ltd | Ｌｃフィルタ |
-
2000
- 2000-05-31 JP JP2000163040A patent/JP2001345344A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518409B2 (en) | 2005-02-11 | 2009-04-14 | Samsung Electronics Co., Ltd. | Input stage of semiconductor device with multiple pads of common function, and multi-chip package having the same |
| JP2011166620A (ja) * | 2010-02-12 | 2011-08-25 | Murata Mfg Co Ltd | Ｌｃフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1573813B1 (en) | Rf power transistor with internal bias feed | |
| TW473751B (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| JP3874241B2 (ja) | 電子部品および設計方法 | |
| JP4012840B2 (ja) | 半導体装置 | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| US20040140860A1 (en) | Integrated circuit interconnect system | |
| KR0137111B1 (ko) | 소형 고주파 회로용 상호접속 구조 | |
| JP2007189241A (ja) | 集積回路の相互接続システム | |
| JP2002531948A (ja) | 高周波パワー・トランジスタ・デバイス | |
| JP3062485B2 (ja) | 半導体デバイス | |
| US4393392A (en) | Hybrid transistor | |
| US6169461B1 (en) | High-frequency oscillating circuit | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| US6570429B1 (en) | Method and apparatus for providing a clock signal to a semiconductor chip | |
| JPH09127223A (ja) | 磁気共鳴装置のためのアンテナ装置 | |
| JP2001345344A (ja) | 高周波半導体装置 | |
| JPH1023664A (ja) | 電源ノイズ除去方法及び半導体装置 | |
| US6229201B1 (en) | Integrated circuit having a parasitic resonance filter | |
| JP2005110119A (ja) | 高周波トランジスタ装置 | |
| JPH06338712A (ja) | 高周波集積回路 | |
| EP2680363A1 (en) | Reduced size bias tee | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| CN111313856A (zh) | 一种集成dc耦合电容的芯片 | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| JPH09502849A (ja) | コンパクトハイブリッドマイクロ波チョーク |