JP2001339265A - 波形補正回路 - Google Patents

波形補正回路

Info

Publication number
JP2001339265A
JP2001339265A JP2000158137A JP2000158137A JP2001339265A JP 2001339265 A JP2001339265 A JP 2001339265A JP 2000158137 A JP2000158137 A JP 2000158137A JP 2000158137 A JP2000158137 A JP 2000158137A JP 2001339265 A JP2001339265 A JP 2001339265A
Authority
JP
Japan
Prior art keywords
circuit
delay
filter circuit
boundary
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000158137A
Other languages
English (en)
Other versions
JP4478290B2 (ja
Inventor
Hirosato Goto
宏里 後東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maspro Denkoh Corp
Original Assignee
Maspro Denkoh Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maspro Denkoh Corp filed Critical Maspro Denkoh Corp
Priority to JP2000158137A priority Critical patent/JP4478290B2/ja
Publication of JP2001339265A publication Critical patent/JP2001339265A/ja
Application granted granted Critical
Publication of JP4478290B2 publication Critical patent/JP4478290B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Filters And Equalizers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 フィルタ回路の通過損失特性の肩落ちを補償
して波形歪みを補正するだけでなく、決められた特定周
波数領域内における群遅延量を許容範囲内に抑えること
が可能な波形補正回路を提供する。 【解決手段】 共振周波数が補償チャンネルの上限(例
えば76MHz)に設定された第1補償回路と、補償チ
ャンネル内にて遅延量が大きく変化せず、且つフィルタ
回路の通過損失特性の肩落ち、及び第1補償回路による
上限側での通過損失の増大を補償できるように、共振周
波数が補償チャンネルの下限(例えば70MHz)より
低く設定された第2補償回路とをカスケード接続するこ
とで、波形補正回路を構成する。この波形補正回路で
は、補償チャンネル内での遅延量が、フィルタ回路とは
逆に、上限側より下限側の方が小さいため、フィルタ回
路に接続することにより、補償チャンネル内での群遅延
量を減少させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フィルタ回路の通
過帯域の遮断周波数付近に生じる通過損失の増大に基づ
いた波形歪みを補正する波形補正回路に関する。
【0002】
【従来の技術】従来より、双方向CATVシステムで
は、中継器(トランクアンプ)や分岐器にて上り信号
(例えば10〜55MHz)と下り信号(例えば70〜
770MHz)とに分離する際にフィルタ回路が用いら
れている。
【0003】フィルタ回路は、理想的には通過帯域の全
域に渡って同じ通過損失となることが望ましいが、実際
には、図10(a)に示すように、遮断周波数付近にて
通過損失が増大するいわゆる肩落ちが生じる。なお、図
ではハイパスフィルタの例を示す。そして、この通過損
失特性の肩落ちは、信号波形を歪ませる原因となるた
め、フィルタ回路に波形補正回路を接続することによ
り、肩落ちによる通過損失の増大分を補償して波形を補
正することが行われている。
【0004】なお、波形補正回路として、通常、LC共
振子からなるピーキング回路が用いられており、このピ
ーキング回路では、図10(b)に示すように、フィル
タ回路の通過損失特性の肩落ち部分から遮断周波数にか
けて通過損失が減少する特性が得られるように、共振周
波数をフィルタ回路のカットオフ周波数に一致させ、更
にQ値を調整して、特性の肩落ち部分の通過損失増大分
を相殺する特性を実現することにより、図10(c)に
示す理想特性に近い特性が得られるようにしている。
【0005】
【発明が解決しようとする課題】ところで、フィルタ回
路のカットオフ周波数付近では、上述した通過損失特性
の肩落ちが生じるだけでなく、図11(a)に示すよう
に、通過帯域側からカットオフ周波数に近づくほど遅延
量が急激に増大することが知られている。
【0006】そして、このように周波数毎に遅延量が大
きく異なってしまうと、周波数の異なる信号成分の相互
関係により所定の情報が表現されている場合に、この情
報を正確に再現できなくなるという問題がある。例え
ば、CATVシステムにてカラーテレビ信号の伝送に用
いられるNTSC方式では、各画素の色に関する情報を
伝送するために搬送色信号を用いており、この搬送色信
号の復調には、搬送色信号とは別途伝送されるカラーバ
ースト信号から生成される色副搬送波(3.58MH
z)が用いられている。そして、搬送色信号の復調に
は、色副搬送波に対する搬送色信号の位相情報も用いら
れるため、搬送色信号とカラーバースト信号との遅延量
が異なっていると、両信号間の位相が相対的にずれるこ
とになり、その結果、色に関する情報を正確に再現でき
ず、色ずれが生じてしまうのである。
【0007】なお、このような問題は、遅延量の絶対的
な大きさには関係なく、相互関係を有する信号成分間の
相対的な遅延量の差、即ち使用する周波数帯域(テレビ
信号では1チャンネル当たり6MHz幅)内での遅延量
のばらつきの大きさが問題となる。
【0008】特に、双方向CATVシステムの場合、テ
レビ信号が伝送される下り信号(70〜770MHz)
を上り信号(10〜55MHz)から分離抽出するため
のハイパスフィルタ(HPF)のカットオフ周波数は6
0〜70MHzの範囲に設定される。このため、下り信
号の中でも最も周波数の低い側のバンドエッジに位置す
るチャンネルは、その使用帯域(例えば70〜76MH
z)がフィルタ回路の通過損失特性の肩落ち部分に含ま
れてしまい、その結果、チャンネル内での遅延量のばら
つきが非常に大きなものとなる。
【0009】しかも、ピーキング回路を使用した波形補
正回路の遅延特性は、図11(b)に示すように、共振
周波数にて遅延量が最大となるように変化するため、こ
の波形補正回路がフィルタ回路に接続されている場合、
両回路の遅延量が加算され、遮断周波数近くに設定され
たチャンネル内での遅延量のばらつきを拡大する方向に
作用してしまうという問題があった。
【0010】また近年では、双方向CATVシステムを
用いて高速なデータ伝送を行うことが検討されており、
その際の伝送信号として64QAMが考えられている。
この64QAMでは、上述の搬送色信号より細かな位相
情報を用いるため、群遅延の影響をより受けやすく、遅
延量のばらつき低減に対する要求は一層厳しいものとな
っている。
【0011】更に、CATVシステムでは、上述のよう
な群遅延に基づく障害を防止するため、システム全体と
しての群遅延量の許容量が規定されている。但し、群遅
延量は、中継器や分岐器を通過する毎に蓄積加算される
ため、波形補正回路を接続することで群遅延量が大きく
なると、中継器や分岐器の接続段数が制限されてしま
い、大規模なシステムを構築できないという問題もあっ
た。
【0012】本発明は、上記問題点を解決するために、
フィルタ回路の通過損失特性の肩落ちを補償して波形歪
みを補正するだけでなく、決められた特定周波数領域内
における群遅延量を許容範囲内に抑えることが可能な波
形補正回路を提供することを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するため
の発明である請求項1記載の波形補正回路は、フィルタ
回路の通過損失増大部分に設定された特定周波数領域内
では、この特定周波数領域の上限及び下限の境界のう
ち、フィルタ回路での遅延量が小さい側の境界にて、遅
延量が最大となる遅延特性を有している。
【0014】なお、特定周波数領域の上限及び下限の境
界のうち、フィルタ回路での遅延量が小さい側の境界を
遅延小側境界、大きい側の境界を遅延大側境界とした場
合、フィルタ回路の遮断周波数に近い側の境界が遅延大
側境界となり、遮断周波数から遠い側の境界が遅延小側
境界となる。
【0015】つまり、フィルタ回路では、遅延小側境界
から遅延大側境界に向けて遅延量が増大するのに対し
て、本発明の波形補正回路では、遅延小側境界での遅延
量が最大となっており、従って、遅延小側境界では遅延
量が相対的に小さくなるようにされている。このため、
本発明の波形補正回路をフィルタ回路に接続した場合、
特定周波数領域における総合的な群遅延量は、フィルタ
回路単独の場合より、波形補正回路での群遅延量分だけ
小さくなる。
【0016】このように、本発明の波形補正回路によれ
ば、フィルタ回路の通過帯域の遮断周波数付近における
通過損失の増大分を補償して、この通過損失の増大に基
づく波形歪みを補正するだけでなく、特定周波数領域内
における群遅延量を任意の許容範囲内に抑えることがで
きる。
【0017】上述のような遅延特性を実現する波形補正
回路は、例えば、請求項2記載のように、共振周波数が
遅延小側境界の周波数に一致するよう設定された共振回
路を有する第1補償回路と、遅延大側境界を越えてフィ
ルタ回路での遅延量が大きくなる側に共振周波数が設定
された共振回路を有し、特定周波数領域内では、フィル
タ回路にて生じる通過損失の増大分に加え、第1補償回
路にて生じる遅延小側境界に対する遅延大側境界での通
過損失差分を補償する第2補償回路とをカスケード接続
することにより実現できる。
【0018】つまり、第1補償回路では遅延量の補償を
行い、第2補償回路では、特定周波数領域内での遅延量
を大きく変化させることなく、フィルタ回路及び第1補
償回路での通過損失増大分の補償を行っている。このよ
うに、本発明の波形補正回路によれば、遅延量の補償と
通過損失の補償とを分けて考えることができるため、設
計を容易に行うことができる。
【0019】また、上述の請求項1又は請求項2記載の
波形補正回路は、請求項3記載のように、双方向CAT
Vシステムにて上り信号と下り信号とを分離するために
用いるフィルタ回路に対して好適に用いることができ
る。即ち、双方向CATVシステムでは、このようなフ
ィルタ回路を、中継器や分岐器等に備えており、通過す
る毎に群遅延が蓄積加算されていくため、全てのフィル
タ回路にこのような波形補正回路を接続することによ
り、全体として大きな群遅延量の改善効果が得られ、そ
の結果、大規模なシステムの構成を可能とすると共に、
システムの信頼性を向上させることができる。
【0020】
【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図1は、本発明が適用された波形補正回路
の使用状態を表すブロック図、及び波形補正回路の構成
を表す回路図である。
【0021】本実施例の波形補正回路10は、図1
(a)に示すように、フィルタ回路20の後段(前段で
も可)に接続して使用されるものであり、図1(b)に
示すように、カスケード接続された第1補償回路11、
及び第2補償回路12からなる。これら第1及び第2補
償回路11,12は、いずれもコンデンサC(C1,C
2)及びインダクタL(L1,L2)を並列に接続して
なる並列共振型の共振回路を、抵抗R(R1,R2)を
介して伝送線路に接続した構成を有している。
【0022】このように構成された第1及び第2補償回
路11,12では、共振回路の共振周波数fm(fm1,
fm2)より充分に周波数が大きい信号成分に対しては、
コンデンサCのインピーダンスが低くなるため、このコ
ンデンサCを介して抵抗Rが接地され、一方、共振周波
数fmより充分に周波数が低い信号成分に対しては、イ
ンダクタLのインピーダンスが低くなり、このインダク
タLを介して抵抗が接地されるため、これらの場合は、
伝送線路を通過する信号は、抵抗Rの大きさに応じたほ
ぼ一定の損失(Rが小さいほど損失大)を受けることに
なる。一方、共振周波数fm付近の周波数を有する信号
成分に対しては、共振回路のインピーダンスが周波数に
応じて変化し、共振周波数fmの時に通過損失が最小と
なるように変化する。
【0023】また、共振周波数fmの前後にて遅延量が
大きく変化し、共振周波数fmの時に遅延量が最大とな
る。なお、遅延量の周波数特性(以下、遅延特性とい
う)は、通過損失の周波数特性(以下、通過損失特性と
いう)と同様に、共振回路のQによって調整することが
でき、Qが大きいほど急峻な変化となる。
【0024】次に、第1及び第2補償回路11,12の
特性の設定方法について説明する。但し、ここでは、当
該波形補正回路10を接続するフィルタ回路20が、ハ
イパスフィルタ(HPF)である場合を例にして説明す
る。図2(a)は、フィルタ回路20の遅延特性、図2
(b)は、第1補償回路11の遅延特性、図2(c)
は、第2補償回路12の遅延特性を模式的に示したもの
である。そして、図2(a)に示すように、フィルタ回
路20の遮断周波数fcよりわずかに周波数が高く、遅
延量が急激に変化している周波数領域fa〜fbを、波
形補正回路10にて遅延量を補償すべき特定周波数領域
とする。
【0025】即ち、まず、第1補償回路11では、図2
(b)に示すように、その共振波数fm1が、補償すべき
特定周波数領域の下限(周波数fa)及び上限(周波数
fb)のうち、フィルタ回路20の遮断周波数fcから
遠い側、即ち、フィルタ回路20での遅延量が小さい側
の境界である上限と一致(fm1=fb)するように設定
する。また、第1補償回路11では、上限周波数fbで
の遅延量が、下限周波数faでの遅延量より充分に大き
なものとなるように、共振回路C1,L1のQ値を大き
な値に設定すると共に、通過損失特性のピークが可能な
限り小さくなるように抵抗R1を設定する。
【0026】一方、第2補償回路12では、図2(c)
に示すように、フィルタ回路20の遮断周波数fcから
通過損失特性の肩落ち部分に渡る比較的広い周波数範囲
にて、周波数の高い側に向けて徐々に通過損失が低下
し、しかも、補償すべき特定周波数領域fa〜fbの範
囲では、遅延量がほぼ一定となるか、少なくとも第2補
償回路12での群遅延量D2が、第1補償回路11での
群遅延量D1より小となるように、その共振周波数fm1
を、補償すべき特定周波数領域の下限周波数faより低
い側に設定(fm2<fa)すると共に、共振回路C2,
L2のQ値を小さな値に設定する。
【0027】そして、第2補償回路12での通過損失特
性により、フィルタ回路20の通過損失特性の肩落ち部
分と、第1補償回路11の通過損失特性とを加算した特
性が、第2補償回路12の通過損失特性にて相殺される
ように、第2補償回路12の抵抗R2や共振回路のQ値
を設定,調整する。
【0028】ここで、上述の手順に沿って設計され、コ
ンデンサC1=30pF,インダクタL1=145n
H,抵抗R1=1.3kΩに設定された第1補償回路1
1、及びコンデンサC2=27pF,インダクタL2=
270nH,抵抗R2=160Ωに設定された第2補償
回路12、更にこれらをカスケード接続してなる波形補
正回路10の通過損失特性及び遅延特性の測定結果を図
3〜図5に示す。
【0029】但し、本実施形態の波形補正回路10が接
続されるフィルタ回路20は、上り信号の帯域が10〜
55MHz,下り信号の帯域が70〜770MHzに設
定された双方向CATVシステムの中継器や分岐器に
て、下り信号を抽出するために用いるハイパスフィルタ
(遮断周波数fc=64MHz)からなり、図6及び図
7中に点線にて示すような通過損失特性及び遅延特性を
有するものとする。また、波形補正回路10は、下り信
号の中で最も周波数の低いバンドエッジに位置するチャ
ンネル(70〜76MHz)を、補償すべき特定周波数
として、群遅延の補償を行うものとする。
【0030】図3に示すように、第1補償回路11で
は、共振周波数がfm1=76MHzとなり、補償すべき
チャンネル(以下、単に「補償チャンネル」という)内
での群遅延量は、上限周波数(76MHz)の方が下限
周波数(70MHz)よりD1(本実施形態では1.9
ns)だけ大きく、また補償チャンネル内での通過損失
は、上限周波数の方が下限周波数よりG1(本実施形態
では0.05dB)だけ小さくなっている。
【0031】また、図4に示すように、第2補償回路1
2では、共振周波数がfm2=60MHzとなり、補償チ
ャンネル内での遅延量は、第1補償回路11とは逆に上
限周波数の方が下限周波数よりD2(本実施形態では
0.6ns)だけ小さく、また補償チャンネル内での通
過損失は、上限周波数の方が下限周波数よりG2(=G
1+Gf,但し、GFは、通過損失特性の肩落ちに基づ
く補償チャンネル内での通過損失増大分(本実施形態で
は0.15dB)である)だけ大きくなっている。
【0032】従って、これら第1及び第2補償回路1
1,12をカスケード接続してなる波形補正回路10で
は、図5に示すように、補償チャンネル内での群遅延量
は、フィルタ回路20とは逆に、上限周波数の方が下限
周波数よりDh(=D1−D2)だけ大きくなり、また
補償チャンネル内での通過損失は、第1補償回路11で
の損失分が第2補償回路12にて相殺されることによ
り、上限周波数の方が下限周波数よりフィルタ回路20
での通過損失増加分Gfだけ大きなものとなっている。
【0033】そして、このような特性を有する波形補正
回路10をフィルタ回路20に接続することにより、フ
ィルタ回路20の周波数特性は、図6及び図7中に実線
にて示すように改善される。即ち、補償チャンネル内で
は、図6に示すように、通過損失特性がほぼ平坦なもの
となり、また図7に示すように、遅延特性は、補償チャ
ンネルの全域に渡って増大するが、上限周波数では下限
周波数より補償量Dhだけ余分に増大することにより、
その補償量Dh分だけ補償チャンネル内での群遅延量が
減少する。ここでは、フィルタ回路20単体では10.
3nsあった群遅延量が、本実施形態の波形補正回路1
0を接続することにより8.8nsに減少しており、
1.5nsの改善効果が見られる。
【0034】これに伴って、上限周波数側にて隣接する
チャンネル(76〜82MHz)では補償前より群遅延
量が増大するが、この隣接チャンネルでは、補償前の群
遅延量は4.5ns程度と充分に小さいため、波形補正
回路10によって群遅延量が増大しても、補償後の群遅
延量は6.8ns程度であり、補償チャンネルの補償後
の群遅延量8.8nsを越えることはない。
【0035】以上説明したように、本実施形態の波形補
正回路10によれば、補償チャンネル内において、その
上限周波数より下限周波数の方が遅延量が増大するフィ
ルタ回路20とは逆に、上限周波数の方が下限周波数よ
り遅延量が増大する遅延特性を有しているため、フィル
タ回路20に接続した場合に、補償チャンネル内での群
遅延量を減少させ、所望の許容範囲内に抑えることがで
きる。
【0036】また、本実施形態の波形補正回路10によ
れば、双方向CATVシステムの中継器や分岐器を構成
するフィルタ回路に接続することにより、最も群遅延量
が大きくなるバンドエッジのチャンネルにて、群遅延量
を改善できるため、システムに接続可能な中継器や分岐
器の段数を増加させることができ、より大規模なCAT
Vシステムを構築することができる。
【0037】即ち、CATVシステムを利用して高速デ
ータ通信を行うため、ケーブルモデム同士が相互に通信
するためのインタフェースを規定したDOCSIS(Da
ta Over Service Interface Specifications)によれ
ば、下り伝送路のデータ通信に許容される群遅延量は、
システム全体で75ns/6MHzに規定されている。
【0038】そして、幹線に接続されたトランクアンプ
では、下り信号を下流の幹線に流す場合に2つ、下り信
号を支線に分岐させる場合に3つのフィルタ回路を通過
させ、各フィルタ回路毎に、本実施形態の波形補正回路
10が接続される。そして、本実施形態の波形補正回路
10では、下りバンドエッジのチャンネル(70〜76
MHz)での群遅延改善量は1つのフィルタ回路20当
たり1.5nsである。このため、各場合の群遅延改善
量は、幹線側で1.5ns×2=3ns、分岐側で1.
5ns×3=4.5nsとなる。
【0039】従って、本実施形態の波形補正回路10を
用いることにより、各トランクアンプを通過する毎に加
算される群遅延量は、図8(a)に示すように、下り信
号を下流の幹線に通過させる場合、18.4nsであっ
たものが15.4nsに改善され、また、下り信号を分
岐させる場合、30.1nsであったものが25.6n
sに改善されることになる。
【0040】但し、図8(a)に示した数値は、トラン
クアンプ全体の特性であり、上述のフィルタ回路20及
び波形補正回路10以外の構成による群遅延補償効果
が、幹線通過の場合で2.2ns、支線分岐の場合で
0.8ns含まれているものとする。
【0041】そして、幹線に接続されたトランクアンプ
各段の群遅延は単純に加算されるため、図8に示すよう
に、改善前の群遅延加算量は、4段目のトランクアンプ
の分岐出力において、85.3nsとなり、規格の75
nsを越えてしまう。つまり、トランクアンプは3段ま
でしかカスケード接続することができない。
【0042】しかし、群遅延改善後の群遅延加算量は、
4段目のトランクアンプの分岐出力において71.8n
sとなり、規格の75ns以内となる。つまり、本実施
形態の波形補正回路10を用いることにより、トランク
アンプは4段までカスケード接続することが可能とな
り、この範囲内であれば、群遅延量を考慮に入れず、C
N歪み等のみを考慮してシステム設計をすることがで
き、大規模なCATVシステムを簡単に構築することが
できるのである。
【0043】以上、本発明の一実施形態について説明し
たが、本発明は上記実施形態に限定されるものではな
く、様々な態様にて実施することが可能である。例え
ば、上記実施形態では、第1及び第2補償回路11,1
2として、並列共振型の共振回路を用いて構成している
が、図9に示すように、インダクタL3及びコンデンサ
C3を直列接続してなる直列共振型の共振回路に、抵抗
R3を並列接続してなる補償回路により、第1及び第2
補償回路11,12のいずれか一方、または両方を置き
換えてもよい。
【図面の簡単な説明】
【図1】 実施形態の波形補正回路の使用状態を表す説
明図、及び波形補正回路の構成を表す回路図である。
【図2】 第1及び第2補償回路の設計手順の説明を補
足するための説明図である。
【図3】 第1補償回路単体についての通過損失特性,
及び遅延特性の測定結果を表すグラフである。
【図4】 第2補償回路単体についての通過損失特性,
及び遅延特性の測定結果を表すグラフである。
【図5】 実施形態の波形補正回路についての通過損失
特性,及び遅延特性の測定結果を表すグラフである。
【図6】 実施形態の波形補正回路が接続されたフィル
タ回路の通過損失特性の測定結果を表すグラフである。
【図7】 実施形態の波形補正回路が接続されたフィル
タ回路の遅延特性の測定結果を表すグラフである。
【図8】 実施形態の波形補正回路の効果を表す説明図
である。
【図9】 実施形態の変形例を表す回路図である。
【図10】 従来技術についての説明を補足するための
説明図である。
【図11】 従来技術の問題点を表す説明図である。
【符号の説明】
10…波形補正回路 11…第1補償回路 12…
第2補償回路 20…フィルタ回路 C(C1〜C3)…
コンデンサ L(L1〜L3)…インダクタ R(R1〜R3)…
抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 フィルタ回路にカスケード接続され、該
    フィルタ回路の通過帯域の遮断周波数付近に生じる通過
    損失の増大分を補償して、該通過損失の増大に基づく波
    形歪みを補正する波形補正回路であって、 前記フィルタ回路の通過損失増大部分に設定された特定
    周波数領域内では、該特定周波数領域の上限及び下限の
    境界のうち、前記フィルタ回路での遅延量が小さい側の
    境界にて、遅延量が最大となる遅延特性を有することを
    特徴とする波形補正回路。
  2. 【請求項2】 前記特定周波数領域の上限及び下限の境
    界のうち、前記フィルタ回路での遅延量が小さい側の境
    界を遅延小側境界、大きい側の境界を遅延大側境界とし
    て、共振周波数が前記遅延小側境界の周波数に一致する
    よう設定された共振回路を有する第1補償回路と、 前記遅延大側境界を越えて前記フィルタ回路での遅延量
    が大きくなる側に共振周波数が設定され共振回路を有
    し、前記特定周波数領域内では、前記フィルタ回路にて
    生じる通過損失の増大分に加え、前記第1補償回路にて
    生じる前記遅延小側境界に対する前記遅延大側境界での
    通過損失差分を補償する第2補償回路と、 からなることを特徴とする請求項1記載の波形補正回
    路。
  3. 【請求項3】 双方向CATVシステムにて上り信号と
    下り信号とを分離するために用いるフィルタ回路に接続
    されていることを特徴とする請求項1又は請求項2記載
    の波形補正回路。
JP2000158137A 2000-05-29 2000-05-29 波形補正回路 Expired - Fee Related JP4478290B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000158137A JP4478290B2 (ja) 2000-05-29 2000-05-29 波形補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000158137A JP4478290B2 (ja) 2000-05-29 2000-05-29 波形補正回路

Publications (2)

Publication Number Publication Date
JP2001339265A true JP2001339265A (ja) 2001-12-07
JP4478290B2 JP4478290B2 (ja) 2010-06-09

Family

ID=18662655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000158137A Expired - Fee Related JP4478290B2 (ja) 2000-05-29 2000-05-29 波形補正回路

Country Status (1)

Country Link
JP (1) JP4478290B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175119A (ja) * 2011-02-17 2012-09-10 Murata Mfg Co Ltd フィルタ特性補償回路およびフィルタ回路
CN107508025A (zh) * 2017-09-03 2017-12-22 电子科技大学 一种群时延调控器
WO2018087914A1 (ja) * 2016-11-14 2018-05-17 理化工業株式会社 波形復元装置及び波形復元方法
KR20210082222A (ko) 2018-12-21 2021-07-02 주식회사 히타치하이테크 화상 인식 장치 및 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175119A (ja) * 2011-02-17 2012-09-10 Murata Mfg Co Ltd フィルタ特性補償回路およびフィルタ回路
WO2018087914A1 (ja) * 2016-11-14 2018-05-17 理化工業株式会社 波形復元装置及び波形復元方法
KR20190040989A (ko) * 2016-11-14 2019-04-19 리카고교가부시키가이샤 파형 복원 장치 및 파형 복원 방법
CN109792236A (zh) * 2016-11-14 2019-05-21 理化工业株式会社 波形恢复装置及波形恢复方法
JPWO2018087914A1 (ja) * 2016-11-14 2019-07-11 理化工業株式会社 波形復元装置及び波形復元方法
KR102189714B1 (ko) 2016-11-14 2020-12-11 리카고교가부시키가이샤 파형 복원 장치 및 파형 복원 방법
CN107508025A (zh) * 2017-09-03 2017-12-22 电子科技大学 一种群时延调控器
KR20210082222A (ko) 2018-12-21 2021-07-02 주식회사 히타치하이테크 화상 인식 장치 및 방법
US12014530B2 (en) 2018-12-21 2024-06-18 Hitachi High-Tech Corporation Image recognition device and method

Also Published As

Publication number Publication date
JP4478290B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
US5745838A (en) Return path filter
US6348837B1 (en) Bi-directional amplifier having a single gain block for amplifying both forward and reverse signals
US8054876B2 (en) Active delay line
US6864750B2 (en) Cascode distributed amplifier
EP2124360A2 (en) Dispersion compensation circuitry and system for analog video transmission with direct modulated laser
JP2003519936A (ja) 非線形電子光学的用途におけるミクサを用いる先行ひずみ装置
US5694439A (en) Bi-directional low pass filtering method and apparatus
US7020186B2 (en) Multi-mode bi-directional communications device including a diplexer having switchable low pass filters
US20030022631A1 (en) Multi-mode bidirectional communications device including a diplexer having a switchable notch filter
JP2001339265A (ja) 波形補正回路
KR100466077B1 (ko) C/l 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스
US7346645B2 (en) Architecture for transverse-form analog finite-impulse-response filter
US6751803B1 (en) Signal distribution circuit
US5999796A (en) Return path attenuation filter
EP1675288B1 (en) An arrangement for the transmission of a data signal in a cable television network
US20170244144A1 (en) A filter-termination combination for multi-band receiver
KR100944053B1 (ko) 전기통신 시스템들에 관한 방법 및 장치
US9800338B2 (en) Configurable diplex filter with tunable inductors
JP2003229791A (ja) イコライザ
WO2023248765A1 (ja) 信号処理デバイス
JP3734405B2 (ja) 信号分配回路
JP2001251601A (ja) 中継増幅器、上り信号増幅器、及び、双方向catvシステム
KR200145204Y1 (ko) 음성신호 트랩회로
JP3600401B2 (ja) テレビジョン信号送信回路
JP3290594B2 (ja) テレビジョン受信機のトラップ回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees