KR100466077B1 - Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스 - Google Patents

Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스 Download PDF

Info

Publication number
KR100466077B1
KR100466077B1 KR10-2003-0007467A KR20030007467A KR100466077B1 KR 100466077 B1 KR100466077 B1 KR 100466077B1 KR 20030007467 A KR20030007467 A KR 20030007467A KR 100466077 B1 KR100466077 B1 KR 100466077B1
Authority
KR
South Korea
Prior art keywords
delay
signal
output
terminal
gain
Prior art date
Application number
KR10-2003-0007467A
Other languages
English (en)
Other versions
KR20030069813A (ko
Inventor
이종진
권경수
고채동
이연중
김상석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20030069813A publication Critical patent/KR20030069813A/ko
Application granted granted Critical
Publication of KR100466077B1 publication Critical patent/KR100466077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H04N5/40—Modulation circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 TV 세트에서 복조시 비디오신호에 발생하는 휘도신호 대비 색차신호의 지연을 보상할 수 있는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터를 제공하기 위한 것이다.
상기 고주파 모듈레이터는 비디오신호 중 색차신호보다 휘도신호를 170nsec 지연시킨 후 색차신호와 합성하여, -170nsec의 C/L 딜레이를 갖는 복합영상신호를 출력하는 C/L 딜레이 보상부와, 상기 C/L 딜레이 보상부로부터 출력된 비디오신호를 설정된 방송채널의 고주파 신호로 변조 출력하는 변조부가 하나의 모듈 또는 패키지 내에 형성된다.
이 구성에 의하여, 상기 RF 모듈레이터 내에서 색차신호보다 휘도신호가 170nsec 지연된 비디오신호를 출력할 수 있게 되며, 셋탑박스에 별도의 C/L 딜레이 보상수단을 추가하지 않고도 설정된 규격을 만족시킬 수 있게 된다.

Description

Ｃ／Ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및 이를 이용하여 구현된 셋탑박스{RADIO FREQUENCY MODULATOR HAVING C/L DELAY COMPENSATION FUNCTION, AND SET-TOP-BOX USING THAT}
본 발명은 셋 탑 박스(set-top-box)에 구비되어 베이스밴드의 비디오신호를 TV세트에서 수신가능한 고주파신호로 변조하는 고주파 모듈레이터(Radio Frequency Modulator)에 관한 것으로서, 보다 상세하게는 TV 세트에서 복조시 발생하는 휘도신호 대비 색차신호의 지연을 보상할 수 있는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터 및 이로부터 구현된 셋탑박스에 관한 것이다.
일반적으로, TV를 통해 주문형 비디오(VOD), 홈 쇼핑, 네트워크 게임 등 차세대 쌍방향 멀티미디어 통신 서비스(이른바 대화형 TV)를 이용하거나, 위성방송 또는 케이블 방송을 수신하기 위해서는 가입자 신호 변환 장치가 필요하다. 이러한 가입자 신호 변환 장치는 TV와 연결하여 이용하는 가정용 통신 단말기로서, 보통 TV 세트의 위(top)에 놓고 이용하는 상자(box)라는 의미로 셋 탑 박스라고 부른다. 이하의 설명에서는 일반적으로 사용하는 셋탑박스라고 칭한다.
상기 셋탑박스는 기본적으로 영상신호를 TV 세트에서 수신할 수 있는 공중파 방송 채널 신호로 변환하는 기능을 구비하고 있으며, 이러한 기능을 수행하는 장치를 고주파 모듈레이터라 한다.
도 1은 셋탑박스와 TV 세트의 연결 구성을 보인 것으로서, 셋탑박스에서 발생된 비디오신호가 RF모듈레이터(1)에서 공중파 방송 채널의 신호로 변조되어 TV 세트의 비디오신호 입력단자로 인가된다. 상기 입력된 비디오 신호는 TV 세트의 튜너부(2)를 거쳐 디모듈레이터(3)에 입력되고, 상기 디모듈레이터(3)에서 베이스밴드의 비디오신호로 복조된다.
일반적으로, 비디오신호는 휘도신호(Luminance signal)와 색차신호(Chrominance signal)로 이루어진 것으로서, 상기 휘도신호는 대략 4.2MHz 대역폭을 갖는 펄스신호이고, 색차신호는 약 3.5MHz 대의 아날로그신호이다. 상기 두 신호, 휘도신호와 색차신호가 합쳐진 신호를 복합영상신호라 부르기도 한다. 이러한 구조의 비디오신호에 있어서, 상기 TV세트에서의 복조과정에서 휘도신호와 색차신호간에 소정 시간의 딜레이가 일어나며, 이를 C/L 딜레이라 한다. 상기 C/L 딜레이는 일반적으로 휘도신호의 400kHz를 기준으로 3.58MHz의 색차신호와의 지연시간을 나타내며, 보통 TV세트에서의 복조시 170nsec의 C/L 딜레이가 발생한다.
상기 디모듈레이터(3)에 의한 복조과정에서는 170 nsec 의 C/L 딜레이가 발생한다. 이는 TV 화면에 나타나는 영상의 휘도와 색 간에 차를 발생시켜 화질을 저하시킨다.
따라서, 일정 수준의 화질을 유지시키기 위해서, 상기와 같은 C/L 딜레이를 보상하도록, 방송사에서 송출되는 비디오신호는 미리 색차신호 대비 휘도신호를 170nsec 딜레이시킨다. 즉, 방송사로부터 송출된 비디오신호는 C/L 딜레이가 -170nsec이다.
그리고, 셋탑박스는 방송신호에서처럼 색차신호 대비 휘도신호가 170nsec 지연된 비디오신호를 최종 출력하도록 C/L 딜레이 보상 기능을 구비하여야 한다.
도 2는 종래 셋탑박스의 RF 모듈레이터단을 도시한 구성도로서, RF모듈레이터(1)의 전단에 별도로 지연보상회로(4)를 구비하여, 복합영상신호의 색차신호와 휘도신호간에 -170nsec의 지연을 발생시켰다.
이 경우, C/L 딜레이회로가 고주파 모듈레이터의 외부에 장착되기 때문에, 셋탑박스의 메인 보드 상에 존재하는 노이즈성분이 C/L 딜레이회로로 유입되어 화질에 나쁜 영향을 줄 수 있으며, 또한, 상기 C/L 딜레이회로를 별도로 메인보드 상에 설치하여야 하기 때문에 셋탑박스의 소형화를 도모하기 어렵다는 문제점이 있다.
더하여, 세트 업체에서 셋탑박스 구현시 회로의 특성을 검토하여야 하므로 세트 개발 기간에 증가된다는 문제점이 있다.
더하여, 도 3은 종래의 지연 보상 회로를 도시한 것으로서, 상기 지연 보상 회로는 색차신호와 휘도신호간에 그룹 지연을 주기 위해 비디오 신호의 위상을 선형적으로 변화시켜 주기 위해서는 지연보상부(11a)와 노치필터부(11b)를 구성하는데 있어서, 수동소자인 커패시터(C)와 인덕터(L)를 사용하여 설계하고, 4.5MHz 사운드 트랩을 형성하기 위해서 쏘(SAW) 필터를 사용하고 있다.
따라서, 종래의 지연 보상 회로는 인덕터(L) 등에 의해 C/L 딜레이 보상을 위한 회로의 사이즈가 너무 커지며, 사운드 트랩을 위해 사용된 쏘필터로 인해 IC화가 어렵다는 문제점이 있다.
상술한 셋탑박스 조립 업체의 부담이나 사이즈 증가 등의 문제를 해결하기 위해서, C/L 딜레이 보상 회로를 세라믹이나 보드로 만들어 별도의 소자로 판매하는 경우도 있으나, 이 경우 셋탑박스의 조립공정은 쉬워질 수 있으나, 앞서와 마찬가지로, 메인보드상에 별도로 장착되는 것이기 때문에, 셋탑박스의 소형화가 어렵다는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 TV 세트에서 복조시 발생하는 휘도신호 대비 색차신호의 지연을 보상할 수 있는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터를 제공하는 것이다.
본 발명의 다른 목적은 C/L 딜레이 보상기능 및 고주파 변조기능이 하나의 칩 또는 패키지로 모듈화됨으로서, 세트 조립을 용이하게 하고 세트에 사용되는 부품수를 줄일 수 있는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터를 통해 용이하게 조립이 가능한 셋탑박스를 제공하는 것이다.
도 1은 셋탑박스의 RF모듈레이터단과 TV 수신기의 디모듈레이터단의 연결관계를 보인 개략도이다.
도 2는 종래 C/L 딜레이를 보상하기 위한 구조를 보인 셋탑박스에서 RF 모듈레이터단의 개략구성도이다.
도 3은 종래의 C/L 딜레이 보상 회로를 도시한 회로도이다.
도 4는 본 발명에 의해 구현된 RF 모듈레이터의 블록구성도이다.
도 5는 본 발명의 제1실시예에 따른 RF 모듈레이터에 있어서, C/L 딜레이 보상부의 구성을 보인 블록도이다.
도 6은 도 5의 C/L 딜레이보상부에 있어서, C/L 딜레이 필터의 제1구성예를 보인 회로도이다.
도 7의 (a),(b)는 상기 도 6에 도시된 C/L 딜레이 필터에 대한 AC 시뮬레이션 결과를 보인 그래프이다.
도 8은 도 5의 C/L 딜레이보상부에 있어서, C/L 딜레이 필터의 제2구성예를보인 블럭구성도이다.
도 9는 상기 도 5의 C/L 딜레이보상부에 있어서 입,출력증폭부의 일예를 보인 회로도이다.
도 10은 상기 도 8의 C/L 딜레이 필터에 적용되는 필터들의 기본 구조를 설명하기 위한 블록도이다.
도 11은 상기 도 8의 C/L 딜레이 필터에 있어서, 제1,2필터의 상세 회로도이다.
도 12는 상기 도 8의 C/L 딜레이필터에 있어서 제3필터의 상세 회로도이다.
도 13은 상기 도 8의 C/L 딜레이필터에 대한 시뮬레이션 결과를 나타낸 그래프이다.
도 14은 본 발명의 제1실시예에 의한 RM모듈레이터에서의 C/L딜레이보상부의 구성도이다.
도 15는 도 14에 도시된 C/L 딜레이보상부에서 제1,2버퍼의 상세회로도이다.
도 16는 도 14에 도시된 C/L 딜레이보상부에서 가산기의 상세회로도이다.
도 17은 본 발명에 의한 C/L 딜레이 보상기능을 갖는 RF 모듈레이터의 전체 구성을 보인 블록구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
41 : 고주파(RF) 모듈레이터
41a : C/L 딜레이 보상부
41b : 변조부
51 ; 입력증폭기
52 : C/L 딜레이 필터
53 : 출력증폭기
상술한 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터는
휘도신호와 색차신호로 이루어진 비디오신호를 입력받아, 색차신호 대비 휘도신호를 170nsec 지연시키는 C/L 딜레이 보상부; 및
상기 C/L 딜레이 보상부로부터 출력된 비디오신호를 설정된 방송채널의 고주파 신호로 변조출력하는 변조부가 단일 보드 상에 구현되는 것을 특징으로 한다.
그리고, 본 발명에 의한 고주파 모듈레이터에 있어서, 상기 C/L 딜레이 보상부는 복합영상신호를 입력받아 소정 레벨로 증폭하는 입력증폭기와, 상기 입력증폭기로부터 출력된 복합영상신호에서 휘도신호를 색차신호에 비하여 상대적으로 170nsec 더 지연시키는 C/L 딜레이 필터부와, 상기 C/L 딜레이 필터부로부터 출력된 색차신호대비 휘도신호가 170nsec 지연된 복합영상신호를 소정 레벨로 증폭하여 출력하는 출력증폭기로 구성될 수 있다.
다른 수단으로서, 본 발명의 고주파 모듈레이터에 있어서, 상기 C/L 딜레이 보상부는 휘도신호를 입력받아 색차신호와 대비하여 휘도신호를 170nsec 지연시키는 C/L 딜레이 필터부와, 상기 C/L 딜레이 필터부로부터 출력된 휘도신호와 색차신호를 합성하여 복합영상신호로 출력하는 가산기로 구성될 수 있다.
또한, 본 발명에 의한 RF 모듈레이터 있어서, 상기 C/L 딜레이 보상부는 휘도신호를 입력받아 게인을 조정하여 상기 C/L 딜레이 필터로 전달하는 제1 버퍼와, 색차신호를 입력받아 게인을 조정하여 상기 가산기로 전달하는 제2 버퍼를 더 포함하여 구성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 의한 RF 모듈레이터의 구성 및 작용에 대하여 설명한다.
도 4는 본 발명에 의한 RF 모듈레이터를 적용한 셋탑박스의 구성을 보인 것으로서, 상기 RF 모듈레이터(41)는 비디오신호에서 색차신호 대비 휘도신호를 170nsec 지연시켜 출력하는 C/L 딜레이 보상부(41a)와, 상기 C/L 딜레이 보상부(41a)로부터 출력되는 비디오신호를 설정된 공중파 방송 채널의 고주파신호로 변조하여 출력하는 고주파변조부(41b)를 포함하여 구성된다.
상기 RF 모듈레이터(41)는 상기 C/L 딜레이 보상부(41a) 및 변조부(41b)가 단일 보드상에 구현된 것으로서, 하나의 모듈내에서 C/L 딜레이 보상기능 및 변조기능을 동시에 수행할 수 있도록 한다. 여기서, 단일 보드로 구현된다는 것은 예를 들어, 하나의 집적회로(IC) 또는 하나의 패키지 또는 하나의 샤시(chassis)로 구현된다는 것을 의미한다.
따라서, 셋탑박스측에서는 상술한 RF모듈레이터(41) 만을 장착함으로서, C/L 딜레이 보상 기능 및 변조기능을 모두 얻을 수 있게 된다.
그리고, 상기 RF모듈레이터(41)로부터 출력된 고주파 신호는 TV 세트의 튜너부(42)를 통해 복조부(43)로 입력되어, 베이스밴드의 비디오신호로 복조되며, 이복조과정에서 휘도신호 대비 색차신호에 170nsec의 지연이 발생하면, 최종적으로 디모듈레이터(43)로부터 출력되는 비디오신호는 C/L 딜레이 = 0 nsec 가 된다. 따라서, TV 세트의 화면에 색과 휘도가 일치하는 영상이 나타날 수 있게 된다.
앞서 설명한 바와 같이, 비디오신호는 휘도신호와 색차신호로 이루어지는 것으로서, 이 휘도신호와 색차신호는 각각 분리될 수 도 있고, 합하여 질 수 도 있는데, 이때, 휘도신호와 색차신호를 합하여 하나의 신호로 출력한 것을 복합영상신호라 한다. 즉, 셋탑박스내에서는 휘도신호와 색차신호, 이 둘이 합쳐진 복합영상신호가 생성된다.
따라서, 상기 RF모듈레이터(41)로 입력되는 비디오신호는 휘도신호와 색차신호가 분리된 것일 수 도 있고, 휘도신호와 색차신호가 합쳐진 복합영상신호일 수 도 있다. 이때, 비디오신호가 어떤 형태로 입력되느냐에 따라서 상기 RF모듈레이터(41)의 C/L 딜레이보상부(41a)의 구성은 달라질 수 있다. 이하, 휘도신호와 색차신호가 분리되어 입력될 경우와, 합쳐져 입력될 경우를 각각 구분하여 C/L딜레이보상부(41a)의 구성 및 작용을 설명한다.
먼저, RF모듈레이터(41)로 입력된 비디오신호가 휘도신호와 색차신호가 합쳐진 복합영상신호인 경우를 설명한다.
도 5는 본 발명에 의한 RF 모듈레이터(41)에서 색차신호보다 휘도신호를 170nsec 지연시키는 C/L 딜레이 보상부(41a)의 제1실시예를 보인 구성도로서, 입력된 비디오신호가 복합영상신호인 경우의 C/L 딜레이 보상부를 나타낸 구성도이다.
도시된 바와 같이, 도 5의 C/L 딜레이 보상부는 복합영상신호인비디오신호(Vin)을 입력받아 소정 레벨로 증폭하는 입력증폭기(51)와, 상기 입력증폭기(51)로부터 출력되는 복합영상신호에서 색차신호대비 휘도신호를 상대적으로 170nsec 더 지연시켜 -170 nsec의 C/L 딜레이를 갖는 복합영상신호를 출력하는 C/L딜레이필터(52)와, 상기 C/L 딜레이필터(52)로부터 출력된 복합영상신호를 소정 레벨로 증폭 출력하는 출력증폭기(53)로 구성된다.
상기에서, C/L 딜레이 필터(53)는 휘도신호성분(L)과 색차신호성분(C)으로 이루어진 복합영상신호에서 색차신호성분(C)에 비하여 휘도신호성분(L)을 약 170nsec 더 지연시켜야 한다.
상기 구성에 있어서, 입,출력증폭기(51,53)는 단지 입력된 복합영상신호가 적절한 레벨을 유지하도록 증폭하여 출력하는 수단으로서, 도 9에 도시된 바와 같이, 구성될 수 있다.
도 9에 있어서, 입출력 증폭기(51,53)는 모두 입력단(Vin1)으로 복합영상신호를 입력받아, 출력단(Vout1)으로 출력한다.
이때, 출력단(Vout1)으로 출력되는 복합영상신호는가 된다. 즉, 상기 출력단(Vout1)에서 입력단(Vin1)사이의 피드백저항값(Rf)와 상기 입력단(Vin1)의 입력저항(R1)의 비를 조정함으로서, 이득조절이 가능하게 된다.
이러한 입출력증폭기의 구성은 일반적으로 잘 알려진 사항으로서, 본 발명에서는 이를 이용하여 C/L 딜레이필터(52)에서 일어날 수 있는 신호 감쇄를 보상하고자 한 것이다. 따라서, 상기 입출력증폭기의 구성은 상기 도 9의 회로에 한정되지않으며, 상술한 작용을 만족시키는 범위에서 기존에 알려진 어떤 증폭기라도 이용가능하다.
그리고, 상기 C/L 딜레이필터(52)는 두 가지방식으로 구현가능하며, 그 실시예를 도 6과 도 8에 도시한다.
먼저, 도 6은 본 발명에 의한 C/L 딜레이 필터의 제1실시예를 보인 회로구성도로서, 상기 C/L 딜레이 필터(52)는 입력단(Vin)으로 입력된 비디오신호중 휘도신호성분(L)을 색차신호성분(C)과 대비하여 원하는 만큼 그룹 지연(delay)시키는 그룹 지연 등화회로(61)와, 저항, 커패스터 및 인덕터의 조합으로 구성하여, 상기 그룹 지연 등화회로(61)의 출력신호 중 설정 주파수를 출력단(Vout)으로 제공하도록 하는 노치필터(62)로 구성된다.
더 상세하게 설명하면, 상기 그룹 지연 등화 회로(61)는 복합영상신호가 입력되는 입력단(Vin)에 각각 저항(R11) 및 커패시터(C11)를 통해 접속한 반전단자(-) 및 비반전단자(+)를 포함하고, 상기 반전단자(-)와 출력단자를 저항(R13)으로 접속하며, 상기 비반전단자(+)가 저항(R12)을 통해 접지로 접속된 제1 연산증폭기(OP1)로 구성된다.
그리고, 상기 노치필터(62)는 상기 그룹 지연 등화 회로(61)의 출력에 저항(R14) 및 커패시터(C12)를 통해 접속한 반전단자(-)를 포함하고, 상기 저항(R14) 및 커패시터(C12)의 접속점에서 출력으로 커패시터(C13)를 접속하고, 또한 상기 저항(R14) 및 커패시터(C12)의 접속점에서 접지로 저항(R15)을 접속하며, 비반전단자(+)가 접지로 접속된 제2 연산증폭기(OP2)와, 상기 제1, 제2 연산증폭기의 출력 각각에 저항(R17,R18)을 통해서 접속한 반전단자(-)와 접지로 접속된 비반전단자(+)를 구비하며, 상기 반전단자(-)와 출력단을 저항(R19)으로 접속한 제3 연산증폭기(OP3)로 구성된다. 여기서, 상기 노치필터(62)는 4.5MHz 사운드 트랩을 형성한다.
상기와 같이 구성된 그룹 지연 등화회로(61)는 원하는 주파수 대역(즉, 휘도신호 성분)에서 원하는 그룹 지연(delay)을 수행하며, 노치필터(62)는 상기 그룹 지연 등화 회로(61)의 출력신호 중 설정된 주파수대역의 신호를 출력하는데 그 작용에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 그룹 지연 등화회로(61)에서 입력신호대비 출력신호에 의한 전달함수 H(s)와, 위상 β(ω), 그룹지연(TGD)는 다음의 수학식 1과 같다.
상기 수학식 1에서, R은 도 6에 도시된 저항 R11, R12, R13의 합성저항값에 해당되고, C는 캐패시턴(C11)의 캐패시턴스에 해당되고, s=jw이고, w=2πf이다.
즉, 상기 그룹 지연 등화회로(61)의 전달함수 H(s)는 상기 수학식 1에 보인바와 같고, 이 때의 위상(phase) β(ω)와 그룹 지연(group delay) TGD도 상기 수학식1에 보인 바와 같이 된다. 이때, 그룹 지연(Group delay) TGD는 전달함수의 위상을 미분한 것과 같으며, 이 때의 값은 상기 수학식 1과 같이 나타낼 수 있다.
따라서, αo 값을 조절함으로서, 원하는 주파수 대역에서 원하는 그룹 지연(group delay)특성을 구할 수 있게 되며, 여기서 α0는 1/RC이며, 결과적으로, 등화회로(61)의 저항값(R)과 캐패시턴스(C)를 조절해서 휘도신호성분(400KHz)와 색차신호성분(3.58MHz)사이의 그룹 지연의 차이를 170nsec로 만들 수 있게 된다. 역으로 말하면, 휘도신호성분(400KHz)와 색차신호성분(3.58MHz)사이의 그룹 지연의 차이가 170nsec가 되도록 상기 등화회로의 저항값과 캐패시턴스를 설정함으로서, 입력된 복합영상신호에서 색차신호대비 휘도신호를 170nsec 더 지연된다.
다음으로, 상기 노치필터(62)에서의 입력신호에 대한 출력신호을 비교하면 하기 수학식 2와 같이 해석된다.
상기에서,,,이다.
즉, 노치필터(62)내의 저항과 커패시터 값에 의해서 원하는 주파수에서 트랩을 형성시킬 수 있음을 알 수 있으며, 이에 대해서 예를 들어 설명하면, 상기 노치필터(62)의 전달함수는 두 개의 폴(pole)과 두 개의 제로(zero)를 가지면 노치필터(Notch filter) 특성을 가진 전달함수를 상기 수학식 2에 보인 바와 같이 구할 수 있으며, 이에 따라 저항과 캐패시턴스 값의 적절한 조정으로 4.5MHz에 트랩을 형성할 수 있다.
다음으로, 도 7의 (a) 및 (b)는 상기 도 6에 보인 C/L 딜레이 필터를 구비한 RF 모듈레이터 집적회로에 대한 AC 시뮬레이션 그래프이다. 이 중에서, 도 7의 (a)는 주파수 응답 특성 그래프로서, 도 7의 (a)를 참조하면, 상기 그룹 지연 등화 회로(61)에 의한 신호크기는 주파수 4.5MHz에서 -8.6343[dB]임을 알 수 있고, 도 7의 (b)는 상기 그룹 지연 등화회로(61)에서의 그룹 지연 응답 특성 그래프로서, 휘도신호성분에 대한 기준 주파수 400kHz 와 색차신호성분에 해당하는 영역 3.58MHz 사이에서 154.97nsec의 그룹 지연 특성이 나타나는 것을 알 수 있다.
그리고, 종래의 C/L 딜레이 보상 회로는 로우패스(Low-Pass)의 특성을 가지고 있기 때문에, 특정 주파수 성분이 차단(cutoff)되어 TV 세트에 나타내는 화면 상태가 좋지 못하기 때문에, 실제 TV를 수신해서 보는 소비자는 많은 불만이 있었다. 그러나, 상기 도 6의 C/L 딜레이 보상회로는 그룹 지연 등화 회로(61)에서 전 대역 통과(All pass)의 특성을 가지고 있기 때문에, TV 세트의 화질 개선을 도모할 수 있다. 또한, 상기와 같은 C/L 딜레이 보상수단과 변조부가 모듈레이터집적회로(Modulator I.C)에 함께 집적됨으로서, 기존에 사용된 셋탑박스 대비 사이즈 개선 효과가 있다. 또한, 노치필터는 4.5MHz 사운드 트랩을 위해서 사용되었다.
다음으로, 도 8은 상기 도 5에 도시된 본 발명에 의한 C/L 딜레이보상부를 구성하는 C/L 딜레이 필터(52)의 제2실시예를 보인 것으로서, 그룹 지연 필터를 다수개 사용하여 휘도신호에 대한 그룹지연을 단계별로 수행할 수 도 있다.
더 구체적으로 설명하면, 도시된 바와 같이, 상기 C/L 딜레이 필터는 입력된 복합영상신호(Vin)에서 색차신호대비 휘도신호를 소정 단위 시간만큼 더 그룹 지연시키는 제1필터(81)와, 상기 제1필터(81)로부터 출력된 복합영상신호에서 색차신호대비 휘도신호를 소정 단위시간동안 더 그룹 지연시키는 제2필터(82)와, 상기 제2필터(82)로부터 출력된 복합영상신호에서 색차신호 대비 휘도신호를 소정단위 시간 더 그룹 지연시키며 출력단(Vout)으로 출력하며, 자체 그룹지연 산포를 조정할 수 있는 제2필터및보상부(83)로 구성된다.
상기에서, 제1,2필터(81,82)는 동일한 구조로 구현되며, 제3필터 및 보상부(83)는 상기 제1,2필터(81,82)의 회로에 딜레이 산포 조절을 위한 보상기능을 더 추가한 것이다. 이상과 같이, C/L 딜레이 필터는 그룹 지연 필터를 다단으로 연결함으로서, 색차신호대비 휘도신호의 그룹지연을 보다 정확하게 제어할 수 있게 된다. 상기 실시예에서는 3단으로 구현된 것을 표현하였으나, 상기 필터 단수는 필요에 따라 증감할 수 있다.
이렇게 다단계로 C/L 딜레이 필터 회로를 구현한 것은, 신호의 에지(edge) 부분에서의 타임 도메인의 피크(peak) 현상을 줄이기 위한 것으로서, 도 10 내지 도 12의 상세 회로도를 참조하여 더 구체적으로 설명한다.
도 10은 본 발명의 제2실시예에서 이용되는 그룹 지연 필터의 기본 구조를 보인 것으로서, 도시된 바와 같이, 상기 그룹 지연 필터는 신호입력단(Vin2)에 반전단자(-)가 연결되고 비반전단자(+)는 접지되며 출력단이 신호출력단(Vout2)에 연결된 제1 게인-셀 트랜스컨덕터(Gain-cell transconductor, 이하 트랜스컨덕터라 약칭한다)(101)와, 비반전단자(+)는 접지되고 반전단자(-)는 신호출력단(Vout2)에 연결되며 출력단은 상기 제1 트랜스컨덕터(101)의 출력에 연결되는 제2 트랜스컨덕터(102)와, 상기 제1 트랜스컨덕터(101)의 출력 및 상기 제2 트랜스컨덕터(102)의 출력을 신호입력단(Vin2)에 연결하는 캐패시터(C)로 구성된다.
상기 도 10에 도시된 그룹 지연 필터는 일반적으로 알려진 트랜스컨덕터(101,102)와 캐패시터(C)로 구성된 것으로서, 일반적으로 Gm-C 필터라고 부른다. 여기서, 트랜스컨덕터(transconductor)는 게인 Gm을 갖는 입력전압에 대해 출력전류를 갖는 증폭기로서, 도 11은 상기 도 10에 대한 상세회로도이다.
상기, 도 10과 도 11에 보인 필터를 분석하면, 다음의 수학식 3과 같은 특성을 갖는다.
상기에서, H(s)는 상기 도 10에 도시한 필터의 입력(Vin2)에 대한 출력(Vout2)의 관계를 나타내는 전달 함수이고, p는 제1,2 트랜스컨덕터(101,102)의 게인(Gm)과 캐패시턴스(C)의 비로 결정되는 극(pole)을 나타내며, Td는 딜레이 시간을 나타낸다.
상기 수학식 3을 보면, 딜레이시간(Td)는 극(pole)와 w(=2πf)로 결정되며, 상기에서, 극(pole)은 제1,2 트랜스컨덕터(101,102)의 게인(Gm)과 캐패시턴스(C)의 비이므로, 여기서, 캐패시턴스(C)를 가변시키기는 어려우므로 상기 제1,2트랜스컨덕터(101,102)의 게인(Gm)을 조절함으로서 딜레이 시간을 조절할 수 있으며, 또한, 상기 딜레이시간(Td)는 w(=2πf)에 반비례한 함수로서, 주파수(f)에 반비례관계에 있다. 즉, 상기와 같은 Gm-C 필터는 주파수별 딜레이 시간이 달라져 각 주파수간의 상대적인 지연차를 발생시킬 수 있으며, 그 결과 특정 주파수대에 대한 그룹지연이 가능하게 된다.
도 11을 다시 참조하면, Vin2는 복합영상신호가 입력되는 입력단이고, Vout2는 그룹지연된 복합영상신호가 출력되는 출력단이다. 상기 제1,2트랜스컨덕터(111,112)의 게인(Gm)은 바이어스 전류(I1,I2)와 에미터 저항(Re)에 의하여 다음의 수학식 4와 같이 결정된다.
따라서, 상기 제1,2 트랜스컨덕터(111,112)의 바이어스전류 I2를 변화시킴으로서, 제1,2트랜스컨덕터(111,112)의 게인(Gm)을 제어할 수 있으며, 그 결과 필터의 극(Pole)의 위치를 변경시켜, 상기 수학식 3에 의해 딜레이 시간을 조정할 수 있게 된다.
즉, 제1,2필터(81,82)는 각각 도 10 및 도 11과 같이 이루어져, 입력단(Vin2)으로 입력된 복합영상신호에서 색차신호대비 휘도신호를 제1,2트랜스컨덕터(111,112)의 게인(Gm)에 대응한 만큼 딜레이시켜 출력단(Vout)으로 출력한다.
그리고, 최종단에 구비되는 제3필터및보정부(83)는 상기 도 10의 구조에 더하여, 원하는 딜레이시간을 얻기 위해 딜레이산포를 보정하는 보정회로가 더 구비되어야 한다.
도 12는 상기 제3필터 및 보정부(83)의 상세회로도로서, 상기 도 10에 보인 바와 같이 연결된 캐패시터(C21) 및 제1,2 트랜스컨덕터(121,122)와, 상기 제1,2트랜스컨덕터(121,122)의 바이어스 전류 I2를 조정하는 딜레이 조정회로(123)로 이루어지며, 여기서, Vin3는 제2필터(82)로부터 출력된 복합영상신호가 입력되는 입력단이고, Vout3는 그룹지연된 복합영상신호가 출력되는 출력단이며, Biasing은 상기 제3필터및보정부(83)의 딜레이 산포를 조절하기 위한 바이어스신호가 인가되는 바이어싱단자이다.
상기 딜레이조정회로(123)는 바이어싱단자(Biasing)로부터 입력된 전류소스(Current source)의 전류를 퓨징(fusing)에 의해서 제어하여, 제1,2 트랜스컨덕터(121,122)의 바이어스전류 I2를 증가 또는 감소시키고, 그 결과 앞서 수학식 4에 도시된 바와 같이, 제1,2 트랜스컨덕터(121,122)의 게인을 가변시켜, 제3필터(83)에서의 입력단(Vin3)의 신호대비 출력단(Vout3)의 신호에 대한 그룹지연 시간을 조정한다.
즉, 제3필터 및 보정부(83)에서는 제1,2필터(81,82)에 의해 이루어진 휘도성분에 대한 그룹지연후, 목표값, -170nsec의 C/L 딜레이와의 편차를 보정하여 정확하게 -170nsec의 그룹지연을 도모할 수 있다.
상기 딜레이 조정회로(123)는 웨이퍼 테스트(wafer test)에서 퓨징에 의해 딜레이산포를 조정하는 것으로서, 전체 IC 면적의 증가없이 공정 산포에 의한 딜레이 조정을 가능하게 한다.
도 13은 상기 도 5와 도 8에 도시된 C/L 딜레이필터(52)에서의 시뮬레이션결과를 나타내는 주파수대비 지연시간 그래프이다. 이로부터 상기 도 8과 같이 구성된 C/L 딜레이필터(52)의 출력신호는 휘도신호의 400kHz 대비 색차신호의 3.5MHz를 기준으로 보면, 약 -169nsec의 딜레이차가 발생하는 것을 알 수 있다. 즉, 복합영상신호에서 휘도신호성분(400kHz)을 색차신호(3.5MHz)에 비하여 약 169nsec 지연되는 것으로, 일반적인 C/L 딜레이규격을 만족시킨다.
다음으로, 휘도신호와 색차신호가 분리되어 각각 입력되는 경우의 C/L 딜레이보상부에 대하여 설명한다.
도 14는 휘도신호(L)와 색차신호(C)가 분리된 비디오신호(Vin)의 처리를 위한 C/L 딜레이 보상부의 블록구성도로서, 상기 C/L 딜레이 보상부(41a)는 휘도신호(L)를 입력받아 소정 레벨로 게인을 조정하는 제1버퍼(1401)와, 색차신호(C)를 입력받아 소정 레벨로 게인을 조정하는 제2버퍼(1402)와, 상기 제1버퍼(51)로부터 출력된 휘도신호를 대략 170nsec 지연시키는 C/L 딜레이 필터(1403)와, 상기 C/L딜레이 필터(1403)로부터 출력된 휘도신호와 제2버퍼(1402)로부터 출력된 색차신호를 합하여 복합영상신호로 출력하는 가산기(1404)로 구성된다.
상기 구성은, 색차신호(C)는 그대로 두고 휘도신호(L) 만을 170nsec 지연시킨 후, 상기 두 신호(C,L)을 가산기(1404)에서 합산함으로서, 가산기(1404)로부터 -170nsec의 C/L 딜레이를 갖는 복합영상신호를 생성하여 출력하는 것이다.
상기 제1,2버퍼(1401,1402)는 휘도신호(L)와 색차신호(C)를 각각 입력받는신호 입력 수단으로서, 입력받은 신호의 게인을 조정하는 기능을 더 수행할 수 있다.
도 15는 상기 제1,2버퍼(1401, 1402)의 실제 구현 예를 보인 것으로서, 입력단(Vin4)으로 입력된 신호(휘도신호와 색차신호)를 단순히 소정 게인으로 조정하여 출력단(Vout4)으로 출력시킨다.
상기 제1,2버퍼(1401, 1402)는 상기 도 15의 회로로 한정되지 않으며, 입력신호에 대한 게인 조정이 가능하다면 어떠한 구성이라도 관계없다.
그리고, 상기 도 14의 C/L 딜레이필터(1403)는 앞서 도 6 및 도 8에 도시된 구조를 그대로 이용할 수 있다. 단지, 상기 도 5의 실시예에서는 제1,2,3필터(81~83)가 색차신호대비 휘도신호를 상대적으로 170nsec 더 지연시키도록 필터특성을 설정하는데 반하여, 도 14에서는 복합영상신호가 아닌, 휘도신호만이 입력됨으로서, 입력된 휘도신호에 170nsec의 절대적인 시간이 일어나도록 필터특성을 설정한다는 점에서 차이가 있다.
다음으로, 상기 가산기(1404)는 C/L 딜레이필터(1403)에서 출력된 170nsec, 지연된 휘도신호와 제2버퍼(1402)에서 출력된 색차신호를 합하여 하나의 신호로 출력하는 것으로, 도 16에 도시된 바와 같이 구성될 수 있다.
도 16에서, 휘도신호와 색차신호가 각각 입력되는 두 입력단(VinA, VinB)의 입력저항이 R1, R2이고, 출력단(Vout5)에서 입력단(VinA, VinB)으로의 피드백 저항이 Rf라 할 때, 출력과 입력과의 관계는 다음의 수학식 5와 같다.
상기에서, 두 입력단(VinA, VinB)의 입력저항값 R1,R2를 동일하게 설정하면, 상기 두 입력단(VinA, VinB)으로 입력된 신호, 즉, 휘도신호와 색차신호는 각각 피드백저항(Rf)에 대한 입력저항(R1,R2)의 비로 증폭된 후 단순히 가산 출력된다. 상기 도 16의 회로는 가산기(1404)의 작용에 대한 이해를 돕기 위한 것으로, 꼭 이에 한정될 필요는 없다.
도 17은 이상 설명한 바와 같이 구성되는 본 발명의 C/L 딜레이 보상 기능이 적용된 고주파 모듈레이터의 전체 구성을 보인 것으로서, 본 발명의 고주파 모듈레이터는 안테나(ANT)로 수신된 고주파신호로 두개로 분배 출력하는 분배기(111)와, 상기 분배기(111)로부터 출력된 한 분배신호를 전달 또는 차단하는 제1고주파스위치(112)와, 상기 제1고주파스위치(112) 또는 제2고주파스위치(114)를 통해 전달된 고주파신호를 필터링하여 TV출력단(TV OUT)으로 출력하는 하이패스필터(113)와, 고주파변조된 비디오/오디오신호를 상기 하이패스필터(113)로 전달 또는 차단하는 제2고주파스위치(114)와, 비디오신호에서 휘도신호와 색차신호를 분리하여 휘도신호대비 색차신호를 -170ns 지연시키는 C/L딜레이보상부(130)와, 상기 C/L딜레이보상부(130)로부터 출력된 복합영상신호의 레벨을 조정하는 비데오클램퍼(115)와, 상기 비디오클램퍼(115)에서 출력된 복합영상신호에서 대역외 잡음신호를 제거하는화이트클리퍼(116)와, 상기 화이트클리퍼(116) 및 FM변조부(123)로부터 출력된 비디오/FM변조오디오신호를 국부발진주파수와 혼합하여 변조출력하는 변조부(117)와, 상기 변조부(117)로부터 출력된 신호중 선택 대역 외 신호를 제거하여 상기 제2고주파스위치(114)로 출력시키는 밴드패스필터(118)와, 설정된 소정의 국부발진주파수를 발생시켜 상기 변조부(117)로 제공하는 발진기(120)와, 오디오입력단(AUDIO IN)으로 입력된 오디오신호의 고역을 소정 시정수로 강조하는 프리엠퍼시스부(121)와, 상기 프리엠퍼시스부(121)로부터 출력된 오디오신호를 소정 레벨로 증폭하는 증폭기(122)와, 상기 증폭기(122)로부터 출력된 오디오신호를 FM변조하는 FM변조부(123)와, 상기 FM변조부(123)의 기준 주파수신호를 제공하는 발진회로(124)로 이루어진다.
상기에서, 비디오입력단(VIDEO IN)으로 입력된 휘도신호와 색차신호는 C/L 딜레이 보상부(130)로 먼저 입력된다. 상기 C/L 딜레이 보상부(130)는 앞서 설명한 바와 같은 작용에 의하여, 색차신호대비 휘도신호가 170nsec 지연된 복합영상신호를 출력하고, 이와 같이 C/L 간격이 조정된 복합영상신호는 비데오클램퍼(115) 및 화이트클리퍼(116)에 의해 레벨조정된 후 변조부(117)로 입력된다. 또한, 오디오입력단(AUDIO IN)으로 입력된 베이스밴드의 오디오신호는 프리엠퍼시스부(121)에서 고역부분이 강조된 후, 증폭기(122)에서 증폭되고 FM변조부(123)를 거쳐 FM변조된 후 변조부(117)로 입력된다. 또한, 발진기(120)에서 생성된 국부발진주파수는 변조부(117)로 입력된다.
이에 의하여, 상기 변조부(117)는 입력된 C/L딜레이=-170nsec의 복합영상신호와 FM변조된 오디오신호를 발진기(120)로부터 입력된 국부발진주파수로 변조하여 출력하고, 이는 제2고주파스위치(114)의 스위칭동작에 따라서 하이패스필터(113)를 통해 TV출력단(TV OUT)으로 출력된다.
따라서, 본 발명에 의한 RF모듈레이터의 TV출력단을 TV세트에 연결할 경우, TV세트에서는 C/L딜레이= 0nsec의 복조된 비디오신호를 얻을 수 있게 된다.
상기에서, C/L 딜레이 보상부(130)는 다른 구성수단들, 분배기(111), 제1고주파스위치(112), 하이패스필터(113), 제2고주파스위치(114), 비데오클램퍼(115), 화이트클리퍼(116), 변조부(117), 밴드패스필터(118), 발진기(120), 프리엠퍼시스(121), 증폭기(122), FM변조부(123), 발진회로(24)와 함께 단일 칩 또는 단일 패키지로 구현될 수 있다.
상술한 바와 같이, 본 발명은 RF 모듈레이터가 입력된 베이스밴드의 휘도신호와 색차신호의 C/L 딜레이가 -170nsec로 되도록 변조출력할 수 있어, RF 모듈레이터 소자에서 C/L 딜레이 규격을 만족시킬 수 있는 효과가 있다.
더하여, 상기 RF모듈레이터는 C/L 딜레이 보상기능을 포함하여 하나의 집적회로 또는 하나의 패키지로 구현가능함으로서, 셋탑박스의 메인보드 상에서 발생하는 잡음의 영향을 줄일 수 있으며, 그로부터 화질을 더 개선시키는 우수한 효과가 있다.
또한, 셋탑박스 제작시 C/L 딜레이 보상을 위한 설계를 고려할 필요가 없어지므로서, 셋탑박스 제작에 드는 노력을 줄일 수 있으며, 별도의 C/L 딜레이 보상회로가 불필요해짐으로서, 재료비를 절감시키면서 셋탑박스의 소형화를 가능하게 하는 우수한 효과가 있다.

Claims (17)

  1. 휘도신호와 색차신호로 이루어진 비디오신호를 입력받아, 색차신호 대비 휘도신호를 170nsec 지연시키는 C/L 딜레이 보상부; 및
    상기 C/L 딜레이 보상부로부터 출력된 비디오신호를 설정된 방송채널의 고주파 신호로 변조출력하는 변조부
    가 단일 보드 상에 구현되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  2. 제 1 항에 있어서, 상기 C/L 딜레이 보상부로 입력되는 비디오신호는 휘도신호와 색차신호가 합쳐진 복합영상신호인 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  3. 제 2 항에 있어서, 상기 C/L 딜레이 보상부는
    복합영상신호를 입력받아 소정 레벨로 증폭하는 입력증폭기;
    상기 입력증폭기로부터 출력된 복합영상신호에서 휘도신호를 색차신호에 비하여 상대적으로 170nsec 더 지연시키는 C/L 딜레이 필터부; 및
    상기 C/L 딜레이 필터부로부터 출력된 색차신호대비 휘도신호가 170nsec 지연된 복합영상신호를 소정 레벨로 증폭하여 출력하는 출력증폭기
    로 구성되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  4. 제 3 항에 있어서, 상기 C/L 딜레이 필터는
    복합영상신호 입력단에 저항(R11) 및 커패시터(C12)를 각각 통해 접속한 반전단자 및 비반전단자를 포함하고, 상기 반전단자와 출력단자를 저항(R13)으로 접속하며, 상기 비반전단자를 저항(R12)을 통해 접지로 접속한 제1 연산증폭기(OP1)로 이루어진 그룹 지연 등화회로로 구성되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  5. 제 4 항에 있어서, 상기 C/L 딜레이 필터는
    상기 제1연산증폭기(OP1)의 출력에 저항(R14) 및 커패시터(C12)를 통해 접속한 반전단자를 포함하고, 상기 저항(R14) 및 커패시터(C12)의 접속점에서 출력으로 커패시터(C13)를 접속하고, 또한 상기 저항(R14) 및 커패시터(C12)의 접속점에서 접지로 저항(R15)을 접속하며, 비반전단자를 접지로 접속한 한 제2 연산증폭기(OP2); 및
    상기 제1, 제2 연산증폭기(OP1,OP2)의 출력 각각에 저항(R17,R18)을 통해서접속한 반전단자를 포함하고, 비반전단자를 접지로 접속하며, 상기 반전단자와 출력단을 저항(R19)으로 접속한 제3 연산증폭기(OP3)로 이루어진 노치필터를 더 포함하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  6. 제 3 항에 있어서, 상기 C/L 딜레이 필터는
    서로 직렬로 연결되어 입력받은 복합영상신호에서 색차신호대비 휘도신호를 상대적으로 더 지연시키는 하나 이상의 제1 딜레이 필터; 및
    상기 다수의 제1 딜레이 필터들을 통과하여 최종 출력되는 복합영상신호를 입력받아 색차신호대비 휘도신호가 대략 170nsec 지연되도록 딜레이 산포를 조정하여 출력하는 제2 딜레이 필터 및 딜레이보상부
    로 이루어지는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  7. 제 6 항에 있어서, 상기 다수의 제1 딜레이 필터들은
    신호입력단(in)에 반전입력단(-)이 연결되고 비반전입력단은 접지되며 출력단은 신호출력단(Vout)에 연결된 제1 게인-셀 트랜스컨덕터와,
    상기 제1 게인-셀 트랜스컨덕터의 출력에 출력단이 연결되고, 비반전입력단(+)은 접지되며 반전입력단(-)이 신호출력단(out)에 연결된 제2 게인-셀 트랜스컨덕터와,
    상기 제1,2 게인-셀 트랜스컨덕터의 출력과 신호입력단(in) 사이에 구비되는 캐패시터로 구성되며,
    상기 제1,2 게인-셀 트랜스컨덕터의 게인(Gm)을 조절하여 색차신호대비 휘도신호의 지연시간을 조정하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  8. 제 6 항에 있어서, 상기 제2딜레이 필터 및 딜레이보상부는
    신호입력단(in)에 반전입력단(-)이 연결되고 비반전입력단은 접지되며 출력단은 신호출력단(Vout)에 연결된 제1 게인-셀 트랜스컨덕터와,
    상기 제1 게인-셀 트랜스컨덕터의 출력에 자신의 출력단이 연결되고, 비반전입력단(+)은 접지되며 반전입력단(-)이 신호출력단(out)에 연결된 제2 게인-셀 트랜스컨덕터와,
    상기 제1,2 게인-셀 트랜스컨덕터의 출력과 신호입력단(in) 사이에 구비되는 캐패시터와,
    전류소스의 전류를 퓨징에 의하여 제어하여 상기 제1,2 게인-셀 트랜스컨덕터의 바이어스 전류를 증감시키는 딜레이보상회로로 구성되고,
    상기 딜레이보상회로를 통한 전류 조정에 의해 딜레이 산포를 조정하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  9. 제 1 항에 있어서, 상기 C/L 딜레이 보상부로 입력되는 비디오신호는 휘도신호와 색차신호가 분리된 것임을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  10. 제 9 항에 있어서, 상기 C/L 딜레이 보상부는
    휘도신호를 입력받아 170nes 지연시키는 C/L 딜레이 필터부; 및
    색차신호와 상기 C/L 딜레이 필터부로부터 출력된 휘도신호를 합하여 복합영상신호로 출력하는 가산기
    로 구성되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  11. 제 10 항에 있어서, 상기 C/L 딜레이 보상부는
    비디오신호중 휘도신호를 입력받아 게인을 조정하여 상기 C/L 딜레이 필터로 전달하는 제1 버퍼; 및
    비디오신호중 색차신호를 입력받아 게인을 조정하여 상기 가산기로 전달하는 제2 버퍼를 더 포함하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  12. 제 10 항에 있어서, 상기 C/L 딜레이 필터는
    휘도신호 입력단에 저항(R11) 및 커패시터(C12)를 각각 통해 접속한 반전단자 및 비반전단자를 포함하고, 상기 반전단자와 출력단자를 저항(R13)으로 접속하며, 상기 비반저단자를 저항(R12)을 통해 접지로 접속한 제1 연산증폭기(OP1)로 구성된 그룹 지연 등화회로로 구성되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  13. 제 12 항에 있어서, 상기 C/L 딜레이 필터는
    상기 제1연산증폭기(OP1)의 출력에 저항(R14) 및 커패시터(C12)를 통해 접속한 반전단자를 포함하고, 상기 저항(R14) 및 커패시터(C12)의 접속점에서 출력으로 커패시터(C13)를 접속하고, 또한 상기 저항(R14) 및 커패시터(C12)의 접속점에서 접지로 저항(R15)을 접속하며, 비반전단자를 접지로 접속한 제2 연산증폭기(OP2); 및
    상기 제1, 제2 연산증폭기(OP1,OP2)의 출력 각각에 저항(R17,R18)을 통해서 접속한 반전단자를 포함하고, 비반전단자를 접지로 접속하며, 상기 반전단자와 출력단을 저항(R19)으로 접속한 제3 연산증폭기(OP3)로 이루어진 노치필터를 더 포함하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  14. 제 10 항에 있어서, 상기 C/L 딜레이 필터는
    서로 직렬로 연결되어 전단에서 입력받은 휘도신호를 소정 시간씩 단계적으로 딜레이시키는 하나 이상의 제1 딜레이 필터; 및
    상기 하나 이상의 제1 딜레이 필터로부터 최종 출력되는 휘도신호를 입력받아 소정 시간 딜레이시키며, 휘도신호의 총 지연시간이 대략 170nsec가 되도록 딜레이 산포를 조정하는 제2 딜레이필터 및 딜레이보상부
    로 이루어지는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  15. 제 14 항에 있어서, 상기 다수의 제1 딜레이 필터들은
    휘도신호가 입력되는 신호입력단(in)에 반전입력단(-)이 연결되고 비반전입력단은 접지되며 출력단은 신호출력단(Vout)에 연결된 제1 게인-셀 트랜스컨덕터와,
    상기 제1 게인-셀 트랜스컨덕터의 출력에 자신의 출력단이 연결되고, 비반전입력단(+)은 접지되며 반전입력단(-)이 상기 신호출력단(out)에 연결된 제2 게인-셀 트랜스컨덕터와,
    상기 제1,2 게인-셀 트랜스컨덕터의 출력과 신호입력단(in) 사이에 구비되는 캐패시터로 구성되는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  16. 제 14 항에 있어서, 상기 제2 딜레이 필터 및 딜레이보상부는
    신호입력단(in)에 반전입력단(-)이 연결되고 비반전입력단은 접지되며 출력단은 신호출력단(out)에 연결된 제1 게인-셀 트랜스컨덕터와,
    상기 제1 게인-셀 트랜스컨덕터의 출력에 출력단이 연결되고, 비반전입력단(+)은 접지되며 반전입력단(-)이 신호출력단(Vout)에 연결된 제2 게인-셀 트랜스컨덕터와,
    상기 제1,2 게인-셀 트랜스컨덕터의 출력과 신호입력단(in) 사이에 구비되는 캐패시터와,
    전류소스의 전류를 퓨징에 의하여 증감시켜 상기 제1,2 게인-셀 트랜스컨덕터의 바이어스 전류로 인가함으로서, 제1,2 게인-셀 트랜스컨덕터의 게인을 조절하는 딜레이보상회로로 구성되고,
    상기 딜레이보상회로를 통한 전류 조정에 의해 공정산포에 의한 딜레이 산포를 조정하는 것을 특징으로 하는 C/L 딜레이 보상기능을 갖는 고주파 모듈레이터.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 기재된 고주파 모듈레이터를 구비하는 것을 특징으로 하는 셋탑박스.
KR10-2003-0007467A 2002-02-19 2003-02-06 Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스 KR100466077B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020020008688 2002-02-19
KR20020008688 2002-02-19
KR20020024740 2002-05-06
KR1020020024740 2002-05-06

Publications (2)

Publication Number Publication Date
KR20030069813A KR20030069813A (ko) 2003-08-27
KR100466077B1 true KR100466077B1 (ko) 2005-01-13

Family

ID=27736660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007467A KR100466077B1 (ko) 2002-02-19 2003-02-06 Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스

Country Status (2)

Country Link
US (1) US7079194B2 (ko)
KR (1) KR100466077B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE418841T1 (de) * 2002-09-27 2009-01-15 Nagravision Sa Datenentschlüsselungssystem für bedingten zugang
JP2006019946A (ja) * 2004-06-30 2006-01-19 Alps Electric Co Ltd ビデオ変調装置
KR100616618B1 (ko) 2004-09-03 2006-08-28 삼성전기주식회사 고주파 모듈레이터
JP4894858B2 (ja) * 2006-11-06 2012-03-14 パナソニック株式会社 受信機
US9749666B2 (en) * 2010-12-31 2017-08-29 Lg Innotek Co., Ltd. Display apparatus
CN103546743A (zh) * 2012-07-13 2014-01-29 鸿富锦精密工业（深圳）有限公司 视频信号异常的检测装置
CN105391959B (zh) * 2014-09-09 2019-04-02 鸿富锦精密工业（深圳）有限公司 信号合成电路
TWI581640B (zh) 2014-09-09 2017-05-01 鴻海精密工業股份有限公司 信號合成電路
US9681109B2 (en) 2015-08-20 2017-06-13 Qualcomm Incorporated Systems and methods for configurable demodulation
CN110536067B (zh) * 2019-09-04 2021-02-26 Oppo广东移动通信有限公司 图像处理方法、装置、终端设备及计算机可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34169E (en) * 1984-04-27 1993-01-26 Colorgraphics Systems, Inc. Phase responsive composite video signal control system
KR900000567Y1 (ko) * 1985-07-24 1990-01-30 알스프 덴기 가부시기 가이샤 Rf 모듈레이터
JPS6354883A (ja) * 1986-08-25 1988-03-09 Dx Antenna Co Ltd ヘッドエンド用変調装置
US4943847A (en) * 1986-09-19 1990-07-24 M/A-Com Government Systems, Inc. Extended definition television
DE4230449C2 (de) * 1992-09-11 1996-02-01 Agfa Gevaert Ag Verfahren und Vorrichtung zur Herstellung von Bildern bildmäßiger Vorlagen
US5541671A (en) 1995-02-06 1996-07-30 Thomson Consumer Electronics Inc. User channel selection control for a video reciever RF modulator

Also Published As

Publication number Publication date
KR20030069813A (ko) 2003-08-27
US7079194B2 (en) 2006-07-18
US20030156228A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JPH07500957A (ja) 利得制御増幅器
KR100466077B1 (ko) Ｃ／ｌ 딜레이 보상기능을 갖는 고주파 모듈레이터 및이를 이용하여 구현된 셋탑박스
EP0656164B1 (en) Television receiver
US6483554B1 (en) Tuner circuit
CA1250947A (en) Television receiver with auxiliary video input
JP2895494B2 (ja) テレビ信号に於けるノイズ削減
US4422052A (en) Delay circuit employing active bandpass filter
KR20010108449A (ko) Ｉｆ 신호 처리 장치
JP2008219942A (ja) 一体化ｄｖｂフィルタ
CA1124851A (en) Intercarrier sound system
FI67979B (fi) Behandlingssteg foer en videosignal
US3600514A (en) Solid-state luminance channel for color television receiver
CN1666570B (zh) 立体声信号处理装置
JP3526195B2 (ja) Ｓｅｃａｍクロマフィルタ回路
EP1370077B1 (en) Trap circuit and television receiver for its application
US6678013B2 (en) Intermediate frequency circuit of digital television tuner having flat transmission characteristic in intermediate frequency band
JP3431224B2 (ja) 多信号源テレビジョン受信機用輝度信号フィルタ
KR0121455Y1 (ko) Uhf용 고주파 변조기의 고조파세력억제회로
JPH09181624A (ja) 電子チューナ
JP3600401B2 (ja) テレビジョン信号送信回路
JPH1169245A (ja) テレビジョン信号の中間周波回路
KR800000317B1 (ko) 자동명도 채널주파수 응답 제어장치
US20030218697A1 (en) Broadband television tuner front end
US20060001778A1 (en) Video modulating apparatus including video equalizer
JP2003259332A (ja) デジタルｃａｔｖ用チューナ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee