JP2001332511A - 電極構造体の形成方法及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ポリメタル構造を有するゲート電極におい
て、ポリシリコン膜と高融点金属膜との間の界面抵抗を
低くする。 【解決手段】 半導体基板１０上にゲート絶縁膜１１を
介してポリシリコン膜１２を堆積した後、該ポリシリコ
ン膜１２の上に、第１の窒化チタン膜１４、チタン膜１
５及び第２の窒化チタン膜１６からなるバリア膜を形成
する。バリア膜の上にタングステン膜１８を堆積して、
ポリシリコン膜１２、第１の窒化チタン膜１４、チタン
膜１５、第２の窒化チタン膜１６及びタングステン膜１
８からなる電極構造体を形成した後、該電極構造体に対
して７５０℃以上の熱処理を施す。このようにすると、
第１の窒化チタン膜１４中の窒素がチタン膜１５及びポ
リシリコン膜１２に拡散して、ポリシリコン膜１２とタ
ングステン膜１８との間に新たな窒化チタン膜１９が形
成されると共に、ポリシリコン膜１２の表面に窒化シリ
コンからなり厚さの小さい反応層２０が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ポリシリコン又は
アモルファスシリコンからなる下層膜と、高融点金属か
らなる上層膜とを有する電極構造体の製造方法、及び該
電極構造体からなるゲート電極を有する半導体装置の製
造方法に関する。

【０００２】

【従来の技術】従来のＭＯＳトランジスタにおいては、
ゲート電極はポリシリコン膜により形成されていたが、
ＬＳＩの微細化及び高速化の進展に伴って、ＭＯＳトラ
ンジスタのゲート電極の低抵抗化の要求が大きくなって
きた。

【０００３】そこで、ゲート電極の低抵抗化を図るべ
く、ゲート電極として、下層のポリシリコン膜と上層の
高融点金属膜との積層膜からなるポリメタルゲート電極
を用いる技術が提案されていると共に、上層の高融点金
属膜としてはタングステン膜が提案されている。上層の
高融点金属膜としてタングステン膜を用いると、ゲート
電極の抵抗値を小さくすることができる。

【０００４】ところで、ポリシリコン膜とタングステン
膜との間には、ポリシリコン膜中に導入された不純物
（例えば、Ｂ、Ｐ、Ａｓ）のタングステン膜への拡散を
防止するために、窒化タングステン（ＷＮ_x ）又は窒化
チタン（ＴｉＮ）からなるバリア膜が必要になる（例え
ば、特開平１１−２６１０５９号公報又は特開平７−２
３５５４２号公報を参照）。

【０００５】図１２（ａ）は、第１の従来例に係る電極
構造体の断面構造を示している。図１２（ａ）に示すよ
うに、半導体基板１の上にゲート絶縁膜２を介してゲー
ト電極が形成されており、該ゲート電極は、下側から順
次形成された、ポリシリコン膜３、窒化タングステン
（ＷＮ_x ）からなるバリア膜４Ａ及びタングステン膜５
により構成されている。

【０００６】図１２（ｂ）は、第２の従来例に係る電極
構造体の断面構造を示している。図１２（ａ）に示すよ
うに、半導体基板１の上にゲート絶縁膜２を介してゲー
ト電極が形成されており、該ゲート電極は、下側から順
次形成された、ポリシリコン膜３、窒化チタン（Ｔｉ
Ｎ）からなるバリア膜４Ｂ及びタングステン膜５により
構成されている。

【０００７】ところで、第１の従来例においては、後工
程において熱処理が施されると、図１２（ｃ）に示すよ
うに、窒化タングステンからなるバリア膜４Ａの窒素が
蒸発してバリア膜４Ａがタングステン膜５に変化すると
共に、バリア膜４Ａの窒素とポリシリコン膜３のシリコ
ンとが反応して、ポリシリコン膜３とタングステン膜５
との間に抵抗値が極めて大きい窒化シリコン（ＳｉＮ）
からなる反応層６が形成され、これによって、ゲート電
極の抵抗値が大きくなってしまうという問題がある。

【０００８】そこで、特開平７−２３５５４２号公報に
おいては、窒化シリコンからなる反応層６の窒素の面密
度を所定値以下にすると、反応層６のシート抵抗が低く
なって、ゲート電極の抵抗値を低減することができると
提案している。

【０００９】

【発明が解決しようとする課題】ところで、本件発明者
は、第１の従来例において、反応層６の窒素の面密度を
所定値以下にしても、ゲート電極の抵抗値を低減するこ
とはできないという事実に直面した。

【００１０】そこで、第１の従来例においてゲート電極
の抵抗値を低減することができない理由について種々の
検討を加えた結果、以下のことを見い出した。すなわ
ち、反応層６における窒素の面密度を低減するべく、バ
リア膜４Ａの厚さを０．１〜１．０ｎｍ程度に小さくす
ると、バリア膜４Ａがバリア機能を発揮することができ
ずタングステンシリサイド（ＷＳｉ_x ）が形成されてし
まうため、ゲート電極の抵抗値を低くすることができな
い。一方、バリア膜４Ａの厚さを１．０ｎｍを超える程
度に大きくすると、バリア機能は発揮されるが、ポリシ
リコン膜３とタングステン膜５との間に、抵抗値が極め
て大きい窒化シリコンからなる反応層６が形成されるの
で、ポリシリコン膜３とタングステン膜５との間の界面
抵抗値が大きくなってしまう。

【００１１】また、窒化タングステン膜は耐熱性に劣る
ため、７５０℃以上の熱処理が施されると、窒化タング
ステン膜中の窒素が多量に拡散してしまいタングステン
膜になってしまうという問題もある。

【００１２】第２の従来例のように、窒化チタンからな
るバリア膜を用いた場合には、以下に説明する理由によ
って、ポリシリコン膜とタングステン膜との間に、抵抗
値が極めて大きい窒化シリコンからなる反応層６が形成
されるので、ポリシリコン膜３とタングステン膜５との
間の界面抵抗値が大きくなってしまう。

【００１３】まず、図１３（ａ）に示すように、半導体
基板１の上にはゲート絶縁膜２を介してポリシリコン膜
３が形成されており、該ポリシリコン膜３には、ｐ型の
ゲート電極を形成する場合にはボロン等のｐ型不純物が
ドーピングされていると共に、ｎ型のゲート電極を形成
する場合にはリン等のｎ型不純物がドーピングされてい
る。次に、ポリシリコン膜３の上に窒化チタン膜４Ｂを
堆積するため、半導体基板１を、チタンを主成分とする
チタンターゲット７が配置されたチャンバー内に搬入し
た後、該チャンバー内にアルゴンガスと窒素ガスとの混
合ガスを導入すると共に該チャンバー内において放電を
起こさせる。このようにすると、アルゴンガスと窒素ガ
スからなるプラズマが発生し、プラズマ中の窒素イオン
とポリシリコン膜３中のシリコンとが反応して、ポリシ
リコン膜３の表面に窒化シリコン膜からなる反応層６が
形成される。そして、図１３（ｂ）に示すように、チタ
ンターゲット７が窒化されて窒化チタン膜８が形成され
ると共に、窒化チタン膜８から窒化チタンが弾き飛ばさ
れ、反応層６の上に窒化チタンからなるバリア膜４Ｂが
形成される。

【００１４】次に、半導体基板１を、タングステンを主
成分とするタングステンターゲット９が配置されたチャ
ンバー内に移送した後、該チャンバー内にアルゴンガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスからなるプラズ
マが発生し、プラズマ中のアルゴンイオンのスパッタリ
ングによりタングステンターゲット９からタングステン
が弾き飛ばされ、弾き飛ばされたタングステンが窒化チ
タン膜４Ｂの表面に堆積されるので、図１３（ｃ）に示
すように、窒化チタン膜４Ｂの上に反応層６を介してタ
ングステン膜５が形成される。

【００１５】次に、半導体基板１に、ＭＯＳトランジス
タのソース又はドレインとなる不純物層を形成した後、
該不純物層を活性化するために例えば７５０℃以上の熱
処理を施すと、図１４（ａ）に示すように、バリア膜４
Ｂ中の余剰な窒素がポリシリコン膜３の上部に拡散する
ため、図１４（ｂ）に示すように、窒化チタンからなる
反応層６の厚さが大きくなる。

【００１６】また、本件発明者は、熱処理温度と熱処理
後のバリア膜の界面抵抗との関係についても検討を加え
た。図１５は、熱処理温度（℃）と、熱処理後のポリシ
リコン膜と高融点金属膜との間の界面抵抗（Ｒ_c ）との
関係を示しており、図１５において、●はｎ型のポリシ
リコン膜（ＮＰＳと表示）の上に窒化タングステン（Ｗ
Ｎ_x ）からなるバリア膜を形成した場合を示し、○はｐ
型のポリシリコン膜（ＰＰＳと表示）の上に窒化タング
ステンからなるバリア膜を形成した場合を示し、◆はｎ
型のポリシリコン膜の上に窒化チタン（ＴｉＮ）からな
るバリア膜を形成した場合を示し、◇はｐ型のポリシリ
コン膜の上に窒化チタンからなるバリア膜を形成した場
合を示している。また、図１５においては、非オーミッ
クであるため、界面抵抗としては１ｍＡ／μｍ² の電流
を流した場合の抵抗値を示している。

【００１７】図１５から、窒化チタンからなるバリア膜
４Ｂを用いた場合には、熱処理の温度が低くても界面抵
抗が高いことが分かる。また、本件発明者らの実験で
は、窒化チタンからなるバリア膜４Ｂを用いた場合に
は、熱処理を施さなくても界面抵抗は高い。その理由
は、図１３（ａ）〜（ｃ）に示すように、ポリシリコン
膜３とバリア膜４Ｂとの間に窒化チタンからなる反応層
６が形成されているためである。

【００１８】また、窒化タングステンからなるバリア膜
４Ａを用いた場合には、窒化チタンからなるバリア膜４
Ｂを用いた場合に比べて界面抵抗は低いが、７５０℃以
上の温度の熱処理を施すと、界面抵抗は急激に高くなる
ことが分かる。その理由は、窒化タングステンからなる
バリア膜４Ａを用いた場合に７５０℃以上の温度の熱処
理を施すと、窒化タングステン中の窒素が拡散し、ポリ
シリコン膜３とタングステン膜５との間に窒化シリコン
からなる反応層６が形成されるためである。

【００１９】ポリシリコン膜３とタングステン膜５との
間の界面抵抗（Ｒ_c ）が大きくなるとＭＯＳトランジス
タの動作速度は遅くなる。すなわち、ゲート電極がＡＣ
（交流）動作をする場合、ゲート絶縁膜に発生する分布
容量に対して充放電が繰り返し行なわれるため、分布界
面抵抗に電流が流れるので、分布界面抵抗の影響が現わ
れ、これによって、ＭＯＳトランジスタの動作速度は遅
くなるのである。ＭＯＳトランジスタの動作速度が遅く
なると、ＬＳＩの動作速度が遅くなって信号遅延時間が
増加するという問題がある。ＬＳＩの動作速度が重要視
される現在においては、ＭＯＳトランジスタの動作速度
は、数％程度劣化するだけでも大きな問題となる。

【００２０】前記に鑑み、本発明は、ポリシリコン膜と
高融点金属膜との間の界面抵抗を低くすることを目的と
する。

【００２１】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る電極構造体の形成方法は、シリコンを
主成分とするシリコン含有膜の上にバリア膜を形成する
工程と、前記バリア膜の上に高融点金属膜を堆積して、
前記シリコン含有膜、前記バリア膜及び前記高融点金属
膜からなる積層膜を形成する工程と、前記積層膜に対し
て７５０℃以上の温度で熱処理を施す工程とを備えた電
極構造体の形成方法を前提とし、前記バリア膜を形成す
る工程は、前記シリコン含有膜の上に金属の窒化物から
なる第１の金属膜を形成する工程と、前記第１の金属膜
の上に、前記金属からなるか又は前記金属の窒化物から
なり前記第１の金属膜よりも窒素の含有量が少ない第２
の金属膜を形成する工程と、前記第２の金属膜の上に、
前記金属の窒化物からなり前記第２の金属膜よりも窒素
の含有量が多い第３の金属膜を形成する工程とを含む。

【００２２】本発明に係る電極構造体の形成方法による
と、熱処理を施した際に、第１の金属膜に含まれる窒素
及び第３の金属膜に含まれる窒素の各一部は第２の金属
膜の窒化に消費され、第１の金属膜に含まれる窒素のう
ちシリコン含有膜の窒化に寄与する窒素の量は少なくな
るため、シリコン含有膜とバリア膜との界面には、シリ
コン窒化膜からなり抵抗値の極めて大きい反応層が形成
されないか又は形成されてもその厚さは小さいので、シ
リコン含有膜と高融点金属膜との間の界面抵抗は低くな
る。

【００２３】本発明に係る電極構造体の形成方法におい
て、前記金属はチタンであることが好ましい。

【００２４】本発明に係る電極構造体の形成方法におい
て、前記バリア膜を形成する工程は、前記金属を主成分
とするターゲットの表面に形成された前記金属の窒化物
膜に対して、窒素ガスが実質的に含まれない不活性ガス
を用いるスパッタリングを行なうことにより、前記金属
の窒化物を前記シリコン含有膜の上に堆積して前記第１
の金属膜を形成した後、前記金属を前記第１の金属膜の
上に堆積して前記第２の金属膜を形成する工程と、前記
ターゲットに対して、窒素ガスと不活性ガスとの混合ガ
スを用いるスパッタリングを行なうことにより、前記金
属と前記混合ガスに含まれる窒素とが反応してなる前記
金属の窒化物を前記第２の金属膜の上に堆積して前記第
３の金属膜を形成する工程とを含むことが好ましい。

【００２５】このように、第１の金属膜を形成する工程
は、窒素ガスが実質的に含まれない不活性ガスを用いる
スパッタリングを行なうため、シリコン含有膜の表面に
シリコン窒化膜が形成されないので、シリコン含有膜と
高融点金属膜との間の界面抵抗は一層低くなる。また、
同一のターゲットを用いて、スパッタリング用のガスを
切り替えるだけで、第１の金属膜、第２の金属膜及び第
３の金属膜を連続的に形成することができるので、スル
ープットが向上する。

【００２６】この場合、前記バリア膜を形成する工程の
後に、前記第３の金属膜を形成する工程において前記タ
ーゲットの表面に形成された前記金属の窒化物膜に対し
て、窒素ガスが実質的に含まれない不活性ガスを用いて
スパッタリングを行なう工程をさらに備えていることが
好ましい。

【００２７】このように、第３の金属膜を形成する工程
においてターゲットの表面に形成された金属窒化物膜
を、窒素ガスが実質的に含まれない不活性ガスによりス
パッタリングする工程を備えていると、金属窒化物膜に
含まれる窒素の濃度が低くなるため、該金属窒化物膜を
用いて形成される第１の金属膜の窒素濃度が低減するの
で、シリコン含有膜の窒化に寄与する窒素の量が一層少
なくなる。このため、シリコン含有膜とバリア膜との界
面には、シリコン窒化膜からなる反応層が一層形成され
難くなると共に形成されてもその厚さは一層小さくなる
ので、シリコン含有膜と高融点金属膜との間の界面抵抗
は一層低くなる。

【００２８】本発明に係る電極構造体の形成方法におい
て、前記バリア膜を形成する工程は、表面に前記金属の
窒化物膜が形成されている前記金属を主成分とするター
ゲットが配置されているチャンバー内に窒素ガスが実質
的に含まれない不活性ガスを導入すると共に前記チャン
バー内に放電を起こさせて、前記金属の窒化物膜から弾
き飛ばされた前記金属の窒化物を前記シリコン含有膜の
上に堆積することにより前記第１の金属膜を形成した
後、前記金属を前記第１の金属膜の上に堆積することに
より前記第２の金属膜を形成する工程と、前記ターゲッ
トが配置されている前記チャンバー内に窒素ガスと不活
性ガスとの混合ガスを導入すると共に、前記チャンバー
内に放電を起こさせて、前記金属と前記混合ガスに含ま
れる窒素とが反応してなる前記金属の窒化物を前記第２
の金属膜の上に堆積することにより前記第３の金属膜を
形成する工程とを含むことが好ましい。

【００２９】このようにすると、第１の金属膜を形成す
る工程は、チャンバー内に窒素ガスが実質的に含まれな
い不活性ガスを導入するため、シリコン含有膜の表面に
シリコン窒化膜が形成されないので、シリコン含有膜と
高融点金属膜との間の界面抵抗は一層低くなる。また、
同一のチャンバー内に配置された同一のターゲットを用
いて、スパッタリング用のガスを切り替えるだけで、第
１の金属膜、第２の金属膜及び第３の金属膜を連続的に
形成することができるので、スループットが向上する。

【００３０】この場合、前記バリア膜を形成する工程の
後に、前記チャンバー内に窒素ガスが実質的に含まれな
い不活性ガスを導入すると共に前記チャンバー内に放電
を起こさせる工程をさらに備えていることが好ましい。

【００３１】このように、バリア膜を形成する工程の後
に、チャンバー内に窒素ガスが実質的に含まれない不活
性ガスを導入すると共にチャンバー内に放電を起こさせ
る工程を備えていると、第３の金属膜を形成する工程に
おいてターゲットの表面に形成された金属窒化物膜を、
窒素ガスが実質的に含まれない不活性ガスによりスパッ
タリングすることができるため、金属窒化物膜に含まれ
る窒素の濃度が低くなり、該金属窒化物膜を用いて形成
される第１の金属膜の窒素濃度が低減する。従って、シ
リコン含有膜の窒化に寄与する窒素の量が一層少なくな
るため、シリコン含有膜とバリア膜との界面には、シリ
コン窒化膜からなる反応層が一層形成され難くなると共
に形成されてもその厚さは一層小さくなるので、シリコ
ン含有膜と高融点金属膜との間の界面抵抗は一層低くな
る。

【００３２】本発明に係る半導体装置の製造方法は、半
導体領域上にポリシリコン膜を形成する工程と、前記ポ
リシリコン膜の上にバリア膜を形成する工程と、前記バ
リア膜の上に高融点金属膜を堆積して、前記シリコン含
有膜、前記バリア膜及び前記高融点金属膜からなるゲー
ト電極を形成する工程と、前記半導体領域に前記ゲート
電極をマスクとして不純物をイオン注入してソース又は
ドレインとなる不純物層を形成する工程と、７５０℃以
上の温度で熱処理を施して前記不純物層を活性化させる
工程とを備えた半導体装置の製造方法を前提とし、前記
バリア膜を形成する工程は、前記シリコン含有膜の上に
金属の窒化物からなる第１の金属膜を形成する工程と、
前記第１の金属膜の上に、前記金属からなるか又は前記
金属の窒化物からなり前記第１の金属膜よりも窒素の含
有量が少ない第２の金属膜を形成する工程と、前記第２
の金属膜の上に、前記金属の窒化物からなり前記第２の
金属膜よりも窒素の含有量が多い第３の金属膜を形成す
る工程とを含む。

【００３３】本発明に係る半導体装置の製造方法による
と、本発明に係る電極構造体の形成方法を用いて半導体
装置を製造するため、ソース又はドレインとなる不純物
層を活性化するために７５０℃以上の熱処理を施して
も、ゲート電極におけるポリシリコン膜と高融点金属膜
との間の界面抵抗を低くすることができる。

【００３４】本発明に係る半導体装置の製造方法におい
て、前記金属はチタンであることが好ましい。

【００３５】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る電極構造体の形成方法として、
ゲート電極の形成方法について、図１（ａ）〜（ｃ）、
図２（ａ）〜（ｃ）及び図３を参照しながら説明する。

【００３６】まず、図１（ａ）に示すように、シリコン
基板１０の上にシリコン酸化膜からなるゲート絶縁膜１
１を形成した後、該ゲート絶縁膜１１の上に、減圧ＣＶ
Ｄ法によりアモルファスシリコン膜を堆積する。

【００３７】次に、アモルファスシリコン膜におけるｎ
型ゲート電極形成領域にリン（Ｐ）イオンを１０ＫｅＶ
の注入エネルギー及び８×１０¹⁵ｃｍ^-2のドーズ量でド
ーピングすると共に、アモルファスシリコン膜における
ｐ型ゲート電極形成領域にボロン（Ｂ）イオンを５Ｋｅ
Ｖの注入エネルギー及び５×１０¹⁵ｃｍ^-2のドーズ量で
ドーピングする。次に、リンイオン又はボロンイオンが
ドーピングされたアモルファスシリコン膜に対して８０
０℃の温度下で３０秒間の熱処理を施すことにより、ア
モルファスシリコン膜を結晶化してｎ型又はｐ型のポリ
シリコン膜１２を形成した後、ポリシリコン膜１２の表
面に形成されているシリコン酸化膜をフッ酸系の洗浄液
を用いて除去する。

【００３８】次に、準備工程として、図３に示すよう
に、チタンを主成分とするチタンターゲットが配置され
ているチャンバー内にアルゴンガスと窒素ガスとの混合
ガスを導入すると共にチャンバー内に放電を起こさせ
て、チタンターゲットの表面に窒化チタン膜を形成す
る。

【００３９】次に、ウエハ入れ替え工程として、準備工
程で用いた半導体基板（ウエハ）を搬出した後、図１
（ｂ）に示すように、半導体基板１０を、表面に窒化チ
タン膜１３ａが形成されているチタンターゲット１３が
配置されたチャンバーＡ内に搬入する。

【００４０】次に、図３に示すように、該チャンバーＡ
内にアルゴンガスを導入すると共に該チャンバーＡ内に
おいて放電を起こさせる。このようにすると、アルゴン
ガスからなるプラズマが発生し、プラズマ中のアルゴン
イオンがチタンターゲット１３の表面の窒化チタン膜１
３ａをスパッタリングするので、図１（ｂ）に示すよう
に、ポリシリコン膜１２の表面には第１の金属膜として
の第１の窒化チタン膜１４が堆積される。尚、この工程
において、チタンターゲット１３の表面に形成されてい
る窒化チタン膜１３ａは消滅する。

【００４１】次に、チャンバーＡ内へのアルゴンガスの
導入及びチャンバー内での放電を継続すると、プラズマ
中のアルゴンイオンがチタンターゲット１３をスパッタ
リングするので、図１（ｃ）に示すように、第１の窒化
チタン膜１４の上には第２の金属膜としてのチタン膜１
５が堆積される。

【００４２】次に、図３に示すように、放電を一旦停止
した後、チャンバーＡ内にアルゴンガスと窒素ガスとの
混合ガスを導入すると共に、再び放電を起こさせると、
図２（ａ）に示すように、チタン膜１５の表面に、第３
の金属膜としての第２の窒化チタン膜１６が形成される
と共に、チタンターゲット１３の表面にも窒化チタン膜
１３ａが形成される。

【００４３】第１の実施形態によると、表面に窒化チタ
ン膜１３ａが形成されているチタンターゲット１３が配
置されたチャンバーＡ内にアルゴンガスを導入すること
により、第１の金属膜としての窒化チタン膜１４と第２
の金属膜としてのチタン膜１５とを連続して堆積するこ
とができると共に、その後、チャンバーＡ内にアルゴン
ガスと窒素ガスとの混合ガスを導入することにより、チ
タン膜１５の上に第３の金属膜としての窒化チタン膜１
６を形成することができる。すなわち、チタンターゲッ
ト１３を取り替えることなく、チャンバーＡ内に導入す
るガスを切り替えるのみで、第１の窒化チタン膜１４、
チタン膜１５及び第２の窒化チタン膜１６を連続的に形
成することができるので、スループットが向上する。

【００４４】尚、第２の窒化チタン膜１６を形成する工
程においてチタンターゲット１３の表面に形成された窒
化チタン膜１３ａを、ポリシリコン膜１２の表面に第１
の窒化チタン膜１４を堆積する工程に用いることができ
る。つまり、第３の金属膜の形成工程と前述した準備工
程とを同じ工程で行なうことができる。このようにする
とスループットが一層向上する。

【００４５】次に、図２（ｂ）に示すように、半導体基
板１０を、タングステンを主成分とするタングステンタ
ーゲット１７が配置されたチャンバーＢ内に移送した
後、該チャンバーＢ内にアルゴンガスを導入すると共に
該チャンバーＢ内に放電を起こさせる。このようにする
と、アルゴンガスからなるプラズマが発生し、プラズマ
中のアルゴンイオンがタングステンターゲット１７をス
パッタリングするので、第２の窒化チタン膜１６の上に
高融点金属膜としてのタングステン膜１８が堆積され
る。以上説明した、ポリシリコン膜１２、第１の窒化チ
タン膜１４、チタン膜１５、第２の窒化チタン膜１６及
びタングステン膜１８により電極構造体としてのゲート
電極が構成され、また、第１の窒化チタン膜１４、チタ
ン膜１５及び第２の窒化チタン膜１６によりバリア膜が
構成される。尚、バリア膜の厚さとしては、ゲート電極
の厚さが大きくなり過ぎないようにするため、５ｎｍ〜
２０ｎｍ程度であることが好ましい。

【００４６】次に、図示は省略しているが、半導体基板
１０にゲート電極をマスクとして不純物をドーピングし
て、ソース又はドレインとなる不純物層を形成した後、
不純物を活性化するために例えば７５０℃以上の熱処理
を施す。

【００４７】ところで、ポリシリコン膜１２とチタン膜
１５との間には第１の窒化チタン膜１４が介在している
ため、７５０℃以上の熱処理を施しても、ポリシリコン
膜１２の表面には、抵抗値の高いチタンシリサイド（Ｔ
ｉＳｉ₂ ）が形成されない。

【００４８】また、７５０℃以上の熱処理工程におい
て、第１の窒化チタン膜１４中に存在する窒素はチタン
膜１５及びポリシリコン膜１２に拡散する。この際、第
１の窒化チタン膜１４中及び第２の窒化チタン膜１６中
の過剰な窒素がチタン膜１５に拡散することにより、チ
タン膜１５が窒化チタン膜に変化するので、図２（ｃ）
に示すように、新たな窒化チタン膜１９が形成される。
また、第１の窒化チタン膜１４中の窒素がポリシリコン
膜１２に拡散することにより、ポリシリコン膜１２と窒
化チタン膜１９との界面に、シリコン及び窒素を主成分
とする反応層２０が形成される。

【００４９】前述したように、シリコン及び窒素を主成
分とする反応層２０の抵抗値は極めて大きいため、反応
層２０の厚さが大きい場合には、ポリシリコン膜１２と
タングステン膜１８との間の界面抵抗は高くなる。

【００５０】ところが、第１の実施形態においては、第
１の窒化チタン膜１４の上にチタン膜１５が形成されて
いるため、第１の窒化チタン膜１５中の窒素はチタン膜
１５の窒化に消費され、ポリシリコン膜１２の窒化に寄
与する窒素の量は少なくなるので、反応層２０の厚さは
従来に比べて著しく小さくなる。

【００５１】また、熱処理工程において、第２の窒化チ
タン膜１６中の窒素も拡散するが、第２の窒化チタン膜
１６の下側にチタン膜１５が存在しているため、第２の
窒化チタン膜１６中の窒素はチタン膜１５の窒化に費や
されるためポリシリコン膜１２に到達せず、これによ
り、第２の窒化チタン膜１６中の窒素に起因する反応層
は形成されない。

【００５２】従って、第１の実施形態によると、ポリシ
リコン膜１２とタングステン膜１８との間の界面抵抗は
大きく低減する。

【００５３】また、第１の窒化チタン膜１４の厚さとし
ては、３ｎｍ以下が好ましく２ｎｍ程度が最も好まし
い。その理由は、第１の窒化チタン膜１４の厚さが３ｎ
ｍを超えると、７５０℃以上の熱処理工程において形成
される反応層２０の厚さが大きくなって、ポリシリコン
膜１２とタングステン膜１８との間の界面抵抗が高くな
る恐れがあるためである。

【００５４】図４（ａ）、（ｂ）は、バリア膜を構成す
る、第１の窒化チタン膜１４、チタン膜１５及び第２の
窒化チタン膜１６における窒素含有量の分布を示してお
り、横軸はバリア膜とポリシリコン膜との界面から基板
側にかけての距離を示している。

【００５５】図４（ａ）に示す窒素含有量分布において
は、第１の金属膜（第１の窒化チタン膜１４）のポリシ
リコン膜との界面ではＴｉＮであるが、基板側に向かう
につれて窒素含有量が徐々に低下し、第１の金属膜と第
２の金属膜（チタン膜１５）との界面では窒素含有量は
０になっている。また、第２の金属膜と第３の金属膜
（第２の窒化チタン膜１６）との界面では窒素含有量は
０であるが、基板側に向かうにつれて窒素含有量は徐々
に増加し、やがてＴｉＮになっている。

【００５６】図４（ｂ）に示す窒素含有量分布において
は、第１の金属膜（第１の窒化チタン膜１４）のポリシ
リコン膜との界面ではＴｉＮであるが、基板側に向かう
につれて窒素含有量が徐々に低下し、第１の金属膜と第
２の金属膜（チタン膜１５）との界面では窒素含有量は
ＴｉＮの半分程度になっており、第２の金属膜の深さ方
向の中央部では窒素含有量が大きく低減している。ま
た、第２の金属膜と第３の金属膜（第２の窒化チタン膜
１６）との界面では窒素含有量はＴｉＮの半分程度であ
るが、基板側に向かうにつれて窒素含有量は徐々に増加
し、やがてＴｉＮになっている。

【００５７】図４（ｂ）に示すような窒素含有量分布を
実現するためには、チタン膜１５を形成するためにアル
ゴンガスを導入する時間を短縮したり又は放電のパワー
を低くしたりするとよい。

【００５８】尚、第１の実施形態においては、表面に窒
化チタン膜１３ａが形成されたチタンターゲット１３を
用いて、第１の窒化チタン膜１４、チタン膜１５及び第
２の窒化チタン膜１６を連続的に形成したため、窒素含
有量は徐々に減少していると共に徐々に増加している
が、窒化チタンを主成分とするターゲットとチタンを主
成分とするターゲットとを使い分けると、窒素含有量は
連続的に変化せずに第１及び第２の窒化チタン膜１４、
１６と、チタン膜１５との間で窒素含有量は一気に変化
する。

【００５９】（第２の実施形態）以下、本発明の第２の
実施形態に係る電極構造体の形成方法として、ゲート電
極の形成方法について、図１（ａ）〜（ｃ）、図５
（ａ）〜（ｃ）及び図６を参照しながら説明する。

【００６０】第１の実施形態と同様、図１（ａ）に示す
ように、シリコン基板１０の上にゲート絶縁膜１１を形
成した後、該ゲート絶縁膜１１の上にポリシリコン膜１
２を堆積する。

【００６１】次に、準備工程として、図６に示すよう
に、チタンを主成分とするチタンターゲットが配置され
ているチャンバー内にアルゴンガスと窒素ガスとの混合
ガスを導入すると共にチャンバー内に放電を起こさせ
て、チタンターゲットの表面に窒化チタン膜を形成す
る。

【００６２】次に、半導体基板１０を、表面に窒化チタ
ン膜１３ａが形成されているチタンターゲット１３が配
置されたチャンバーＡ内に搬入して、第１の実施形態と
同様、図１（ｂ）に示すように、ポリシリコン膜１２の
表面に第１の金属膜としての窒化チタン膜１４を形成し
た後、図１（ｃ）に示すように、第１の窒化膜１４の上
にチタン膜１５を形成する。

【００６３】次に、図６に示すように、放電をいったん
停止した後、チャンバーＡ内にアルゴンガスと窒素ガス
との混合ガスを導入すると共に再び放電を起こさせて、
図５（ａ）に示すように、チタン膜１５の表面に、第３
の金属膜としての第２の窒化チタン膜１６を形成すると
共に、チタンターゲット１３の表面にも窒化チタン膜１
３ａを形成する。

【００６４】次に、図６に示すように、チャンバーＡ内
にアルゴンガスのみを導入すると共にチャンバーＡ内で
の放電を継続するターゲットクリーニング工程を行な
う。このようにすると、チタンターゲット１３の表面の
窒化チタン膜１３ａがアルゴンイオンによりスパッタリ
ングされるので、窒化チタン膜１３ａの窒素含有量が低
くなると共に、図５（ｂ）に示すように、第２の窒化チ
タン膜１６の上に第３の窒化チタン膜２１が堆積され
る。

【００６５】次に、図５（ｃ）に示すように、半導体基
板１０を、タングステンを主成分とするタングステンタ
ーゲット１７が配置されたチャンバーＢ内に移送した
後、該チャンバーＢ内にアルゴンガスを導入すると共に
該チャンバーＢ内に放電を起こさせて、第３の窒化チタ
ン膜２１の上に高融点金属膜としてのタングステン膜１
８を堆積する。以上説明した、ポリシリコン膜１２、第
１の窒化チタン膜１４、チタン膜１５、第２の窒化チタ
ン膜１６、第３の窒化チタン膜２１及びタングステン膜
１８により電極構造体としてのゲート電極が構成され、
また、第１の窒化チタン膜１４、チタン膜１５、第２の
窒化チタン膜１６及び第３の窒化チタン膜２１によりバ
リア膜が構成される。

【００６６】図７（ａ）、（ｂ）は、バリア膜を構成す
る、第１の窒化チタン膜１４、チタン膜１５及び第２の
窒化チタン膜１６における窒素含有量の分布を示してお
り、横軸はバリア膜とポリシリコン膜との界面から基板
側にかけての距離を示している。尚、第３の窒化チタン
膜２１における窒素含有量については省略している。

【００６７】図７（ａ）に示す窒素含有量分布において
は、第１の金属膜（第１の窒化チタン膜１４）のポリシ
リコン膜との界面ではＴｉＮよりも窒素含有量が少ない
と共に、基板側に向かうにつれて窒素含有量が徐々に低
下し、第１の金属膜と第２の金属膜（チタン膜１５）と
の界面では窒素含有量は０になっている。また、第２の
金属膜と第３の金属膜（第２の窒化チタン膜１６）との
界面では窒素含有量は０であるが、基板側に向かうにつ
れて窒素含有量は徐々に増加し、やがてＴｉＮになって
いる。

【００６８】図７（ｂ）に示す窒素含有量分布において
は、第１の金属膜（第１の窒化チタン膜１４）のポリシ
リコン膜との界面ではＴｉＮよりも窒素含有量が少ない
と共に、基板側に向かうにつれて窒素含有量が徐々に低
下し、第１の金属膜と第２の金属膜（チタン膜１５）と
の界面では窒素含有量はＴｉＮの半分以下になってい
る。また、第２の金属膜と第３の金属膜（第２の窒化チ
タン膜１６）との界面では窒素含有量はＴｉＮの半分程
度であるが、基板側に向かうにつれて窒素含有量は徐々
に増加し、やがてＴｉＮになっている。

【００６９】第２の実施形態によると、チタン膜１５の
表面に第２の窒化チタン膜１６を形成した後、チャンバ
ーＡ内にアルゴンガスのみを導入するターゲットクリー
ニング工程を行なうため、第１の窒化チタン膜１４の堆
積に用いられる窒化チタン膜１３ａの窒素含有量が低く
なる。従って、図７（ａ）と図４（ａ）との対比、及び
図７（ｂ）と図４（ｂ）との対比から分かるように、第
１の窒化チタン膜１４におけるポリシリコン膜１２との
界面近傍の窒素含有量は第１の実施形態に比べて低減し
ている。このため、電極構造体に対して７５０℃以上の
熱処理が施されたときに、第１の窒化チタン膜１４から
ポリシリコン膜１２に拡散する窒素の量が低減するの
で、ポリシリコン膜１２の表面に形成される反応層２０
（図２（ｃ）を参照）の厚さが一層薄くなるか又は反応
層２０は実質的に形成されなくなり、ポリシリコン膜１
２とタングステン膜１８との間の界面抵抗は一層低くな
る。

【００７０】図８は、ターゲットクリーニング工程の時
間を０秒、１秒、２秒、３秒、５秒及び７秒と変化させ
た場合における、第１の窒化チタン膜１４及びチタン膜
１５からなる積層膜の膜厚と、ポリシリコン膜１２とタ
ングステン膜１８との間の界面抵抗との関係を示してい
る。この場合、ポリシリコン膜１２はｐ型ゲート電極を
構成する。尚、図８は、３００ＷのＤＣパワーで第１の
窒化チタン膜１４及びチタン膜１５を形成し、２０００
ＷのＤＣパワーで２０秒間放電を行なって１０ｎｍの一
定の厚さを持つ第２の窒化チタン膜１６を形成し、１０
００ＷのＤＣパワーでターゲットクリーニング工程を行
なった場合の実験データである。また、第２の窒化膜１
６の上には、１０００ＷのＤＣパワーで６０ｎｍの膜厚
を持つタングステン膜１８を形成した。尚、積層膜を形
成した後の熱処理として、７６０℃の温度下における２
４０分の炉処理と、９７５℃の温度下における３０秒の
ランプアニール処理とを実施した。

【００７１】図８から分かるように、ターゲットクリー
ニング工程の時間が長くなると、第１の窒化チタン膜１
４における窒素の含有量が低減するため、反応膜２０が
形成され難くなり、これによって、界面抵抗が低くな
る。また、この傾向は第１の窒化チタン膜１４及びチタ
ン膜１５の合計膜厚が小さいときに顕著に現われる。
尚、図８における膜厚が０である点は、従来例（窒化チ
タンの単層膜）に相当する。

【００７２】図９は、ターゲットクリーニング時間と、
第１の窒化チタン膜１４とチタン膜１５との積層膜に含
まれる窒素の量との関係を示している。図９において、
●はターゲットクリーニングを行なわない第１の実施形
態に相当し、○はターゲットクリーニングを行なう第２
の実施形態に相当する。図９から分かるように、ターゲ
ットクリーニングの時間の増加と、積層膜中の窒素量の
減少とは直線的な関係を有している。

【００７３】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置の製造方法について、図１０
（ａ）、（ｂ）及び図１１（ａ）、（ｂ）を参照しなが
ら説明する。

【００７４】まず、図１０（ａ）に示すように、半導体
基板３０の上に、ゲート絶縁膜となるシリコン酸化膜３
１を形成した後、該シリコン酸化膜３１の上にポリシリ
コン膜３２を堆積する。

【００７５】次に、第１の実施形態と同様の方法で、ポ
リシリコン膜３２の上に、バリア膜となる第１の窒化チ
タン膜３４、チタン膜３５及び第２の窒化チタン膜３６
を順次形成した後、第２の窒化チタン膜３６の上にタン
グステン膜３８を堆積して、ポリシリコン膜３２、第１
の窒化チタン膜３４、チタン膜３５、第２の窒化チタン
膜３６及びタングステン膜３８からなる積層体を形成
し、その後、該積層体の上に、窒化シリコン膜からなり
ゲート電極を形成するためのハードマスク３９を形成す
る。

【００７６】次に、図１０（ｂ）に示すように、積層体
に対してハードマスク３９を用いてエッチングを行なっ
て積層体からなるゲート電極を形成した後、該ゲート電
極を洗浄する。

【００７７】次に、半導体基板３０にゲート電極をマス
クとして不純物をドーピングして低濃度不純物層４０を
形成した後、半導体基板３０の上に全面に亘ってシリコ
ン窒化膜を堆積し、その後、該シリコン窒化膜に対して
異方性エッチングを行なうことにより、図１１（ａ）に
示すように、ゲート電極の壁面にサイドウォール４１を
形成する。次に、半導体基板３０にゲート電極及びサイ
ドウォール４１をマスクとして不純物をドーピングして
高濃度不純物層４３を形成する。

【００７８】次に、半導体基板３０に対して７５０℃以
上の温度の熱処理を施して、低濃度不純物層４０及び高
濃度不純物層４３を活性化する。このようにすると、第
１の窒化チタン膜３４及び第２の窒化チタン膜３６中に
存在する窒素がチタン膜３５に拡散するため、図１１
（ｂ）に示すように、ポリシリコン膜３２とタングステ
ン膜３８との間に新たな窒化チタン膜４５が形成される
と共に、ポリシリコン膜３２と窒化チタン膜４５との界
面に、シリコン及び窒素を主成分とする反応層５６が形
成される。

【００７９】第３の実施形態によると、７５０℃以上の
熱処理の後においても、チタンシリサイド層が形成され
ないと共に界面抵抗を低減できるので、ＭＯＳトランジ
スタの動作速度の低下を防止することができる。また、
チタンシリサイド層が形成されることに起因してタング
ステン膜３８が膜剥がれする事態も防止できる。

【００８０】尚、第１〜第３の実施形態においては、高
融点金属膜として、タングステン膜を用いたが、これに
代えて、モリブデン（Ｍｏ）膜、タングステンシリサイ
ド（ＷＳｉ_x ）膜又はモリブデンシリサイド（ＭｏＳｉ
₂ ）膜を用いてもよい。

【００８１】また、バリア膜を構成する金属としては、
チタンを用いたが、これに代えて、タンタル（Ｔａ）又
はタングステン（Ｗ）等を用いてもよい。

【００８２】さらに、第１〜第３の実施形態において
は、シリコン基板を用いたが、これに代えて、ＳＯＩ基
板を用いてもよい。

【００８３】

【発明の効果】本発明に係る電極構造体の形成方法によ
ると、７５０℃以上の熱処理を施しても、シリコン含有
膜の表面には抵抗値の大きい金属シリサイドが形成され
難いと共に、シリコン含有膜とバリア膜との界面に抵抗
値の極めて大きい反応層が形成されないか又は形成され
てもその厚さは小さくなるので、シリコン含有膜と高融
点金属膜との間の界面抵抗は低くなる。

【００８４】また、本発明に係る半導体装置の製造方法
によると、ソース又はドレインとなる不純物層を活性化
するために７５０℃以上の熱処理を施しても、ゲート電
極におけるポリシリコン膜と高融点金属膜との間の界面
抵抗を低くすることができる。従って、ＭＯＳトランジ
スタの遅延時間を低減して、ＭＯＳトランジスタの動作
速度の向上を図ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は、第１の実施形態に係る電極
構造体の形成方法の各工程を示す断面図である。

【図２】（ａ）〜（ｃ）は、第１の実施形態に係る電極
構造体の形成方法の各工程を示す断面図である。

【図３】第１の実施形態においてチャンバー内に導入す
るガスの種類と放電との関係を示すシーケンス図であ
る。

【図４】（ａ）、（ｂ）は第１の実施形態により得られ
るバリア膜における、界面からの距離と窒素含有量との
関係を示す図である。

【図５】（ａ）〜（ｃ）は、第２の実施形態に係る電極
構造体の形成方法の各工程を示す断面図である。

【図６】第２の実施形態においてチャンバー内に導入す
るガスの種類と放電との関係を示すシーケンス図であ
る。

【図７】（ａ）、（ｂ）は第２の実施形態により得られ
るバリア膜における、界面からの距離と窒素含有量との
関係を示す図である。

【図８】第２の実施形態により得られる第１の窒化チタ
ン膜及びチタン膜からなる積層膜の膜厚と、ポリシリコ
ン膜とタングステン膜との間の界面抵抗との関係を示す
図である。

【図９】第２の実施形態において行なわれるターゲット
クリーニング時間と、第１の窒化チタン膜及びチタン膜
からなる積層膜に含まれる窒素の量との関係を示す図で
ある。

【図１０】（ａ）、（ｂ）は第３の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１１】（ａ）、（ｂ）は第３の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。

【図１２】（ａ）は第１の従来例に係る電極構造体の断
面図であり、（ｂ）は第２の従来例に係る電極構造体の
断面図であり、（ｃ）は第１の従来例に係る電極構造体
に対して７５０℃以上の熱処理を施したときの断面図で
ある。

【図１３】（ａ）〜（ｃ）は第２の従来例に係る電極構
造体の形成方法の各工程を示す断面図である。

【図１４】（ａ）、（ｂ）は第２の従来例に係る電極構
造体の形成方法の問題点を説明する断面図である。

【図１５】第１の従来例及び第２の従来例に係る電極構
造体の形成方法により得られるゲート電極に対する熱処
理の温度と、熱処理後の界面抵抗との関係を示す図であ
る。

【符号の説明】

Ａ チャンバー Ｂ チャンバー １０ 半導体基板 １１ ゲート絶縁膜 １２ ポリシリコン膜 １３ チタンターゲット １３ａ 窒化チタン膜 １４ 第１の窒化チタン膜（第１の金属膜） １５ チタン膜（第２の金属膜） １６ 第２の窒化チタン膜（第３の金属膜） １７ タングステンターゲット １８ タングステン膜 １９ 窒化チタン膜 ２０ 反応層 ２１ 第３の窒化チタン膜 ３０ 半導体基板 ３１ ゲート絶縁膜 ３２ ポリシリコン膜 ３４ 第１の窒化チタン膜 ３５ チタン膜 ３６ 第２の窒化チタン膜 ３８ タングステン膜 ３９ ハードマスク ４０ 低濃度不純物層 ４１ サイドウォール ４３ 高濃度不純物層 ４５ 窒化チタン膜 ４６ 反応層

フロントページの続き Ｆターム(参考） 4M104 BB01 BB40 CC05 DD37 DD40 DD42 DD78 DD83 DD86 EE08 EE17 FF18 GG09 HH16 5F040 DA01 DB01 EC02 EC07 EC13 EF02 FA07 FA11 FA18 FB02 FC22

Claims (8)

【特許請求の範囲】
1. 【請求項１】 シリコンを主成分とするシリコン含有膜
   の上にバリア膜を形成する工程と、前記バリア膜の上に
   高融点金属膜を堆積して、前記シリコン含有膜、前記バ
   リア膜及び前記高融点金属膜からなる積層膜を形成する
   工程と、前記積層膜に対して７５０℃以上の温度で熱処
   理を施す工程とを備えた電極構造体の形成方法におい
   て、 前記バリア膜を形成する工程は、 前記シリコン含有膜の上に金属の窒化物からなる第１の
   金属膜を形成する工程と、 前記第１の金属膜の上に、前記金属からなるか又は前記
   金属の窒化物からなり前記第１の金属膜よりも窒素の含
   有量が少ない第２の金属膜を形成する工程と、 前記第２の金属膜の上に、前記金属の窒化物からなり前
   記第２の金属膜よりも窒素の含有量が多い第３の金属膜
   を形成する工程とを含むことを特徴とする電極構造体の
   形成方法。
2. 【請求項２】 前記金属はチタンであることを特徴とす
   る請求項１に記載の電極構造体の形成方法。
3. 【請求項３】 前記バリア膜を形成する工程は、 前記金属を主成分とするターゲットの表面に形成された
   前記金属の窒化物膜に対して、窒素ガスが実質的に含ま
   れない不活性ガスを用いるスパッタリングを行なうこと
   により、前記金属の窒化物を前記シリコン含有膜の上に
   堆積して前記第１の金属膜を形成した後、前記金属を前
   記第１の金属膜の上に堆積して前記第２の金属膜を形成
   する工程と、 前記ターゲットに対して、窒素ガスと不活性ガスとの混
   合ガスを用いるスパッタリングを行なうことにより、前
   記金属と前記混合ガスに含まれる窒素とが反応してなる
   前記金属の窒化物を前記第２の金属膜の上に堆積して前
   記第３の金属膜を形成する工程とを含むことを特徴とす
   る請求項１に記載の電極構造体の形成方法。
4. 【請求項４】 前記バリア膜を形成する工程の後に、前
   記第３の金属膜を形成する工程において前記ターゲット
   の表面に形成された前記金属の窒化物膜に対して、窒素
   ガスが実質的に含まれない不活性ガスを用いてスパッタ
   リングを行なう工程をさらに備えていることを特徴とす
   る請求項３に記載の電極構造体の形成方法。
5. 【請求項５】 前記バリア膜を形成する工程は、 表面に前記金属の窒化物膜が形成されている前記金属を
   主成分とするターゲットが配置されているチャンバー内
   に窒素ガスが実質的に含まれない不活性ガスを導入する
   と共に前記チャンバー内に放電を起こさせて、前記金属
   の窒化物膜から弾き飛ばされた前記金属の窒化物を前記
   シリコン含有膜の上に堆積することにより前記第１の金
   属膜を形成した後、前記金属を前記第１の金属膜の上に
   堆積することにより前記第２の金属膜を形成する工程
   と、 前記ターゲットが配置されている前記チャンバー内に窒
   素ガスと不活性ガスとの混合ガスを導入すると共に、前
   記チャンバー内に放電を起こさせて、前記金属と前記混
   合ガスに含まれる窒素とが反応してなる前記金属の窒化
   物を前記第２の金属膜の上に堆積することにより前記第
   ３の金属膜を形成する工程とを含むことを特徴とする請
   求項１に記載の電極構造体の形成方法。
6. 【請求項６】 前記バリア膜を形成する工程の後に、前
   記チャンバー内に窒素ガスが実質的に含まれない不活性
   ガスを導入すると共に前記チャンバー内に放電を起こさ
   せる工程をさらに備えていることを特徴とする請求項５
   に記載の電極構造体の形成方法。
7. 【請求項７】 半導体領域上にポリシリコン膜を形成す
   る工程と、前記ポリシリコン膜の上にバリア膜を形成す
   る工程と、前記バリア膜の上に高融点金属膜を堆積し
   て、前記シリコン含有膜、前記バリア膜及び前記高融点
   金属膜からなるゲート電極を形成する工程と、前記半導
   体領域に前記ゲート電極をマスクとして不純物をイオン
   注入してソース又はドレインとなる不純物層を形成する
   工程と、７５０℃以上の温度で熱処理を施して前記不純
   物層を活性化させる工程とを備えた半導体装置の製造方
   法において、 前記バリア膜を形成する工程は、 前記シリコン含有膜の上に金属の窒化物からなる第１の
   金属膜を形成する工程と、 前記第１の金属膜の上に、前記金属からなるか又は前記
   金属の窒化物からなり前記第１の金属膜よりも窒素の含
   有量が少ない第２の金属膜を形成する工程と、 前記第２の金属膜の上に、前記金属の窒化物からなり前
   記第２の金属膜よりも窒素の含有量が多い第３の金属膜
   を形成する工程とを含むことを特徴とする半導体装置の
   製造方法。
8. 【請求項８】 前記金属はチタンであることを特徴とす
   る請求項７に記載の半導体装置の製造方法。