JP2001326461A - 立体形配線板の製造方法 - Google Patents
立体形配線板の製造方法Info
- Publication number
- JP2001326461A JP2001326461A JP2000142794A JP2000142794A JP2001326461A JP 2001326461 A JP2001326461 A JP 2001326461A JP 2000142794 A JP2000142794 A JP 2000142794A JP 2000142794 A JP2000142794 A JP 2000142794A JP 2001326461 A JP2001326461 A JP 2001326461A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- forming
- manufacturing
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
品を高密度に搭載した配線板をマザーボードに密着実装
することのできるプリント配線板の製造方法に関する。 【解決手段】 プリント配線板の上部基板の表面外層回
路導体と、下部基板の裏面の逆凹部の開口穴の底部の露
出している内層回路導体に電子部品を実装してからマザ
ーボードに密着実装することのできるプリント配線板の
製造方法を提供する。
Description
どに用いられる立体形配線板の製造方法に関するもので
ある。
面形配線板に半導体素子やチップ部品等の複数の電子部
品を搭載してモジュール基板とするか、又はハイブリッ
ドICとしてマザーボードに平面的に重ね実装してい
る。図6に基づいて、従来の平面的な平面形配線板10
に電子部品を搭載してモジュール基板としてからマザー
ボードに平面的に重ね実装した状態を説明する。まず、
両面、又は多層の平面形配線板10に所定の回路導体,
電子部品の接続ランド3、スルーホール4,外部に電気
的に接続するための平面形配線板の端面電極5などが形
成されている。上記の平面形配線板10の上部表面にあ
る接続ランド3にチップ形電子部品30を半田35で面
付実装して電気的に接続する。
したモジュール基板は、上記の平面形配線板10に設け
られた端面電極5を用いてマザーボード40の接続端子
45に加熱実装して接続される。平面形配線板10は、
平担な両面又は多層の平面形配線板の表裏の両面に所定
の回路導体,接続ランド,ボンディングパッドなどを設
け、電子部品を平担な平面形配線板10の両面に実装し
てからマザーボードに搭載する側となる平担な平面形配
線板10の下部である裏面側にスペーサ基板,コネクタ
ー,ピンボードなどを取り付けてマザーボードに実装す
るものである。平面形配線板10に複数のチップ形電子
部品30を搭載したモジュール基板をマザーボード40
に安定して実装するには、通常平面形配線板10の裏面
側となる下部表面にはチップ形電子部品30などは搭載
することはしない。
品を平面形配線板の表裏の両面に搭載したモジュール基
板をマザーボードに密着して実装することは、マザーボ
ード基板に接する側のモジュール基板の下部側にスペー
サやコネクターを取り付けマザーボードから浮かせる必
要があった。つまり平面形配線板の下部側にはチップ形
電子部品を高密度に密着して水平にマザーボード基板に
実装することは困難となっていた。
解決するため平面形配線板の下部裏面の逆凹部形状の電
子部品収納部を有する立体形(3次元)配線板におい
て、該逆凹部形状の露呈している穴内の内層の平坦な接
続ランドにチップ形電子部品を面付実装して接続し、電
子部品の収納部にチップ形電子部品の全体を高密度に逆
凹型構造となっている収納部にチップ形電子部品を収納
することの出来る立体形配線板の製造方法を提供するも
のである。
両面銅張り積層板に所定のスルーホールを設け、このス
ルーホール内に充填物を充填する工程と、この充填して
なる非貫通導通穴の端面に金属導体層を形成する工程
と、前記銅張り積層板の裏面側のみに所定の回路導体を
形成する工程と、からなる上部配線板を製造する第1工
程と、片面銅張り積層板の絶縁樹脂面に接着剤層を形成
する工程と、枠型や門型の形状となる貫通穴を形成する
工程と、からなる下部配線板を製造する第2工程と、前
記の第1工程でできた上部配線板の裏面側に第2工程で
できた下部配線板を前記の接着剤層を介して加熱圧着し
一体化する工程と、この一体化した配線板の下面にある
逆凹部の内部に穴埋め樹脂を充填・乾燥する工程と、該
一体化配線板の外層にある表裏面に外層回路導体を形成
する工程と、逆凹部の穴埋め樹脂を除去する工程と、か
らなる一体配線板の外層回路導体を形成する第3工程
と、からなることを特徴とする立体形配線板の製造方
法。
両面銅張り積層板に所定のスルーホールを設け、このス
ルーホール内に充填物を充填する工程と、この充填して
なる非貫通導通穴の端面に金属導体層を形成する工程
と、前記銅張り積層板の裏面側のみに所定の回路導体を
形成する工程と、からなる上部配線板を製造する第1工
程と、接着剤樹脂付き銅箔材に枠型や門型の形状となる
貫通穴を形成する下部配線板を製造する第2工程と、前
記の第1工程でできた上部配線板の裏面側に、第2工程
でできた下部配線板を、この下部配線板の接着剤樹脂を
介して加熱圧着し一体化する工程と、この一体化した配
線板の下面にある逆凹部の内部に穴埋め樹脂を充填・乾
燥する工程と、該一体化配線板の外層にある表裏面に外
層回路導体を形成する工程と、逆凹部の穴埋め樹脂を除
去する工程と、からなる一体配線板の外層回路導体を形
成する第3工程と、からなることを特徴とする立体形配
線板の製造方法。
上部配線板を製造する第1工程で充填物を充填してなる
非貫通導通穴の近傍に貫通穴を形成する工程と、上部配
線板と下部配線板を接着剤で加熱圧着し一体化した配線
板に前記上部配線板の貫通穴の上方からレーザー光で下
部配線板の樹脂部分除去する工程と、該一体化配線板の
貫通穴や非貫通穴および外層にある表裏面にパネルめっ
きをする工程と、を追加することもある。また、上部配
線板を製造する第1工程において、両面銅張り積層板の
代わりに内層回路導体が形成された多層配線板を適用し
たり、下部配線板を製造する第2工程において、接着剤
樹脂付き銅箔の代わりに両面銅張り積層板を適用するこ
とも出来る立体形配線板の製造方法である。
の実施例1について図1と図2の工程断面図に基づいて
説明する。図1(a)に示すように両面銅張り積層板1
に所定のNC穴12明けをし、次に図1(b)に示すよ
うに無電解めっき、電解めっきをし積層板の表裏両面の
銅箔を電気的に接続するスルーホール4を形成する。そ
の後、電子部品収納部に配置されるスルーホール4は平
面形配線板を貫通してフラックス,封止樹脂,処理液な
どが浸透しないようにスルーホール4内部に収縮率の小
さい耐酸性の熱硬化性樹脂や紫外線硬化性樹脂などの充
填物6を充填し非貫通導通穴7とする。さらに、充填物
6を充填した非貫通導通穴7の端面に無電解めっき、電
解めっきで非貫通導通穴7と接する第2のめっき層を形
成してから、両面銅張り積層板1の裏面(下面)側のみ
に回路導体や接続ランド3を形成する。充填物6を充填
した非貫通導通穴7上の端面に非貫通導通穴7と接する
金属導体層を形成するものであり、いわゆるフラットス
ルーホール7Aと呼ばれ、この非貫通導通穴7の片方ま
たは両方の平坦となっている導体端面を回路導体や電子
部品の接続ランド3とすることにより高密度の電子部品
実装を達成することがきるものである。すなわち、上記
の回路導体の形成は、該両面銅張り積層板1の裏面(下
面)側のみに所定の回路導体,電子部品の接続ランド3
等を写真法や印刷法で形成するものである。以上までの
工程を第1工程とし、上部配線板1Aの裏面部回路導体
Bを形成するものである。
張り積層板1の上部側にある絶縁樹脂面に半硬化状態の
プリプレグ,接着剤,接着シート等で接着剤層13を形
成してから、片面銅張り積層板1の所定の箇所に指定の
形状となる貫通穴14をプレス加工,ルーター加工,フ
ライス加工などで形成して下部配線板1Bを製造する工
程を第2工程とする。また、上記の接着剤層13として
貫通穴14部分への接着剤の流れだしが少ない低フロー
タイプの接着シートを適用することが良好である。尚、
この下部配線板1Bを製造する第2工程において、片面
銅張り積層板の代わりに両面銅張り積層板を適用し、プ
リプレグを介して上部配線板と積層して多層化の増加を
図ることもできる。
線板の製造方法の実施例1の後工程を説明する。図2
(d)に示すように、前記の第1工程でできた上部配線
板1Aの裏面側に第2工程でできた下部配線板1Bを前
記の半硬化状態の接着剤層13を介して加熱圧着し積層
一体化する。上記の加熱圧着条件として、圧力は通常の
約2倍となる50〜70kgf/cm2の圧力とし、約
140゜C〜180゜Cで60分の加熱条件とした。次
に図2(e)に示すように上部配線板1Aと下部配線板
1Bを貫通する所望するNC穴12を所定の箇所に穴明
けをする。
っき、電解めっきをし、一体基板の表裏両面の導体を電
気的に接続するスルーホール4やチップ型の電子部品の
接続端子とするための端面電極とするスルーホール4を
形成する。それから電子部品収納穴内部の内層回路導体
や電子部品の接続ランド3等の内層回路導体が、これよ
り後工程のスルーホールめっき工程と、該配線板の表面
外層回路導体を形成するエッチング工程や貴金属めっき
工程等で、既に形成されている電子部品収納穴内部の内
層回路導体がめっき付着、エッチングなどによる汚染や
損傷などで回路不良や品質不良が生じないように、めっ
きやエッチングから内層回路導体を保護するため逆凹部
で片方に開口している逆凹部の穴16の内部に熱硬化性
樹脂や紫外線硬化性樹脂などの穴埋め樹脂15を前記逆
凹部の穴16の端部がほぼかくれるように充填する。
線板1Aと下部配線板1Bを積層一体化した多層配線板
の表裏外層面の全面銅箔となっている両面に印刷法や写
真法でエッチングレジストを形成し、エッチング処理に
より所定の外層回路導体,電子部品の接続ランド3等を
形成してから穴埋め樹脂を溶解除去して多層配線板を製
造する。このようにして上部配線板1Aの表面部外層回
路導体Aと、下部配線板1Bの下側裏面部外層回路導体
Cを形成することにより一体基板の多層配線板である実
施例1による立体形配線板18を製造する。尚、電子部
品収納穴内部の内層回路導体や電子部品の接続ランド3
等には電子部品との接続が良好となるようにニッケルめ
っきや金めっきの層を形成することが一般的である(図
示せず)。
A,下部配線板1Bの基板としては、エポキシ樹脂系,
フェノール樹脂系,ポリエステル樹脂系,ポリイミド樹
脂系,BTレジン樹脂系等の熱硬化性樹脂をガラス,シ
リコン等の無機質繊維や、ポリエステル,ポリアミド,
ポリイミド,ポリアクリル等の有機繊維や、木綿,紙等
の天然繊維の基材に含浸させた材質の基板を選定するこ
とができる。尚、本発明の実施の形態は3層平面形配線
板で詳細説明をしているが、3層以上の多層平面形配線
板の製造方法に適用できるものである。
て実施例2の立体形配線板18の製造方法を説明する。
図3(a)は実施例1と同一とし、次に図3(b)に示
す工程において実施例1のスルーホール4内部に充填物
6を充填し非貫通導通穴7とし、この充填した非貫通導
通穴7上の端面に無電解めっき、電解めっきで非貫通導
通穴7と接する第2のめっき層を形成する、つまりフラ
ットスルーホール7Aの他に両面銅張り積層板1を貫通
する所望するNC穴12を所定の通り穴明けしてから両
面銅張り積層板1の裏面(下面)側のみに回路導体や接
続ランド3を形成する。
板18を効率良く安価に製造するため、接着剤樹脂13
付き銅箔11材を使用するものである。接着剤樹脂13
付き銅箔11材、例えば銅張りフィルム体である接着剤
樹脂付き銅箔材にチップ形電子部品を搭載するため、所
定の箇所に指定の形状となる貫通穴14をプレス加工,
ルーター加工,フライス加工およびレーザー加工などで
形成して下部配線板1Bを製造する工程を第2工程とす
る。この下部配線板1Bの厚さはチップ形電子部品を貫
通穴14内部に搭載するため、チップ形電子部品の厚み
より、やや厚くする必要がある。つまり、下部配線板1
Bの厚さは0.2mm〜1.0mmとすることが多い。
2の立体形配線板の製造方法の後工程を説明する。図4
(d)に示すように、前記の第1工程でできた上部配線
板1Aの裏面(下部)側に第2工程でできた接着剤樹脂
13付き銅箔11の下部配線板1Bを前記の半硬化状態
の接着剤樹脂13を介して張り合わせ加熱圧着して積層
一体化して多層配線板とする。立体形配線板18の裏面
(下部)側にはチップ形電子部品を搭載するための逆凹
部の穴16が形成される。
Aを貫通するNC穴12の上方部からNC穴12を遮蔽
マスクとして、レーザー光を照射して下部配線板1Bの
裏面側の銅箔11まで半硬化状態の接着剤樹脂13を除
去して下部配線板1Bの下側の片端面が金属導体のみで
閉口された非貫通穴2を形成する。
線板1Aと下部配線板1Bを張り合わせ積層一体化した
多層配線板に無電解めっき、電解めっきをし、一体基板
となっている多層配線板の表裏両面の銅箔を電気的に接
続する下部配線板1Bの下側の片端面が金属導体のみで
閉口された非貫通導通穴8を形成する。この片端面が金
属導体のみで閉口された非貫通導通穴8は穴内部を空洞
化させ、チップ型の電子部品の接続端子とするための端
面電極とする片端面が金属導体のみで閉口された非貫通
導通穴8を形成するものである。次に下部配線板1Bの
チップ形電子部品を搭載するための逆凹部の穴16の内
部に穴埋め樹脂15をロールコータ法,スキージ印刷
法,デスペンサー法等で充分に充填し、乾燥、研磨をし
て、下部配線板1Bの下面の金属導体と、ほぼ平坦とな
るようにする。
線板1Aと下部配線板1Bを積層一体化した多層配線板
の表裏外層面の全面銅箔となっている両面に印刷法や写
真法でエッチングレジストを形成し、エッチング処理に
より所定の回路導体,電子部品の接続ランド3等を形成
してから穴埋め樹脂を溶解除去して多層配線板をサブト
ラクティブ法で製造する工程である。上部配線板1Aの
表面部外層回路導体Aと、下部配線板1Bの下側裏面部
外層回路導体Cを形成することにより一体基板の多層配
線板を製造する。穴内部が空洞化している片端面が金属
導体のみで閉口された非貫通導通穴8のほぼ中央部を切
断分割して、外部に端面電極5が露呈しているチップ型
の電子部品を搭載するための実施例2による立体形配線
板18を製造するものである。つまり、実施例1の一体
基板の表裏両面の導体を電気的に接続するスルーホール
4と配線板の接続端子である端面電極5とするスルーホ
ール4との2つのスルーホールを穴内部が空洞化してい
る片端面が金属導体のみで閉口された非貫通導通穴8の
1つで代替えすることができるものである。また、実施
例2による立体形配線板18を製造する方法において、
外層表面回路導体はアディティブ法で形成してもよい。
18に電子部品を搭載してモジュール基板とする方法
や、このモジュール基板をマザーボード40に実装した
状態を詳細に説明する。前記で図3、図4に基づいて説
明した実施例2の立体形配線板18の上部配線板の外部
に面した上部表面に形成した電子部品の接続ランド3に
チップ形電子部品30やハイブリッドICなどを半田3
5で面付実装したり、電子部品収納部20に露出してい
る内部底面に形成されている電子部品の接続ランド3に
半田35で逆凹部の深さより薄いチップ形電子部品30
面付実装したり、また半田ボールなどのボール・グリッ
ド・アレイ(BGA)の接続パット等に電子部品を電気
的な接続と機械的な固定によって実装・搭載することが
出来るものである。
り一体基板の立体形配線板18の上部の平坦な表面と、
立体形配線板18の裏面側の逆凹型構造の電子部品収納
部20と、にチップ形電子部品30を面付け実装して完
成したモジュール基板を、立体形配線板18の逆凹部の
電子部品収納部20を下部側とし、立体形配線板18の
下部側の外層回路導体Cの接続ランドがマザーボード4
0の接続端子45に密着して設置し、半田35でモジュ
ール基板の端面電極5と接続し密着・実装する。また、
本発明の逆凹型構造の凹部を有する立体形配線板18
は、下部側に表面外層回路導体Cが形成されており、接
続ランド,BGAの接続パット,接続用の電極端子部な
どが形成され半田付けやワイヤーボンディング等でマザ
ーボード40の接続端子45と直接電気的な接続を図る
ことも出来る。
線板の製造方法は次のような効果がある。 (1)3層以上の立体形配線板において、上部表面の外
層回路導体に各種の電子部品を面付実装し、立体形配線
板の下部裏面の逆凹部の外部に開口している穴内部の露
出している平担な内層回路導体に各種のチップ形電子部
品を立体形配線板の下部側底面から、はみ出さないよう
に面付実装して高密度にチップ形電子部品を収納をする
ことのできる立体形配線板の製造方法を提供できる。 (2)前記の一体基板の上部表面の外層回路導体と、下
部裏面の逆凹部の電子部品収納部に露呈する内層回路導
体とを電気的に接続するスルーホールにフラットスルー
ホールを適用し、フラットスルーホール上の端面を電子
部品の接続ランドとすることにより電子部品を高密度に
搭載することのできる立体形配線板の製造方法である。 (3)多層配線板の表裏両面の導体を電気的に接続する
ことと配線板の端面電極とすることのため穴内部が空洞
化している非貫通導通穴のほぼ中央部を切断分割して、
外部に端面電極が露呈している立体形配線板を提供する
ことができる。
前工程の断面図である。
後工程の断面図である。
前工程の断面図である。
後工程の断面図である。
ザーボードに実装した状態を説明する断面図である。
してマザーボードに実装した状態を説明する断面図であ
る。
スルーホール 5…端面電極 6…充填物 7…非貫通導通穴 7A…フ
ラットスルーホール 8…片端面が金属導体のみで閉口された非貫通導通穴
10…平面形配線板 11…銅箔 12…NC穴 13…樹脂 14…貫通穴 1
5…穴埋め樹脂 16…逆凹部の穴 18…立体形配線板 20…電子部品
収納部 30…チップ形電子部品 35…半田 40…マザーボー
ド 45…接続端子。
Claims (2)
- 【請求項1】 両面銅張り積層板にスルーホールを設
け、このスルーホール内に充填物を充填する工程と、こ
の充填してなる非貫通導通穴の端面に金属導体層を形成
する工程と、前記銅張り積層板の裏面側のみに所定の回
路導体を形成する工程と、からなる上部配線板を製造す
る第1工程と、 片面銅張り積層板の絶縁樹脂面に接着剤層を形成する工
程と、枠型や門型の形状となる貫通穴を形成する工程
と、からなる下部配線板を製造する第2工程と、前記の
第1工程でできた上部配線板の裏面側に第2工程ででき
た下部配線板を前記の接着剤層を介して加熱圧着し一体
化する工程と、この一体化した配線板の下面にある逆凹
部の内部に穴埋め樹脂を充填・乾燥する工程と、該一体
化配線板に外層回路導体を形成する工程と、逆凹部の穴
埋め樹脂を除去する工程と、からなる一体配線板の外層
回路導体を形成する第3工程と、からなることを特徴と
する立体形配線板の製造方法。 - 【請求項2】 両面銅張り積層板にスルーホールを設
け、このスルーホール内に充填物を充填する工程と、こ
の充填してなる非貫通導通穴の端面に金属導体層を形成
する工程と、前記銅張り積層板の裏面側のみに所定の回
路導体を形成する工程と、からなる上部配線板を製造す
る第1工程と、 接着剤樹脂付き銅箔材に枠型や門型の形状となる貫通穴
を形成する下部配線板を製造する第2工程と、 前記の第1工程でできた上部配線板の裏面側に、第2工
程でできた下部配線板を、この下部配線板の接着剤樹脂
を介して加熱圧着し一体化する工程と、この一体化した
配線板の下面にある逆凹部の内部に穴埋め樹脂を充填・
乾燥する工程と、該一体化配線板に外層回路導体を形成
する工程と、逆凹部の穴埋め樹脂を除去する工程と、か
らなる一体配線板の外層回路導体を形成する第3工程
と、からなることを特徴とする立体形配線板の製造方
法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142794A JP3582645B2 (ja) | 2000-05-16 | 2000-05-16 | 立体形配線板の製造方法 |
TW090111486A TW511409B (en) | 2000-05-16 | 2001-05-14 | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
KR10-2001-0026442A KR100447554B1 (ko) | 2000-05-16 | 2001-05-15 | 공동을 구비한 인쇄 배선 보드 |
CNB011191023A CN1198486C (zh) | 2000-05-16 | 2001-05-16 | 具有用于安装电子部件的空腔的印刷线路板 |
US09/855,671 US6555756B2 (en) | 2000-05-16 | 2001-05-16 | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142794A JP3582645B2 (ja) | 2000-05-16 | 2000-05-16 | 立体形配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326461A true JP2001326461A (ja) | 2001-11-22 |
JP3582645B2 JP3582645B2 (ja) | 2004-10-27 |
Family
ID=18649699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000142794A Expired - Fee Related JP3582645B2 (ja) | 2000-05-16 | 2000-05-16 | 立体形配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3582645B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099610A (ja) * | 2010-11-01 | 2012-05-24 | Shinko Electric Ind Co Ltd | 配線基板およびその製造方法、並びに半導体パッケージの製造方法 |
JP2012134500A (ja) * | 2010-12-22 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスパッケージを製作するための方法 |
CN108323002A (zh) * | 2017-01-16 | 2018-07-24 | 中兴通讯股份有限公司 | 一种印制电路板及方法 |
-
2000
- 2000-05-16 JP JP2000142794A patent/JP3582645B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099610A (ja) * | 2010-11-01 | 2012-05-24 | Shinko Electric Ind Co Ltd | 配線基板およびその製造方法、並びに半導体パッケージの製造方法 |
JP2012134500A (ja) * | 2010-12-22 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスパッケージを製作するための方法 |
CN108323002A (zh) * | 2017-01-16 | 2018-07-24 | 中兴通讯股份有限公司 | 一种印制电路板及方法 |
CN108323002B (zh) * | 2017-01-16 | 2022-10-28 | 中兴通讯股份有限公司 | 一种印制电路板及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3582645B2 (ja) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555756B2 (en) | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof | |
KR101015651B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
JP3910045B2 (ja) | 電子部品内装配線板の製造方法 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
KR20090130727A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JPWO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
JP2001251056A (ja) | プリント配線基板の製造方法 | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
JP3582645B2 (ja) | 立体形配線板の製造方法 | |
KR20070079794A (ko) | 인쇄회로기판의 제조방법 | |
JPS63114299A (ja) | プリント配線板 | |
JP2000261152A (ja) | プリント配線組立体 | |
KR101043480B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
CN117241466B (zh) | 一种内埋器件的液冷电路板及其制备方法 | |
JP2006339276A (ja) | 接続用基板及びその製造方法 | |
JP4207654B2 (ja) | コンデンサ内蔵プリント配線板 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
JP2892861B2 (ja) | 複合プリント基板及びその製造方法 | |
JP2001274530A (ja) | プリント配線板 | |
JP2002290032A (ja) | 配線基板の製造方法 | |
JPH0878802A (ja) | プリント配線板およびその製造方法 | |
JP2004165318A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |