JP2001326360A - Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor - Google Patents

Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor

Info

Publication number
JP2001326360A
JP2001326360A JP2000146313A JP2000146313A JP2001326360A JP 2001326360 A JP2001326360 A JP 2001326360A JP 2000146313 A JP2000146313 A JP 2000146313A JP 2000146313 A JP2000146313 A JP 2000146313A JP 2001326360 A JP2001326360 A JP 2001326360A
Authority
JP
Japan
Prior art keywords
film
electrode
island
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000146313A
Other languages
Japanese (ja)
Inventor
Wataru Nakamura
渉 中村
Yoshihiro Okada
美広 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000146313A priority Critical patent/JP2001326360A/en
Publication of JP2001326360A publication Critical patent/JP2001326360A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing an active matrix substrate by which a cost can be reduced and reliability can be enhanced. SOLUTION: An island-like semiconductor region 130 is formed by selective etching by use of the same mask on a gate insulation film 102. A transparent conductive film and a conductive film are continuously deposited on the entire surface of a substrate, and a signal wiring, a source electrode 107, a drain electrode 106 and a pixel electrode 105 are formed by the selective etching by use of the same mask. A part of the island-like semiconductor region 130 is removed by etching with the source electrode 107 and the drain electrode 106 as a mask, and a channel part 109 is formed. Thereafter, a hydrogen plasma processing is carried on in the channel part 109 to form a plasma irradiation region 112. And, a protection insulation film 110 is deposited on the entire surface of the substrate, and the selective etching is performed in the regions of the conductive film and the protection insulation film 110 on the pixel electrode 105 by use of the same mask to form a pixel electrode opening part 111.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アクティブマト
リクス基板の製造方法およびアクティブマトリクス基板
および薄膜電界効果トランジスタの製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing an active matrix substrate and a method for manufacturing an active matrix substrate and a thin film field effect transistor.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】従
来、薄膜電界効果トランジスタを用いた電子装置として
は、液晶表示装置があり、この液晶表示装置は、複数の
薄膜電界効果トランジスタが搭載されたアクティブマト
リクス基板を備えている。
2. Description of the Related Art Conventionally, as an electronic device using a thin film field effect transistor, there is a liquid crystal display device. This liquid crystal display device has an active device on which a plurality of thin film field effect transistors are mounted. It has a matrix substrate.

【0003】上記アクティブマトリクス基板の製造方法
について説明すると、まず、図4に示すように透明絶縁
基板200上にTa等の導電性金属膜からなる走査配線
201,ゲート絶縁膜202をフォトリソ工程,エッチン
グ工程等によりパターニングした後、上記ゲート絶縁膜
202上にa−Si膜(真性半導体膜203,導電性半導
体膜204)を堆積し、さらにパターニングにより島状
の活性層220を形成し、その島状の活性層220上に
ITO(錫添加酸化インジウム)等による透明導電膜およ
びTa等の導電性金属膜を連続して積層した後、所定の
マスクを用いて信号配線208,ソース電極207およ
びドレイン電極206を形成する。その後、同様にマス
クを用いて絵素電極205をパターニングする。
A method of manufacturing the active matrix substrate will be described. First, as shown in FIG. 4, a scanning wiring 201 and a gate insulating film 202 made of a conductive metal film such as Ta are formed on a transparent insulating substrate 200 by a photolithography process and etching. After patterning by a process or the like, an a-Si film (intrinsic semiconductor film 203, conductive semiconductor film 204) is deposited on the gate insulating film 202, and an island-like active layer 220 is formed by patterning. A transparent conductive film of ITO (tin-added indium oxide) or the like and a conductive metal film of Ta or the like are successively laminated on the active layer 220, and then a signal wiring 208, a source electrode 207 and a drain electrode are formed using a predetermined mask. Step 206 is formed. Thereafter, the pixel electrodes 205 are similarly patterned using a mask.

【0004】続いて、導電性金属膜からなるソース電極
207,ドレイン電極206をマスクとしてn+型a−
Si(導電性半導体膜204)をエッチングすることによ
って、チャネル部209を形成する(特開昭60−42
868号公報参照)。
Subsequently, an n + type a- layer is formed using the source electrode 207 and the drain electrode 206 made of a conductive metal film as a mask.
A channel portion 209 is formed by etching Si (conductive semiconductor film 204) (Japanese Patent Laid-Open No. 60-42).
868).

【0005】さらに、上記信号配線208,ソース電極
207,ドレイン電極206と絵素電極205を被覆す
るように、シリコン窒化膜等からなる保護絶縁膜210
を積層し、所定のマスクを用いて絵素電極205上の保
護絶縁膜210のみを除去することによって開口部21
1を形成する。
Further, a protective insulating film 210 made of a silicon nitride film or the like is formed so as to cover the signal wiring 208, the source electrode 207, the drain electrode 206 and the picture element electrode 205.
Are laminated, and only the protective insulating film 210 on the pixel electrodes 205 is removed using a predetermined mask.
Form one.

【0006】上記ITO等による透明導電膜で形成され
る絵素電極205は、その製造工程の途中で一度シリコ
ン窒化膜等からなる保護絶縁膜210に覆われることに
なるため、シリコン窒化膜とITO膜(絵素電極205)
との接触によりITO膜が還元されて、絵素電極205
の抵抗値が大きくなったり、シリコン窒化膜等がITO
膜(絵素電極205)と反応して形成された化合物により
エッチング除去が困難になったりするという問題があ
る。
The pixel electrode 205 formed of a transparent conductive film made of ITO or the like is once covered with a protective insulating film 210 made of a silicon nitride film or the like during the manufacturing process. Film (pixel electrode 205)
The ITO film is reduced by contact with the
Resistance increases, or silicon nitride film etc.
There is a problem that the compound formed by reacting with the film (the pixel electrode 205) becomes difficult to remove by etching.

【0007】さらに、上記アクティブマトリクス基板の
製造方法では、絵素電極205を形成する透明導電膜
と、信号配線208,ソース電極207およびドレイン
電極206を形成する導電性金属膜とを異なるマスクを
使ってパターニングするため、レジストパターンを形成
するためのフォトリソ工程の回数を多く必要とするた
め、製造工程の大きな負荷要因となる。
Further, in the method of manufacturing the active matrix substrate, the transparent conductive film forming the picture element electrode 205 and the conductive metal film forming the signal wiring 208, the source electrode 207 and the drain electrode 206 are formed using different masks. This requires a large number of photolithography steps to form a resist pattern, which is a significant factor in the manufacturing process.

【0008】また、a−Si等の半導体膜を用いた薄膜
電界効果トランジスタにおいて、ソース電極およびドレ
イン電極をマスクとしてチャネル部を掘り込んで形成す
る場合、そのチャネル部は周りの電界に非常に敏感であ
るため、薄膜電界効果トランジスタのoff特性に多大
な影響を与える。そのため、チャネル部を保護するため
に保護絶縁膜を積層している。この保護絶縁膜の膜厚を
減少させると、絵素電極上の保護絶縁膜および導電性金
属膜をエッチングするときのエッチング時間、保護絶縁
膜の積層時間が短縮される等のコスト低減が望める。し
かしながら、保護絶縁膜の膜厚を薄くするとチャネル部
が周りの電界の影響を受け易くなり、トランジスタ特性
が劣化する。
In a thin-film field-effect transistor using a semiconductor film such as a-Si, when a channel portion is dug by using a source electrode and a drain electrode as a mask, the channel portion is very sensitive to a surrounding electric field. Therefore, it greatly affects the off characteristics of the thin film field effect transistor. Therefore, a protective insulating film is laminated to protect the channel portion. When the thickness of the protective insulating film is reduced, cost reduction such as shortening of the etching time for etching the protective insulating film and the conductive metal film on the pixel electrode and the lamination time of the protective insulating film can be expected. However, when the thickness of the protective insulating film is reduced, the channel portion is easily affected by the surrounding electric field, and the transistor characteristics are deteriorated.

【0009】また、シリコン窒化膜等からなる保護絶縁
膜とITOからなる絵素電極との接触による還元反応を
防止するため、図5(a),(b)に示すように、ITO膜2
8上に金属膜であるモリブデン29を積層し、そのモリ
ブデン29上にシリコン窒化膜からなる無機保護膜32
を成膜することによって、無機保護膜32を形成するシ
リコン窒化膜とITO膜28の直接の接触によるITO
膜の還元反応を防止するものがある(特開昭62―28
3319号公報参照)。しかしながら、ソース電極およ
びドレイン電極と、上記金属膜,絵素電極が各々異なる
マスクを用いてパターニングされるためにマスク枚数が
多くなるという問題がある。また、ソース電極およびド
レイン電極と上記金属膜,絵素電極をそれぞれ異なる導
電性膜で形成することからスパッタ等の成膜工程を多く
必要とすると共に、ドレインと絵素電極との間の接続抵
抗も増加する。
In order to prevent a reduction reaction due to contact between a protective insulating film made of a silicon nitride film or the like and a picture element electrode made of ITO, as shown in FIGS.
8, a molybdenum 29 as a metal film is laminated, and an inorganic protective film 32 made of a silicon nitride film is formed on the molybdenum 29.
Is formed by direct contact between the silicon nitride film forming the inorganic protective film 32 and the ITO film 28.
Some prevent the reduction reaction of the membrane (Japanese Patent Application Laid-Open No. 62-28
No. 3319). However, there is a problem that the number of masks increases because the source electrode and the drain electrode, the metal film, and the pixel electrode are patterned using different masks. In addition, since the source electrode and the drain electrode, the metal film, and the pixel electrode are formed of different conductive films, a large number of film forming steps such as sputtering are required, and the connection resistance between the drain and the pixel electrode is reduced. Also increase.

【0010】そこで、この発明の目的は、製造プロセス
の短縮化ができると共に、保護絶縁膜の薄膜化ができ、
コスト低減と信頼性向上が図れるアクティブマトリクス
基板の製造方法を提供することにある。
It is an object of the present invention to shorten the manufacturing process and to reduce the thickness of the protective insulating film.
An object of the present invention is to provide a method of manufacturing an active matrix substrate that can reduce costs and improve reliability.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、この発明のアクティブマトリクス基板の製造方法
は、透明絶縁基板上にゲート電極およびそのゲート電極
に接続された走査配線を形成する工程と、上記ゲート電
極,走査配線が形成された基板全面にゲート絶縁膜を形
成する工程と、上記ゲート絶縁膜上に連続して堆積させ
た活性層となる真性半導体膜と導電性半導体膜とを同一
のマスクを用いて選択エッチングすることにより上記ゲ
ート電極の上側に島状の半導体領域を形成する工程と、
上記島状の半導体領域が形成された基板全面に連続して
堆積させた透明導電膜と導電性膜とを同一のマスクを用
いて選択エッチングすることにより信号配線,ソース電
極,ドレイン電極および絵素電極を形成する工程と、上
記ソース電極,ドレイン電極をマスクとして上記島状の
半導体領域の一部をエッチングにより除去して、上記島
状の半導体領域に真性半導体からなるチャネル部を形成
する工程と、上記島状の半導体領域に上記チャネル部を
形成した後、基板全面に保護絶縁膜を堆積する工程と、
上記絵素電極を覆う上記導電性膜の領域および上記保護
絶縁膜の領域を同一のマスクを用いて選択エッチングに
より除去することによって、上記絵素電極と略同一形状
にパターニングされた絵素電極開口部を形成する工程と
を有することを特徴としている。
In order to achieve the above object, a method of manufacturing an active matrix substrate according to the present invention comprises the steps of: forming a gate electrode and a scanning wiring connected to the gate electrode on a transparent insulating substrate; A step of forming a gate insulating film on the entire surface of the substrate on which the gate electrode and the scanning wiring are formed; and forming the same intrinsic semiconductor film and conductive semiconductor film as an active layer continuously deposited on the gate insulating film. Forming an island-shaped semiconductor region above the gate electrode by selective etching using a mask;
By selectively etching the transparent conductive film and the conductive film continuously deposited on the entire surface of the substrate on which the island-shaped semiconductor region is formed using the same mask, the signal wiring, the source electrode, the drain electrode, and the picture element are formed. Forming an electrode, and removing a portion of the island-shaped semiconductor region by etching using the source electrode and the drain electrode as a mask to form a channel portion made of an intrinsic semiconductor in the island-shaped semiconductor region. Forming the channel portion in the island-shaped semiconductor region, and then depositing a protective insulating film on the entire surface of the substrate;
A pixel electrode opening patterned to have substantially the same shape as the pixel electrode by removing the region of the conductive film and the region of the protective insulating film covering the pixel electrode by selective etching using the same mask. Forming a portion.

【0012】上記構成のアクティブマトリクス基板の製
造方法によれば、透明絶縁基板上にゲート電極およびそ
のゲート電極に接続された走査配線を形成する工程にお
いて、マスク(1つ目)が用いられると共に、上記ゲート
電極,走査配線が形成された基板全面に形成されたゲー
ト絶縁膜上に連続して堆積させた活性層となる真性半導
体膜と導電性半導体膜とを同一のマスク(2つ目)を用い
て選択エッチングすることにより島状の半導体領域を形
成する。その後、ゲート絶縁膜を所定のマスク(3つ目)
を用いてパターニングする。次に、上記島状の半導体領
域が形成された基板全面に連続して堆積させた透明導電
膜と導電性膜とを同一のマスク(4つ目)を用いて選択エ
ッチングすることにより、信号配線,ソース電極,ドレイ
ン電極および絵素電極を形成する。上記ソース電極,ド
レイン電極をマスクとして上記島状の半導体領域の一部
をエッチングにより除去して真性半導体からなるチャネ
ル部を形成する。そして、上記島状の半導体領域にチャ
ネル部を形成した後、基板全面に保護絶縁膜を堆積した
後、上記絵素電極を覆う上記導電性膜の領域と上記保護
絶縁膜の領域を同一のマスク(5つ目)を用いて選択エッ
チングにより除去することにより、絵素電極と略同一形
状にパターニングされた絵素電極開口部を形成する。こ
のように、信号配線,ソース電極,ドレイン電極および絵
素電極を形成する導電性金属膜と透明導電膜を同一マス
クによって同一形状にパターニングし、さらに絵素電極
上の保護絶縁膜と導電性膜を同一マスクによって同一形
状にパターニングすることにより、フォトリソグラフィ
の工程(5枚マスク)を少なくでき、製造プロセスの短縮
化ができる。また、透明導電膜からなる画素電極と保護
絶縁膜との接触による画素電極の抵抗値の増大すること
なく、信頼性を向上できる。
According to the method of manufacturing an active matrix substrate having the above structure, in the step of forming a gate electrode and a scanning wiring connected to the gate electrode on a transparent insulating substrate, a mask (first) is used, The same mask (second) is used for the intrinsic semiconductor film and the conductive semiconductor film, which are to be active layers, continuously deposited on the gate insulating film formed on the entire surface of the substrate on which the gate electrode and the scanning wiring are formed. Then, an island-shaped semiconductor region is formed by selective etching. After that, the gate insulating film is masked with a predetermined mask (third).
Is patterned using. Next, the transparent conductive film and the conductive film continuously deposited on the entire surface of the substrate on which the island-shaped semiconductor regions are formed are selectively etched using the same mask (fourth), so that the signal wiring is formed. Then, a source electrode, a drain electrode and a picture element electrode are formed. Using the source electrode and the drain electrode as a mask, a part of the island-shaped semiconductor region is removed by etching to form a channel portion made of an intrinsic semiconductor. Then, after a channel portion is formed in the island-shaped semiconductor region, a protective insulating film is deposited on the entire surface of the substrate, and the region of the conductive film covering the pixel electrode and the region of the protective insulating film are made of the same mask. By removing by (5th) selective etching, a pixel electrode opening patterned into substantially the same shape as the pixel electrode is formed. As described above, the conductive metal film and the transparent conductive film forming the signal wiring, the source electrode, the drain electrode, and the pixel electrode are patterned into the same shape by the same mask, and further, the protective insulating film and the conductive film on the pixel electrode are formed. Are patterned into the same shape using the same mask, the number of photolithography steps (5 masks) can be reduced, and the manufacturing process can be shortened. Further, the reliability can be improved without increasing the resistance value of the pixel electrode due to contact between the pixel electrode made of a transparent conductive film and the protective insulating film.

【0013】また、一実施形態のアクティブマトリクス
基板の製造方法は、上記島状の半導体領域に形成された
上記チャネル部に水素プラズマ処理を施して欠陥導入領
域を形成する工程を有することを特徴としている。
In one embodiment of the present invention, a method of manufacturing an active matrix substrate includes a step of performing a hydrogen plasma treatment on the channel portion formed in the island-shaped semiconductor region to form a defect introduction region. I have.

【0014】上記実施形態のアクティブマトリクス基板
の製造方法によれば、上記島状の半導体領域に形成され
たチャネル部に水素プラズマ処理を施して欠陥導入領域
を形成することによって、上記チャネル部の欠陥導入領
域の欠陥に電荷が固定され、その固定電荷により外部か
らの電界が妨げられる。これによって、上記チャネル部
に欠陥導入領域を設けていない従来のものよりも、上記
島状の半導体領域にチャネル部が形成された後に基板全
体に堆積させる保護絶縁膜を薄膜化でき、それによって
保護絶縁膜の積層時間およびエッチング処理時間を短縮
化でき、製造プロセスをさらに短縮化できる。また、水
素プラズマ処理時は、透明導電膜からなる絵素電極上を
導電膜が覆っているので、水素プラズマの還元反応によ
り絵素電極の透明導電膜の透過率が低下したりすること
なく、信頼性を向上できる。
According to the method of manufacturing the active matrix substrate of the above embodiment, the channel portion formed in the island-shaped semiconductor region is subjected to the hydrogen plasma treatment to form the defect introduction region, whereby the defect of the channel portion is formed. An electric charge is fixed to the defect in the introduction region, and an external electric field is prevented by the fixed electric charge. As a result, the protective insulating film deposited on the entire substrate after the channel portion is formed in the island-shaped semiconductor region can be made thinner than in the conventional device in which the channel portion is not provided with a defect introduction region. The lamination time of the insulating film and the etching time can be shortened, and the manufacturing process can be further shortened. Further, during the hydrogen plasma treatment, since the conductive film covers the pixel electrode made of a transparent conductive film, the transmittance of the transparent conductive film of the pixel electrode does not decrease due to the reduction reaction of the hydrogen plasma, Reliability can be improved.

【0015】また、この発明のアクティブマトリクス基
板は、透明絶縁基板上に形成されたゲート電極およびそ
のゲート電極に接続された走査配線と、上記ゲート電
極,走査配線が形成された基板全面に形成されたゲート
絶縁膜と、上記ゲート絶縁膜上に連続して堆積させた活
性層となる真性半導体膜と導電性半導体膜とをパターニ
ングすることにより上記ゲート電極の上側に形成された
島状の半導体領域と、上記島状の半導体が形成された基
板全面に連続して堆積させた透明導電膜と導電性膜とを
パターニングすることにより形成された信号配線,ソー
ス電極,ドレイン電極および絵素電極と、上記ソース電
極,ドレイン電極をマスクとして上記島状の半導体領域
の一部を除去して、上記島状の半導体領域に形成された
真性半導体からなるチャネル部と、上記島状の半導体領
域に上記チャネル部が形成された基板全面に形成された
保護絶縁膜と、上記絵素電極を覆う上記導電性膜の領域
および上記保護絶縁膜の領域を除去して形成された絵素
電極開口部とを備えたことを特徴としている。
Further, an active matrix substrate according to the present invention is provided such that a gate electrode formed on a transparent insulating substrate, a scanning line connected to the gate electrode, and an entire surface of the substrate on which the gate electrode and the scanning line are formed. A gate insulating film, and an island-shaped semiconductor region formed above the gate electrode by patterning an intrinsic semiconductor film and a conductive semiconductor film which are to be active layers continuously deposited on the gate insulating film. And a signal wiring formed by patterning a transparent conductive film and a conductive film continuously deposited on the entire surface of the substrate on which the island-shaped semiconductor is formed, a source electrode, a drain electrode, and a pixel electrode; A part of the island-shaped semiconductor region is removed by using the source electrode and the drain electrode as a mask to form a channel made of an intrinsic semiconductor formed in the island-shaped semiconductor region. And a protective insulating film formed on the entire surface of the substrate in which the channel portion is formed in the island-shaped semiconductor region, a region of the conductive film covering the pixel electrode, and a region of the protective insulating film. And a pixel electrode opening formed as described above.

【0016】上記構成のアクティブマトリクス基板によ
れば、信号配線,ソース電極,ドレイン電極および絵素電
極を形成する導電性金属膜と透明導電膜を同一マスクに
よって同一形状にパターニングし、さらに絵素電極上の
保護絶縁膜と導電性金属膜を同一マスクによって同一形
状にパターニングすることにより、フォトリソグラフィ
の工程を少なくでき、製造プロセスの短縮化ができ、コ
ストを低減できる。また、透明導電膜からなる画素電極
と保護絶縁膜との接触による画素電極の抵抗値の増大す
ることなく、信頼性を向上できる。
According to the active matrix substrate having the above structure, the conductive metal film and the transparent conductive film forming the signal wiring, the source electrode, the drain electrode and the picture element electrode are patterned into the same shape by the same mask. By patterning the protective insulating film and the conductive metal film in the same shape using the same mask, the number of photolithography steps can be reduced, the manufacturing process can be shortened, and the cost can be reduced. Further, the reliability can be improved without increasing the resistance value of the pixel electrode due to contact between the pixel electrode made of a transparent conductive film and the protective insulating film.

【0017】また、一実施形態のアクティブマトリクス
基板は、上記島状の半導体領域の上記チャネル部に水素
プラズマ処理を施して形成された欠陥導入領域を備えた
ことを特徴としている。
In one embodiment of the present invention, the active matrix substrate includes a defect introduction region formed by performing a hydrogen plasma process on the channel portion of the island-shaped semiconductor region.

【0018】上記実施形態のアクティブマトリクス基板
によれば、上記島状の半導体領域に形成されたチャネル
部に水素プラズマ処理を施して形成された欠陥導入領域
の欠陥に電荷が固定され、その固定電荷により外部から
の電界が妨げられる。これによって、上記チャネル部に
欠陥導入領域を設けていない従来のものよりも、上記チ
ャネル部を保護する保護絶縁膜を薄膜化でき、それによ
って保護絶縁膜の積層時間およびエッチング処理時間を
短縮化でき、製造プロセスをさらに短縮化できる。ま
た、水素プラズマ処理時は、透明導電膜からなる絵素電
極上を導電膜が覆っているので、水素プラズマの還元反
応により絵素電極の透明導電膜の透過率が低下したりす
ることなく、信頼性を向上できる。
According to the active matrix substrate of the above embodiment, the charges are fixed to the defects in the defect introduction regions formed by performing the hydrogen plasma treatment on the channel portions formed in the island-shaped semiconductor regions, and the fixed charges are fixed. Hampers the external electric field. This makes it possible to reduce the thickness of the protective insulating film that protects the channel portion as compared with a conventional device in which the defect introduction region is not provided in the channel portion, thereby shortening the lamination time of the protective insulating film and the etching time. In addition, the manufacturing process can be further shortened. Further, during the hydrogen plasma treatment, since the conductive film covers the pixel electrode made of a transparent conductive film, the transmittance of the transparent conductive film of the pixel electrode does not decrease due to the reduction reaction of the hydrogen plasma, Reliability can be improved.

【0019】また、この発明の薄膜電界効果トランジス
タの製造方法は、絶縁基板上にゲート電極を形成する工
程と、上記ゲート電極が形成された基板全面にゲート絶
縁膜を形成する工程と、上記ゲート絶縁膜が形成された
基板全面に、活性層となる真性半導体膜と導電性半導体
膜とを連続して堆積する工程と、上記真性半導体膜と上
記導電性半導体膜とを選択エッチングすることにより上
記ゲート電極の上側に島状の半導体領域を形成する工程
と、上記島状の半導体領域が形成された基板全面に透明
導電膜と導電性膜とを連続して堆積する工程と、上記透
明導電膜と上記導電性膜とを選択エッチングすることに
より上記島状の半導体領域の上側にソース電極,ドレイ
ン電極を形成する工程と、上記ソース電極,ドレイン電
極をマスクとして上記島状の半導体領域の一部をエッチ
ングにより除去して、上記島状の半導体領域に真性半導
体からなるチャネル部を形成する工程と、上記島状の半
導体領域に形成された上記チャネル部に水素プラズマ処
理を施して欠陥導入領域を形成する工程とを有すること
を特徴としている。
Further, in the method of manufacturing a thin film field effect transistor according to the present invention, a step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, A step of continuously depositing an intrinsic semiconductor film and a conductive semiconductor film to be an active layer over the entire surface of the substrate on which the insulating film is formed, and selectively etching the intrinsic semiconductor film and the conductive semiconductor film to form A step of forming an island-shaped semiconductor region above the gate electrode; a step of continuously depositing a transparent conductive film and a conductive film over the entire surface of the substrate on which the island-shaped semiconductor region is formed; Forming a source electrode and a drain electrode above the island-shaped semiconductor region by selectively etching the conductive film and the conductive film; and forming an upper electrode using the source electrode and the drain electrode as a mask. Removing a part of the island-shaped semiconductor region by etching to form a channel portion made of an intrinsic semiconductor in the island-shaped semiconductor region; and forming a hydrogen plasma on the channel portion formed in the island-shaped semiconductor region. Performing a process to form a defect introduction region.

【0020】上記構成の薄膜電界効果トランジスタの製
造方法によれば、上記島状の半導体領域に形成されたチ
ャネル部に水素プラズマ処理を施して、チャネル部に欠
陥導入領域を形成することによって、上記チャネル部の
欠陥導入領域の欠陥に電荷が固定され、その固定電荷に
より外部からの電界が妨げられる。これによって、チャ
ネル部に欠陥導入領域を設けていない従来のものより
も、上記チャネル部を保護する保護絶縁膜を薄膜化でき
る。したがって、保護絶縁膜の積層時間およびエッチン
グ処理時間を短縮化でき、製造プロセスを短縮化できる
と共に、コスト低減を図ることができる。また、透明導
電膜からなる画素電極と保護絶縁膜との接触による画素
電極の抵抗値の増大したり、水素プラズマの還元反応に
より絵素電極の透明導電膜の透過率が低下したりするこ
となく、信頼性の向上を図ることができる。
According to the method of manufacturing the thin-film field-effect transistor having the above-described structure, the channel portion formed in the island-shaped semiconductor region is subjected to hydrogen plasma treatment to form a defect introduction region in the channel portion. The electric charge is fixed to the defect in the defect introduction region of the channel portion, and the fixed electric charge prevents an external electric field. This makes it possible to make the protective insulating film for protecting the channel portion thinner than a conventional device in which no defect introduction region is provided in the channel portion. Therefore, the lamination time of the protective insulating film and the etching time can be shortened, so that the manufacturing process can be shortened and the cost can be reduced. In addition, the resistance of the pixel electrode does not increase due to the contact between the pixel electrode made of the transparent conductive film and the protective insulating film, and the transmittance of the transparent conductive film of the pixel electrode does not decrease due to the reduction reaction of the hydrogen plasma. , Reliability can be improved.

【0021】[0021]

【発明の実施の形態】以下、この発明のアクティブマト
リクス基板の製造方法およびアクティブマトリクス基板
および薄膜電界効果トランジスタの製造方法を図示の実
施の形態により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing an active matrix substrate and a method for manufacturing an active matrix substrate and a thin film field effect transistor according to the present invention will be described in detail with reference to the illustrated embodiments.

【0022】図1はこの発明の実施の一形態のアクティ
ブマトリクス基板の製造方法を用いて製造されたアクテ
ィブマトリクス基板の要部の断面図であり、100は絶
縁性基板、101はゲート電極、102はゲート絶縁
膜、103は真性導体膜、104は導電性導体膜、10
5は絵素電極、106はドレイン電極、107はソース
電極である。
FIG. 1 is a cross-sectional view of a main part of an active matrix substrate manufactured by using a method of manufacturing an active matrix substrate according to an embodiment of the present invention, wherein 100 is an insulating substrate, 101 is a gate electrode, 102 Is a gate insulating film, 103 is an intrinsic conductive film, 104 is a conductive conductive film, 10
5 is a picture element electrode, 106 is a drain electrode, and 107 is a source electrode.

【0023】また、図2(a)〜(c)はこの発明のアクティ
ブマトリクス基板の製造方法を説明するためのアクティ
ブマトリクス基板の要部の断面図であり、以下、図2
(a)〜(c)にしたがって説明する。
FIGS. 2A to 2C are cross-sectional views of a main part of the active matrix substrate for explaining the method of manufacturing the active matrix substrate according to the present invention.
A description will be given according to (a) to (c).

【0024】まず、図2(a)に示すように、厚さ1.1m
mの無アルカリガラス板等の絶縁性基板100上にスパ
ッタ等によりTa,AlまたはAl合金膜等を蒸着し、フォ
トリソ工程,エッチング工程を経て走査配線120(図3
に示す)およびそれに繋がるゲート電極101を形成す
る。
First, as shown in FIG. 2A, the thickness is 1.1 m.
A Ta, Al or Al alloy film or the like is deposited on an insulating substrate 100 such as a non-alkali glass plate by sputtering or the like, and is subjected to a photolithography process and an etching process to form the scanning wiring 120 (FIG. 3).
And a gate electrode 101 connected to it is formed.

【0025】次に、ゲート電極101上にSiNxからな
るゲート絶縁膜102を形成する。
Next, a gate insulating film 102 made of SiNx is formed on the gate electrode 101.

【0026】続いて、ノンドープのa−Si膜等からな
る真性導体膜103とリンをドープしたn+型a−Si
膜等からなるな導電性半導体膜104とを連続して積層
し、フォトリソ工程,エッチング工程を経てゲート電極
101の上側に島状にパターニングし、半導体層(島状
の半導体領域130)を形成する。
Subsequently, an intrinsic conductor film 103 made of a non-doped a-Si film or the like and an n + type a-Si film doped with phosphorus are used.
A conductive semiconductor film 104 made of a film or the like is continuously laminated, and is patterned in an island shape on the gate electrode 101 through a photolithography process and an etching process to form a semiconductor layer (the island-shaped semiconductor region 130). .

【0027】次に、基板全面にスパッタによりITO等
からなる透明導電膜を形成し、さらにその上に導電性金
属膜であるTa膜を同様にスパッタ法によって積層した
後、信号配線108,ドレイン電極106,ソース電極1
07および絵素電極105のパターンを形成するため、
フォトリソグラフィによりレジストパターンを形成す
る。そして、まずTa膜をドライエッチングして、信号
配線108,ドレイン電極106およびソース電極10
7を形成した後、続いて同一のレジストパターンを使っ
てITO膜をウェットエッチングして透明導電膜のパタ
ーニングを連続して行い、絵素電極105を形成する。
このとき、透明導電膜上に積層される導電性金属膜(信
号配線108,ドレイン電極106およびソース電極1
07)はTaに限定されるものではなく、Mo,Ti等の単
層膜またはAl/Ti,Ta/TaN等の積層膜であっても
よい。
Next, a transparent conductive film made of ITO or the like is formed on the entire surface of the substrate by sputtering, and a Ta film, which is a conductive metal film, is further laminated thereon by a sputtering method. 106, source electrode 1
07 and the pattern of the pixel electrode 105,
A resist pattern is formed by photolithography. Then, the Ta film is first dry-etched to form the signal wiring 108, the drain electrode 106, and the source electrode 10.
After the formation of 7, the ITO film is wet-etched using the same resist pattern to continuously pattern the transparent conductive film, thereby forming the pixel electrode 105.
At this time, the conductive metal film (the signal wiring 108, the drain electrode 106, and the source electrode 1) laminated on the transparent conductive film
07) is not limited to Ta, and may be a single-layer film such as Mo or Ti or a laminated film such as Al / Ti or Ta / TaN.

【0028】次に、Taからなるドレイン電極106,ソ
ース電極107をマスクとして、島状の半導体領域13
0のn+型a−Si膜およびa−Si膜の上部をエッチン
グ除去し、チャネル部109を形成する。
Next, using the drain electrode 106 and the source electrode 107 made of Ta as a mask, the island-shaped semiconductor region 13 is formed.
The upper portions of the n + type a-Si film and the a-Si film of 0 are removed by etching to form a channel portion 109.

【0029】さらに、H2ガス流量2000sccm、
圧力1200mT、出力600W、電極距離1200m
il、処理時間30secでチャネル部109のa−S
i膜表面に水素プラズマを照射し、欠陥導入領域として
の水素プラズマ照射領域112を形成する(図2(b)参
照)。
Further, the flow rate of H 2 gas is 2000 sccm,
Pressure 1200mT, output 600W, electrode distance 1200m
il, a-S of channel unit 109 in processing time 30 sec
The i-film surface is irradiated with hydrogen plasma to form a hydrogen plasma irradiation region 112 as a defect introduction region (see FIG. 2B).

【0030】続いて、基板全面に保護絶縁膜110とし
てSiNxを積層し、フォトリソ工程によって絵素電極開
口部111を形成するためのレジストパターンを形成
し、SiNxからなる保護絶縁膜110と、絵素電極10
5を被覆するTa等の導電性金属膜からなる絵素上部金
属膜106a(絵素電極105の周縁部上の領域106b
を除く)とを同時にドライエッチングし、絵素電極10
5上に絵素電極開口部111を形成する(図2(c)、図3
参照)。
Subsequently, SiNx is laminated as a protective insulating film 110 on the entire surface of the substrate, and a resist pattern for forming the pixel electrode opening 111 is formed by a photolithography process. Electrode 10
5, a pixel upper metal film 106a made of a conductive metal film of Ta or the like (a region 106b on the periphery of the pixel electrode 105).
) And dry etching at the same time.
5 is formed on the pixel electrode 5 (FIG. 2 (c), FIG.
reference).

【0031】このように、絵素電極105を形成する透
明導電膜と、信号配線108,ソース電極107,ドレイ
ン電極106を形成する導電性金属膜とを同一マスクで
パターニングすることによって、透明導電膜からなる絵
素電極105上が導電性金属膜からなる絵素上部金属膜
106aによって覆われるため、水素プラズマ処理を施
しても透明導電膜(絵素電極105)の還元は起こらず、
チャネル部109の水素プラズマ照射領域112のみに
水素プラズマ処理が施され、チャネル部109表面に欠
陥を導入する処理を行うことができる。このため、チャ
ネル部でリーク電流が流れるという特性の劣化を防止し
つつ、保護絶縁膜110を薄く積層することができる。
As described above, the transparent conductive film forming the picture element electrode 105 and the conductive metal film forming the signal wiring 108, the source electrode 107, and the drain electrode 106 are patterned with the same mask, whereby the transparent conductive film is formed. Is covered with the pixel upper metal film 106a made of a conductive metal film, the reduction of the transparent conductive film (pixel electrode 105) does not occur even if the hydrogen plasma treatment is performed,
The hydrogen plasma treatment is performed only on the hydrogen plasma irradiation region 112 of the channel portion 109, so that a process for introducing a defect into the surface of the channel portion 109 can be performed. Therefore, the protective insulating film 110 can be thinly stacked while preventing deterioration in characteristics such as leakage current flowing in the channel portion.

【0032】また、保護絶縁膜110を薄く積層するこ
とによって、絵素上部金属膜106aと、保護絶縁膜1
10に絵素電極開口部111を形成するとき、同一のマ
スクで連続してエッチングが行え、エッチング時間の短
縮を図ることができる。
Further, by laminating the protective insulating film 110 thinly, the pixel upper metal film 106a and the protective insulating film 1 are formed.
When the pixel electrode opening 111 is formed on the substrate 10, etching can be performed continuously using the same mask, and the etching time can be reduced.

【0033】また、同時に絵素電極105,信号配線1
08,ソース電極107,ドレイン電極106を形成する
導電性金属膜と透明導電膜とを同一マスクでパターニン
グするため、マスク枚数を減少でき、フォトリソ工程の
削減による製造プロセスの短縮化も実現できる。
At the same time, the picture element electrode 105 and the signal wiring 1
08, the conductive metal film forming the source electrode 107 and the drain electrode 106 and the transparent conductive film are patterned with the same mask, so that the number of masks can be reduced and the manufacturing process can be shortened by reducing the number of photolithography steps.

【0034】上記実施の形態では、薄膜電界効果トラン
ジスタを用いたアクティブマトリクス基板について説明
したが、薄膜電界効果トランジスタを用いる全ての装置
にこの発明の薄膜電界効果トランジスタの製造方法を適
用してもよい。
In the above embodiment, the active matrix substrate using the thin film field effect transistor has been described. However, the method of manufacturing a thin film field effect transistor according to the present invention may be applied to all devices using the thin film field effect transistor. .

【0035】[0035]

【発明の効果】以上より明らかなように、この発明のア
クティブマトリクス基板の製造方法およびアクティブマ
トリクス基板によれば、絵素電極,信号配線,ソース電極
およびドレイン電極を形成する導電性金属膜と透明導電
膜とを同一マスクによって同一形状にパターニングし、
さらに絵素電極上の保護絶縁膜と導電性金属膜を同一マ
スクによって同一形状にパターニングすることにより、
フォトリソグラフィの工程を少なくでき、製造プロセス
の短縮化を可能とする。
As is clear from the above, according to the method for manufacturing an active matrix substrate and the active matrix substrate of the present invention, the conductive metal film forming the picture element electrode, the signal wiring, the source electrode and the drain electrode is transparent. Pattern the conductive film and the same shape with the same mask,
Furthermore, by patterning the protective insulating film and the conductive metal film on the pixel electrodes into the same shape with the same mask,
The number of photolithography steps can be reduced, and the manufacturing process can be shortened.

【0036】また、上記アクティブマトリクス基板の製
造方法およびアクティブマトリクス基板によれば、島状
の半導体領域のチャネル部を水素プラズマ処理すること
によって、保護絶縁膜の薄膜化が可能となり、保護絶縁
膜の積層時間およびエッチング処理時間を短縮できると
共に、トランジスタ特性が劣化したり、水素プラズマの
還元反応により絵素電極の透明導電膜の透過率が低下し
たりすることなく、エッチング処理能力の向上による製
造コストの低減と信頼性の向上を可能とするものであ
る。
According to the method for manufacturing an active matrix substrate and the active matrix substrate, the channel portion of the island-shaped semiconductor region is subjected to the hydrogen plasma treatment, whereby the thickness of the protective insulating film can be reduced. In addition to shortening the lamination time and the etching time, the manufacturing cost is improved by improving the etching processing ability without deteriorating the transistor characteristics or reducing the transmittance of the transparent conductive film of the pixel electrode due to the reduction reaction of hydrogen plasma. And the reliability can be reduced.

【0037】この発明の薄膜電界効果トランジスタの製
造方法によれば、島状の半導体領域に形成されたチャネ
ル部に水素プラズマ処理を施して、チャネル部に欠陥導
入領域を形成することによって、チャネル部の欠陥導入
領域の固定電荷により外部からの電界を妨げることによ
って、チャネル部に欠陥導入領域を設けていない従来の
ものよりも、チャネル部を保護する保護絶縁膜を薄膜化
でき、保護絶縁膜の積層時間およびエッチング処理時間
を短縮化して、製造プロセスを短縮化でき、コストを低
減できる。
According to the method of manufacturing a thin film field effect transistor of the present invention, the channel portion formed in the island-shaped semiconductor region is subjected to hydrogen plasma treatment to form a defect introduction region in the channel portion. By preventing an external electric field by the fixed charge in the defect introduction region, the protective insulating film for protecting the channel portion can be made thinner than in the conventional device having no defect introduction region in the channel portion. The stacking time and the etching time can be shortened, the manufacturing process can be shortened, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1はこの発明の実施の一形態のアクティブ
マトリクス基板の製造方法を用いて製造されたアクティ
ブマトリックス基板の要部の断面図である。
FIG. 1 is a cross-sectional view of a main part of an active matrix substrate manufactured by using an active matrix substrate manufacturing method according to an embodiment of the present invention.

【図2】 図2(a)〜(c)は上記アクティブマトリックス
基板の製造方法を説明するためのアクティブマトリック
ス基板の要部の断面図である。
FIGS. 2A to 2C are cross-sectional views of main parts of the active matrix substrate for describing a method of manufacturing the active matrix substrate.

【図3】 図3は上記アクティブマトリックス基板の平
面図である。
FIG. 3 is a plan view of the active matrix substrate.

【図4】 図4は従来のアクティブマトリックス基板の
要部の断面図である。
FIG. 4 is a sectional view of a main part of a conventional active matrix substrate.

【図5】 図5は従来のもう1つのアクティブマトリッ
クス基板の要部の断面図である。
FIG. 5 is a cross-sectional view of a main part of another conventional active matrix substrate.

【符号の説明】[Explanation of symbols]

100…絶縁性基板、 101…ゲート電極、 102…ゲート絶縁膜、 103…真性半導体膜、 104…導電性半導体膜、 105…絵素電極、 106…ドレイン電極、 106a…絵素上部金属膜、 107…ソース電極、 108…信号配線、 109…チャネル部、 110…保護絶縁膜、 111…絵素電極開口部、 112…水素プラズマ照射領域、 120…走査配線、 130…島状の半導体領域。 Reference Signs List 100: insulating substrate, 101: gate electrode, 102: gate insulating film, 103: intrinsic semiconductor film, 104: conductive semiconductor film, 105: picture element electrode, 106: drain electrode, 106a: picture element upper metal film, 107 ... source electrode, 108 ... signal wiring, 109 ... channel part, 110 ... protective insulating film, 111 ... picture element electrode opening, 112 ... hydrogen plasma irradiation area, 120 ... scanning wiring, 130 ... island-shaped semiconductor area.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 627E Fターム(参考) 2H092 JA26 JA29 JA38 JA42 JA44 JA47 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB24 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA25 NA27 NA29 5C094 AA31 AA43 AA44 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 5F004 DB01 DB08 DB30 DB31 EA10 EB02 FA08 5F110 AA06 AA16 BB01 CC07 DD02 EE03 EE04 EE06 EE44 FF03 GG02 GG15 GG35 HK01 HK03 HK04 HK07 HK09 HK16 HK21 HK22 HK25 HK33 HK39 NN02 NN24 NN72 QQ25 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 627E F-term (Reference) 2H092 JA26 JA29 JA38 JA42 JA44 JA47 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB24 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA25 NA27 NA29 5C094 AA31 AA43 AA44 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 5F04 DB01 DB08 DB30 DB01 FA08 EE03 EE04 EE06 EE44 FF03 GG02 GG15 GG35 HK01 HK03 HK04 HK07 HK09 HK16 HK21 HK22 HK25 HK33 HK39 NN02 NN24 NN72 QQ25

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁基板上にゲート電極およびその
ゲート電極に接続された走査配線を形成する工程と、 上記ゲート電極,走査配線が形成された基板全面にゲー
ト絶縁膜を形成する工程と、 上記ゲート絶縁膜上に連続して堆積させた活性層となる
真性半導体膜と導電性半導体膜とを同一のマスクを用い
て選択エッチングすることにより上記ゲート電極の上側
に島状の半導体領域を形成する工程と、 上記島状の半導体領域が形成された基板全面に連続して
堆積させた透明導電膜と導電性膜とを同一のマスクを用
いて選択エッチングすることにより信号配線,ソース電
極,ドレイン電極および絵素電極を形成する工程と、 上記ソース電極,ドレイン電極をマスクとして上記島状
の半導体領域の一部をエッチングにより除去して、上記
島状の半導体領域に真性半導体からなるチャネル部を形
成する工程と、 上記島状の半導体領域に上記チャネル部を形成した後、
基板全面に保護絶縁膜を堆積する工程と、 上記絵素電極を覆う上記導電性膜の領域および上記保護
絶縁膜の領域を同一のマスクを用いて選択エッチングに
より除去することによって、上記絵素電極と略同一形状
にパターニングされた絵素電極開口部を形成する工程と
を有することを特徴とするアクティブマトリクス基板の
製造方法。
A step of forming a gate electrode and a scanning wiring connected to the gate electrode on a transparent insulating substrate; and a step of forming a gate insulating film on the entire surface of the substrate on which the gate electrode and the scanning wiring are formed. An island-shaped semiconductor region is formed above the gate electrode by selectively etching the intrinsic semiconductor film and the conductive semiconductor film which are to be active layers continuously deposited on the gate insulating film using the same mask. A signal wiring, a source electrode, and a drain by selectively etching the transparent conductive film and the conductive film continuously deposited on the entire surface of the substrate on which the island-shaped semiconductor region is formed using the same mask. Forming an electrode and a pixel electrode; removing the island-shaped semiconductor region by etching using the source electrode and the drain electrode as a mask; Forming a channel portion made of an intrinsic semiconductor in frequency, after forming the channel portion to the island-shaped semiconductor region,
Depositing a protective insulating film over the entire surface of the substrate, and removing the region of the conductive film and the region of the protective insulating film covering the pixel electrode by selective etching using the same mask, thereby forming the pixel electrode Forming a pixel electrode opening patterned to have substantially the same shape as that of the active matrix substrate.
【請求項2】 請求項1に記載のアクティブマトリクス
基板の製造方法において、 上記島状の半導体領域に形成された上記チャネル部に水
素プラズマ処理を施して欠陥導入領域を形成する工程を
有することを特徴とするアクティブマトリクス基板の製
造方法。
2. The method for manufacturing an active matrix substrate according to claim 1, further comprising a step of performing a hydrogen plasma treatment on the channel portion formed in the island-shaped semiconductor region to form a defect introduction region. A method for manufacturing an active matrix substrate.
【請求項3】 透明絶縁基板上に形成されたゲート電極
およびそのゲート電極に接続された走査配線と、 上記ゲート電極,走査配線が形成された基板全面に形成
されたゲート絶縁膜と、 上記ゲート絶縁膜上に連続して堆積させた活性層となる
真性半導体膜と導電性半導体膜とをパターニングするこ
とにより上記ゲート電極の上側に形成された島状の半導
体領域と、 上記島状の半導体が形成された基板全面に連続して堆積
させた透明導電膜と導電性膜とをパターニングすること
により形成された信号配線,ソース電極,ドレイン電極お
よび絵素電極と、 上記ソース電極,ドレイン電極をマスクとして上記島状
の半導体領域の一部を除去して、上記島状の半導体領域
に形成された真性半導体からなるチャネル部と、 上記島状の半導体領域に上記チャネル部が形成された基
板全面に形成された保護絶縁膜と、 上記絵素電極を覆う上記導電性膜の領域および上記保護
絶縁膜の領域を除去して形成された絵素電極開口部とを
備えたことを特徴とするアクティブマトリクス基板。
3. A gate electrode formed on a transparent insulating substrate and a scanning line connected to the gate electrode; a gate insulating film formed on the entire surface of the substrate on which the gate electrode and the scanning line are formed; An island-shaped semiconductor region formed above the gate electrode by patterning the intrinsic semiconductor film and the conductive semiconductor film which are to be active layers continuously deposited on the insulating film; and A signal wiring, a source electrode, a drain electrode, and a picture element electrode formed by patterning a transparent conductive film and a conductive film continuously deposited on the entire surface of the formed substrate, and masking the source electrode and the drain electrode. Removing a part of the island-shaped semiconductor region to form a channel portion made of an intrinsic semiconductor formed in the island-shaped semiconductor region; A protective insulating film formed on the entire surface of the substrate on which the pixel portion is formed, and a pixel electrode opening formed by removing the conductive film region and the protective insulating film region covering the pixel electrode. An active matrix substrate, comprising:
【請求項4】 請求項3に記載のアクティブマトリクス
基板において、 上記島状の半導体領域の上記チャネル部に水素プラズマ
処理を施して形成された欠陥導入領域を備えたことを特
徴とするアクティブマトリクス基板。
4. The active matrix substrate according to claim 3, further comprising a defect introduction region formed by subjecting said channel portion of said island-shaped semiconductor region to hydrogen plasma processing. .
【請求項5】 絶縁基板上にゲート電極を形成する工程
と、上記ゲート電極が形成された基板全面にゲート絶縁
膜を形成する工程と、 上記ゲート絶縁膜が形成された基板全面に、活性層とな
る真性半導体膜と導電性半導体膜とを連続して堆積する
工程と、 上記真性半導体膜と上記導電性半導体膜とを選択エッチ
ングすることにより上記ゲート電極の上側に島状の半導
体領域を形成する工程と、 上記島状の半導体領域が形成された基板全面に透明導電
膜と導電性膜とを連続して堆積する工程と、 上記透明導電膜と上記導電性膜とを選択エッチングする
ことにより上記島状の半導体領域の上側にソース電極,
ドレイン電極を形成する工程と、 上記ソース電極,ドレイン電極をマスクとして上記島状
の半導体領域の一部をエッチングにより除去して、上記
島状の半導体領域に真性半導体からなるチャネル部を形
成する工程と、 上記島状の半導体領域に形成された上記チャネル部に水
素プラズマ処理を施して欠陥導入領域を形成する工程と
を有することを特徴とする薄膜電界効果トランジスタの
製造方法。
5. A step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and forming an active layer on the entire surface of the substrate on which the gate insulating film is formed. Successively depositing an intrinsic semiconductor film and a conductive semiconductor film, and forming an island-shaped semiconductor region above the gate electrode by selectively etching the intrinsic semiconductor film and the conductive semiconductor film A step of continuously depositing a transparent conductive film and a conductive film over the entire surface of the substrate on which the island-shaped semiconductor region is formed; and selectively etching the transparent conductive film and the conductive film. A source electrode is provided above the island-shaped semiconductor region,
Forming a drain electrode, and forming a channel portion made of an intrinsic semiconductor in the island-shaped semiconductor region by removing a part of the island-shaped semiconductor region by etching using the source electrode and the drain electrode as a mask. And performing a hydrogen plasma treatment on the channel portion formed in the island-shaped semiconductor region to form a defect-introduced region.
JP2000146313A 2000-05-18 2000-05-18 Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor Pending JP2001326360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000146313A JP2001326360A (en) 2000-05-18 2000-05-18 Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000146313A JP2001326360A (en) 2000-05-18 2000-05-18 Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor

Publications (1)

Publication Number Publication Date
JP2001326360A true JP2001326360A (en) 2001-11-22

Family

ID=18652693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146313A Pending JP2001326360A (en) 2000-05-18 2000-05-18 Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor

Country Status (1)

Country Link
JP (1) JP2001326360A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094206A (en) * 2002-06-28 2004-03-25 Lg Phillips Lcd Co Ltd Liquid crystal display device and its manufacturing method
JP2005051223A (en) * 2003-07-11 2005-02-24 Nec Corp Thin film transistor, tft substrate, liquid crystal display, and method for manufacturing tft
JP2005181984A (en) * 2003-11-27 2005-07-07 Quanta Display Japan Inc Liquid crystal display device and its manufacturing method
US7123314B2 (en) 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
JP2007133371A (en) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd Display device and method for manufacturing the same
CN100343749C (en) * 2005-01-27 2007-10-17 广辉电子股份有限公司 Array substrate of thin film transistor liquid crystal display and manufacturing method thereof
JP2008015514A (en) * 2006-06-30 2008-01-24 Lg Philips Lcd Co Ltd Array substrate for liquid crystal display device and method for manufacturing the same
JP2008015525A (en) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating the same
CN100380629C (en) * 2006-02-24 2008-04-09 友达光电股份有限公司 Manufacturing method of picture element structure
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
JP2011203746A (en) * 2003-07-14 2011-10-13 Semiconductor Energy Lab Co Ltd Liquid crystal display device and electronic device
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8604469B2 (en) 2008-06-05 2013-12-10 Samsung Display Co., Ltd. Thin film transistor array panel

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094206A (en) * 2002-06-28 2004-03-25 Lg Phillips Lcd Co Ltd Liquid crystal display device and its manufacturing method
JP2005051223A (en) * 2003-07-11 2005-02-24 Nec Corp Thin film transistor, tft substrate, liquid crystal display, and method for manufacturing tft
US7123314B2 (en) 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
JP2011203746A (en) * 2003-07-14 2011-10-13 Semiconductor Energy Lab Co Ltd Liquid crystal display device and electronic device
JP2013047852A (en) * 2003-07-14 2013-03-07 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2005181984A (en) * 2003-11-27 2005-07-07 Quanta Display Japan Inc Liquid crystal display device and its manufacturing method
CN100343749C (en) * 2005-01-27 2007-10-17 广辉电子股份有限公司 Array substrate of thin film transistor liquid crystal display and manufacturing method thereof
US8576347B2 (en) 2005-10-14 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
TWI619256B (en) * 2005-10-14 2018-03-21 半導體能源研究所股份有限公司 Display device and manufacturing method thereof
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
JP2007133371A (en) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd Display device and method for manufacturing the same
JP2012083762A (en) * 2005-10-14 2012-04-26 Semiconductor Energy Lab Co Ltd Display device
CN102610605A (en) * 2005-10-14 2012-07-25 株式会社半导体能源研究所 Display device and manufacturing method thereof
US8885114B2 (en) 2005-10-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2013235279A (en) * 2005-10-14 2013-11-21 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014139676A (en) * 2005-10-14 2014-07-31 Semiconductor Energy Lab Co Ltd Display device
CN100380629C (en) * 2006-02-24 2008-04-09 友达光电股份有限公司 Manufacturing method of picture element structure
KR101235106B1 (en) 2006-06-30 2013-02-20 엘지디스플레이 주식회사 An array substrate for LCD and method for fabricating thereof
KR101257811B1 (en) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 An array substrate for LCD and method for fabricating thereof
JP2008015514A (en) * 2006-06-30 2008-01-24 Lg Philips Lcd Co Ltd Array substrate for liquid crystal display device and method for manufacturing the same
US8258022B2 (en) 2006-06-30 2012-09-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
JP2011227526A (en) * 2006-06-30 2011-11-10 Lg Display Co Ltd Method for manufacturing array substrate for liquid crystal display device
JP2008015525A (en) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd Array substrate for liquid crystal display device and method of fabricating the same
US7960735B2 (en) 2006-06-30 2011-06-14 Lg Display Co. Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US7993946B2 (en) 2006-10-02 2011-08-09 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US8604469B2 (en) 2008-06-05 2013-12-10 Samsung Display Co., Ltd. Thin film transistor array panel

Similar Documents

Publication Publication Date Title
KR100796756B1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US7576394B2 (en) Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US20020001048A1 (en) Method of fabricating liquid crystal display with a high aperture ratio
JP2002026333A (en) Method of manufacturing active matrix board
WO2018176829A1 (en) Thin film transistor and display substrate, fabrication method thereof, and display device
JP2002182243A (en) Transistor substrate for liquid crystal display and method for manufacturing the same
JP2001326360A (en) Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor
JPWO2011132353A1 (en) Display device and manufacturing method thereof
US10985281B2 (en) Transistor, thin film transistor array panel, and related manufacturing method
CN113725157B (en) Array substrate and manufacturing method thereof
US6410969B1 (en) Thin film transistor and method of manufacturing the same
US6746959B2 (en) Liquid crystal display and method
WO2011161875A1 (en) Substrate for display device and process for production thereof, and display device
JP2007206712A (en) Active matrix system liquid crystal display device
US6025605A (en) Aligned semiconductor structure
CN109037241B (en) LTPS array substrate, manufacturing method thereof and display panel
KR20010010117A (en) Manufacturing method of a thin film transistor array panel for liquid crystal display
CN113782493A (en) Preparation method of array substrate and array substrate
JP2003156764A (en) Manufacturing method for thin-film transistor array substrate and liquid crystal display unit equipped with the same
KR100663288B1 (en) Method for fabricating tft-lcd
KR100580397B1 (en) manufacturing methods of a thin film transistor substrate for a liquid crystal display
JPH05265039A (en) Liquid crystal display device
CN113206144B (en) Preparation method of thin film transistor, thin film transistor and display panel
US20220302285A1 (en) Thin film transistor and method for manufacturing same, display panel and display device
KR100341124B1 (en) Method for manufacturing LCD having high aperture ratio and high transmittance