JPH05265039A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH05265039A JPH05265039A JP6221292A JP6221292A JPH05265039A JP H05265039 A JPH05265039 A JP H05265039A JP 6221292 A JP6221292 A JP 6221292A JP 6221292 A JP6221292 A JP 6221292A JP H05265039 A JPH05265039 A JP H05265039A
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- film
- silicon film
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に表示電極上の絶縁層のステップカバレージを補う液
晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, the present invention relates to a liquid crystal display device that compensates for step coverage of an insulating layer on a display electrode.
【０００２】[0002]
【従来の技術】一般に、液晶表示装置は、カラーＴＶを
中心に開発が活発に進められている。これらの中には、
例えば特開平３−１１４０２８号公報に示された構成
（図７および図１２）がある。これは、透明な絶縁性基
板（５０）上に、例えばゲート（５１）と補助容量電極
（５２）が設けられ、第１のゲート絶縁膜（５３）を介
してＩＴＯより成る表示電極（５４）が設けられてい
る。更に全面には、第２のゲート絶縁膜（５５）が設け
られ、ＴＦＴが形成される第２のゲート絶縁膜（５５）
上には、順次ａ−Ｓｉ層（５６）、ＳｉＮｘより成る半
導体保護膜（５７）およびＮ+ａ−Ｓｉ層（５８）が積
層されている。一方、ソース領域に対応するＮ+ａ−Ｓ
ｉ層（５８）から前記表示電極（５４）表面が露出して
いるコンタクト孔までを延在しているソース電極（５
９）と、ドレイン領域に対応するＮ+ａ−Ｓｉ層（５
８）表面から延在されるドレイン電極（６０）およびド
レインラインがある。2. Description of the Related Art Generally, liquid crystal display devices are being actively developed mainly for color TVs. Among these are:
For example, there is a configuration (FIGS. 7 and 12) disclosed in Japanese Patent Laid-Open No. 3-114028. This is because a gate (51) and an auxiliary capacitance electrode (52) are provided on a transparent insulating substrate (50), and a display electrode (54) made of ITO is provided via a first gate insulating film (53). Is provided. Further, a second gate insulating film (55) is provided on the entire surface to form a TFT.
An a-Si layer (56), a semiconductor protective film (57) made of SiNx, and an N + a-Si layer (58) are sequentially laminated on the top. On the other hand, N + a-S corresponding to the source region
The source electrode (5) extending from the i layer (58) to the contact hole where the surface of the display electrode (54) is exposed.
9) and the N + a-Si layer (5
8) There are drain electrodes (60) and drain lines extending from the surface.
【０００３】更には、図示していないが、全面にパシベ
ーション膜や配向膜が設けられる。一方、前述のＴＦＴ
基板と対向する位置には、対向基板が設けられ例えば遮
光膜が設けられ、絶縁層を介して対向電極が設けられ、
更に配向膜が設けられている。そしてこのＴＦＴ基板と
対向基板は一定の間隙でシールを用いて貼り合わされて
あり、中に液晶が注入されている。Further, although not shown, a passivation film and an alignment film are provided on the entire surface. On the other hand, the above-mentioned TFT
A counter substrate is provided at a position facing the substrate, for example, a light shielding film is provided, and a counter electrode is provided via an insulating layer,
Furthermore, an alignment film is provided. The TFT substrate and the counter substrate are attached to each other with a fixed gap using a seal, and liquid crystal is injected therein.
【０００４】次に図８乃至図１２を使って説明してゆ
く。各断面図の左側および右側は、図７のＡ−Ａ線およ
びＡ′−Ａ′線に対応する。次に図８乃至図１２を使っ
て製造方法を述べてゆく。先ず絶縁性基板（５０）にゲ
ート（５１）、ゲートライン（６１）、補助容量電極
（５２）および補助容量ライン（６２）を形成し、この
基板全面に第１のゲート絶縁膜（５３）を覆う工程があ
る。（以上図８を参照） 続いて、補助容量電極（５２）と重畳する表示電極（５
４）が形成され、全面に第２のゲート絶縁膜（５５）を
覆う工程がある。（以上図９を参照） 続いて、全面にノンドープのａ−Ｓｉ（５６）および半
導体保護膜（５７）の材料であるＳｉＮｘが積層される
工程がある。（以上図１０を参照） 更に、ＮＨ4Ｆ＋ＨＦ＋ＣＨ3ＣＯＯＨ＋Ｈ2Ｏ等のエッ
チャントにより、ＴＦＴのチャンネル領域を覆う所を残
し、他の全てのＳｉＮｘをエッチングする工程がある。
ここでＳｉＮｘより成る半導体保護膜が形成される。
（以上図１１を参照） 最後に、全面にＮ+ａ−Ｓｉ（５８）を積層し、ＨＦ＋
ＨＮＯ3＋ＣＨ3ＣＯＯＨ＋Ｈ2Ｏ等のエッチャントによ
り、このＮ+ａ−Ｓｉ（５８）とノンドープのａ−Ｓｉ
（５６）をエッチングし、活性領域として島状に残す。
更に、Ａｌ電極（５９），（６０）を形成した後、この
電極（５９），（６０）とセルフアラインしてチャンネ
ルに対応するＮ+ａ−Ｓｉ（５８）を除去する。Next, description will be made with reference to FIGS. The left and right sides of each sectional view correspond to the lines AA and A'-A 'in FIG. Next, a manufacturing method will be described with reference to FIGS. First, a gate (51), a gate line (61), an auxiliary capacitance electrode (52) and an auxiliary capacitance line (62) are formed on an insulating substrate (50), and a first gate insulating film (53) is formed on the entire surface of the substrate. There is a covering process. (Refer to FIG. 8 above.) Next, the display electrode (5) which overlaps with the auxiliary capacitance electrode (52).
4) is formed, and there is a step of covering the entire surface with the second gate insulating film (55). (Refer to FIG. 9 above) Next, there is a step of laminating non-doped a-Si (56) and SiNx which is a material of the semiconductor protective film (57) on the entire surface. (Refer to FIG. 10 above.) Further, there is a step of etching all other SiNx by using an etchant such as NH 4 F + HF + CH 3 COOH + H 2 O, leaving a portion covering the channel region of the TFT.
Here, a semiconductor protective film made of SiNx is formed.
(Refer to FIG. 11 above.) Finally, N + a-Si (58) is laminated on the entire surface, and HF +
By using an etchant such as HNO 3 + CH 3 COOH + H 2 O, the N + a-Si (58) and non-doped a-Si
Etch (56) to leave islands as active regions.
Further, after the Al electrodes (59) and (60) are formed, self-alignment with the electrodes (59) and (60) is performed to remove the N + a-Si (58) corresponding to the channel.
【０００５】[0005]
【発明が解決しようとする課題】図７に於いて点線で示
した丸印に着目する。この部分は、補助容量電極（５
２）と表示電極（５４）が重畳している。特に補助容量
電極（５２）のエッジと表示電極（５４）のエッジの交
差部は、段差が大きく、第２のゲート絶縁膜（５５）や
ａ−Ｓｉ層（５６）を積層しても充分にカバーできない
問題があった。Attention is paid to the circle indicated by the dotted line in FIG. This portion is the auxiliary capacitance electrode (5
2) and the display electrode (54) overlap. In particular, there is a large step at the intersection of the edge of the auxiliary capacitance electrode (52) and the edge of the display electrode (54), and it is sufficient to stack the second gate insulating film (55) and the a-Si layer (56). There was a problem that could not be covered.
【０００６】図９からも明らかな様に、丸印で示したエ
ッジの交点は、段差が大きく、第２のゲート絶縁膜（５
５）でカバーできない場合がある。しかも図９の如く、
ノンドープのａ−Ｓｉ（５６）もカバーできないと、Ｓ
ｉＮｘ（５７）を除去する際、フッ酸や硝酸等の混入さ
れたエッチャントがこの非カバー部を介して中に浸入
し、補助容量電極（５２）やガラス（５０）まで到達す
るエッチングが生じてしまう。As is clear from FIG. 9, the intersection of the edges indicated by circles has a large step, and the second gate insulating film (5
It may not be possible to cover with 5). Moreover, as shown in FIG.
If undoped a-Si (56) cannot be covered, S
When the iNx (57) is removed, an etchant mixed with hydrofluoric acid, nitric acid, etc. penetrates through the non-cover portion, and etching that reaches the auxiliary capacitance electrode (52) and the glass (50) occurs. I will end up.
【０００７】従って、膜の界面にエッチャント等が浸入
することによる膜剥れ、Ａｌ電極がこのピンホールの中
に浸入し、補助容量電極（５２）と表示電極（５４）が
短絡する等の問題を生じる。Therefore, there are problems such as film peeling due to intrusion of an etchant or the like at the interface of the film, Al electrode penetrating into the pinhole, and short circuit between the auxiliary capacitance electrode (52) and the display electrode (54). Cause
【０００８】[0008]
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、先ず第１として、透明な絶縁性基板上に
形成された複数のゲートと、このゲートと一体の複数本
のゲートラインと、前記絶縁性基板を覆う第１のゲート
絶縁膜と、前記ゲートに隣接して設けられこの第１のゲ
ート絶縁膜上に形成された表示電極と、前記第１のゲー
ト絶縁膜およびこの表示電極の周囲を少なくとも覆う第
２のゲート絶縁膜と、前記ゲートを一構成とするＴＦＴ
の活性領域に対応するこの第２のゲート絶縁膜上に設け
られたノンドープの第１の非単結晶シリコン膜と、前記
ＴＦＴのソースおよびドレインに対応するこの非単結晶
シリコン膜上に設けられた不純物がドープされた第２の
非単結晶シリコン膜と、前記ＴＦＴのチャンネル領域に
対応する前記第２の非単結晶シリコン膜の下層に設けら
れた半導体保護膜と、前記ソースに対応する第２の非単
結晶シリコン膜と前記表示電極を電気的に接続するソー
ス電極と、前記ソースに対応する第２の非単結晶シリコ
ン膜と電気的に接続されたドレイン電極と、このドレイ
ン電極と電気的に接続され、前記ゲートラインと交差す
る方向に延在されたドレインラインとを有する液晶表示
装置において、前記表示電極の周辺に対応する第２のゲ
ート絶縁膜上に、第１の非単結晶シリコン膜および前記
半導体保護膜を設けることで解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems. First, a plurality of gates formed on a transparent insulating substrate and a plurality of gates integrated with the gates are provided. A gate line, a first gate insulating film covering the insulating substrate, a display electrode provided adjacent to the gate and formed on the first gate insulating film, the first gate insulating film, and A second gate insulating film covering at least the periphery of the display electrode and a TFT having the gate as one structure
Of the non-doped first non-single-crystal silicon film provided on the second gate insulating film corresponding to the active region of the TFT and the non-single-crystal silicon film corresponding to the source and drain of the TFT. A second non-single-crystal silicon film doped with impurities, a semiconductor protective film provided below the second non-single-crystal silicon film corresponding to the channel region of the TFT, and a second non-single-crystal silicon film corresponding to the source. Source electrode electrically connecting the non-single-crystal silicon film to the display electrode, a drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain electrode electrically connected to the drain electrode. A drain line extending in a direction intersecting with the gate line, the second gate insulating film corresponding to the periphery of the display electrode, Solves by providing a non-single crystal silicon film and the semiconductor protective layer.
【０００９】第２に、透明な絶縁性基板上に形成された
複数のゲートと、このゲートと一体の複数本のゲートラ
インと、前記絶縁性基板を覆う第１のゲート絶縁膜と、
前記ゲートに隣接して設けられこの第１のゲート絶縁膜
上に形成された表示電極と、前記第１のゲート絶縁膜お
よびこの表示電極の周囲を少なくとも覆う第２のゲート
絶縁膜と、前記ゲートを一構成とするＴＦＴの活性領域
に対応するこの第２のゲート絶縁膜上に設けられたノン
ドープの第１の非単結晶シリコン膜と、前記ＴＦＴのソ
ースおよびドレインに対応するこの非単結晶シリコン膜
上に設けられた不純物がドープされた第２の非単結晶シ
リコン膜と、前記ＴＦＴのチャンネル領域に対応する前
記第２の非単結晶シリコン膜の下層に設けられた半導体
保護膜と、前記ソースに対応する第２の非単結晶シリコ
ン膜と前記表示電極を電気的に接続するソース電極と、
前記ソースに対応する第２の非単結晶シリコン膜と電気
的に接続されたドレイン電極と、このドレイン電極と電
気的に接続され、前記ゲートラインと交差する方向に延
在されたドレインラインとを有する液晶表示装置におい
て、前記表示電極の周辺に対応する第２のゲート絶縁膜
上に、前記第１の非単結晶シリコン膜、前記半導体保護
膜および前記第２の非単結晶シリコン膜を設けることで
解決するものである。Second, a plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, and a first gate insulating film covering the insulating substrate,
A display electrode formed adjacent to the gate and formed on the first gate insulating film, a second gate insulating film that covers at least the first gate insulating film and the periphery of the display electrode, and the gate A non-doped first non-single-crystal silicon film provided on the second gate insulating film corresponding to the active region of the TFT, and the non-single-crystal silicon corresponding to the source and drain of the TFT. An impurity-doped second non-single-crystal silicon film provided on the film; a semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the channel region of the TFT; A source electrode electrically connecting the second non-single-crystal silicon film corresponding to the source and the display electrode;
A drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain line electrically connected to the drain electrode and extending in a direction intersecting the gate line. In the liquid crystal display device having the above, the first non-single-crystal silicon film, the semiconductor protective film, and the second non-single-crystal silicon film are provided on the second gate insulating film corresponding to the periphery of the display electrode. Will be solved in.
【００１０】第３として、透明な絶縁性基板上に形成さ
れた複数のゲートと、このゲートと一体の複数本のゲー
トラインと、このゲートラインと実質的に平行に設けら
れた複数本の補助容量ラインと、前記絶縁性基板を覆う
第１のゲート絶縁膜と、前記補助容量ラインの少なくと
も一部と重畳し、この第１のゲート絶縁膜上に形成され
た表示電極と、前記第１のゲート絶縁膜およびこの表示
電極の周囲を少なくとも覆う第２のゲート絶縁膜と、前
記ゲートを一構成とするＴＦＴの活性領域に対応するこ
の第２のゲート絶縁膜上に設けられたノンドープの第１
の非単結晶シリコン膜と、前記ＴＦＴのソースおよびド
レインに対応するこの非単結晶シリコン膜上に設けられ
た不純物がドープされた第２の非単結晶シリコン膜と、
前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、前
記ソースに対応する第２の非単結晶シリコン膜と前記表
示電極を電気的に接続するソース電極と、前記ソースに
対応する第２の非単結晶シリコン膜と電気的に接続され
たドレイン電極と、このドレイン電極と電気的に接続さ
れ、前記ゲートラインと交差する方向に延在されたドレ
インラインとを有する液晶表示装置において、前記補助
容量電極と重畳する前記表示電極の端部を覆うように、
前記第２のゲート絶縁膜上に積層した第１の非単結晶シ
リコン膜および前記半導体保護膜とを有することで解決
するものである。Third, a plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, and a plurality of auxiliary lines provided substantially parallel to the gate lines. A capacitor line, a first gate insulating film that covers the insulating substrate, a display electrode that overlaps at least a part of the auxiliary capacitor line, and is formed on the first gate insulating film; A second gate insulating film covering at least the gate insulating film and the periphery of the display electrode, and a non-doped first film provided on the second gate insulating film corresponding to the active region of the TFT having the gate as one component.
A non-single-crystal silicon film, and a second non-single-crystal silicon film doped with impurities, which is provided on the non-single-crystal silicon film corresponding to the source and drain of the TFT,
The semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the channel region of the TFT, the second non-single-crystal silicon film corresponding to the source, and the display electrode are electrically connected. A source electrode, a drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain electrode electrically connected to the drain electrode and extending in a direction intersecting the gate line. A liquid crystal display device having a drain line, so as to cover an end portion of the display electrode which overlaps with the auxiliary capacitance electrode,
The problem is to have the first non-single-crystal silicon film and the semiconductor protective film stacked on the second gate insulating film.
【００１１】第４として、透明な絶縁性基板上に形成さ
れた複数のゲートと、このゲートと一体の複数本のゲー
トラインと、このゲートラインと実質的に平行に設けら
れた複数本の補助容量ラインと、前記絶縁性基板を覆う
第１のゲート絶縁膜と、前記補助容量ラインの少なくと
も一部と重畳し、この第１のゲート絶縁膜上に形成され
た表示電極と、前記第１のゲート絶縁膜およびこの表示
電極の周囲を少なくとも覆う第２のゲート絶縁膜と、前
記ゲートを一構成とするＴＦＴの活性領域に対応するこ
の第２のゲート絶縁膜上に設けられたノンドープの第１
の非単結晶シリコン膜と、前記ＴＦＴのソースおよびド
レインに対応するこの非単結晶シリコン膜上に設けられ
た不純物がドープされた第２の非単結晶シリコン膜と、
前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、前
記ソースに対応する第２の非単結晶シリコン膜と前記表
示電極を電気的に接続するソース電極と、前記ソースに
対応する第２の非単結晶シリコン膜と電気的に接続され
たドレイン電極と、このドレイン電極と電気的に接続さ
れ、前記ゲートラインと交差する方向に延在されたドレ
インラインとを有する液晶表示装置において、前記補助
容量電極と重畳する前記表示電極の端部を覆うように、
前記第２のゲート絶縁膜上に積層した第１の非単結晶シ
リコン膜、前記半導体保護膜および第２の非単結晶シリ
コン膜とを有することで解決するものである。Fourth, a plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, and a plurality of auxiliary lines provided substantially parallel to the gate lines. A capacitor line, a first gate insulating film that covers the insulating substrate, a display electrode that overlaps at least a part of the auxiliary capacitor line, and is formed on the first gate insulating film; A second gate insulating film covering at least the gate insulating film and the periphery of the display electrode, and a non-doped first film provided on the second gate insulating film corresponding to the active region of the TFT having the gate as one component.
A non-single-crystal silicon film, and a second non-single-crystal silicon film doped with impurities, which is provided on the non-single-crystal silicon film corresponding to the source and drain of the TFT,
The semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the channel region of the TFT, the second non-single-crystal silicon film corresponding to the source, and the display electrode are electrically connected. A source electrode, a drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain electrode electrically connected to the drain electrode and extending in a direction intersecting the gate line. A liquid crystal display device having a drain line, so as to cover an end portion of the display electrode which overlaps with the auxiliary capacitance electrode,
This is solved by having the first non-single-crystal silicon film, the semiconductor protective film, and the second non-single-crystal silicon film stacked on the second gate insulating film.
【００１２】[0012]
【作用】第１に、補助容量電極を必要としない液晶表示
装置に於いて、表示電極（１６）の膜厚により、第２の
ゲート絶縁膜（１７）でカバーできない時、この段差部
に、ａ−Ｓｉ（１８）およびＳｉＮｘ（２５）を残す事
で、この段差部分を覆う事ができる。そのため、ＳｉＮ
ｘ（２５）やａ−Ｓｉのエッチャント等は、この段差に
よって生じるピンホールに浸入しないため、膜剥れを防
止できる。First, in a liquid crystal display device which does not require an auxiliary capacitance electrode, when the second gate insulating film (17) cannot cover the step due to the film thickness of the display electrode (16), By leaving a-Si (18) and SiNx (25), this step portion can be covered. Therefore, SiN
Since x (25) and an etchant of a-Si do not penetrate into the pinhole generated by this step, film peeling can be prevented.
【００１３】第２に、前記第１の構成の被覆部分に更に
Ｎ+ａ−Ｓｉ（２０）を設けると、前述と同様に膜剥れ
を防止できる。このａ−Ｓｉ（２０）のエッチャント
は、ａ−Ｓｉ（１８）とＳｉＮｘ（１９）の界面を介し
て浸入しずらくなる。しかもａ−Ｓｉ（１８）とＮ+ａ
−Ｓｉ（２０）は、従来の構成に於いても用いられてい
るので、パターンの変更のみで何ら別工程を用いず、こ
の構成を達成できる。Secondly, if N + a-Si (20) is further provided on the coating portion of the first structure, film peeling can be prevented as in the above. This etchant of a-Si (20) becomes difficult to penetrate through the interface between a-Si (18) and SiNx (19). Moreover, a-Si (18) and N + a
Since -Si (20) is also used in the conventional structure, this structure can be achieved without changing the pattern and using any other process.
【００１４】第３に、補助容量電極（１３）を必要とす
る液晶表示装置に於いて、補助容量電極（１３）と表示
電極（１６）の膜厚により、第２のゲート絶縁膜（１
７）でカバーできない時、この段差部に、ａ−Ｓｉ（１
８）およびＳｉＮｘ（１９）を残す事で、この段差部を
覆う事ができる。従ってこの段差部に生じやすいピンホ
ールを介して、ＳｉＮｘ（１９）やａ−Ｓｉ（１８），
（２０）のエッチャントや電極材料が浸入しないため、
断線、膜剥れや短絡を生じない。Thirdly, in the liquid crystal display device which requires the auxiliary capacitance electrode (13), the second gate insulating film (1) is formed depending on the film thicknesses of the auxiliary capacitance electrode (13) and the display electrode (16).
When it cannot be covered by 7), the a-Si (1
By leaving 8) and SiNx (19), this step can be covered. Therefore, SiNx (19), a-Si (18),
Since the etchant and electrode material of (20) do not penetrate,
No wire breakage, film peeling or short circuit.
【００１５】第４に、前述の第３の構成の被覆部分に、
更にＮ+ａ−Ｓｉ（２０）を設けることで、ａ−Ｓｉの
エッチャントは、ａ−Ｓｉ（１８）とＳｉＮｘ（１９）
の界面を介して中に浸入しずらくなる。Fourthly, in the covering portion of the above-mentioned third constitution,
By further providing N + a-Si (20), the etchant of a-Si becomes a-Si (18) and SiNx (19).
It becomes difficult to penetrate inside through the interface.
【００１６】[0016]
【実施例】以下に本発明の構成を図１および図６を参照
しながら説明する。図６の波断部左側は、Ｂ−Ｂ線に対
応し、右側はＢ′−Ｂ′線に対応する。まず、透明な絶
縁性基板（１０）上に形成されたゲート（１１）、およ
びこのゲート（１１）と一体で形成された複数本のゲー
トライン（１２）と、このゲートライン（１２）と離間
して形成された補助容量電極（１３）、およびこの補助
容量電極（１３）と一体で形成された補助容量ライン
（１４）と、実質的に前記絶縁性基板（１０）の全面に
形成された第１のゲート絶縁膜（１５）がある。DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of the present invention will be described below with reference to FIGS. The left side of the wave break portion in FIG. 6 corresponds to the BB line, and the right side corresponds to the B'-B 'line. First, a gate (11) formed on a transparent insulating substrate (10), a plurality of gate lines (12) integrally formed with the gate (11), and a gap between the gate line (12) and the gate line (12). And the auxiliary capacitance line (14) integrally formed with the auxiliary capacitance electrode (13) and the auxiliary capacitance electrode (13) formed on the insulating substrate (10). There is a first gate insulating film (15).
【００１７】透明な絶縁性基板（１０）は、例えばガラ
スより成る。このガラス基板（１０）上には、ゲート
（１１）、このゲート（１１）と一体のゲートライン
（１２）が形成されている。また補助容量電極（１３）
と一体で補助容量ライン（１４）が設けられている。ま
た（１３）は、例えばＣｒより成っているが、Ｔａ，Ｔ
ａ−Ｍｏ，Ｃｒ−Ｃｕ等でも良い。一般にゲートライン
と補助容量ラインは、同一工程で形成されるので、ゲー
トライン（１２）と補助容量ライン（１４）は、例えば
約１０００ÅのＣｒより形成される。またゲート（１
１）、ゲートライン（１２）、補助容量電極（１３）お
よび補助容量ライン（１４）を覆う第１のゲート絶縁膜
（１５）は、プラズマＣＶＤ法で形成された約３０００
ÅのＳｉＮｘ膜である。ここでは、ＳｉＮｘ膜の代りに
ＳｉＯ2膜を使用しても良いし、この２つの膜を２層に
しても良い。またＳｉＮｘ膜やＳｉＯ2膜を単独で使う
場合、成膜工程を２工程に分け、２層構造としても良
い。この様に２層とすることでピンホールを減少させる
ことができる。The transparent insulating substrate (10) is made of glass, for example. A gate (11) and a gate line (12) integrated with the gate (11) are formed on the glass substrate (10). In addition, the auxiliary capacitance electrode (13)
And an auxiliary capacitance line (14) is provided integrally therewith. Although (13) is made of, for example, Cr, Ta, T
It may be a-Mo, Cr-Cu or the like. Generally, since the gate line and the auxiliary capacitance line are formed in the same process, the gate line (12) and the auxiliary capacitance line (14) are formed of, for example, about 1000ÅCr. Also the gate (1
1), the gate line (12), the auxiliary capacitance electrode (13), and the first gate insulating film (15) covering the auxiliary capacitance line (14) are formed by plasma CVD method for about 3000.
Å SiNx film. Here, a SiO 2 film may be used instead of the SiNx film, or these two films may be two layers. When the SiNx film or the SiO 2 film is used alone, the film forming process may be divided into two steps to have a two-layer structure. By thus forming two layers, pinholes can be reduced.
【００１８】次に、ＩＴＯより成る表示電極（１６）
と、前記絶縁性基板（１０）全面に形成された第２のゲ
ート絶縁膜（１７）と、ゲート（１１）を一構成とする
ＴＦＴの活性領域に、順次積層されたノンドープの第１
の非単結晶シリコン膜（１８）、半導体保護膜（１
９）、およびＮ+型にドープされた第２の非単結晶シリ
コン膜（２０）と、このソース領域に対応する第２の非
単結晶シリコン膜（２０）および表示電極（１６）と電
気的に接続するソース電極（２１）と、前記ドレイン領
域に対応する第２の非単結晶シリコン膜（２０）とドレ
インライン（２２）を接続するドレイン電極（２３）と
がある。Next, a display electrode (16) made of ITO
A second gate insulating film (17) formed on the entire surface of the insulating substrate (10) and a non-doped first layer sequentially stacked in an active region of a TFT having a gate (11) as one structure.
Non-single crystal silicon film (18), semiconductor protective film (1
9), and the second non-single-crystal silicon film (20) doped with N + type, and the second non-single-crystal silicon film (20) and the display electrode (16) corresponding to the source region. And a drain electrode (23) connecting the second non-single-crystal silicon film (20) corresponding to the drain region and the drain line (22).
【００１９】ＴＦＴに対応する約２０００Åのゲート絶
縁膜（１７）上には、約１０００Åのノンドープのアモ
ルファス・シリコン活性層（ａ−Ｓｉ層）（１８）およ
び約５００ÅのＮ+型のアモルファス・シリコンコンタ
クト層（Ｎ+ａ−Ｓｉ層）（２０）が積層され、チャン
ネルに対応するａ−Ｓｉ層（１８）とＮ+ａ−Ｓｉ層
（２０）との間には、約２５００ÅのＳｉＮｘより成る
半導体保護膜（１９）が設けられている。ドレイン電極
（２３）は、ドレインラインと一体で、ソース電極（２
１）は、開口部（２４）を介して表示電極（１６）とコ
ンタクトし、両者とも同一材料で形成されている。ここ
では例えばＭｏ，Ａｌが積層されている。On the gate insulating film (17) of about 2000 Å corresponding to the TFT, about 1000 Å non-doped amorphous silicon active layer (a-Si layer) (18) and about 500 Å N + type amorphous silicon. A contact layer (N + a-Si layer) (20) is laminated, and about 2500 Å of SiNx is formed between the a-Si layer (18) and the N + a-Si layer (20) corresponding to the channel. A semiconductor protective film (19) is provided. The drain electrode (23) and the source electrode (2
1) contacts the display electrode (16) through the opening (24) and both are made of the same material. Here, for example, Mo and Al are laminated.
【００２０】本発明の特徴は、補助容量ライン（１４）
（補助容量電極（１３））と表示電極（１６）の周辺エ
ッジとの交点Ｐ，Ｐ′に、少なくとも半導体保護膜（１
９）に使用されるＳｉＮｘ膜（２５）または／およびａ
−Ｓｉ（１８）を設けることにある。 この交点Ｐ，
Ｐ′の所は、補助容量ライン（１４）（補助容量電極
（１３））の段差と表示電極（１６）の段差が両方影響
する所で、段差が大きくなる。この段差は、第２のゲー
ト絶縁膜（１７）の膜厚にもよるが、充分カバーでき
ず、しかもピンホールの発生しやすい所である。従って
この２ケ所Ｐ，Ｐ′に夫々設ければ良いが、各層の段差
を考えて、交点Ｐ，Ｐ′を含む広い範囲に１ケ所、破線
で示す四角形の如く設けた。A feature of the present invention is the auxiliary capacitance line (14).
At least at the semiconductor protective film (1) at the intersections P and P ′ between the (auxiliary capacitance electrode (13)) and the peripheral edge of the display electrode (16).
9) SiNx film (25) or / and a used for
-Si (18) is provided. This intersection P,
At P ', the step is large due to both the step of the auxiliary capacitance line (14) (auxiliary capacitance electrode (13)) and the step of the display electrode (16). Although this step difference depends on the film thickness of the second gate insulating film (17), it cannot be sufficiently covered and a pinhole is likely to occur. Therefore, it may be provided at each of these two places P and P ', but in consideration of the step of each layer, it is provided at one place in a wide range including the intersections P and P'as shown by a broken line quadrangle.
【００２１】また後述する製造方法で判るが、第１の非
単結晶シリコン膜（１８）と半導体保護膜（１９）は、
ＰＣＶＤ法で連続して形成されるため、ＳｉＮｘ膜（２
５）の下には、必ずａ−Ｓｉ（１８）が形成される。ａ
−Ｓｉ（１８）は約１０００Å、ＳｉＮｘ膜（２５）は
約２５００Åであるため、この２層で段差部は充分にカ
バーされる。従ってＳｉＮｘ膜（２５）のエッチングの
後に、ＳｉＮｘ膜（２５）と同じ形状のａ−Ｓｉ（１
８）もエッチングして段差部に被覆領域を形成しても良
い。As will be understood from the manufacturing method described later, the first non-single crystal silicon film (18) and the semiconductor protective film (19) are
Since it is formed continuously by the PCVD method, the SiNx film (2
Underneath 5), a-Si (18) is always formed. a
Since -Si (18) has a thickness of about 1000 Å and SiNx film (25) has a thickness of about 2500 Å, these two layers sufficiently cover the stepped portion. Therefore, after etching the SiNx film (25), a-Si (1
8) may also be etched to form a covering region on the step portion.
【００２２】しかし、ＳｉＮｘ膜（２５）とａ−Ｓｉ
（１８）の界面、または第２のゲート絶縁膜（１７）と
ａ−Ｓｉ（１８）の界面からピンホールまでの距離およ
び後述する製造方法（ノンドープのａ−ＳｉとＮ+型の
ａ−Ｓｉは、この２層を積層してから一度にエッチング
する。）を考え、段差部には、破線で示す領域（２６）
に設けられたａ−Ｓｉ（１８），（２０）の間に、Ｓｉ
Ｎｘ（２５）が設けられている。However, the SiNx film (25) and a-Si
The distance from the interface of (18) or the interface of the second gate insulating film (17) and a-Si (18) to the pinhole and the manufacturing method described later (non-doped a-Si and N + -type a-Si). Is to be etched at a time after these two layers are stacked.), And the step portion has a region (26) indicated by a broken line.
Between a-Si (18) and (20) provided in
Nx (25) is provided.
【００２３】従ってこの段差部には、少なくとも半導体
保護膜と同一材料の層が設けられているので、仮にピン
ホール等が生じても被覆でき、補助容量ライン（１４）
の断線、電極（２１），（２３）材料の浸入による短絡
およびエッチング液の浸入による膜剥れ等を防止でき、
歩留リの向上を達成できる。しかし製造方法によって
は、この段差部にａ−Ｓｉ（１８）のみ、またはａ−Ｓ
ｉ（１８）とＮ+ａ−Ｓｉ（２０）を積層させることも
できる。段差部の厚膜やピンホールの大きさによって
は、この積層構造でも効果はある。Therefore, since at least a layer made of the same material as the semiconductor protective film is provided in the step portion, even if a pinhole or the like is produced, it can be covered, and the auxiliary capacitance line (14).
Disconnection, short circuit due to penetration of electrodes (21) and (23) materials, and film peeling due to penetration of etching solution,
An improvement in yield can be achieved. However, depending on the manufacturing method, only a-Si (18) or a-S
It is also possible to stack i (18) and N + a-Si (20). This laminated structure is also effective depending on the size of the thick film and the pinhole in the step portion.
【００２４】一方、本実施例と異なり、補助容量電極
（１３）を必要としない液晶表示装置に於いて、表示電
極（１６）の段差により生ずるピンホール等も、前述の
被覆層を全周に渡り設ける事で減少させることができ
る。以下は図示していないが上層には、例えばポリイミ
ド等から成る配向膜が設けられている。一方、ガラス基
板（１０）と対を成す対向ガラス基板が設けられ、この
対向ガラス基板には、ＴＦＴと対応する位置に遮光膜が
設けられ、対向電極が設けられる。更には、前述の配向
膜が設けられる。On the other hand, unlike the present embodiment, in the liquid crystal display device which does not require the auxiliary capacitance electrode (13), pinholes and the like caused by the step of the display electrode (16) are surrounded by the above-mentioned coating layer all around. It can be reduced by migrating. Although not shown below, an alignment film made of, for example, polyimide is provided in the upper layer. On the other hand, a counter glass substrate forming a pair with the glass substrate (10) is provided, and a light shielding film is provided at a position corresponding to the TFT on the counter glass substrate, and a counter electrode is provided. Furthermore, the above-mentioned alignment film is provided.
【００２５】更には、この一対のガラス基板間にスペー
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。次に本発明の製造方法
を図２乃至図６を用いて説明する。先ず図２の如く、透
明な絶縁性基板（１０）上にゲート（１１）と一体の複
数本のゲートライン（１２）および補助容量電極（１
３）と一体の補助容量ライン（１４）を形成する工程が
ある。Further, a spacer is provided between the pair of glass substrates, the periphery is sealed with a sealing material, and liquid crystal is injected through the injection hole to obtain the present device. Next, the manufacturing method of the present invention will be described with reference to FIGS. First, as shown in FIG. 2, a plurality of gate lines (12) integrated with a gate (11) and an auxiliary capacitance electrode (1) are formed on a transparent insulating substrate (10).
3) There is a step of forming the auxiliary capacitance line (14) integrated with the auxiliary capacitance line (14).
【００２６】前記基板（１０）は、例えばガラスより成
り、電極（１１），（１３）は、約１０００ÅのＣｒを
スパッタリングして形成される。続いて、図２に示す如
く、基板（１０）全面に第１のゲート絶縁膜（１５）を
形成し、前記補助容量電極（１３）と少なくとも一部が
重畳するように表示電極（１６）を形成する工程（図３
参照）がある。The substrate (10) is made of glass, for example, and the electrodes (11) and (13) are formed by sputtering Cr of about 1000 Å. Subsequently, as shown in FIG. 2, a first gate insulating film (15) is formed on the entire surface of the substrate (10), and a display electrode (16) is formed so as to at least partially overlap the auxiliary capacitance electrode (13). Forming process (Fig. 3)
See).
【００２７】このゲート絶縁膜（１５）は、ＳｉＮｘ膜
より成り、ＰＣＶＤで約３０００Åの厚さに積層され
る。また表示電極（３５）は、ＩＴＯをスパッタリング
によって約１０００Åの厚さに形成している。続いて、
図３の如く、ガラス基板（１０）全面に第２のゲート絶
縁膜（１７）を形成する工程がある。The gate insulating film (15) is made of a SiNx film and is laminated by PCVD to a thickness of about 3000Å. The display electrode (35) is formed by sputtering ITO to a thickness of about 1000Å. continue,
As shown in FIG. 3, there is a step of forming a second gate insulating film (17) on the entire surface of the glass substrate (10).
【００２８】このゲート絶縁膜（１７）も、ＳｉＮｘ膜
より成り、ＰＣＶＤで約２０００Åの厚さに形成され
る。この時に、点Ｐに生じるピンホールが右側の断面図
に示されている。続いて、図４の如く、前工程と連続し
てＰＣＶＤ法により、ａ−Ｓｉ（１８）とＳｉＮｘ膜
（１９）を積層する工程がある。ａ−Ｓｉは、約１００
０Åであるため、段差によっては、図４の如く、ピンホ
ールを被覆できない事があるが、ＳｉＮｘ膜（１９）が
約２５００Åと比較的厚いため、これによって完全にカ
バーされる。This gate insulating film (17) is also made of a SiNx film and is formed by PCVD to a thickness of about 2000Å. At this time, the pinhole generated at the point P is shown in the right sectional view. Subsequently, as shown in FIG. 4, there is a step of laminating the a-Si (18) and the SiNx film (19) by the PCVD method continuously from the previous step. a-Si is about 100
Since it is 0 Å, it may not be possible to cover the pinhole depending on the step, as shown in FIG. 4, but since the SiNx film (19) is relatively thick at about 2500 Å, it is completely covered.
【００２９】更に図５の如く、ＴＦＴのチャンネル領域
に残す半導体保護膜（１９）と被覆部（２５）を、エッ
チングにより残す工程がある。ここで、ピンホールに
は、ａ−Ｓｉ（１８）とＳｉＮｘ（２５）が設けてある
ため、ＳｉＮｘのエッチャント（またはエッチングガ
ス）は浸入せず、これ以上大きく、あるいはこれ以上深
く成る事は無い。Further, as shown in FIG. 5, there is a step of leaving the semiconductor protective film (19) and the covering portion (25) left in the channel region of the TFT by etching. Here, since a-Si (18) and SiNx (25) are provided in the pinhole, the etchant (or etching gas) of SiNx does not enter and does not become larger or deeper. ..
【００３０】最後に、図６に示す如く、基板全面にＮ+
ａ−Ｓｉ（２０）をＰＣＶＤで形成し、Ｎ+ａ−Ｓｉ
（２０）とａ−Ｓｉ（１８）の外周を一度にエッチング
する。その後、コンタクト孔（２４）を形成した後、Ａ
ｌ，Ｍｏより成る電極材料を全面に形成し、ソース電極
（２１）、ドレイン電極（２３）と一体のドレインライ
ン（２２）をエッチングによりパターン化し、ソース電
極とドレイン電極（２３）の間のＮ+ａ−Ｓｉを、これ
らの電極をマスクとしてエッチングする。Finally, as shown in FIG. 6, N + is formed on the entire surface of the substrate.
a-Si (20) is formed by PCVD, and N + a-Si
The outer periphery of (20) and a-Si (18) is etched at once. Then, after forming the contact hole (24), A
An electrode material composed of 1 and Mo is formed on the entire surface, a drain line (22) integrated with the source electrode (21) and the drain electrode (23) is patterned by etching, and N between the source electrode and the drain electrode (23) is patterned. + a-Si is etched using these electrodes as a mask.
【００３１】この後、配向膜の形成、対向基板の形成、
封止および液晶注入等があるが、従来の技術と同様であ
るのでここでは省略する。After that, an alignment film is formed, a counter substrate is formed,
Although there are sealing and liquid crystal injection, etc., they are omitted here because they are similar to the conventional technique.
【００３２】[0032]
【発明の効果】以上の説明から明らかな通り、段差部に
半導体保護膜と同一材料の層をピンホール上に設けるこ
とで、ピンホールは完全に塞がれるので、ピンホールを
介した断線、膜剥れおよび短絡を無くす事ができる。第
１に、補助容量電極を必要としない液晶表示装置で、液
晶電極の周辺に、この膜のステップカバレージの悪化に
よるピンホールが形成されても、ノンドープの非単結晶
シリコン膜と半導体保護膜材料、ノンドープの非単結晶
シリコン膜と半導体保護膜材料およびドープされた非単
結晶シリコン膜がこのピンホール上に積層されてあるた
め、このピンホールを介した膜剥れを防止できる。As is apparent from the above description, by providing a layer of the same material as the semiconductor protective film on the stepped portion on the pinhole, the pinhole is completely closed. Film peeling and short circuit can be eliminated. First, in a liquid crystal display device that does not require an auxiliary capacitance electrode, even if a pinhole is formed around the liquid crystal electrode due to the deterioration of the step coverage of this film, a non-doped non-single-crystal silicon film and a semiconductor protective film material are formed. Since the non-doped non-single-crystal silicon film, the semiconductor protective film material, and the doped non-single-crystal silicon film are laminated on this pinhole, film peeling through this pinhole can be prevented.
【００３３】第２に、補助容量電極を必要とする液晶表
示装置に於いて、補助容量ライン（または補助容量電
極）と表示電極のパターンエッジとの交点に、ノンドー
プの非単結晶シリコン膜と半導体保護膜材料、ノンドー
プの非単結晶シリコン膜と半導体保護膜材料とドープさ
れた非単結晶シリコン膜が、この交点上に積層されてあ
るため、仮にこの交点にピンホールが形成されても、ピ
ンホールを介した浸蝕が防止でき、補助容量ラインの断
線、このラインと表示電極の短絡およびこのピンホール
内に露出する界面を介した膜剥れ等を防止できる。Secondly, in a liquid crystal display device requiring an auxiliary capacitance electrode, a non-doped non-single-crystal silicon film and a semiconductor are formed at the intersections of the auxiliary capacitance line (or the auxiliary capacitance electrode) and the pattern edge of the display electrode. Since the protective film material, the non-doped non-single-crystal silicon film and the semiconductor protective film material and the doped non-single-crystal silicon film are stacked on this intersection, even if a pinhole is formed at this intersection, the pin It is possible to prevent erosion through the hole, prevent disconnection of the auxiliary capacitance line, short circuit between this line and the display electrode, and film peeling through the interface exposed in this pinhole.
【図１】本発明の液晶表示装置の平面図である。FIG. 1 is a plan view of a liquid crystal display device of the present invention.
【図２】本発明の製造方法を示す断面図である。FIG. 2 is a cross-sectional view showing the manufacturing method of the present invention.
【図３】本発明の製造方法を示す断面図である。FIG. 3 is a cross-sectional view showing the manufacturing method of the present invention.
【図４】本発明の製造方法を示す断面図である。FIG. 4 is a cross-sectional view showing the manufacturing method of the present invention.
【図５】本発明の製造方法を示す断面図である。FIG. 5 is a cross-sectional view showing the manufacturing method of the present invention.
【図６】本発明の製造方法を示す断面図である。FIG. 6 is a cross-sectional view showing the manufacturing method of the present invention.
【図７】従来の液晶表示装置の平面図である。FIG. 7 is a plan view of a conventional liquid crystal display device.
【図８】従来の製造方法を示す断面図である。FIG. 8 is a cross-sectional view showing a conventional manufacturing method.
【図９】従来の製造方法を示す断面図である。FIG. 9 is a cross-sectional view showing a conventional manufacturing method.
【図１０】従来の製造方法を示す断面図である。FIG. 10 is a cross-sectional view showing a conventional manufacturing method.
【図１１】従来の製造方法を示す断面図である。FIG. 11 is a cross-sectional view showing a conventional manufacturing method.
【図１２】従来の製造方法を示す断面図である。FIG. 12 is a cross-sectional view showing a conventional manufacturing method.
１０ 透明な絶縁性基板 １１ ゲート １３ 補助容量電極 １５ 第１のゲート絶縁膜 １６ 表示電極 １７ 第２のゲート絶縁膜 １８ 第１の非単結晶シリコン膜 １９ 半導体保護膜 ２０ 第２の非単結晶シリコン膜 ２５ 半導体保護膜材料による被覆部 ２６ 非単結晶シリコン膜による被覆部 10 Transparent Insulating Substrate 11 Gate 13 Auxiliary Capacitance Electrode 15 First Gate Insulating Film 16 Display Electrode 17 Second Gate Insulating Film 18 First Non-Single Crystalline Silicon Film 19 Semiconductor Protective Film 20 Second Non-single Crystalline Silicon Film 25 Covering part with semiconductor protective film material 26 Covering part with non-single crystal silicon film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784
Claims (4)
ゲートと、 このゲートと一体の複数本のゲートラインと、 前記絶縁性基板を覆う第１のゲート絶縁膜と、 前記ゲートに隣接して設けられこの第１のゲート絶縁膜
上に形成された表示電極と、 前記第１のゲート絶縁膜およびこの表示電極の周囲を少
なくとも覆う第２のゲート絶縁膜と、 前記ゲートを一構成とするＴＦＴの活性領域に対応する
この第２のゲート絶縁膜上に設けられたノンドープの第
１の非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの非単
結晶シリコン膜上に設けられた不純物がドープされた第
２の非単結晶シリコン膜と、 前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を電気的に接続するソース電極と、 前記ソースに対応する第２の非単結晶シリコン膜と電気
的に接続されたドレイン電極と、 このドレイン電極と電気的に接続され、前記ゲートライ
ンと交差する方向に延在されたドレインラインとを有す
る液晶表示装置において、 前記表示電極の周辺に対応する第２のゲート絶縁膜上
に、第１の非単結晶シリコン膜および前記半導体保護膜
を設けたことを特徴とした液晶表示装置。1. A plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, a first gate insulating film covering the insulating substrate, and adjacent to the gates. A display electrode formed on the first gate insulating film, and a second gate insulating film that covers at least the first gate insulating film and the periphery of the display electrode; And a non-doped first non-single-crystal silicon film provided on the second gate insulating film corresponding to the active region of the TFT and a non-single-crystal silicon film corresponding to the source and drain of the TFT. A second non-single-crystal silicon film doped with the impurities, a semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the channel region of the TFT, and the saw. A source electrode electrically connecting the second non-single-crystal silicon film corresponding to the display electrode to the display electrode, and a drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, In a liquid crystal display device having a drain line electrically connected to a drain electrode and extending in a direction intersecting with the gate line, a first gate insulating film corresponding to a periphery of the display electrode is provided with a first gate insulating film. 2. A liquid crystal display device comprising the non-single crystal silicon film and the semiconductor protective film.
ゲートと、 このゲートと一体の複数本のゲートラインと、 前記絶縁性基板を覆う第１のゲート絶縁膜と、 前記ゲートに隣接して設けられこの第１のゲート絶縁膜
上に形成された表示電極と、 前記第１のゲート絶縁膜およびこの表示電極の周囲を少
なくとも覆う第２のゲート絶縁膜と、 前記ゲートを一構成とするＴＦＴの活性領域に対応する
この第２のゲート絶縁膜上に設けられたノンドープの第
１の非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの非単
結晶シリコン膜上に設けられた不純物がドープされた第
２の非単結晶シリコン膜と、 前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を電気的に接続するソース電極と、 前記ソースに対応する第２の非単結晶シリコン膜と電気
的に接続されたドレイン電極と、 このドレイン電極と電気的に接続され、前記ゲートライ
ンと交差する方向に延在されたドレインラインとを有す
る液晶表示装置において、 前記表示電極の周辺に対応する第２のゲート絶縁膜上
に、前記第１の非単結晶シリコン膜、前記半導体保護膜
および前記第２の非単結晶シリコン膜を設けたことを特
徴とした液晶表示装置。2. A plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, a first gate insulating film covering the insulating substrate, and adjacent to the gates. A display electrode formed on the first gate insulating film, and a second gate insulating film that covers at least the first gate insulating film and the periphery of the display electrode; And a non-doped first non-single-crystal silicon film provided on the second gate insulating film corresponding to the active region of the TFT and a non-single-crystal silicon film corresponding to the source and drain of the TFT. A second non-single-crystal silicon film doped with the impurities, a semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the channel region of the TFT, and the saw. A source electrode electrically connecting the second non-single-crystal silicon film corresponding to the display electrode to the display electrode, and a drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, In a liquid crystal display device having a drain line electrically connected to a drain electrode and extending in a direction intersecting with the gate line, the second gate insulating film corresponding to the periphery of the display electrode is provided with the second line. A liquid crystal display device comprising: a first non-single-crystal silicon film, the semiconductor protective film, and the second non-single-crystal silicon film.
ゲートと、 このゲートと一体の複数本のゲートラインと、 このゲートラインと実質的に平行に設けられた複数本の
補助容量ラインと、 前記絶縁性基板を覆う第１のゲート絶縁膜と、 前記補助容量ラインの少なくとも一部と重畳し、この第
１のゲート絶縁膜上に形成された表示電極と、 前記第１のゲート絶縁膜およびこの表示電極の周囲を少
なくとも覆う第２のゲート絶縁膜と、 前記ゲートを一構成とするＴＦＴの活性領域に対応する
この第２のゲート絶縁膜上に設けられたノンドープの第
１の非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの非単
結晶シリコン膜上に設けられた不純物がドープされた第
２の非単結晶シリコン膜と、 前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を電気的に接続するソース電極と、 前記ソースに対応する第２の非単結晶シリコン膜と電気
的に接続されたドレイン電極と、 このドレイン電極と電気的に接続され、前記ゲートライ
ンと交差する方向に延在されたドレインラインとを有す
る液晶表示装置において、 前記補助容量電極と重畳する前記表示電極の端部を覆う
ように、前記第２のゲート絶縁膜上に積層した第１の非
単結晶シリコン膜および前記半導体保護膜とを有するこ
とを特徴とした液晶表示装置。3. A plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, and a plurality of auxiliary capacitance lines provided substantially parallel to the gate lines. A first gate insulating film that covers the insulating substrate; a display electrode that overlaps at least a part of the auxiliary capacitance line and that is formed on the first gate insulating film; and the first gate insulating film. A second gate insulating film that covers at least the film and the periphery of the display electrode, and a non-doped first non-doped film provided on the second gate insulating film corresponding to the active region of the TFT having the gate as one structure. A single crystal silicon film, a second non-single crystal silicon film doped with impurities provided on the non-single crystal silicon film corresponding to the source and drain of the TFT, and a channel of the TFT A semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the region, and a source electrode electrically connecting the second non-single-crystal silicon film corresponding to the source and the display electrode. A drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain line electrically connected to the drain electrode and extending in a direction intersecting the gate line. A liquid crystal display device including: a first non-single-crystal silicon film and the semiconductor protective film, which are stacked on the second gate insulating film so as to cover an end portion of the display electrode which overlaps with the auxiliary capacitance electrode; A liquid crystal display device comprising:
ゲートと、 このゲートと一体の複数本のゲートラインと、 このゲートラインと実質的に平行に設けられた複数本の
補助容量ラインと、 前記絶縁性基板を覆う第１のゲート絶縁膜と、 前記補助容量ラインの少なくとも一部と重畳し、この第
１のゲート絶縁膜上に形成された表示電極と、 前記第１のゲート絶縁膜およびこの表示電極の周囲を少
なくとも覆う第２のゲート絶縁膜と、 前記ゲートを一構成とするＴＦＴの活性領域に対応する
この第２のゲート絶縁膜上に設けられたノンドープの第
１の非単結晶シリコン膜と、 前記ＴＦＴのソースおよびドレインに対応するこの非単
結晶シリコン膜上に設けられた不純物がドープされた第
２の非単結晶シリコン膜と、 前記ＴＦＴのチャンネル領域に対応する前記第２の非単
結晶シリコン膜の下層に設けられた半導体保護膜と、 前記ソースに対応する第２の非単結晶シリコン膜と前記
表示電極を電気的に接続するソース電極と、 前記ソースに対応する第２の非単結晶シリコン膜と電気
的に接続されたドレイン電極と、 このドレイン電極と電気的に接続され、前記ゲートライ
ンと交差する方向に延在されたドレインラインとを有す
る液晶表示装置において、 前記補助容量電極と重畳する前記表示電極の端部を覆う
ように、前記第２のゲート絶縁膜上に積層した第１の非
単結晶シリコン膜、前記半導体保護膜および第２の非単
結晶シリコン膜とを有することを特徴とした液晶表示装
置。4. A plurality of gates formed on a transparent insulating substrate, a plurality of gate lines integrated with the gates, and a plurality of auxiliary capacitance lines provided substantially parallel to the gate lines. A first gate insulating film that covers the insulating substrate; a display electrode that overlaps at least a part of the auxiliary capacitance line and that is formed on the first gate insulating film; and the first gate insulating film. A second gate insulating film that covers at least the film and the periphery of the display electrode, and a non-doped first non-doped film provided on the second gate insulating film corresponding to the active region of the TFT having the gate as one structure. A single crystal silicon film, a second non-single crystal silicon film doped with impurities provided on the non-single crystal silicon film corresponding to the source and drain of the TFT, and a channel of the TFT A semiconductor protective film provided under the second non-single-crystal silicon film corresponding to the region, and a source electrode electrically connecting the second non-single-crystal silicon film corresponding to the source and the display electrode. A drain electrode electrically connected to the second non-single-crystal silicon film corresponding to the source, and a drain line electrically connected to the drain electrode and extending in a direction intersecting the gate line. A liquid crystal display device having: a first non-single-crystal silicon film laminated on the second gate insulating film so as to cover an end portion of the display electrode which overlaps with the auxiliary capacitance electrode; A liquid crystal display device comprising a second non-single-crystal silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221292A JPH05265039A (en) | 1992-03-18 | 1992-03-18 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6221292A JPH05265039A (en) | 1992-03-18 | 1992-03-18 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265039A true JPH05265039A (en) | 1993-10-15 |
Family
ID=13193615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6221292A Pending JPH05265039A (en) | 1992-03-18 | 1992-03-18 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265039A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378415B1 (en) * | 1999-06-02 | 2003-03-29 | 닛뽕덴끼 가부시끼가이샤 | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
| KR100380893B1 (en) * | 1999-07-21 | 2003-04-21 | 샤프 가부시키가이샤 | Liquid crystal display device having high light utilization efficiency |
| JP2007171736A (en) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | Liquid crystal display device |
| JP2007206132A (en) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | Liquid crystal display device |
| US8031283B2 (en) | 2008-01-31 | 2011-10-04 | Mitsubishi Electric Corporation | Active matrix substrate and method of manufacturing the same |
-
1992
- 1992-03-18 JP JP6221292A patent/JPH05265039A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378415B1 (en) * | 1999-06-02 | 2003-03-29 | 닛뽕덴끼 가부시끼가이샤 | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
| US6781644B1 (en) | 1999-06-02 | 2004-08-24 | Nec Lcd Technologies, Ltd. | Liquid crystal display with thin film transistor array free from short-circuit and process for fabrication thereof |
| US7081930B2 (en) | 1999-06-02 | 2006-07-25 | Nec Lcd Technologies, Ltd. | Process for fabrication of a liquid crystal display with thin film transistor array free from short-circuit |
| KR100380893B1 (en) * | 1999-07-21 | 2003-04-21 | 샤프 가부시키가이샤 | Liquid crystal display device having high light utilization efficiency |
| US7038740B1 (en) | 1999-07-21 | 2006-05-02 | Sharp Kabushiki Kaisha | Liquid crystal display device having high light utilization efficiency |
| JP2007171736A (en) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | Liquid crystal display device |
| JP2007206132A (en) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | Liquid crystal display device |
| US8031283B2 (en) | 2008-01-31 | 2011-10-04 | Mitsubishi Electric Corporation | Active matrix substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960719A (en) | Method for producing amorphous silicon thin film transistor array substrate | |
| KR100583311B1 (en) | Liquid crystal display panel and fabricating method thereof | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR101272488B1 (en) | Thin Transistor Substrate, Method Of Fabricating The Same, Liquid Crystal Display Having The Same And Method Of Fabricating Liquid Crystal Display Having The Same | |
| KR20000014701A (en) | Liquid crystal display having high opening rate and transmitting rate and fabricating method of the same | |
| KR20010016713A (en) | The array substrate of TFT type liquid crystal display device and a method of fabricating the same | |
| JP4166300B2 (en) | Manufacturing method of liquid crystal display device | |
| JP3600112B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2002258324A (en) | Liquid crystal display device | |
| JPH05265039A (en) | Liquid crystal display device | |
| KR100192507B1 (en) | A structure and fabrication method of tft-lcd | |
| JPH0553146A (en) | Liquid crystal display device | |
| JPH0534717A (en) | Liquid crystal display device and production thereof | |
| JPH0563026B2 (en) | ||
| KR100205867B1 (en) | Active matrix substrate and its fabrication method | |
| KR100611043B1 (en) | Method for fabricating a Liquid crystal display | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2919369B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3377003B2 (en) | Method for manufacturing active element array substrate | |
| KR19990008583A (en) | Substrate of the liquid crystal display device and manufacturing method of the substrate of the liquid crystal display device | |
| JPH08262491A (en) | Liquid crystal display element and its production | |
| JP3265862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| KR100471765B1 (en) | Thin film transistor substrate with single film gate line and manufacturing method | |
| KR100679519B1 (en) | Liquid crystal display |