JP2001322307A - 画像記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチ手段に対して負帰還を与えることな
く光源に印加される電圧に発生する電圧スパイクノイズ
を抑制できる画像記録装置を提供する。 【解決手段】 電圧制御電流源に接続されたレーザーダ
イオード素子４１１を主スイッチ素子４１２ａ１および
副スイッチ素子４１２ａ２をオン／オフすることによっ
てアクティブ状態と非アクティブ状態とを切り換えて画
像を記録する。その際、タイミング生成部４１２ｎにお
いて異なるタイミング信号として主駆動信号ＭＤと副駆
動信号ＳＤとにより主スイッチ素子４１２ａ１および副
スイッチ素子４１２ａ２を段階的にオフして、レーザー
ダイオード素子４１１のアクティブ状態への遷移時に発
生する電圧スパイクノイズを低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電源から供給さ
れる電流をオン／オフすることによって、当該電源に接
続された光源のオン状態とオフ状態とを切り換えて画像
を記録する画像記録装置に関する。

【０００２】

【従来の技術】従来から、レーザーダイオードを光源と
し、そのレーザーダイオードに並列に接続されたスイッ
チ手段を１つ設け、そのレーザーダイオードをデジタル
画像データに基づいて高速にオン／オフすることによっ
て画像を記録する画像記録装置が知られている。とりわ
け、１Ｗ以上の高出力のレーザーダイオードを用い、１
Ａ以上の動作電流を必要とする画像記録装置が見受けら
れる。

【０００３】

【発明が解決しようとする課題】ところで、上記の画像
記録装置において、スイッチ手段のオンからオフへの遷
移時においてレーザーダイオードとスイッチ手段との間
に存在するケーブル等の誘導成分により電圧スパイクノ
イズが発生し、この電圧スパイクノイズが、逆にレーザ
ーダイオードに電流を供給する電圧制御電流源へ向かっ
て伝搬され、この電圧スパイクノイズの振幅が電圧制御
電流源の制御可能電圧範囲を越えると、レーザーダイオ
ードの電流スイッチング特性を悪化させるという問題が
あった。

【０００４】通常、この様なスパイクノイズを抑える方
法としては、スイッチ手段に対して負帰還を与えること
でオンからオフ（レーザーダイオードは逆に非アクティ
ブからアクティブ）への遷移時の立上がり特性を緩やか
にする手法が用いられるが、この様な手法では、スイッ
チ手段で消費される電力が増大するというさらなる問題
が発生していた。また、オン／オフ遷移時の立上がりお
よび立下がり特性が緩やかになるため、画像記録の高速
化に対する妨げの一因となっていた。

【０００５】この発明は、従来技術における上述の問題
の克服を意図しており、スイッチ手段に対して負帰還を
与えることなく光源に印加される電圧に発生する電圧ス
パイクノイズを抑制できる画像記録装置を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、電源から供給される電流をオン
／オフすることによって、当該電源に接続された光源の
オン状態とオフ状態とを切り換えて画像を記録する画像
記録装置であって、前記光源に並列に接続された抵抗可
変回路と、前記光源をオフ状態からオン状態に切り換え
るに際して、前記抵抗可変回路の抵抗値を段階的に変化
させる段階的抵抗制御手段と、を備えている。

【０００７】また、請求項２の発明は、電源から供給さ
れる電流をオン／オフすることによって、当該電源に接
続された光源のオン状態とオフ状態とを切り換えて画像
を記録する画像記録装置であって、前記光源にそれぞれ
並列に接続された主スイッチおよび副スイッチと、前記
副スイッチに直列接続された抵抗素子と、前記光源をオ
フ状態からオン状態に切り換えるに際して、前記主スイ
ッチを導通状態から非導通状態に切り換えた後に、前記
副スイッチを導通状態から非導通状態に切り換える段階
的制御を行う制御手段と、を備えている。

【０００８】また、請求項３の発明は、請求項２に記載
の画像記録装置であって、前記主スイッチおよび前記副
スイッチのうちの少なくとも一方のスイッチがＭＯＳ型
ＦＥＴを備え、前記画像処理装置が、さらに、所定の電
圧をゲートバイアスとして前記少なくとも一方のスイッ
チに印加する電圧源を備えている。

【０００９】また、請求項４の発明は、請求項２または
請求項３に記載の画像記録装置であって、さらに、前記
光源のオフ状態からオン状態への遷移遅延時間と、前記
光源のオン状態からオフ状態への遷移遅延時間との差を
補償する補償手段を備えている。

【００１０】さらに、請求項５の発明は、請求項２ない
し請求項４のいずれかに記載の画像記録装置であって、
直列接続された副スイッチおよび抵抗素子が複数並列接
続されており、前記制御手段は、前記電源の設定電流値
に応じて、前記複数の副スイッチについての導通状態か
ら非導通状態への切り換えタイミングを相互にずらせ
る。

【００１１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しつつ説明する。

【００１２】＜１．第１の実施の形態＞図１はこの発明
の一実施の形態である画像記録装置１の概略図である。
以下、図１を用いて画像記録装置１の概略構成および概
略動作について説明する。

【００１３】画像記録装置１は印刷版としての感光材料
に高出力のレーザーダイオードからのレーザー光によっ
て画像を直接記録する、いわゆるＣＴＰ（Computer-To-
Plate）システムと呼ばれる装置であって、画像信号発
生回路１０、画像信号処理部２０および光源駆動部３０
を備える電流・信号供給側と、記録ヘッド部４０、ガイ
ド５０、リニアエンコーダ６０、ロータリーエンコーダ
７０、記録ドラム８０を備える画像記録側とが別体に構
成されるとともに、光源駆動部３０と記録ヘッド部４０
とがケーブル束９０で互いに接続されたマルチチャンネ
ル型の画像記録装置である。そして、光源駆動部３０は
記録ヘッド部４０と離れ、後述する電圧制御電流源３１
３からの熱を放熱しやすい配置となっている。

【００１４】画像信号発生回路１０より発生されたシリ
アルな画像信号ＧＩＳは画像信号処理部２０に入力され
る。画像信号処理部２０は内部にＣＰＵ、メモリ等を備
えたコンピュータとしての機能を持ち、次のような処理
を制御プログラムを実行することにより行う。すなわ
ち、画像信号処理部２０は、画像信号ＧＩＳにシリアル
／パラレル変換を行った後、ロータリーエンコーダ７０
より得られるＸ軸方向のタイミング信号に同期するよう
に、光源駆動部３０にパラレルな入力画像信号ＧＩｉ
（ｉ＝１〜ｎ、ｎ：チャンネル数）および光源駆動部３
０の各光源駆動回路３１に必要な制御信号を供給（信号
線の図示省略）する。

【００１５】また、各光源駆動回路３１は記録ヘッド部
４０内の対応する記録ユニット４１にそれぞれ電流ケー
ブル９１、信号ケーブル９２、制御ケーブル９３および
同期信号ケーブル９４で電気的に接続されている。これ
ら電流ケーブル９１、信号ケーブル９２、制御ケーブル
９３および同期信号ケーブル９４はそれぞれ損失が少な
く、安定したインピーダンスおよび可撓性を有する伝送
線路であり、具体的には同軸ケーブル等で構成されてい
る。そしてそれらが互いに束ねられて、ケーブル束９０
を構成している。

【００１６】記録ヘッド部４０は複数の記録ユニット４
１を備え、ガイド５０に沿ってＹ軸方向へ移動可能とな
っているとともに、入力された入力画像信号ＧＩｉに応
じた後述するレーザーダイオード素子４１１（以下「Ｌ
Ｄ素子４１１」という）（図２参照）への駆動電流供給
のオン／オフ制御に応じて各ＬＤ素子４１１によるレー
ザー光がオン／オフされ、それらにより感光材料ＳＭ全
面への画像記録（描画走査）が可能となっている。な
お、Ｙ軸方向における記録ヘッド部４０による走査位置
はリニアエンコーダ６０によって検出され、その検出信
号に基づいて記録ヘッド部４０のＹ軸方向の動作は制御
される。

【００１７】以下、光源駆動回路３１および記録ユニッ
ト４１の各部について詳細に説明する。

【００１８】図２は実施の形態における光源駆動回路３
１および記録ユニット４１の構成図である。図２に示す
ように、光源駆動回路３１においてＶｃｃ変換テーブル
３１１、ＤＡ変換回路３１２ａおよび電圧制御電流源３
１３が直列に接続された回路と、Ｖｔｔ変換テーブル３
１４、ＤＡ変換回路３１２ｂ、バッファアンプ３１５お
よび電流線終端３１６が直列に接続された回路とが互い
に並列に接続されて電流ケーブル９１に接続されてい
る。

【００１９】このうち、Ｖｃｃ変換テーブル３１１は、
予めユーザーによって画像信号処理部２０に設定され、
そこから送られた設定電流値Ｉｓに対する電圧制御電流
源３１３の出力電流の制御電圧値Ｖｃｃを記憶したテー
ブルである。

【００２０】また、Ｖｔｔ変換テーブル３１４は、設定
電流値Ｉｓに対するＬＤ素子４１１の電極間に発生する
電圧値にほぼ等しい電圧である終端電源電圧値Ｖｔｔを
記憶したテーブルである。ここで、終端電源電圧値Ｖｔ
ｔは、記録ユニット４１内のＬＤ素子４１１に設定電流
値に応じた順方向電流である光源電流ＩLDが流れる状態
でのＬＤ素子４１１による電圧降下にほぼ等しい電圧値
となっている。

【００２１】これら変換テーブルに記憶された制御電圧
値Ｖｃｃおよび終端電源電圧値Ｖｔｔは、電流ケーブル
９１の直流抵抗による電圧降下分を加味した値が予め測
定され、記憶されている。そして、所定範囲内の任意の
設定電流値Ｉｓが、図示しない設定入力手段により入
力、設定されると、制御電圧値Ｖｃｃおよび終端電源電
圧値Ｖｔｔがそれぞれ瞬時に読み出され、ＤＡ変換回路
３１２ａおよび３１２ｂでアナログ値に変換されてそれ
ぞれ電圧制御電流源３１３および電流線終端３１６にそ
れらの電圧値の電圧がそれぞれ印加される。このうち、
制御電圧値Ｖｃｃの電圧値が電圧制御電流源３１３に印
加されることによって電圧制御電流源３１３からの出力
電流が設定電流値Ｉｓとなるように制御される。

【００２２】そして、画像信号処理部２０より与えられ
る設定電流値Ｉｓは、Ｖｃｃ変換テーブル３１１および
ＤＡ変換回路３１２ａを経由して電圧制御電流源３１３
に与えられ、電圧制御電流源３１３でコントロールされ
た電流値が、電流ケーブル９１から記録ユニット４１の
ＬＤ素子４１１に供給される。

【００２３】一方、光源駆動回路３１に入力された入力
画像信号ＧＩｉは、ラインドライバ３１９、信号ケーブ
ル９２を経由し、記録ユニット４１においてＬＤ素子４
１１に並列に接続されたスイッチ駆動回路４１２に対し
て光源電流ＩLDのオン／オフ指令を与える。

【００２４】また、画像信号処理部２０から光源駆動回
路３１に入力された画像クロック信号ＣＬは、ラインド
ライバ３５３、同期信号ケーブル９４を経由しスイッチ
駆動回路４１２に対して同期タイミングを与える。

【００２５】さらに、画像信号処理部２０から光源駆動
回路３１に入力されたスイッチ制御信号ＳＣはラインド
ライバ３５２および制御ケーブル９３を経由して記録ユ
ニット４１のスイッチ駆動回路４１２に与えられる。

【００２６】記録ユニット４１は主にＬＤ素子４１１、
スイッチ駆動回路４１２および対応する光源駆動回路３
１とのインターフェース回路（図示省略）および信号線
終端４１３、制御線終端４５３および同期線終端４５４
を備えている。

【００２７】光源駆動回路３１からのオン／オフ指令と
しての入力画像信号ＧＩｉはスイッチ駆動回路４１２に
入力される。そして、スイッチ駆動回路４１２のオン状
態においては、ＬＤ素子４１１への電流は殆どがスイッ
チ駆動回路４１２を流れるため、ＬＤ素子４１１は非ア
クティブ状態となる。逆に、スイッチ駆動回路４１２が
オフ状態においては、電圧制御電流源３１３の電流の大
部分がＬＤ素子４１１に流れ、ＬＤ素子４１１はアクテ
ィブ状態となる。この様に、ＬＤ素子４１１とスイッチ
駆動回路４１２とが相補的な動作となるため、電流ケー
ブル９１に流れる電流および、電圧制御電流源３１３の
出力電流は変化せず、電圧値のみがスイッチング動作に
よる影響を受けることになる。この電圧値のスイッチン
グ動作による変化は、スイッチ駆動回路４１２より電流
ケーブル９１を経由し電圧制御電流源３１３側に伝えら
れる。

【００２８】ところで、電圧制御電流源３１３の出力イ
ンピーダンスは、一般的にケーブルの特性インピーダン
スに比べてかなり高いため、電圧制御電流源３１３側に
終端抵抗としての電流線終端３１６を設けている。電流
線終端３１６の抵抗値は、電流ケーブル９１の特性イン
ピーダンスとほぼ等しい抵抗値とされている。すなわ
ち、インピーダンス整合をとることにより、電圧制御電
流源３１３方向への電圧変化が終端され、その方向への
反射波を生じないことにより良好な電流スイッチング特
性を得ることができる。

【００２９】同様に、スイッチ駆動回路４１２側にも終
端抵抗としての信号線終端４１３が設けられており、そ
の抵抗値は、信号ケーブル９２の特性インピーダンスと
ほぼ等しいものとされて、インピーダンス整合をとって
いる。これにより、信号ケーブル９２におけるスイッチ
駆動回路４１２での反射を防止している。

【００３０】図２における電流抑制制御部３１７は、入
力画像信号ＧＩｉおよび入力画像に対する同期クロック
信号である画像クロック信号ＣＬそれぞれの入力ライン
に接続されるとともに、電圧制御電流源３１３に接続さ
れている。そして、電流抑制制御部３１７は入力画像信
号ＧＩｉの状態を判断し電圧制御電流源３１３の電流値
を動的に制御し、電圧制御電流源３１３での不要な発熱
を抑える電流抑制信号ＣＤを生成する機能を有する。

【００３１】図３は第１の実施の形態における記録ユニ
ット４１の回路構成および信号ケーブルおよび電流ケー
ブルとの接続の様子を示す図である。ＬＤ素子４１１に
はパワーＭＯＳ型ＦＥＴからなる主スイッチ素子４１２
ａ１および副スイッチ素子４１２ａ２（以下、総称する
場合「スイッチ素子」という）がそれぞれ並列接続され
ており、電流ケーブル９１より与えられた電流は主スイ
ッチ素子４１２ａ１および／または副スイッチ素子４１
２ａ２がオフ時にはそのままＬＤ素子４１１を流れる
が、オン時には大部分が主スイッチ素子４１２ａ１およ
び／または副スイッチ素子４１２ａ２を流れＬＤ素子４
１１は非アクティブ状態にスイッチされる。

【００３２】また、信号ケーブル９２は抵抗器４１３ａ
および４１３ｂからなる終端抵抗を有する信号線終端４
１３に接続されるとともに、ラインレシーバー４１４を
介してタイミング生成部４１２ｎに接続されている。さ
らに、タイミング生成部４１２ｎは主スイッチ素子４１
２ａ１および副スイッチ素子４１２ａ２をそれぞれドラ
イブする主スイッチ回路４１２１および副スイッチ回路
４１２２に接続されている。なお、主スイッチ回路４１
２１および副スイッチ回路４１２２は主スイッチ素子４
１２ａ１および副スイッチ素子４１２ａ２をそれぞれ含
んでいる。

【００３３】入力画像信号ＧＩｉであるオン／オフ指令
は、信号ケーブル９２からディジタル信号として記録ユ
ニット４１のタイミング生成部４１２ｎに与えられる。

【００３４】また、タイミング生成部４１２ｎにはスイ
ッチ制御信号ＳＣも与えられる。スイッチ制御信号ＳＣ
には、タイミング生成部４１２ｎへの制御情報や、スイ
ッチ駆動回路４１２の副スイッチ素子４１２ａ２に対す
る設定電流値Ｉｓにおける切り換え制御に必要な情報等
が含まれている。そして、タイミング生成部４１２ｎ
は、スイッチタイミングの制御のための信号遅延手段と
して機能する。

【００３５】また、タイミング生成部４１２ｎから主ス
イッチ回路および副スイッチ回路に対して、主スイッチ
素子４１２ａ１および副スイッチ素子４１２ａ２を駆動
する主駆動信号ＭＤおよび副駆動信号ＳＤがそれぞれ与
えられる。

【００３６】主スイッチ回路および副スイッチ回路はほ
ぼ同様の回路構成となっており、副スイッチ回路におい
て副スイッチ素子４１２ａ２に抵抗器４１２ｍ２が直列
に接続されていることが異なっている。以下、両スイッ
チ回路の説明を対応する部材や素子を並記して説明す
る。

【００３７】主スイッチ回路（副スイッチ回路）に入力
された主駆動信号ＭＤ（副駆動信号ＳＤ）は、主スイッ
チ回路４１２１（副スイッチ回路４１２２）内でインバ
ータ４１２ｂ１（４１２ｂ２）により反転され、抵抗器
４１２ｃ１（４１２ｃ２）を介した後、抵抗器４１２ｄ
１，４１２ｅ１（４１２ｄ２，４１２ｅ２）とオペアン
プ４１２ｆ１（４１２ｆ２）とからなる反転回路と、抵
抗器４１２ｇ１（４１２ｇ２）と、トランジスタ４１２
ｈ１，４１２ｉ１（４１２ｈ２，４１２ｉ２）からなる
バッファアンプとを有するドライブ回路を経て、抵抗器
４１２ｊ１（４１２ｊ２）を経た後、前述の主スイッチ
素子４１２ａ１（４１２ａ２）のゲート端子に接続され
ている。それにより、主スイッチ素子４１２ａ１および
／または副スイッチ素子４１２ａ２のゲートを駆動する
ことによってＬＤ素子４１１はオン／オフ制御される。

【００３８】さらに、オフバイアス電圧源４１２ｐの出
力端子は抵抗器４１２ｋ１（４１２ｋ２）を介してオペ
アンプ４１２ｆ１（４１２ｆ２）の反転端子に接続され
ている。

【００３９】なお、ＬＤ素子４１１に対する逆方向のス
パイクノイズを吸収するよう、ＬＤ素子４１１には保護
用のダイオード４１５が並列に接続されている。

【００４０】図３に示すようにスイッチ駆動回路４１２
に入力された入力画像信号ＧＩｉと、同期タイミングを
与える画像クロック信号ＣＬとはタイミング生成部４１
２ｎに入力され、タイミング生成部４１２ｎは主スイッ
チ素子４１２ａ１と、副スイッチ素子４１２ａ２を制御
する主駆動信号ＭＤおよび副駆動信号ＳＤを生成しそれ
ぞれ主スイッチ回路におけるインバータ４１２ｂ１およ
び副スイッチ回路におけるインバータ４１２ｂ２にそれ
ぞれ入力する。

【００４１】図４は、第１の実施の形態におけるタイミ
ング生成部４１２ｎの詳細な構成を示す図である。原信
号である入力画像信号ＧＩｉは、画像クロック信号ＣＬ
によりドライブされ、リセット信号ＲＳＴによりリセッ
トされる２つのシフトレジスタ４１２ｎａのＡ入力およ
びＢ入力に入力される。そのうち、シフトレジスタ４１
２ｎａは必要な所定のクロックサイクル分遅延された画
像信号を出力する信号遅延手段である。なお、Ａ入力お
よびＢ入力は内部でＡＮＤ処理される。

【００４２】また、シフトレジスタ４１２ｎａのＱＡ〜
ＱＨ出力は、異なったクロックサイクル数だけ遅延され
た同一の画像信号である。そのうちＱＡ出力は主駆動信
号ＭＤとされるとともに、ＱＡ出力およびＱＢ出力がＡ
ＮＤ回路４１２ｎｂに入力され、論理積演算結果の信号
が副駆動信号ＳＤとして出力される。

【００４３】図５は第１の実施の形態における各信号の
タイミングチャートである。図５に示すように、入力画
像信号ＧＩｉに同期した８倍の画像クロック信号ＣＬを
用いて、主スイッチ素子４１２ａ１と副スイッチ素子４
１２ａ２との間の遅延制御を行っている。

【００４４】入力画像信号ＧＩｉがロー（Ｌｏｗ）レベ
ルよりハイ（Ｈｉｇｈ）レべルに遷移する（時刻ｔ１）
と、最初に主駆動信号ＭＤがハイレべルに遷移し（時刻
ｔ２）、主スイッチ素子４１２ａ１のみをオン状態より
オフ状態に切り換える。この状態では、主スイッチ素子
４１２ａ１を流れていた電流は副スイッチ素子４１２ａ
２と、一部分がＬＤ素子４１１を流れるようになり、副
スイッチ素子４１２ａ２を流れる電流値と抵抗器４１２
ｍ２の抵抗値により決まる電圧に制限された電圧がスイ
ッチ駆動回路４１２で発生する。

【００４５】続いて副駆動信号ＳＤがハイレべルに遷移
する（時刻ｔ３）と、副スイッチ素子４１２ａ２もオフ
状態に移行し、主スイッチ素子４１２ａ１および副スイ
ッチ素子４１２ａ２双方ともにオフとなり、電流ケーブ
ル９１より供給された電流は、全てＬＤ素子４１１を流
れ、ＬＤ素子４１１はアクティブ状態になり、描画が行
われる。

【００４６】逆に、入力画像信号ＧＩｉがハイレベルよ
りローレベルに遷移する（時刻ｔ４）と、主駆動信号Ｍ
Ｄと副駆動信号ＳＤは同時にローレべルに遷移し、主ス
イッチ素子４１２ａ１および副スイッチ素子４１２ａ２
はほぼ同時にオン状態となり（時刻ｔ５）、電流を奪わ
れたＬＤ素子４１１は、急速に非アクティブ状態とな
り、描画が行われない。

【００４７】このような、スイッチ素子の切り換え遅延
時間、すなわち、主駆動信号ＭＤの立上がりと副駆動信
号ＳＤの立上がりとの時間差は、ＬＤ素子４１１に直列
に存在するＬ成分により生じる電流の遅れ時間に応じて
決定され、予めユーザーによって設定される。

【００４８】そして、入力画像信号ＧＩｉがロー（Ｌｏ
ｗ）レべルにおいては、主スイッチ素子４１２ａ１およ
び副スイッチ素子４１２ａ２はいずれもオン状態とな
り、電流ケーブル９１より供給される電流は殆どが主ス
イッチ素子４１２ａ１を流れ、抵抗器４１２ｍ２により
その抵抗値に応じて制限された電流のみが副スイッチ素
子４１２ａ２を流れる。

【００４９】図３において、主スイッチ素子４１２ａ１
および副スイッチ素子４１２ａ２のオフ状態における抵
抗値は、主スイッチ素子４１２ａ１および副スイッチ素
子４１２ａ２のオフ状態におけるゲート−ソース間電圧
Ｖｇｓにより制御され、オフ時のゲート−ソース間電圧
Ｖｇｓをドレイン電流のカットオフ電圧より僅かに能動
領域にセットすることにより、スイッチ素子のオフ状態
への遷移時に発生する上記のような電圧スパイクノイズ
を軽減できる。

【００５０】そのため、この装置ではオフバイアス電圧
源４１２ｐを備えており、オペアンプ４１２ｆ１，４１
２ｆ２に対して、主スイッチ素子４１２ａ１または副ス
イッチ素子４１２ａ２がオフ時においてゲートカットオ
フ電圧近辺の電圧となるよう、オフバイアス電圧Ｖoff
を印加する。

【００５１】抵抗器４１２ｄ１および４１２ｋ１の抵抗
値をそれぞれＲａおよびＲｂとすると、オフバイアス電
圧源４１２ｐによるオフバイアス電圧Ｖoffは、−Ｒａ
／Ｒｂで決定される増幅率でバッファ部を形成するトラ
ンジスタ４１２ｈ１，４１２ｉ１に伝えられ、主スイッ
チ素子４１２ａ１に対してオフ時におけるゲートバイア
ス電圧を与える。

【００５２】同様に、抵抗器４１２ｄ２および４１２ｋ
２の抵抗値をそれぞれＲｃおよびＲｄとすると、オフバ
イアス電圧源４１２ｐによるオフバイアス電圧Ｖoff
は、−Ｒｃ／Ｒｄで決定される増幅率でバッファ部を形
成するトランジスタ４１２ｈ２，４１２ｉ２に伝えら
れ、副スイッチ素子４１２ａ２に対してオフ時における
ゲートバイアス電圧を与える。

【００５３】図６は、主スイッチ素子４１２ａ１および
副スイッチ素子４１２ａ２に用いられているＭＯＳ型Ｆ
ＥＴを、等価回路で表現したスイッチ駆動回路４１２の
詳細図である。

【００５４】主スイッチ素子４１２ａ１、副スイッチ素
子４１２ａ２のオン状態においては、電圧制御電流源３
１３からの電流は電流源ＳＶを流れているが、ゲート−
ソース間電圧Ｖｇｓがオフ側へスイッチされると、電流
源ＳＶを流れていた電流が急速に減少するが、ＬＤ素子
４１１に直列に存在するＬ成分によりＬＤ素子４１１へ
の電流に遅れを生じ、電流がＬＤ素子４１１へと切り替
わるまでの遅れ時間幅で、ソース−ドレイン間に存在す
る抵抗成分Ｒｄｓの抵抗値と電流値との積で決定される
振幅を有する電圧スパイクノイズが主スイッチ素子４１
２ａ１、副スイッチ素子４１２ａ２で発生する。

【００５５】図７は抵抗成分Ｒｄｓの抵抗値とゲート−
ソース間電圧Ｖｇｓとの関係を示すグラフである。抵抗
成分Ｒｄｓの抵抗値とゲート−ソース間電圧Ｖｇｓとに
は、図７で表されるような関係がある。ゲート−ソース
間電圧Ｖｇｓがカットオフ側（０Ｖ側）に近づくと、抵
抗成分Ｒｄｓの抵抗値が急激に増加するため、電流値に
よっては瞬間的にかなり大きな電圧スパイクノイズが発
生することとなる。しかし、逆にこのようなスパイクノ
イズの振幅は、オフ時における抵抗成分Ｒｄｓの抵抗値
を制御することでコントロール可能である。

【００５６】すなわち、主スイッチ素子４１２ａ１また
は副スイッチ素子４１２ａ２のオフ時におけるゲートバ
イアス電圧を、ドレイン電流Ｉｄのカットオフ電圧Ｖｃ
ｏ近辺に制御するのである。すると、オフ状態における
主スイッチ素子４１２ａ１および／または副スイッチ素
子４１２ａ２の抵抗値の上限が制限できるが、それによ
りオフ状態においても僅かにドレイン電流が流れること
になる。このスイッチ素子のオフ状態における僅かなド
レイン電流の存在によりＬＤ素子４１１に発生する電圧
スパイクノイズを抑えることができるのである。

【００５７】ただし、このドレイン電流は主スイッチ素
子４１２ａ１または副スイッチ素子４１２ａ２のオフ時
においてＬＤ素子４１１に流れる電流（ｌＡ程度）に比
べ格段に小さい（１ｍＡ程度）ため、特に問題は生じな
い。

【００５８】図８は、主スイッチ素子４１２ａ１のみを
使用し、オフバイアス電圧源４１２ｐの出力電圧を、ゲ
ートカットオフ電圧以下に設定した場合のドレイン−ソ
ース間電圧Ｖｄｓの応答特性を示す図である。図８に示
すように、大きな電圧スパイクノイズＳＮ１が観測され
ている。さらに、主スイッチ素子４１２ａ１を完全にオ
フ状態までドライブした場合は、電圧スパイクノイズの
振幅は電圧スパイクノイズＳＮ１の３倍以上に達するこ
とも検出された。

【００５９】図９は、主スイッチ素子４１２ａ１のみを
使用し、オフバイアス電圧源４１２ｐの出力電圧を、ゲ
ートカットオフ電圧に設定した場合のドレイン−ソース
間電圧Ｖｄｓの応答特性を示す図である。図９に示すよ
うに電圧スパイクノイズＳＮ２は、図８の場合の電圧ス
パイクノイズＳＮ１の２／３以下に抑制されている。

【００６０】図１０は、主スイッチ素子４１２ａ１以外
に、さらに副スイッチ素子４１２ａ２の制御を加えた場
合のドレイン−ソース間電圧Ｖｄｓの応答特性を示す図
である。図１０に示すように電圧スパイクノイズＳＮ３
は、図８の場合の電圧スパイクノイズＳＮ１の１／３以
下に抑制され良好な応答特性が得られている。

【００６１】以上説明したように、上記第１の実施の形
態によれば、ＬＤ素子４１１（光源）をオフからオンに
切り換えるに際して、主スイッチ素子４１２ａ１をオン
（導通状態）からオフ（非導通状態）に切り換えた後
に、副スイッチ素子４１２ａ２をオンからオフに切り換
える段階的制御を行うため、スイッチ素子に対して負帰
還を与える場合に比べて、主スイッチ４１２ａ１、副ス
イッチ４１２ａ２で消費される電力を増大させることな
くＬＤ素子４１１に印加される電圧に発生する電圧スパ
イクノイズを抑制することができる。また、負帰還を与
えないためオンからオフへの遷移時の立上がり特性が良
好となり、良好な画像記録を行うことができる。

【００６２】また、所定の電圧をゲートバイアスとして
主スイッチ素子４１２ａ１および副スイッチ素子４１２
ａ２に印加するオフバイアス電圧源４１２ｐを備えるた
め、ゲートバイアスをドレイン電流のカットオフ電圧程
度に制御することにより、スイッチ素子全体の抵抗値の
上限を制限することができ、それによりスイッチ素子の
オフ状態においてもわずかのドレイン電流を流して、電
圧スパイクノイズの振幅を抑えることができる。

【００６３】＜２．第２の実施の形態＞図１１は第２の
実施の形態における記録ユニットの回路構成および信号
ケーブルおよび電流ケーブルとの接続の様子を示す図で
ある。

【００６４】第２の実施の形態では記録ユニット４１に
副スイッチ素子および副スイッチ回路がそれぞれ２つず
つ設けられている。そして、副スイッチ素子４１２ａ
２，４１２ａ３それぞれに接続された副スイッチ回路４
１２２，４１２３は第１の実施の形態における記録ユニ
ット４１の副スイッチ回路とほぼ同様の構成となってい
る。そのため、図１１においてはその詳細は省略した。
ただし、それぞれの副スイッチ素子４１２ａ２，４１２
ａ３のオン状態における抵抗値を決定する、両副スイッ
チ素子４１２ａ２，４１２ａ３に直列に接続された抵抗
器４１２ｍ２，４１２ｍ３が直列に接続されている。

【００６５】また、副スイッチ素子が２つ設けられてい
ることに伴い、タイミング生成部４１２ｎは主スイッチ
回路４１２１および副スイッチ回路４１２２，４１２３
に接続されている。なお、主スイッチ回路４１２１およ
び副スイッチ回路４１２２，４１２３は主スイッチ素子
４１２ａ１および副スイッチ素子４１２ａ２，４１２ａ
３をそれぞれ含んでいる。

【００６６】図１２は第２の実施の形態における各信号
のタイミングチャートである。図１２を図５と比較する
と分るように、主駆動信号ＭＤに対して立上がりの遅延
した第１副駆動信号ＳＤ１が副スイッチ回路４１２２に
入力される以外に、さらに立上がりが遅い第２副駆動信
号ＳＤ２が副スイッチ回路４１２３に入力される。この
第１副駆動信号ＳＤ１、第２副駆動信号ＳＤ２も第１の
実施の形態における副駆動信号ＳＤと同様にタイミング
生成部４１２ｎから入力される。

【００６７】また、オフバイアス電圧源からは主スイッ
チ回路４１２１および副スイッチ回路４１２２，４１２
３それぞれにオフバイアス電圧Ｖoffが印加される。

【００６８】このような信号の入力により、スイッチ素
子のオンからオフへの遷移においてＬＤ素子４１１に並
列に接続される抵抗値は、以下のようになる。すなわ
ち、主スイッチ素子４１２ａ１のみがオフ状態において
は抵抗器４１２ｍ２および４１２ｍ３の並列抵抗値とな
るように、主スイッチ素子４１２ａ１と副スイッチ素子
４１２ａ２がオフ状態では抵抗器４１２ｍ３の抵抗値と
なるように段階的に制御され、副スイッチ素子４１２ａ
３がオフ状態へ遷移した段階で切り換え動作が完了す
る。

【００６９】また、図１２においても、入力画像信号Ｇ
Ｉｉがハイレベルよりローレベルに遷移すると、主駆動
信号ＭＤ、第１副駆動信号ＳＤ１および第２副駆動信号
ＳＤ２は同時にローレべルに遷移し、主スイッチ素子４
１２ａ１および副スイッチ素子４１２ａ２，４１２ａ３
はほぼ同時にオン状態となっている（時刻ｔ６）。

【００７０】なお、その他の構成は第１の実施の形態と
同様である。

【００７１】以上説明したように、第２の実施の形態に
よれば、第１の実施の形態と同様の効果を奏するととも
に、副スイッチと抵抗素子との直列接続に相当するもの
として、それぞれが抵抗器４１２ｍ２，４１２ｍ３と直
列接続された副スイッチ素子４１２ａ２，４１２ａ３の
並列接続が設けられており、設定電流値Ｉｓに応じて、
副スイッチ素子４１２ａ２，４１２ａ３についてのオン
（導通状態）からオフ（非導通状態）への切り換えタイ
ミングを相互にずらせるため、スイッチングの際に、よ
り細かい段階的な抵抗値の切り換えが行え、より電圧ス
パイクノイズを抑制して、より良好な画像記録を行うこ
とができる。

【００７２】＜３．第３の実施の形態＞図１３は第３の
実施の形態の記録ユニットにおけるタイミング生成部と
各スイッチ回路との接続の様子を示す図である。

【００７３】第３の実施の形態では第１の実施の形態と
同様に副駆動信号ＳＤを１つだけ用いている（図５参
照）。その代りに、第３の実施の形態では記録ユニット
４１においてタイミング生成部４１２ｎと副スイッチ回
路との間に、タイミング生成部４１２ｎから出力される
主駆動信号ＭＤと副駆動信号ＳＤとを切り換えるセレク
タ４１２ｑａおよび４１２ｑｂを備えている。

【００７４】そして、これらセレクタ４１２ｑａ，４１
２ｑｂを切り換えるため、両セレクタ４１２ｑａ，４１
２ｑｂにはそれぞれ独立のスイッチ制御信号である切り
換え信号ＣＨが画像信号処理部２０から入力されるもの
となっている。なお、スイッチ駆動回路４１２のこれら
以外の構成は第２の実施の形態におけるスイッチ駆動回
路４１２と同様である（図１１参照）。

【００７５】そして、設定電流値Ｉｓの電流値に応じて
各セレクタ４１２ｑａ，４１２ｑｂを切り換える制御を
行っている。具体的には表１のように切り換えるものと
なっている。

【００７６】

【表１】

【００７７】ここで、設定電流値はＩｓ１＜Ｉｓ２＜Ｉ
ｓ３＜Ｉｓ４の関係を有しており、抵抗器４１２ｍ２お
よび４１２ｍ３（図１１参照）の抵抗値をそれぞれＲｅ
およびＲｆとして表わし、それらはＲｆ＜Ｒｅの関係を
有している。また、表中の抵抗値は、ＭＤ：Ｈｉｇｈ、
ＳＤ：Ｌｏｗ時において、ＬＤ素子４１１に並列に接続
される抵抗値を表わしている。

【００７８】表１では設定電流値Ｉｓが「０」〜Ｉｓ
１，Ｉｓ１〜Ｉｓ２，Ｉｓ２〜Ｉｓ３，Ｉｓ３〜Ｉｓ４
の４つの範囲において副スイッチ回路４１２２および４
１２３に供給する信号をそれぞれ主駆動信号ＭＤと副駆
動信号ＳＤとで切り換えることによりＬＤ素子４１１に
並列に接続された抵抗値を４種類に切り換えている。

【００７９】すなわち、設定電流値Ｉｓが「０」〜Ｉｓ
１の範囲では副スイッチ回路４１２２および４１２３に
いずれも主駆動信号ＭＤを、Ｉｓ１〜Ｉｓ２の範囲では
副スイッチ回路４１２２および４１２３にそれぞれ副駆
動信号ＳＤおよび主駆動信号ＭＤを、Ｉｓ２〜Ｉｓ３の
範囲では副スイッチ回路４１２２および４１２３にそれ
ぞれ主駆動信号ＭＤおよび副駆動信号ＳＤを、Ｉｓ３〜
Ｉｓ４の範囲では副スイッチ回路４１２２および４１２
３にいずれも副駆動信号ＳＤを供給し、それによりＬＤ
素子４１１に並列に接続される抵抗値は、各設定電流値
の範囲に対してそれぞれ「非接続」、Ｒｅ、Ｒｆ、Ｒｅ
Ｒｆ／（Ｒｅ＋Ｒｆ）となることを表わしている。

【００８０】これにより、主スイッチ素子４１２ａ１が
オンよりオフへ遷移する時に、ＬＤ素子４１１に並列に
接続する抵抗値が４種の異なる値から選択でき、そのた
め、広い電流値設定において発生するスパイクノイズを
抑制することができるものとなっている。

【００８１】ＬＤ素子４１１に並列に接続される抵抗値
が段階的に選択され、単一の抵抗値では設定電流値が大
きくなった場合に、電流値に比例して増大する電圧スパ
イクノイズを広い設定電流値の範囲に亘り段階的に抑制
することができる。

【００８２】なお、その他の構成は第２の実施の形態と
同様である。

【００８３】以上説明したように、第３の実施の形態に
よれば、第２の実施の形態と同様の効果を奏するととも
に、セレクタ４１２ｑａおよび４１２ｑｂによって主駆
動信号ＭＤと副駆動信号ＳＤとの副スイッチ回路４１２
２と４１２３とへの供給の組合せを多段に切り換えるた
め、副駆動信号を複数生成する必要がなく、簡単な構成
でより細かい段階的なスイッチ制御を行うことができ
る。

【００８４】＜４．第４の実施の形態＞図１４は第４の
実施の形態のタイミング生成部の詳細な構成を示す図で
ある。第４の実施の形態の画像記録装置では、第２の実
施の形態と同様に副スイッチ素子を２つ備えた装置であ
り、それに伴い第１副駆動信号ＳＤ１および第２副駆動
信号ＳＤ２を用いて主スイッチ素子４１２ａ１および副
スイッチ素子４１２ａ２，４１２ａ３のオン／オフのタ
イミング制御を行っているが、ＬＤ素子４１１のオン状
態への遷移遅延時間と、オフ状態への遷移遅延時間との
差を補償する補償手段をも備えるものとなっている。

【００８５】一般に、スイッチ素子にオン時間とオフ時
間の等しいドライブ電圧を与えた場合に、ドライブ電圧
がオフからオンに遷移した後でドレイン電流がオフから
オンに遷移するまでの遷移遅延時間Ｔonと、ドライブ電
圧がオンからオフに遷移した後でドレイン電流がオンか
らオフに遷移するまでの遷移遅延時間Ｔoffが同一では
なく、一般的にＴoff＞Ｔonとなっている。この遷移遅
延時間の差は、画像信号周波数が低い場合には問題とな
らないが、周波数が高くなるに従い、ＬＤ素子４１１に
流れる電流においては、オン時間がオフ時間より短くな
り、結果として画像の副走査方向（図１におけるＹ軸方
向）のラインおよびライン間のスペースの主走査方向
（図１におけるＸ軸方向）の幅に誤差を生じ、補正を行
わないと細線の線幅が減少するなど画像記録品質が低下
する。

【００８６】この問題を解決するため、第４の実施の形
態ではオンとオフの遷移遅延時間の差Ｔoff−Ｔonだ
け、主スイッチ素子４１２ａ１への主駆動信号のオフ期
間を長くして、ＬＤ素子４１１に流れる電流のオン時間
の減少を補償している。

【００８７】具体的には第４の実施の形態におけるタイ
ミング生成部４１２ｒが以下のような構成となってい
る。

【００８８】すなわち、第４の実施の形態におけるタイ
ミング生成部４１２ｒに入力された入力画像信号ＧＩｉ
は画像クロック信号ＣＬによりドライブされ、リセット
信号ＲＳＴによりリセットされる第１の実施の形態にお
けるシフトレジスタ４１２ｎａと同様の構成のシフトレ
ジスタ４１２ｒａのＡ入力およびＢ入力に同時に入力さ
れる。

【００８９】また、シフトレジスタ４１２ｒａのＱＡ〜
ＱＨ出力は、異なったクロックサイクル数だけ遅延され
た同一の画像信号である。ＱＡ出力はＮＡＮＤ回路４１
２ｒｂに入力され、ＱＢ出力はインバータ４１２ｒｃを
経てＮＡＮＤ回路４１２ｒｂに入力され、両信号はＮＡ
ＮＤ回路４１２ｒｂにおいて否定論理積演算を受け、Ａ
ＮＤ回路４１２ｒｄに入力される。また、ＱＡ出力はＮ
ＡＮＤ回路４１２ｒｅに入力され、ＱＣ出力はインバー
タ４１２ｒｆを経てＮＡＮＤ回路４１２ｒｅに入力され
る。ＮＡＮＤ回路４１２ｒｅにおいて、それらの信号は
否定論理積演算を受け、ＡＮＤ回路４１２ｒｇに入力さ
れる。

【００９０】それとは別にＱＡ〜ＱＣ出力はそれぞれ信
号切替手段としてのセレクタ４１２ｒｈに入力され、セ
レクタ４１２ｒｈにおいてセレクト信号ＳＳに基づい
て、いずれかの出力のみが遅延補償信号ＤＳとして出力
されＯＲ回路４１２ｒｉに入力される。また、ＯＲ回路
４１２ｒｉにはＱＡ出力も入力され、ＯＲ回路４１２ｒ
ｉにおいて論理和演算を受けた後、主駆動信号ＭＤとし
て出力される。

【００９１】また、上記主駆動信号ＭＤはＡＮＤ回路４
１２ｒｄにも入力され、そこでＮＡＮＤ回路４１２ｒｂ
の出力と論理積演算を受け、第１副駆動信号ＳＤ１とし
て出力される。さらに、上記主駆動信号ＭＤはＡＮＤ回
路４１２ｒｇにも入力され、そこでＮＡＮＤ回路４１２
ｒｅの出力と論理積演算を受け、第２副駆動信号ＳＤ２
として出力される。

【００９２】このように、このタイミング生成部４１２
ｒでは、主駆動信号ＭＤおよび第１および第２副駆動信
号ＳＤ１，ＳＤ２を生成するための遅延手段としてのシ
フトレジスタ４１２ｒａを、ＬＤ素子４１１のオン状態
への遷移遅延時間と、オフ状態への遷移遅延時間との差
を補償する補償手段でも使用して、いわばシフトレジス
タ４１２ｒａを共用している。

【００９３】図１５は第４の実施の形態におけるタイミ
ング生成部４１２ｒにおいて、ＬＤ素子４１１のオン状
態への遷移遅延時間と、オフ状態への遷移遅延時間との
差をほぼ「０」に設定した場合、すなわち、遅延補償を
行わない場合のタイミングチャートである。図１５に示
すように、主駆動信号ＭＤのオン時間Ｔ１とオフ時間Ｔ
２とが同じになっている。

【００９４】また、主駆動信号ＭＤ、第１副駆動信号Ｓ
Ｄ１および第２副駆動信号ＳＤ２の立上がりのタイミン
グが主駆動信号ＭＤ、第１副駆動信号ＳＤ１、第２副駆
動信号ＳＤ２の順に遅くなっている。

【００９５】この場合、図１４においてセレクタを位置
Ｐａに制御する。

【００９６】図１６は第４の実施の形態におけるタイミ
ング生成部４１２ｒにおいて、ＬＤ素子４１１のオン状
態への遷移遅延時間と、オフ状態への遷移遅延時間との
差を２クロック周期（２Ｔｃ）分に設定した場合のタイ
ミングチャートである。図１６に示すように、主駆動信
号ＭＤのオン時間Ｔ１とオフ時間Ｔ２との関係が、Ｔ１
−Ｔ２＝２Ｔｃになっている。

【００９７】また、主駆動信号ＭＤ、第１副駆動信号Ｓ
Ｄ１および第２副駆動信号ＳＤ２の立上がりのタイミン
グが主駆動信号ＭＤ、第１副駆動信号ＳＤ１、第２副駆
動信号ＳＤ２の順に遅くなっている。

【００９８】この場合、図１４においてセレクタを位置
Ｐｂに制御する。

【００９９】図１７は第４の実施の形態におけるタイミ
ング生成部４１２ｒにおいて、ＬＤ素子４１１のオン状
態への遷移遅延時間と、オフ状態への遷移遅延時間との
差を４クロック周期（４Ｔｃ）分に設定した場合のタイ
ミングチャートである。図１６に示すように、主駆動信
号ＭＤのオン時間Ｔ１とオフ時間Ｔ２との関係が、 Ｔ１−Ｔ２＝４Ｔｃ になっている。

【０１００】また、主駆動信号ＭＤ、第１副駆動信号Ｓ
Ｄ１および第２副駆動信号ＳＤ２の立上がりのタイミン
グが主駆動信号ＭＤ、第１副駆動信号ＳＤ１、第２副駆
動信号ＳＤ２の順に遅くなっている。

【０１０１】この場合、図１４においてセレクタを位置
Ｐｃに制御する。

【０１０２】なお、その他の構成は第２の実施の形態と
同様である。

【０１０３】以上説明したように、第４の実施の形態に
よれば、第２の実施の形態と同様の効果を奏するととも
に、主スイッチ素子４１２ａ１および副スイッチ素子４
１２ａ２，４１２ａ３のうちの少なくともいずれかによ
るＬＤ素子４１１のオフ状態からオン状態への遷移遅延
時間と、ＬＤ素子４１１のオン状態からオフ状態への遷
移遅延時間との差を補償するため、正確な時間間隔でＬ
Ｄ素子４１１をオン／オフすることができるので、細線
など細かな画像も正確に記録でき、良好な画像記録を行
うことができる。

【０１０４】＜５．変形例＞上記実施の形態において画
像記録装置の例を示したが、この発明はこれに限定され
るものではない。

【０１０５】例えば、上記実施の形態では、図５、図１
２、図１５、図１６および図１７に示すように入力画像
信号ＧＩｉに同期した８倍の画像クロック信号ＣＬを用
いて、主スイッチ素子と副スイッチ素子の遅延制御を行
うものとしたが、入力画像信号ＧＩｉと同一周波数の同
期クロックと、遅延素子等を使用しても同じ効果が得ら
れる。

【０１０６】また、上記実施の形態では、図５、図１
２、図１５〜図１７に示すようにスイッチ素子のオフよ
りオンへの遷移時は全てのスイッチ素子の切り換えを同
時に行うものとしたが、同時切り換えでない切り換えと
してもよい。

【０１０７】

【発明の効果】以上説明したように、請求項１の発明に
よれば、光源をオフ状態からオン状態に切り換えるに際
して、光源に並列に接続された抵抗可変回路の抵抗値を
段階的に変化させるため、光源に印加される電圧に発生
する電圧スパイクノイズを抑制することができる。

【０１０８】また、請求項２ないし請求項５の発明によ
れば、光源にそれぞれ並列に接続された主スイッチおよ
び抵抗素子が直列接続された副スイッチとを備え、光源
をオフ状態からオン状態に切り換えるに際して、主スイ
ッチを導通状態から非導通状態に切り換えた後に、副ス
イッチを導通状態から非導通状態に切り換える段階的制
御を行うため、スイッチに対して負帰還を与える場合に
比べて、主スイッチ、副スイッチで消費される電力を増
大させることなく光源に印加される電圧に発生する電圧
スパイクノイズを抑制することができる。また、負帰還
を与えないためスイッチオン／オフ切り換え時の立上が
り／立下がり特性が良好となり、良好な画像記録を行う
ことができる。

【０１０９】また、特に請求項３の発明によれば、所定
の電圧をゲートバイアスとして主スイッチおよび副スイ
ッチのうちの少なくとも一方のスイッチに印加するた
め、ゲートバイアスをドレイン電流のカットオフ電圧程
度に制御することにより、主スイッチおよび副スイッチ
からなるスイッチ手段の抵抗値の上限を制限することが
でき、それによりスイッチ手段のオフ状態においてもわ
ずかのドレイン電流を流して、電圧スパイクノイズの振
幅を抑えることができる。

【０１１０】また、特に請求項４の発明によれば、光源
のオフ状態からオン状態への遷移遅延時間と、光源のオ
ン状態からオフ状態への遷移遅延時間との差を補償する
ため、正確な時間間隔で光源をオン／オフすることがで
きるので、細線など細かな画像も正確に記録でき、良好
な画像記録を行うことができる。

【０１１１】さらに、特に請求項５の発明によれば、直
列接続された副スイッチおよび抵抗素子が複数並列接続
されており、電源の設定電流値に応じて、複数の副スイ
ッチについての導通状態から非導通状態への切り換えタ
イミングを相互にずらせるため、スイッチングの際に、
より細かい段階的な抵抗値の切り換えが行え、より電圧
スパイクノイズを抑制して、より良好な画像記録を行う
ことができる。

【図面の簡単な説明】

【図１】一実施の形態である画像記録装置の概略図であ
る。

【図２】実施の形態における光源駆動回路および記録ユ
ニットの構成図である。

【図３】第１の実施の形態における記録ユニットの回路
構成および信号ケーブルおよび電流ケーブルとの接続の
様子を示す図である。

【図４】第１の実施の形態におけるタイミング生成部の
詳細な構成を示す図である。

【図５】第１の実施の形態における各信号のタイミング
チャートである。

【図６】主スイッチ素子および副スイッチ素子に用いら
れているＭＯＳ型ＦＥＴを、等価回路で表現したスイッ
チ回路の詳細図である。

【図７】抵抗成分Ｒｄｓの抵抗値とゲート−ソース間電
圧Ｖｇｓとの関係を示すグラフである。

【図８】主スイッチ素子のみを使用し、オフバイアス電
圧源の出力電圧を、ゲートカットオフ電圧以下に設定し
た場合のドレイン−ソース間電圧の応答特性を示す図で
ある。

【図９】主スイッチ素子のみを使用し、オフバイアス電
圧源の出力電圧を、ゲートカットオフ電圧に設定した場
合のドレイン−ソース間電圧の応答特性を示す図であ
る。

【図１０】主スイッチ素子以外に、さらに副スイッチ素
子の制御を加えた場合のドレイン−ソース間電圧の応答
特性を示す図である。

【図１１】第２の実施の形態における記録ユニットの回
路構成および信号ケーブルおよび電流ケーブルとの接続
の様子を示す図である。

【図１２】第２の実施の形態における各信号のタイミン
グチャートである。

【図１３】第３の実施の形態の記録ユニットにおけるタ
イミング生成部と各スイッチ回路との接続の様子を示す
図である。

【図１４】第４の実施の形態のタイミング生成部の詳細
な構成を示す図である。

【図１５】ＬＤ素子のオン状態への遷移遅延時間と、オ
フ状態への遷移遅延時間との差をほぼ「０」に設定した
場合のタイミングチャートである。

【図１６】ＬＤ素子のオン状態への遷移遅延時間と、オ
フ状態への遷移遅延時間との差を２クロック周期分に設
定した場合のタイミングチャートである。

【図１７】ＬＤ素子のオン状態への遷移遅延時間と、オ
フ状態への遷移遅延時間との差を４クロック周期分に設
定した場合のタイミングチャートである。

【符号の説明】 １ 画像記録装置 ２０ 画像信号処理部（段階的抵抗制御手段、制御手
段） ４１ 記録ユニット ４１１ レーザーダイオード素子（光源） ４１２ スイッチ駆動回路 ４１２１ 主スイッチ回路 ４１２２，４１２３ 副スイッチ回路 ４１２ａ１ 主スイッチ素子 ４１２ａ２，４１２ａ３ 副スイッチ素子 ４１２ｍ２，４１２ｍ３ 抵抗器（４１２ａ１，４１２
ａ２，４１２ａ３とともに抵抗可変回路） ４１２ｎ，４１２ｒ タイミング生成部 ４１２ｎａ，４１２ｒａ シフトレジスタ（補償手段） ４１２ｐ オフバイアス電圧源（電圧源） ＧＩｉ 入力画像信号 Ｉｓ 設定電流値 ＭＤ 主駆動信号 ＳＤ 副駆動信号 ＳＤ１ 第１副駆動信号 ＳＤ２ 第２副駆動信号 Ｖoff オフバイアス電圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年５月２５日（２０００．５．２
５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】図４は、第１の実施の形態におけるタイミ
ング生成部４１２ｎの詳細な構成を示す図である。原信
号である入力画像信号ＧＩｉは、画像クロック信号ＣＬ
によりドライブされ、リセット信号ＲＳＴによりリセッ
トされるシフトレジスタ４１２ｎａのＡ入力およびＢ入
力に入力される。シフトレジスタ４１２ｎａは必要な所
定のクロックサイクル分遅延された画像信号を出力する
信号遅延手段である。なお、Ａ入力およびＢ入力は内部
でＡＮＤ処理される。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/036 Ｂ４１Ｊ 3/00 Ｄ ５Ｃ０７４ 1/19 Ｈ０４Ｎ 1/04 １０３Ｚ ５Ｆ０７３ 1/23 １０３ Ｆターム(参考） 2C162 AE23 AE28 AE48 AF17 AF19 FA04 FA18 2C362 AA03 AA61 AA72 AA75 DA45 EA11 2H045 CB42 DA41 5C051 CA07 DB30 DC03 DE13 5C072 AA03 BA11 CA06 HA02 5C074 AA01 AA12 BB04 DD11 EE06 GG02 GG11 5F073 BA07 EA15 GA02

Claims (5)

【特許請求の範囲】
1. 【請求項１】 電源から供給される電流をオン／オフす
   ることによって、当該電源に接続された光源のオン状態
   とオフ状態とを切り換えて画像を記録する画像記録装置
   であって、 前記光源に並列に接続された抵抗可変回路と、 前記光源をオフ状態からオン状態に切り換えるに際し
   て、前記抵抗可変回路の抵抗値を段階的に変化させる段
   階的抵抗制御手段と、を備えることを特徴とする画像記
   録装置。
2. 【請求項２】 電源から供給される電流をオン／オフす
   ることによって、当該電源に接続された光源のオン状態
   とオフ状態とを切り換えて画像を記録する画像記録装置
   であって、 前記光源にそれぞれ並列に接続された主スイッチおよび
   副スイッチと、 前記副スイッチに直列接続された抵抗素子と、 前記光源をオフ状態からオン状態に切り換えるに際し
   て、前記主スイッチを導通状態から非導通状態に切り換
   えた後に、前記副スイッチを導通状態から非導通状態に
   切り換える段階的制御を行う制御手段と、を備えること
   を特徴とする画像記録装置。
3. 【請求項３】 請求項２に記載の画像記録装置であっ
   て、 前記主スイッチおよび前記副スイッチのうちの少なくと
   も一方のスイッチがＭＯＳ型ＦＥＴを備え、 前記画像処理装置が、さらに所定の電圧をゲートバイア
   スとして前記少なくとも一方のスイッチに印加する電圧
   源を備えることを特徴とする画像記録装置。
4. 【請求項４】 請求項２または請求項３に記載の画像記
   録装置であって、さらに、 前記光源のオフ状態からオン状態への遷移遅延時間と、
   前記光源のオン状態からオフ状態への遷移遅延時間との
   差を補償する補償手段を備えることを特徴とする画像記
   録装置。
5. 【請求項５】 請求項２ないし請求項４のいずれかに記
   載の画像記録装置であって、 直列接続された副スイッチおよび抵抗素子が複数並列接
   続されており、 前記制御手段は、前記電源の設定電流値に応じて、前記
   複数の副スイッチについての導通状態から非導通状態へ
   の切り換えタイミングを相互にずらせることを特徴とす
   る画像記録装置。