JP3708760B2 - 画像記録装置 - Google Patents
画像記録装置 Download PDFInfo
- Publication number
- JP3708760B2 JP3708760B2 JP20049699A JP20049699A JP3708760B2 JP 3708760 B2 JP3708760 B2 JP 3708760B2 JP 20049699 A JP20049699 A JP 20049699A JP 20049699 A JP20049699 A JP 20049699A JP 3708760 B2 JP3708760 B2 JP 3708760B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- image signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
この発明は、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置に関する。
【0002】
【従来の技術】
近年、刷版フィルムを生成する画像記録装置として、高出力のレーザーダイオード等の光源から照射されるレーザー光によって感光材料に画像を直接記録して刷版フィルムを得る、いわゆるCTP(Computer-To-Plate)システムが多く用いられるようになってきている。このような画像記録装置では、画像信号のオン/オフに応じてスイッチ回路等によりレーザーダイオード等の光源への電流源からの電流の供給をオン/オフ制御し、それにより画像を記録している。
【0003】
【発明が解決しようとする課題】
ところで、上記のような画像記録装置では電源からは常時電流が供給されており、スイッチ回路がオフの期間はその電流は他の負荷に流され、そのエネルギーは熱として装置外に放出されている。そのため、電源からはスイッチ回路がオフであっても一定の電流が供給され続け、電源の発熱により装置が蓄熱し易かった。
【0004】
また、スイッチ回路がオフの状態において、上記他の負荷における発熱等により電力を無駄に消費していたため、電力消費量が多く、動作コストが高い装置となっていた。
【0005】
この発明は、従来技術における上述の問題の克服を意図しており、蓄熱しにくく、動作コストを抑えた画像記録装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記の目的を達成するため、請求項1の発明は、画像信号が第1レベルにあるときには電源から供給される電流を光源に与え、画像信号が第2レベルにあるときには光源を避けて電流を流すことによって、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、画像信号が第2レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第2レベルから第1レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる制御手段、を備えている。
【0007】
さらに、請求項2の発明は、請求項1記載の画像記録装置であって、制御手段が、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力する遅延手段と、原信号のレベル変化を検知することによって、画像信号が第2レベルから第1レベルへ変化する時点を先読みする検知手段と、検知に応答して電源からの供給電流値を復帰させる手段と、を備えている。
【0008】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【0009】
<1.第1の実施の形態>
<<1−1.第1の実施の形態の構成および効果>>
図1は第1の実施の形態である画像記録装置1の概略図である。以下、図1を用いて画像記録装置1の概略構成および概略動作について説明する。
【0010】
画像記録装置1は刷版フィルムとしての感光材料に高出力のレーザーダイオードからのレーザー光によって画像を直接記録する、いわゆるCTP(Computer-To-Plate)システムと呼ばれる装置であって、画像信号発生回路10、画像信号処理部20および光源駆動部30を備える電流・信号供給側と、記録ヘッド部40、ガイド50、リニアエンコーダ60、ロータリーエンコーダ70、記録ドラム80を備える画像記録側とが別体に構成されるとともに、光源駆動部30と記録ヘッド部40とがケーブル束90で互いに接続されたマルチチャンネル型の画像記録装置1である。そして、光源駆動部30は記録ヘッド部40と離れ、さらに内部の後述する電圧制御電流源313の熱を放熱しやすい配置となっている。
【0011】
画像信号発生回路10より発生されたシリアルな画像信号GISは画像信号処理部20に入力される。画像信号処理部20は画像信号GISにシリアル/パラレル変換を行った後、ロータリーエンコーダ70より得られるX軸方向のタイミング信号に同期するように、光源駆動部30にパラレルな入力画像信号GIi(i=1〜n、n:チャンネル数)および光源駆動部30の各光源駆動回路31に必要な制御信号を供給(信号線の図示省略)する。
【0012】
また、各光源駆動回路31は記録ヘッド部40内の対応する記録ユニット41にそれぞれ電流ケーブル91および信号ケーブル92で電気的に接続されている。これら電流ケーブル91および信号ケーブル92はそれぞれ損失が少なく、安定したインピーダンスおよび可撓性を有する伝送線路であり、具体的には同軸ケーブルで構成されている。そしてそれらが互いに束ねられて、ケーブル束90を構成している。
【0013】
記録ヘッド部40は複数の記録ユニット41を備え、ガイド50に沿ってY軸方向へ移動可能となっているとともに、入力された入力画像信号GIiに応じた後述するレーザーダイオード素子411(以下「LD素子411」という)(図2参照)への駆動電流供給のオン/オフ制御に応じて各LD素子411によるレーザー光がオン/オフされ、それらにより感光材料SM全面への画像記録(描画走査)が可能となっている。なお、Y軸方向における記録ヘッド部40による走査位置はリニアエンコーダ60によって検出され、その検出信号に基づいて記録ヘッド部40のY軸方向の動作は制御される。
【0014】
以下、光源駆動回路31および記録ユニット41の各部について詳細に説明する。
【0015】
図2は第1の実施の形態における光源駆動回路31および記録ユニット41の構成図である。図2に示すように、光源駆動回路31においてVcc変換テーブル311、DA変換回路312aおよび電圧制御電流源313が直列に接続された回路と、Vtt変換テーブル314、DA変換回路312b、バッファアンプ315および電流線終端316が直列に接続された回路とが互いに並列に接続されて電流ケーブル91に接続されている。
【0016】
そのうち、Vcc変換テーブル311は、電圧制御電流源313から出力電流を図示しない設定入力手段により入力、設定された所定範囲内の任意の設定電流値Isと等しい値に制御するための電圧制御電流源313の制御電圧Vccを記憶したテーブルである。また、Vtt変換テーブル314は、電圧制御電流源313から設定電流値Isに等しい電流が供給された場合に記録ユニット41内のLD素子411に、それに応じた順方向電流である光源電流ILDが流れる状態でのLD素子411による電圧降下にほぼ等しい終端電源電圧Vttを記憶したテーブルである。また、DA変換回路312bおよびバッファアンプ315は直流電源を形成している。
【0017】
なお、これら変換テーブルに記憶された制御電圧Vccおよび終端電源電圧Vttは、電流ケーブル91の直流抵抗による電圧降下分を加味した値が予め測定され、記憶されている。そして、両変換テーブルに設定電流が与えられると、それぞれ制御電圧Vccおよび終端電源電圧Vttが瞬時に読み出されDA変換回路312aおよび312bでアナログ値に変換されてそれぞれ電圧制御電流源313および電流線終端316に印加される。なお、ここでは制御電圧Vccおよび終端電源電圧Vttとして電流ケーブル91の直流抵抗による電圧降下分を加味した値を用いたが、実際にはLD素子411の順方向電流による電圧降下分に比べて電流ケーブル91による電圧降下分は極めて小さい値であるので無視してもよい。
【0018】
そして、画像信号処理部20より与えられる設定電流値Isは、Vcc変換テーブル311およびDA変換回路312aを経由して電圧制御電流源313に与えられ、電圧制御電流源313でコントロールされた電流値が、電流ケーブル91から記録ユニット41のLD素子411に供給される。
【0019】
一方、光源駆動回路31において電流抑制制御部317、遅延補償回路318およびラインドライバ319は順に直列に接続されて信号ケーブル92に接続されている。そして、入力画像信号GIiは、電流抑制制御部317および遅延補償回路318でタイミングが修正され、ラインドライバ319、信号ケーブル92を経由し、記録ユニット41においてLD素子411に並列に接続されたスイッチ回路412に対して光源電流ILDのオン/オフ指令を与える。
【0020】
記録ユニット41は主にLD素子411、スイッチ回路412および対応する光源駆動回路31とのインターフェース回路(図示省略)および信号線終端413のみからなっている。
【0021】
光源駆動回路31からのオン/オフ指令はスイッチ回路412に入力される。そして、スイッチ回路412のオン状態においては、LD素子411への電流は殆どがスイッチ回路412を流れるため、LD素子411は非アクティブ状態となる。逆に、スイッチ回路412がオフ状態においては、電圧制御電流源313の電流の大部分がLD素子411に流れ、LD素子411はアクティブ状態となる。この様に、LD素子411とスイッチ回路412が相補的な動作となるため、電流ケーブル91に流れる電流および、電圧制御電流源313の出力電流は変化せず、電圧値のみがスイッチング動作による影響を受けることになる。この電圧値のスイッチング動作による変化は、スイッチ回路412より電流ケーブル91を経由し電圧制御電流源313側に伝えられる。
【0022】
このように、この実施の形態の装置では電圧制御電流源313を含む光源駆動回路31とLD素子411およびスイッチ回路412を含む記録ユニット41とを互いに電流ケーブル91および信号ケーブル92で接続したものとなっているが、電圧制御電流源313の出力インピーダンスは、一般的に電流ケーブル91の特性インピーダンスに比べてかなり高いため、そのまま(電流線終端316がない状態)では上述の電圧値のスイッチング動作による変化の開放端反射波がLD素子411側に至り、LD素子411の動作に対して悪影響を与えることになる。具体的には、得られる画像信号にリンギングが生じるなどして画像のボケを生じさせるなど、画像記録に悪影響を生じる。
【0023】
そこで、この実施の形態の装置ではこれを防止するため、電圧制御電流源313側に終端抵抗として電流線終端316を設け、電流線終端316の抵抗値を、電流ケーブル91の特性インピーダンスに応じた値、具体的にはほぼ等しい抵抗値としている。すなわち、インピーダンス整合をとることにより、電流ケーブル91の長さ(特性インピーダンス)の影響を受けにくい光源駆動部30を実現し、上記のような画像記録への悪影響を防止している。
【0024】
ただし、この様に電流源の出力に終端抵抗を接続すると、電流線終端316にはその動作電圧値に従って誤差電流が流れることになるためLD素子411のアクティブ時の電流値を正確に制御することが重要となる。しかし、LD素子411の非アクティブ時における電流値の精度はさほど問題にならない。
【0025】
そこでこの点に着目し、上述のような構成により、電流線終端316の終端電源電圧VttをLD素子411の設定電流値Isにおける動作電圧値とほぼ等しく制御することにより、LD素子411のアクティブ時に電流ケーブル91にながれる電流値を、電圧制御電流源313の設定電流値とほぼ一致(電流線終端316に流れる誤差電流を抑制)させている。
【0026】
また、信号ケーブル92には記録ユニット41において信号線終端413も接続されている。そして、信号線終端413の抵抗値を信号ケーブル92の特性インピーダンスとほぼ等しいものとすること、すなわち、インピーダンス整合をとることにより、信号ケーブル92におけるスイッチ回路412での反射を防止している。なお、信号線終端413の詳細は後述する。
【0027】
さらに、電流抑制制御部317は電圧制御電流源313にも接続されており、入力画像信号GIiと入力画像クロック信号CLとから、電流抑制信号CDを生成して電圧制御電流源313に送る。なお、電流抑制制御部317の詳細は後述する。
【0028】
図3は記録ユニット41の回路構成を示す図である。LD素子411にはパワーMOS FETからなるスイッチ素子412aが並列接続されており、電流ケーブル91より与えられた電流はスイッチ素子412aがオフ時にはそのままLD素子411を流れるが、オン時には大部分がスイッチ素子412aを流れLD素子411は非アクティブ状態にスイッチされる。
【0029】
また、信号ケーブル92は抵抗413aおよび413bからなる終端抵抗を有する信号線終端413に接続されるとともに、ラインレシーバー414を介してスイッチ回路412に接続されている。入力画像信号GIiより生成されたオン/オフ制御信号は、信号ケーブル92からディジタル信号として記録ユニット41に与えられる。そして、その信号はスイッチ回路412内でインバータ412bにより反転され、抵抗412cを介した後、抵抗412d,412eとオペアンプ412fとからなる反転回路と、抵抗412gと、トランジスタ412h,412iからなるバッファアンプとを有するドライブ回路4121を経て、抵抗412jを経た後、前述のスイッチ素子412aのゲート端子に接続されている。それにより、スイッチ素子412aのゲートを駆動することによってLD素子411はオン/オフ制御される。なお、LD素子411に対する逆方向のスパイクを吸収するよう、LD素子411には保護用のダイオード415が並列に接続されている。
【0030】
また、スイッチ素子412a、LD素子411およびダイオード415からなる並列回路には、図3には示さないが後に図7を用いて詳述するように共振防止機構が設けられている。
【0031】
図4は光源駆動回路31における電圧制御電流源313、バッファアンプ315および電流線終端316の構成図である。電圧制御電流源313内においてDA変換回路312aより与えられた制御電圧Vccは、抵抗313a〜313d、オペアンプ313e、トランジスタ313f,抵抗313gで構成される電流供給回路3131に印加される。これにより、トランジスタ313fの出力電流値は(Vcc+Va)/R5に安定化される。ここで、制御電圧Vccは負の値である。
【0032】
DA変換回路312bは抵抗315a、オペアンプ315bおよび抵抗315cからなるバッファアンプ315に接続され、さらにそのバッファアンプ315は電流線終端316の抵抗316aを介して電流ケーブル91に接続されている。
【0033】
そして、Vtt変換テーブル314は入力された設定電流値データから、それに対応する終端電源電圧値データをDA変換回路312bに出力し、終端電源電圧VttはDA変換回路312bからバッファアンプ315を経由して出力される。そのため正確な終端電源電圧Vttを与えることができる。
【0034】
電流低減回路3132は、光源駆動部30の電流抑制制御部317の出力信号である電流抑制信号CDを受け、電圧制御電流源313の出力電流を低減する。
【0035】
一般に、レーザーダイオード等の高出力の光源を用いた画像記録装置では、スイッチ回路がオン(LD素子411が非アクティブ)状態においては、LD素子側の電圧値が0V近くまで低下するため、一定電流を流し続ける電流源における発熱は大きくなる。そこで、第1の実施の形態の装置は電流抑制制御部317を備え、電流抑制制御部317は、中間画像信号GMiがオフ(LD素子411の非アクティブ)の期間が所定の継続期間以上継続した場合に電圧制御電流源313の出力電流を低下させる一方、中間画像信号GMiがオフからオンに遷移する(LD素子411のアクティブ状態が必要となる)所定の前置期間だけ前の時点において電圧制御電流源313の出力電流を設定値に戻す機能を有し、電圧制御電流源313の発熱を抑えている。
【0036】
具体的には、電流抑制制御部317から入力端子INTに入力された電流抑制信号CDにより、そのような制御を実現している。
【0037】
電流抑制信号CDは通常、L(ロー)レベル信号が出力されるのに対して、入力画像信号GIiがオフの期間が所定の継続期間以上継続し、かつオンとなる所定の前置期間以上前であるという条件を満たす場合のみH(ハイ)レベル信号であり、後述する電流抑制制御部317により発生される。
【0038】
電流低減回路3132においてトランジスタ313sのコレクタには抵抗313h,313i、トランジスタ313jおよびツェナーダイオード313kにより構成される定電流源3132aの出力端子OTが接続されており、さらに、出力端子OTは抵抗313mを経由して抵抗313nにも接続されている。
【0039】
電流低減回路3132にHレベルの電流抑制信号CDが入力されると抵抗313pを介して入力端が接地されたインバーター313qおよび抵抗313rを介してトランジスタ313sがオフとなり、トランジスタ313tがオンとなって抵抗313a,313bの中点の電位を−Va近くまでドライブすることにより、電圧制御電流源313の電流ケーブル91への出力電流はほぼ0Aとなる。逆に、電流低減回路3132にLレベルの電流抑制信号CDが入力されると、トランジスタ313sがオンとなることでトランジスタ313tがオフとなり、DA変換回路312aの制御電圧Vccがそのまま電圧制御電流源313に与えられることとなる。
【0040】
図5は電流抑制制御部317の構成図である。原信号である入力画像信号GIiは、入力画像クロック信号CLによりドライブされる2つのシフトレジスタ317a,317bに同時に入力される。そのうち、シフトレジスタ317aは必要な所定のクロックサイクル分遅延された信号を、中間画像信号GMiとして後述する遅延補償回路318へ供給する遅延手段である。
【0041】
また、シフトレジスタ317bのQA〜QH出力は、異なったクロックサイクル数だけ遅延された複数の画像信号である。それら複数の画像信号はOR回路317c〜317iから構成されるOR回路群3171において多段の論理和演算が行われた後、D−フリップフロップ回路317jに入力され、それにより電流抑制信号CDが生成され、電圧制御電流源313の電流低減回路3132に供給される。
【0042】
図6は第1の実施の形態における電流抑制制御部317のタイミングチャートである。第1の実施の形態では、中間画像信号GMiのオフ(LD素子411が非アクティブ)の期間が継続期間として、4クロックサイクル以上継続した(例えば、期間Tp1)後に電流抑制信号CDがLレベルからHレベルに切り替わり、逆に、中間画像信号GMiがオンとなる(LD素子411がアクティブとなる)前置期間として、3クロックサイクル(例えば、期間Tp2)前に電流抑制信号CDがHレベルからLレベルに切り替わる。これにより、電圧制御電流源313の出力電流値の低減を指示し、前述のようにしてその出力電流を制御している。
【0043】
なお、図6に示すように、この例では中間画像信号GMiがオフの状態が4クロックサイクル継続し、かつ中間画像信号GMiがオンになる3クロックサイクル以前にのみ電流抑制信号CDはHレベルになるので、実際には7クロックサイクル以上、入力画像信号GIiのオフ状態が続く場合のみ電流抑制信号CDがHレベルとして出力されることになる。例えば、期間Tp3は中間画像信号GMiが5クロックサイクル分オフであるが、電流抑制信号CDはLレベルのままである。
【0044】
また、前述のように入力画像信号GIiを所定期間だけ遅延させて得た中間画像信号GMiを遅延補償回路318に供給したのは、光源電流ILDを抑制した後に入力画像信号GIiがオンとなる前置期間前(図6の例では3クロックサイクル前)に電流抑制信号CDをLレベルにするために、逆にスイッチ回路をオン/オフするための画像信号の方を必要な所定の遅延期間だけ遅延させ、前述の317b、3171、317jからなる検知手段によって入力画像信号のオン/オフの変化を検知することによって、画像信号のオフからオンへ変化する時点をいわば先読みしているのである。
【0045】
なお、図5および図6においてリセット信号RS,セット信号SSは、シフトレジスタ317a,317b、D−フリップフロップ回路317jの初期化時に用いられる非同期信号である。
【0046】
図7は記録ユニット41における共振防止のための構成を示す図である。記録ユニット41におけるスイッチ回路412とLD素子411の接続に関して、以下に示すように2つの共振点が存在する。スイッチ回路412部とLD素子411間は短い配線で接続されているが、スイッチ素子412aのスイッチング速度が速い場合には、この配線の持つインダクタンスL(誘導成分)が、他の素子の持つ容量成分、具体的にはスイッチ素子412aの出力容量CoおよびLD素子411の接合容量Cjと並列共振回路を形成し、LD素子411の電流スイッチング特性に悪影響を及ぼす。
【0047】
第1の共振点は、スイッチ素子412aがオン/オフ時、つまりLD素子411への電流の立ち上がり時に生じ、共振周波数f1は出力容量Coと配線のインダクタンスLとで決定される。接合容量CjはLD素子411がオン状態となるため、共振周波数f1にはほとんど関与しない。
【0048】
第2の共振点は、スイッチ素子412aがオフ/オン時、つまりLD素子411の電流の立ち下がり時に生じるもので、共振周波数f2は接合容量CjとLD素子411に接続された配線のインダクタンスLとで決定される。出力容量Coはスイッチ素子412aがオン状態となるため、共振周波数f2にはほとんど関与しない。
【0049】
なお、図7において理解を助けるために出力容量Coおよび接合容量Cjを図示したが、実際にはそれぞれスイッチ素子412aおよびLD素子411に含まれるものである。また、Co>Cjのため共振周波数はf1<f2となる。
【0050】
このような共振を防止するため、第1の実施の形態の装置では図7に示すように、これらの異なった共振点に対して、独立した共振防止機構を備えている。すなわち、第1の共振点に対しては、スイッチ素子412aに並列にコンデンサ412k(容量C1),コイル412m(インダクタンスL1)およびダンピング調整用の抵抗412nで構成される直列共振回路を接続し、C1=Co、L1=Lとして、電流の共振成分を吸収することで共振周波数f1における共振を防止できる。
【0051】
共振周波数f2の共振点に関しては、共振周波数f1と同様の手段を用いることも可能であるが、第1の実施の形態の装置では図7に示すように、LD素子411に並列に接続された保護用のダイオード415に対して、ダンピング制御用の抵抗416を直列に接続することで同様に共振周波数f2での共振を防止している。
【0052】
図8(a)および(b)は、それぞれスイッチ素子412aのドレイン−ソース間電圧Vdsおよび光源電流ILDの計測されたスイッチング波形を示す図である。図8に示すように、上記2つの共振点に対する共振防止機構によって、この様な発振のない良好なスイッチング特性が得られた。
【0053】
図9は、スイッチ素子412aにおいて、オン/オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。図9(a)〜(d)に示すようにスイッチ素子412aにオン時間とオフ時間の等しいドライブ電圧Vgsを与えた場合に、ドライブ電圧Vgsがオフからオンに遷移した後でドレイン電流Idがオフからオンに遷移するまでの遷移遅延時間Tonと、ドライブ電圧Vgsがオンからオフに遷移した後でドレイン電流Idがオンからオフに遷移するまでの遷移遅延時間Toffが同一ではなく、一般的にToff>Tonとなっている。この遷移遅延時間の差は、画像信号周波数が低い場合には問題とならないが、周波数が高くなるに従い、光源電流ILDにおいては、図9(d)の様にオン時間がオフ時間より短くなり、結果として画像の副走査方向(図1におけるY軸方向)のラインおよびライン間のスペースの主走査方向(図1におけるX軸方向)の幅に誤差を生じ、補正を行わないと細線の線幅が減少するなど画像記録品質が低下する。
【0054】
この問題を解決するため、第1の実施の形態ではオンとオフの遷移遅延時間の差、つまりToff−Tonだけ、スイッチ素子412aのドライブ電圧Vgsのオフ期間を長くして、光源電流ILDのオン時間の減少を補償している。具体的には図9(e)〜(g)に示すようなドライブ電圧Vgs、ドレイン電流Id、光源電流ILDを得るような補償を遅延補償回路318において行う。図9(e)と図9(g)を比較すると分かるように、光源電流ILDはドライブ電圧Vgsに対応した期間だけオフになっており、正確なLD素子411のオン/オフ制御が行われていることが分かる。
【0055】
図10は遅延補償回路318の構成を示す図である。遅延補償回路318は遅延素子318aおよびOR回路318bを備えている。この回路では入力された基の中間画像信号GMiと遅延素子318aによりToff-Tonだけ遅延された画像信号である遅延画像信号GDiとについてOR回路318bにおいて論理和演算が行われる。これによりオン/オフ遅延補償された画像信号である補償画像信号GAiが得られる。図11は遅延補償回路318におけるタイミングチャートである。図11より補償画像信号GAiが中間画像信号GMiに対してToff-Tonだけ補償(延長)されていることが分かる。
【0056】
以上説明したように、第1の実施の形態によれば、電圧制御電流源313を備える光源駆動部30と、スイッチ回路412およびLD素子411を備える記録ヘッド部40とを互いに電流ケーブル91、信号ケーブル92といった伝送線路で接続された別体として構成するため、記録ヘッド部40を小型化でき、それにより記録ヘッド部40の移動機構も小型化できるので、小型で低製造コストの装置とすることができる。
【0057】
また、光源駆動回路31は記録ヘッド部40と離れ、さらに内部の電圧制御電流源313の熱を放熱しやすい配置となっているため、放熱特性を良好なものとすることができる。
【0058】
また、電流ケーブル91の特性インピーダンスに応じた終端抵抗である電流線終端316で電圧制御電流源313側を終端したため、LD素子411側への開放端反射波を抑えることができるので、LD素子411のスイッチング特性が良好なものとなり、画像記録品質を良好に保つことができる。
【0059】
また、終端電源電圧Vttを、電流ケーブル91に設定電流値Isに等しい電流が流れることによりLD素子411にそれに応じた順方向電流である光源電流ILDが流れる状態におけるLD素子411による電圧降下に対応した値に制御する。より正確にはその電圧降下と電流ケーブル91による電圧降下とを加算した値に等しい値に終端電源電圧Vttを制御する。そのため、LD素子411のアクティブ時における電流線終端316に流れる誤差電流を抑えることができ、LD素子411への電流を所定の電流値に制御して、より良好な画像記録を行うことができる。なお、前述のように、電流ケーブル91の電圧降下分は無視して、終端電源電圧Vttを設定電流値Isに対応した光源電流ILDが流れるLD素子411による電圧降下分のみと等しくするものとしても実用上問題はない。
【0060】
また、スイッチ素子412aに、ドライブ電圧Vgsがオフからオンに遷移した後でドレイン電流Idがオフからオンに遷移するまでの遷移遅延時間Tonと、ドライブ電圧Vgsがオンからオフに遷移した後でドレイン電流Idがオンからオフに遷移するまでの遷移遅延時間Toffが同一ではなく、これら遷移遅延時間の差(Toff−Ton)を補償する遅延補償回路318を備えるため、細線など細かな画像も正確に記録でき、さらに良好な画像記録を行うことができる。
【0061】
また、LD素子411とスイッチ回路412との間における誘導成分と容量成分とによる共振を防止する共振防止機構、を備えるため、スイッチ回路412を発振のない良好なスイッチング特性のものとすることができ、一層良好な画像記録を行うことができる。
【0062】
また、画像信号がオフ状態が所定の継続期間以上継続した場合に電圧制御電流源313からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号がオフからオンに復帰するよりも所定の前置期間だけ前の時点において電圧制御電流源313からの供給電流値を復帰させるため、画像信号がオフ状態にある期間の電圧制御電流源313による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【0063】
さらに、入力画像信号GIiを所定の遅延時間だけ遅延し、遅延後の信号を中間画像信号GMiとして出力するとともに、入力画像信号GIiのレベル変化を検知することによって、画像信号がオフからオンへ変化する時点を先読みし、その検知に応答して電圧制御電流源313からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電圧制御電流源313からの供給電流値を復帰させる構成を容易に実現することができる。
【0064】
<<1−2.第1の実施の形態の変形例>>
図12は第1の実施の形態における遅延補償回路の変形例を示す図である。遅延補償回路320は遅延素子320a、D−フリップフロップ回路320b,320cおよびOR回路320dを備えており、中間画像信号GMiに同期した中間画像クロック信号MCLを遅延素子320aのクロック端子側に入れることで所定時間の遅延クロック信号CLDを得ることができ、それをD−フリップフロップ回路320cを介してOR回路320dに入力し、D−フリップフロップ回路320bを経た基の中間画像信号GMiと論理和演算を行うことによって図10と同様の遅延補償を行っている。
【0065】
図13はこの変形例におけるタイミングチャートである。図13より補償画像信号GAiがD−フリップフロップ回路320bを経た中間画像信号GMiに対してToff-Ton時間だけ補償(延長)されていることが分かる。なお、図12および図13においてリセット信号RS,セット信号SSは、D−フリップフロップ回路320b,320cの初期化時に用いられる非同期信号である。
【0066】
前述の図10の遅延補償回路では、記録ヘッド部においては入力画像信号GIiの数(チャンネル数n)だけ遅延素子が必要となるが、この変形例の遅延補償回路では共通の入力画像クロック信号CLを使用することにより、共通の遅延素子を1つ備えるだけで済むので、遅延素子が少なくて済み、マルチチャンネル構成の装置において、回路の集積化(LSI化)やコスト低減の面において有効である。
【0067】
<2.第2の実施の形態>
図14は第2の実施の形態における光源駆動回路および記録ユニットの構成図である。図14に示すように、第2の実施の形態では図2に示した第1の実施の形態における電流線終端316の接地側に定電圧源321を接続し、定電圧Vconを印加するとともに、電流線終端316に印加される端子間電圧VbをAD変換回路322を介して測定可能としている。具体的には、電流線終端316の電流ケーブル91側の端子の電位Vaと定電圧源321の出力する定電圧Vcon(接地からの電位)との差を求め、それを電流線終端316の端子間電圧Vbとしている。
【0068】
そして、測定した端子間電圧Vbと設定電流値Isとの関係および端子間電圧Vbと電流ケーブル91に供給される実電流値Irとの関係を、実際の画像記録に先立ち予め求め、さらに、その関係から設定電流値Isと実電流値Irとの関係を予め求めておく。そして、実際の画像記録の際にはLD素子411に供給される光源電流ILDが描画に要求される電流値となるように電流ケーブル91に供給される実電流値Irを制御するよう設定電流値Isを設定することで、良好な描画を行おうというものである。
【0069】
図15は実電流値Irと設定電流値Isの変換方法の説明図である。以下、図15を用いて設定電流の設定手順について説明する。まず、異なる2つの設定電流値Is1,Is2それぞれに対する電流線終端316の端子間電圧Vb1およびVb2を測定し、実電流値Ir1及びIr2を求める。ここで、実電流値Irは次式で求められる。
【0070】
Ir=設定電流値Is−(電流線終端端子間電圧Vb/電流線終端抵抗値)
つぎに、設定電流値Is1,Is2、端子間電圧Vb1,Vb2,および実電流値Ir1,Ir2より、図15における補正直線AL1,AL2を求める。
【0071】
以上の作業を予め行っておき、実際の画像記録においてはLD素子411の駆動に要求される実電流値Irxから逆にそれに対応する設定電流値Isxを算出し、そのような設定電流値Isxを設定することによりLD素子411を実電流値Irxで駆動することができるのである。
【0072】
また、第2の実施の形態における光源駆動回路31の遅延補償回路323は設定電流値Isに応じて異なる遅延補償時間を入力設定可能な構成となっている。
【0073】
遷移遅延時間Tonと遷移遅延時間Toffとの時間差により生じる光源電流ILDのオンとオフのタイミング補償手段については第1の実施の形態において図9を用いて既に述べたが、実際には、さらに、出力側の負荷の条件により光源電流ILDそのものの立ち上がり時間Trと立ち下がり時間Tfが異なる。
【0074】
図16は光源電流ILDの立ち上がり時間Trと立ち下がり時間Tfとが異なる場合における光源電流ILDの変化に対する遅延補償時間の変化を示すタイミングチャートである。ただし、この場合も図16に示すようにスイッチ素子412aにオン時間とオフ時間の等しいドライブ電圧Vgsを与えている。図16では設定電流値Isを変化させた場合に必要とされる遅延補償時間ΔTn(nは自然数)がどの程度変化するかを例示している。
【0075】
この例において、設定電流値Is1および設定電流値Is2=0.75Is1を設定した場合に、出力が50%となってから、再び50%になるまでの時間はそれぞれ時間T1およびT2となっており、立ち上がり時間Trと立ち下がり時間Tfの時間差に対する遅延補償が必要となる。このときの具体的な遅延補償時間は以下の通りとなる。設定電流値Is1を設定した場合には、時間T1に対する遅延補償時間としてΔT1=0.5(Tr−Tf)が必要であるが、設定電流値Is2を設定した場合には時間T2に対する遅延補償時間をΔT2=0.75×0.5(Tr−Tf)にする必要がある。
【0076】
図17は遅延補償回路323の内部構成を示す図である。図17に示すように遅延補償回路323はセレクター323aおよび遅延回路323bを備えている。セレクター323aには図示しない設定入力手段から遅延値設定信号DSが入力できるようになっているとともに、遅延回路323bから様々に異なる遅延時間だけ遅延補償された画像信号D1〜Dn(n:自然数)が入力されている。そして、作業者が予め測定しておいた設定電流値Isにおける立ち上がり時間Trと立ち下がり時間Tfに応じた遅延値をセレクター323aに入力すると、セレクター323aは、入力される中間画像信号GMiに対しその遅延値設定信号DSに対応する時間だけ遅延補償された補償画像信号GAiのみを選択的に出力する。なお、このような機能を有する遅延回路323bとしては第1の実施の形態における図8に示した遅延補償回路318において遅延素子318aの遅延時間が異なるものを複数備えたような回路とすればよい。
【0077】
なお、具体的には遅延値を図9におけるドレイン電流Idのオフからオンまでの遷移遅延時間Tonとオンからオフまでの遷移遅延時間Toffが同一でないことによる光源電流ILDのオン時間の減少を補償するいわば固定成分と、図16における光源電流ILDの立ち上がり時間Trと立ち下がり時間Tfとの差を補償するいわば変動成分との合計となるようなものとすると、上記2つの原因によるLD素子のアクティブ時間と非アクティブ時間との差を補償でき、画像出力の状態が最良となる。
【0078】
以上説明したように、第2の実施の形態によれば、第1の実施の形態における、電流線終端316に流れる誤差電流を抑えることによる効果以外の効果を有するとともに、電流線終端316が電圧制御電流源313と並列に接続されたものであり、さらに、電流線終端316と直列かつ電圧制御電流源313と並列に接続された定電圧源321と、電流線終端316に印加される端子間電圧Vbを検出するAD変換回路322とを備えるため、電圧制御電流源313に設定する設定電流値Isと電流線終端316に印加される端子間電圧Vbとから求められた電流ケーブル91に供給される実電流値Irと設定電流値Isとの関係を予め求めておき、理想的な電流値を電流ケーブル91に供給するように設定電流値Isを設定できるので、LD素子411に供給される電流を安定させて、品質の安定した画像記録を行うことができる。
【0079】
<3.第3の実施の形態>
図18は第3の実施の形態における光源駆動部35および記録ヘッド部45の構成図である。図18に示すように、第3の実施の形態では、図2に示した第1の実施の形態における光源駆動回路および記録ユニットをマルチチャンネル化した構成をそれぞれ光源駆動部35および記録ヘッド部45としている。すなわち、ラインドライバ319、信号線終端413以外の各構成要素をそれぞれチャンネル数分だけ備えている。
【0080】
また、光源駆動部35はパラレル/シリアル変換器351を備えるとともに、逆に、記録ヘッド部45はシリアル/パラレル変換器451を備えている。ただし、遅延補償回路452は第1および第2の実施の形態における遅延補償回路318と全く同様の構造のものが、光源駆動部35内ではなく記録ヘッド部45内に設けられている。それに伴って光源駆動部35と記録ヘッド部45との間、より詳細には遅延値設定信号DSを送るための光源駆動部内のラインドライバ352と記録ヘッド部45内の遅延補償回路452との間は制御ケーブル93により接続されている。
【0081】
また、パラレル/シリアル変換器351はラインドライバ319および信号ケーブル92とラインドライバ353および同期信号ケーブル94とを介して記録ヘッド部45内のシリアル/パラレル変換器451に接続されている。
【0082】
また、記録ヘッド部45内において制御ケーブル93には制御ケーブル93の特性インピーダンスにほぼ等しい抵抗値を有する制御線終端453が設けられ、終端処理されている。同様に、記録ヘッド部45内において同期信号ケーブル94にも、その特性インピーダンスにほぼ等しい抵抗値を有する同期線終端454が設けられ、終端処理されている。
【0083】
なお、電流ケーブル91、信号ケーブル92、制御ケーブル93および同期信号ケーブル94がケーブル束を形成している。
【0084】
そして、パラレル化された入力画像信号GIi(i=1〜n)を、電流抑制制御部317で遅延させた後、パラレル/シリアル変換器351においてシリアル化クロック信号SCLによりパラレル/シリアル変換し、シリアル化された中間画像信号GMSと同期信号SYとをラインドライバ319、信号ケーブル92とラインドライバ353および同期信号ケーブル94とを介してそれぞれ記録ヘッド部45に送る。そして記録ヘッド部45では、送られてきたシリアル化された中間画像信号GMSと同期信号SYとからシリアル/パラレル変換器451によって再度、パラレル化された画像信号を生成し、それを遅延補償回路318を介してスイッチ回路412に送っている。これにより、信号ケーブル数を減少させている。
【0085】
また、遅延値設定信号DSは光源駆動部35からラインドライバ352、制御ケーブル93を経て記録ヘッド部45内の遅延補償回路318に送られる。
【0086】
なお、その他の構成および各部の動作は第1の実施の形態とほぼ同様である。
【0087】
また、制御ケーブル93に信号ケーブル92と同一のものを用いる場合には、制御線終端453は信号線終端413と同一の抵抗値にすることができる。
【0088】
さらに、第3の実施の形態では、シリアル化された画像信号を1本の信号ケーブル92で記録ヘッド部45に送る例を示したが、複数本の信号ケーブルによってシリアル化した画像信号を送るものとしてもよい。信号ケーブルが1本の場合には、入力画像クロック信号CLに対してシリアル化クロック信号SCLの周波数をN倍(N:自然数)にすることにより、第1および第2の実施の形態と比べて信号ケーブル92の数を1/N本程度に減少させることが可能となる。
【0089】
以上説明したように、第3の実施の形態によれば、第1の実施の形態と同様の効果を有するとともに、シリアル化された画像信号を伝送線路である信号ケーブル92により記録部である記録ヘッド部45へ送信した後、記録ヘッド部45に設けられたシリアル/パラレル変換器451によってパラレル化し、それぞれの画像信号を複数の光源であるLD素子411により画像を記録するので、パラレル化された画像信号を記録ヘッド部45へ送る装置に比べて信号ケーブルが少なくて済み、低製造コストの装置とすることができる。
【0090】
<4.変形例>
上記実施の形態において画像記録装置の例を示したが、この発明はこれに限定されるものではない。
【0091】
例えば、上記実施の形態において電流ケーブル、信号ケーブル等の伝送ケーブルは同軸ケーブルとしたが、フィーダー線等のインピーダンスが安定した線路であればよい。
【0092】
また、上記実施の形態において光源として、LD素子を備えるものとしたが、ガスレーザーや個体レーザーを用いるものとしてもよい。
【0093】
また、上記実施の形態において、画像信号がオンの時にレーザー光を照射し、画像信号がオフの時にレーザー光を非照射とするものとしたが、所望の刷版フィルムがネガ型かポジ型かによって、また、画像信号の形態によってその制御を逆(画像信号がオンおよびオフに対応してレーザー光をオフおよびオンとそれぞれ制御するもの)としてもよい。
【0094】
また、上記第1の実施の形態における電圧制御電流源313の出力電流を低減制御する構成として図5を用いて示したように、入力画像信号GIiを遅延させた中間画像信号GMiをLD素子のオン/オフ制御に使用することによって、逆に画像信号のオフからオンへ変化する時点をいわば先読みするものとしたが、予め入力画像信号GIiがオフからオンへ遷移する前置期間前(第1の実施の形態では3クロックサイクル前)のタイミングにのみ立ち上がるパルス状の制御信号を別途準備しておき、それを入力画像信号GIiと同期させつつ監視することにより電圧制御電流源313の出力電流を低減制御させるものとしてもよい。
【0095】
また、上記第1の実施の形態における図9に示した遷移遅延時間Tonと遷移遅延時間Toffとの差の補償、第2の実施の形態における図16に示した立ち上がり時間Trと立ち下がり時間Tfとの差の補償のいずれにおいてもスイッチ素子412aにオン時間とオフ時間の等しいドライブ電圧Vgsを印加した場合における遅延補償を例に説明したが、スイッチ素子412aにオン時間とオフ時間が異なるような装置の場合にもこれらの遅延補償は同様に行うことができる。
【0096】
さらに、上記第3の実施の形態では画像信号処理部においてパラレル化された中間画像信号GMiをシリアル化した後、記録ヘッド部40へ送るものとしたが、画像信号発生回路10からのシリアルな画像信号GISをそのまま光源駆動部30に供給して、そのまま記録ヘッド部40へ伝送するものとしてもよい。
【0097】
【発明の効果】
以上説明したように、請求項1および請求項2の発明によれば、画像信号が第2レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第2レベルから第1レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させるため、画像信号が第2レベルにある期間の電源による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【0098】
特に、請求項2の発明によれば、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力するとともに、原信号のレベル変化を検知することによって、画像信号が第2レベルから第1レベルへ変化する時点を先読みし、その検知に応答して電源からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる構成を容易に実現することができる。
【図面の簡単な説明】
【図1】第1の実施の形態である画像記録装置の概略図である。
【図2】第1の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図3】記録ユニットの回路構成を示す図である。
【図4】光源駆動回路における電圧制御電流源、バッファアンプおよび電流線終端の構成図である。
【図5】電流抑制制御部の構成図である。
【図6】第1の実施の形態における電流抑制制御部のタイミングチャートである。
【図7】記録ユニットにおける共振防止のための構成を示す図である。
【図8】スイッチ素子のドレイン−ソース間電圧Vdsおよび光源電流ILDの計測されたスイッチング波形を示す図である。
【図9】スイッチ素子において、オン/オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。
【図10】遅延補償回路の構成を示す図である。
【図11】遅延補償回路におけるタイミングチャートである。
【図12】遅延補償回路の変形例を示す図である。
【図13】遅延補償回路の変形例におけるタイミングチャートである。
【図14】第2の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図15】実電流と設定電流値の変換方法の説明図である。
【図16】立ち上がり時間Trと立ち下がり時間Tfとが異なる場合における遅延補償時間の変化を示すタイミングチャートである。
【図17】遅延補償回路の内部構成を示す図である。
【図18】第3の実施の形態における光源駆動部および記録ヘッド部の構成図である。
【符号の説明】
1 画像記録装置
313 電圧制御電流源(電源)
317 電流抑制制御部(制御手段)
317a シフトレジスタ(遅延手段)
317b シフトレジスタ
317j D−フリップフロップ回路
411 LD素子(光源)
412 スイッチ回路
3171 OR回路群(317b、317jと併せて検知手段)
CD 電流抑制信号
GIi 入力画像信号
GMi 中間画像信号
Claims (2)
- 画像信号が第1レベルにあるときには電源から供給される電流を光源に与え、前記画像信号が第2レベルにあるときには前記光源を避けて前記電流を流すことによって、前記光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、
前記画像信号が前記第2レベルである状態が所定の継続期間以上継続した場合に前記電源からの供給電流値を低下させる一方、前記供給電流値を低下させた後において前記画像信号が前記第2レベルから前記第1レベルに復帰するよりも所定の前置期間だけ前の時点において前記電源からの供給電流値を復帰させる制御手段、
を備えることを特徴とする画像記録装置。 - 請求項1記載の画像記録装置において、
前記制御手段が、
前記画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を前記画像信号として出力する遅延手段と、
前記原信号のレベル変化を検知することによって、前記画像信号が前記第2レベルから前記第1レベルへ変化する時点を先読みする検知手段と、
前記検知に応答して前記電源からの前記供給電流値を復帰させる手段と、
を備えることを特徴とする画像記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20049699A JP3708760B2 (ja) | 1999-07-14 | 1999-07-14 | 画像記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20049699A JP3708760B2 (ja) | 1999-07-14 | 1999-07-14 | 画像記録装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001026137A JP2001026137A (ja) | 2001-01-30 |
JP3708760B2 true JP3708760B2 (ja) | 2005-10-19 |
Family
ID=16425297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20049699A Expired - Lifetime JP3708760B2 (ja) | 1999-07-14 | 1999-07-14 | 画像記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3708760B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8133554B2 (en) | 2004-05-06 | 2012-03-13 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
-
1999
- 1999-07-14 JP JP20049699A patent/JP3708760B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001026137A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7113412B2 (en) | Drive circuit and power supply apparatus | |
US7352786B2 (en) | Apparatus for driving light emitting element and system for driving light emitting element | |
US5946334A (en) | Semiconductor laser control system | |
US8335144B2 (en) | Laser driving apparatus, laser driving method, optical apparatus, optical unit and pulse current generation circuit | |
JP6199876B2 (ja) | インクジェットプリントヘッドのドライバ回路および方法 | |
US6181269B1 (en) | Method for controlling an analog/digital converter | |
US6690340B2 (en) | Light-emitting diode driving circuit and optical transmission module using the same | |
US7863946B2 (en) | Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part | |
JP4168935B2 (ja) | 電力変換装置 | |
US8154217B2 (en) | Driver circuit, method for operating and use of a current mirror of a driver circuit | |
JP2004343997A (ja) | アクティブ電圧ポジショニング方法および実施 | |
US6661214B1 (en) | Droop compensation circuitry | |
JP4952112B2 (ja) | 電圧駆動型素子の駆動回路 | |
JP3590548B2 (ja) | 画像記録装置 | |
JP3708760B2 (ja) | 画像記録装置 | |
US6487250B1 (en) | Signal output system | |
US5991320A (en) | Light emitting element drive apparatus | |
EP1627468A2 (en) | Improvements to resonant line drivers | |
JP4068569B2 (ja) | スイッチング回路およびその作動方法 | |
JP2005063997A (ja) | 発光素子駆動装置及び画像形成装置 | |
US6654258B2 (en) | Resonant power supply circuit | |
KR100370991B1 (ko) | 위상 조정 회로 및 이를 내장한 반도체 기억장치 | |
JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
JP4136287B2 (ja) | ドライバ回路 | |
JP4068568B2 (ja) | スイッチング回路およびその作動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3708760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |