JP3708760B2

JP3708760B2 - Image recording device

Info

Publication number: JP3708760B2
Application number: JP20049699A
Authority: JP
Inventors: 孝英平和
Original assignee: Screen Holdings Co Ltd; Dainippon Screen Manufacturing Co Ltd
Current assignee: Screen Holdings Co Ltd; Dainippon Screen Manufacturing Co Ltd
Priority date: 1999-07-14
Filing date: 1999-07-14
Publication date: 2005-10-19
Anticipated expiration: 2019-07-14
Also published as: JP2001026137A

Description

【０００１】
【発明の属する技術分野】
この発明は、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置に関する。
【０００２】
【従来の技術】
近年、刷版フィルムを生成する画像記録装置として、高出力のレーザーダイオード等の光源から照射されるレーザー光によって感光材料に画像を直接記録して刷版フィルムを得る、いわゆるＣＴＰ（Computer-To-Plate）システムが多く用いられるようになってきている。このような画像記録装置では、画像信号のオン／オフに応じてスイッチ回路等によりレーザーダイオード等の光源への電流源からの電流の供給をオン／オフ制御し、それにより画像を記録している。
【０００３】
【発明が解決しようとする課題】
ところで、上記のような画像記録装置では電源からは常時電流が供給されており、スイッチ回路がオフの期間はその電流は他の負荷に流され、そのエネルギーは熱として装置外に放出されている。そのため、電源からはスイッチ回路がオフであっても一定の電流が供給され続け、電源の発熱により装置が蓄熱し易かった。
【０００４】
また、スイッチ回路がオフの状態において、上記他の負荷における発熱等により電力を無駄に消費していたため、電力消費量が多く、動作コストが高い装置となっていた。
【０００５】
この発明は、従来技術における上述の問題の克服を意図しており、蓄熱しにくく、動作コストを抑えた画像記録装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、請求項１の発明は、画像信号が第１レベルにあるときには電源から供給される電流を光源に与え、画像信号が第２レベルにあるときには光源を避けて電流を流すことによって、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、画像信号が第２レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第２レベルから第１レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる制御手段、を備えている。
【０００７】
さらに、請求項２の発明は、請求項１記載の画像記録装置であって、制御手段が、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力する遅延手段と、原信号のレベル変化を検知することによって、画像信号が第２レベルから第１レベルへ変化する時点を先読みする検知手段と、検知に応答して電源からの供給電流値を復帰させる手段と、を備えている。
【０００８】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【０００９】
＜１．第１の実施の形態＞
＜＜１−１．第１の実施の形態の構成および効果＞＞
図１は第１の実施の形態である画像記録装置１の概略図である。以下、図１を用いて画像記録装置１の概略構成および概略動作について説明する。
【００１０】
画像記録装置１は刷版フィルムとしての感光材料に高出力のレーザーダイオードからのレーザー光によって画像を直接記録する、いわゆるＣＴＰ（Computer-To-Plate）システムと呼ばれる装置であって、画像信号発生回路１０、画像信号処理部２０および光源駆動部３０を備える電流・信号供給側と、記録ヘッド部４０、ガイド５０、リニアエンコーダ６０、ロータリーエンコーダ７０、記録ドラム８０を備える画像記録側とが別体に構成されるとともに、光源駆動部３０と記録ヘッド部４０とがケーブル束９０で互いに接続されたマルチチャンネル型の画像記録装置１である。そして、光源駆動部３０は記録ヘッド部４０と離れ、さらに内部の後述する電圧制御電流源３１３の熱を放熱しやすい配置となっている。
【００１１】
画像信号発生回路１０より発生されたシリアルな画像信号ＧＩＳは画像信号処理部２０に入力される。画像信号処理部２０は画像信号ＧＩＳにシリアル／パラレル変換を行った後、ロータリーエンコーダ７０より得られるＸ軸方向のタイミング信号に同期するように、光源駆動部３０にパラレルな入力画像信号ＧＩｉ（ｉ＝１〜ｎ、ｎ：チャンネル数）および光源駆動部３０の各光源駆動回路３１に必要な制御信号を供給（信号線の図示省略）する。
【００１２】
また、各光源駆動回路３１は記録ヘッド部４０内の対応する記録ユニット４１にそれぞれ電流ケーブル９１および信号ケーブル９２で電気的に接続されている。これら電流ケーブル９１および信号ケーブル９２はそれぞれ損失が少なく、安定したインピーダンスおよび可撓性を有する伝送線路であり、具体的には同軸ケーブルで構成されている。そしてそれらが互いに束ねられて、ケーブル束９０を構成している。
【００１３】
記録ヘッド部４０は複数の記録ユニット４１を備え、ガイド５０に沿ってＹ軸方向へ移動可能となっているとともに、入力された入力画像信号ＧＩｉに応じた後述するレーザーダイオード素子４１１（以下「ＬＤ素子４１１」という）（図２参照）への駆動電流供給のオン／オフ制御に応じて各ＬＤ素子４１１によるレーザー光がオン／オフされ、それらにより感光材料ＳＭ全面への画像記録（描画走査）が可能となっている。なお、Ｙ軸方向における記録ヘッド部４０による走査位置はリニアエンコーダ６０によって検出され、その検出信号に基づいて記録ヘッド部４０のＹ軸方向の動作は制御される。
【００１４】
以下、光源駆動回路３１および記録ユニット４１の各部について詳細に説明する。
【００１５】
図２は第１の実施の形態における光源駆動回路３１および記録ユニット４１の構成図である。図２に示すように、光源駆動回路３１においてＶｃｃ変換テーブル３１１、ＤＡ変換回路３１２ａおよび電圧制御電流源３１３が直列に接続された回路と、Ｖｔｔ変換テーブル３１４、ＤＡ変換回路３１２ｂ、バッファアンプ３１５および電流線終端３１６が直列に接続された回路とが互いに並列に接続されて電流ケーブル９１に接続されている。
【００１６】
そのうち、Ｖｃｃ変換テーブル３１１は、電圧制御電流源３１３から出力電流を図示しない設定入力手段により入力、設定された所定範囲内の任意の設定電流値Ｉｓと等しい値に制御するための電圧制御電流源３１３の制御電圧Ｖｃｃを記憶したテーブルである。また、Ｖｔｔ変換テーブル３１４は、電圧制御電流源３１３から設定電流値Ｉｓに等しい電流が供給された場合に記録ユニット４１内のＬＤ素子４１１に、それに応じた順方向電流である光源電流ＩLDが流れる状態でのＬＤ素子４１１による電圧降下にほぼ等しい終端電源電圧Ｖｔｔを記憶したテーブルである。また、ＤＡ変換回路３１２ｂおよびバッファアンプ３１５は直流電源を形成している。
【００１７】
なお、これら変換テーブルに記憶された制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔは、電流ケーブル９１の直流抵抗による電圧降下分を加味した値が予め測定され、記憶されている。そして、両変換テーブルに設定電流が与えられると、それぞれ制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔが瞬時に読み出されＤＡ変換回路３１２ａおよび３１２ｂでアナログ値に変換されてそれぞれ電圧制御電流源３１３および電流線終端３１６に印加される。なお、ここでは制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔとして電流ケーブル９１の直流抵抗による電圧降下分を加味した値を用いたが、実際にはＬＤ素子４１１の順方向電流による電圧降下分に比べて電流ケーブル９１による電圧降下分は極めて小さい値であるので無視してもよい。
【００１８】
そして、画像信号処理部２０より与えられる設定電流値Ｉｓは、Ｖｃｃ変換テーブル３１１およびＤＡ変換回路３１２ａを経由して電圧制御電流源３１３に与えられ、電圧制御電流源３１３でコントロールされた電流値が、電流ケーブル９１から記録ユニット４１のＬＤ素子４１１に供給される。
【００１９】
一方、光源駆動回路３１において電流抑制制御部３１７、遅延補償回路３１８およびラインドライバ３１９は順に直列に接続されて信号ケーブル９２に接続されている。そして、入力画像信号ＧＩｉは、電流抑制制御部３１７および遅延補償回路３１８でタイミングが修正され、ラインドライバ３１９、信号ケーブル９２を経由し、記録ユニット４１においてＬＤ素子４１１に並列に接続されたスイッチ回路４１２に対して光源電流ＩLDのオン／オフ指令を与える。
【００２０】
記録ユニット４１は主にＬＤ素子４１１、スイッチ回路４１２および対応する光源駆動回路３１とのインターフェース回路（図示省略）および信号線終端４１３のみからなっている。
【００２１】
光源駆動回路３１からのオン／オフ指令はスイッチ回路４１２に入力される。そして、スイッチ回路４１２のオン状態においては、ＬＤ素子４１１への電流は殆どがスイッチ回路４１２を流れるため、ＬＤ素子４１１は非アクティブ状態となる。逆に、スイッチ回路４１２がオフ状態においては、電圧制御電流源３１３の電流の大部分がＬＤ素子４１１に流れ、ＬＤ素子４１１はアクティブ状態となる。この様に、ＬＤ素子４１１とスイッチ回路４１２が相補的な動作となるため、電流ケーブル９１に流れる電流および、電圧制御電流源３１３の出力電流は変化せず、電圧値のみがスイッチング動作による影響を受けることになる。この電圧値のスイッチング動作による変化は、スイッチ回路４１２より電流ケーブル９１を経由し電圧制御電流源３１３側に伝えられる。
【００２２】
このように、この実施の形態の装置では電圧制御電流源３１３を含む光源駆動回路３１とＬＤ素子４１１およびスイッチ回路４１２を含む記録ユニット４１とを互いに電流ケーブル９１および信号ケーブル９２で接続したものとなっているが、電圧制御電流源３１３の出力インピーダンスは、一般的に電流ケーブル９１の特性インピーダンスに比べてかなり高いため、そのまま（電流線終端３１６がない状態）では上述の電圧値のスイッチング動作による変化の開放端反射波がＬＤ素子４１１側に至り、ＬＤ素子４１１の動作に対して悪影響を与えることになる。具体的には、得られる画像信号にリンギングが生じるなどして画像のボケを生じさせるなど、画像記録に悪影響を生じる。
【００２３】
そこで、この実施の形態の装置ではこれを防止するため、電圧制御電流源３１３側に終端抵抗として電流線終端３１６を設け、電流線終端３１６の抵抗値を、電流ケーブル９１の特性インピーダンスに応じた値、具体的にはほぼ等しい抵抗値としている。すなわち、インピーダンス整合をとることにより、電流ケーブル９１の長さ（特性インピーダンス）の影響を受けにくい光源駆動部３０を実現し、上記のような画像記録への悪影響を防止している。
【００２４】
ただし、この様に電流源の出力に終端抵抗を接続すると、電流線終端３１６にはその動作電圧値に従って誤差電流が流れることになるためＬＤ素子４１１のアクティブ時の電流値を正確に制御することが重要となる。しかし、ＬＤ素子４１１の非アクティブ時における電流値の精度はさほど問題にならない。
【００２５】
そこでこの点に着目し、上述のような構成により、電流線終端３１６の終端電源電圧ＶｔｔをＬＤ素子４１１の設定電流値Ｉｓにおける動作電圧値とほぼ等しく制御することにより、ＬＤ素子４１１のアクティブ時に電流ケーブル９１にながれる電流値を、電圧制御電流源３１３の設定電流値とほぼ一致（電流線終端３１６に流れる誤差電流を抑制）させている。
【００２６】
また、信号ケーブル９２には記録ユニット４１において信号線終端４１３も接続されている。そして、信号線終端４１３の抵抗値を信号ケーブル９２の特性インピーダンスとほぼ等しいものとすること、すなわち、インピーダンス整合をとることにより、信号ケーブル９２におけるスイッチ回路４１２での反射を防止している。なお、信号線終端４１３の詳細は後述する。
【００２７】
さらに、電流抑制制御部３１７は電圧制御電流源３１３にも接続されており、入力画像信号ＧＩｉと入力画像クロック信号ＣＬとから、電流抑制信号ＣＤを生成して電圧制御電流源３１３に送る。なお、電流抑制制御部３１７の詳細は後述する。
【００２８】
図３は記録ユニット４１の回路構成を示す図である。ＬＤ素子４１１にはパワーＭＯＳＦＥＴからなるスイッチ素子４１２ａが並列接続されており、電流ケーブル９１より与えられた電流はスイッチ素子４１２ａがオフ時にはそのままＬＤ素子４１１を流れるが、オン時には大部分がスイッチ素子４１２ａを流れＬＤ素子４１１は非アクティブ状態にスイッチされる。
【００２９】
また、信号ケーブル９２は抵抗４１３ａおよび４１３ｂからなる終端抵抗を有する信号線終端４１３に接続されるとともに、ラインレシーバー４１４を介してスイッチ回路４１２に接続されている。入力画像信号ＧＩｉより生成されたオン／オフ制御信号は、信号ケーブル９２からディジタル信号として記録ユニット４１に与えられる。そして、その信号はスイッチ回路４１２内でインバータ４１２ｂにより反転され、抵抗４１２ｃを介した後、抵抗４１２ｄ，４１２ｅとオペアンプ４１２ｆとからなる反転回路と、抵抗４１２ｇと、トランジスタ４１２ｈ，４１２ｉからなるバッファアンプとを有するドライブ回路４１２１を経て、抵抗４１２ｊを経た後、前述のスイッチ素子４１２ａのゲート端子に接続されている。それにより、スイッチ素子４１２ａのゲートを駆動することによってＬＤ素子４１１はオン／オフ制御される。なお、ＬＤ素子４１１に対する逆方向のスパイクを吸収するよう、ＬＤ素子４１１には保護用のダイオード４１５が並列に接続されている。
【００３０】
また、スイッチ素子４１２ａ、ＬＤ素子４１１およびダイオード４１５からなる並列回路には、図３には示さないが後に図７を用いて詳述するように共振防止機構が設けられている。
【００３１】
図４は光源駆動回路３１における電圧制御電流源３１３、バッファアンプ３１５および電流線終端３１６の構成図である。電圧制御電流源３１３内においてＤＡ変換回路３１２ａより与えられた制御電圧Ｖｃｃは、抵抗３１３ａ〜３１３ｄ、オペアンプ３１３ｅ、トランジスタ３１３ｆ，抵抗３１３ｇで構成される電流供給回路３１３１に印加される。これにより、トランジスタ３１３ｆの出力電流値は（Ｖｃｃ＋Ｖａ）／Ｒ５に安定化される。ここで、制御電圧Ｖｃｃは負の値である。
【００３２】
ＤＡ変換回路３１２ｂは抵抗３１５ａ、オペアンプ３１５ｂおよび抵抗３１５ｃからなるバッファアンプ３１５に接続され、さらにそのバッファアンプ３１５は電流線終端３１６の抵抗３１６ａを介して電流ケーブル９１に接続されている。
【００３３】
そして、Ｖｔｔ変換テーブル３１４は入力された設定電流値データから、それに対応する終端電源電圧値データをＤＡ変換回路３１２ｂに出力し、終端電源電圧ＶｔｔはＤＡ変換回路３１２ｂからバッファアンプ３１５を経由して出力される。そのため正確な終端電源電圧Ｖｔｔを与えることができる。
【００３４】
電流低減回路３１３２は、光源駆動部３０の電流抑制制御部３１７の出力信号である電流抑制信号ＣＤを受け、電圧制御電流源３１３の出力電流を低減する。
【００３５】
一般に、レーザーダイオード等の高出力の光源を用いた画像記録装置では、スイッチ回路がオン（ＬＤ素子４１１が非アクティブ）状態においては、ＬＤ素子側の電圧値が０Ｖ近くまで低下するため、一定電流を流し続ける電流源における発熱は大きくなる。そこで、第１の実施の形態の装置は電流抑制制御部３１７を備え、電流抑制制御部３１７は、中間画像信号ＧＭｉがオフ（ＬＤ素子４１１の非アクティブ）の期間が所定の継続期間以上継続した場合に電圧制御電流源３１３の出力電流を低下させる一方、中間画像信号ＧＭｉがオフからオンに遷移する（ＬＤ素子４１１のアクティブ状態が必要となる）所定の前置期間だけ前の時点において電圧制御電流源３１３の出力電流を設定値に戻す機能を有し、電圧制御電流源３１３の発熱を抑えている。
【００３６】
具体的には、電流抑制制御部３１７から入力端子ＩＮＴに入力された電流抑制信号ＣＤにより、そのような制御を実現している。
【００３７】
電流抑制信号ＣＤは通常、Ｌ（ロー）レベル信号が出力されるのに対して、入力画像信号ＧＩｉがオフの期間が所定の継続期間以上継続し、かつオンとなる所定の前置期間以上前であるという条件を満たす場合のみＨ（ハイ）レベル信号であり、後述する電流抑制制御部３１７により発生される。
【００３８】
電流低減回路３１３２においてトランジスタ３１３ｓのコレクタには抵抗３１３ｈ，３１３ｉ、トランジスタ３１３ｊおよびツェナーダイオード３１３ｋにより構成される定電流源３１３２ａの出力端子ＯＴが接続されており、さらに、出力端子ＯＴは抵抗３１３ｍを経由して抵抗３１３ｎにも接続されている。
【００３９】
電流低減回路３１３２にＨレベルの電流抑制信号ＣＤが入力されると抵抗３１３ｐを介して入力端が接地されたインバーター３１３ｑおよび抵抗３１３ｒを介してトランジスタ３１３ｓがオフとなり、トランジスタ３１３ｔがオンとなって抵抗３１３ａ，３１３ｂの中点の電位を−Ｖａ近くまでドライブすることにより、電圧制御電流源３１３の電流ケーブル９１への出力電流はほぼ０Ａとなる。逆に、電流低減回路３１３２にＬレベルの電流抑制信号ＣＤが入力されると、トランジスタ３１３ｓがオンとなることでトランジスタ３１３ｔがオフとなり、ＤＡ変換回路３１２ａの制御電圧Ｖｃｃがそのまま電圧制御電流源３１３に与えられることとなる。
【００４０】
図５は電流抑制制御部３１７の構成図である。原信号である入力画像信号ＧＩｉは、入力画像クロック信号ＣＬによりドライブされる２つのシフトレジスタ３１７ａ，３１７ｂに同時に入力される。そのうち、シフトレジスタ３１７ａは必要な所定のクロックサイクル分遅延された信号を、中間画像信号ＧＭｉとして後述する遅延補償回路３１８へ供給する遅延手段である。
【００４１】
また、シフトレジスタ３１７ｂのＱＡ〜ＱＨ出力は、異なったクロックサイクル数だけ遅延された複数の画像信号である。それら複数の画像信号はＯＲ回路３１７ｃ〜３１７ｉから構成されるＯＲ回路群３１７１において多段の論理和演算が行われた後、Ｄ−フリップフロップ回路３１７ｊに入力され、それにより電流抑制信号ＣＤが生成され、電圧制御電流源３１３の電流低減回路３１３２に供給される。
【００４２】
図６は第１の実施の形態における電流抑制制御部３１７のタイミングチャートである。第１の実施の形態では、中間画像信号ＧＭｉのオフ（ＬＤ素子４１１が非アクティブ）の期間が継続期間として、４クロックサイクル以上継続した（例えば、期間Ｔｐ１）後に電流抑制信号ＣＤがＬレベルからＨレベルに切り替わり、逆に、中間画像信号ＧＭｉがオンとなる（ＬＤ素子４１１がアクティブとなる）前置期間として、３クロックサイクル（例えば、期間Ｔｐ２）前に電流抑制信号ＣＤがＨレベルからＬレベルに切り替わる。これにより、電圧制御電流源３１３の出力電流値の低減を指示し、前述のようにしてその出力電流を制御している。
【００４３】
なお、図６に示すように、この例では中間画像信号ＧＭｉがオフの状態が４クロックサイクル継続し、かつ中間画像信号ＧＭｉがオンになる３クロックサイクル以前にのみ電流抑制信号ＣＤはＨレベルになるので、実際には７クロックサイクル以上、入力画像信号ＧＩｉのオフ状態が続く場合のみ電流抑制信号ＣＤがＨレベルとして出力されることになる。例えば、期間Ｔｐ３は中間画像信号ＧＭｉが５クロックサイクル分オフであるが、電流抑制信号ＣＤはＬレベルのままである。
【００４４】
また、前述のように入力画像信号ＧＩｉを所定期間だけ遅延させて得た中間画像信号ＧＭｉを遅延補償回路３１８に供給したのは、光源電流ＩLDを抑制した後に入力画像信号ＧＩｉがオンとなる前置期間前（図６の例では３クロックサイクル前）に電流抑制信号ＣＤをＬレベルにするために、逆にスイッチ回路をオン／オフするための画像信号の方を必要な所定の遅延期間だけ遅延させ、前述の３１７ｂ、３１７１、３１７ｊからなる検知手段によって入力画像信号のオン／オフの変化を検知することによって、画像信号のオフからオンへ変化する時点をいわば先読みしているのである。
【００４５】
なお、図５および図６においてリセット信号ＲＳ，セット信号ＳＳは、シフトレジスタ３１７ａ，３１７ｂ、Ｄ−フリップフロップ回路３１７ｊの初期化時に用いられる非同期信号である。
【００４６】
図７は記録ユニット４１における共振防止のための構成を示す図である。記録ユニット４１におけるスイッチ回路４１２とＬＤ素子４１１の接続に関して、以下に示すように２つの共振点が存在する。スイッチ回路４１２部とＬＤ素子４１１間は短い配線で接続されているが、スイッチ素子４１２ａのスイッチング速度が速い場合には、この配線の持つインダクタンスＬ（誘導成分）が、他の素子の持つ容量成分、具体的にはスイッチ素子４１２ａの出力容量ＣｏおよびＬＤ素子４１１の接合容量Ｃｊと並列共振回路を形成し、ＬＤ素子４１１の電流スイッチング特性に悪影響を及ぼす。
【００４７】
第１の共振点は、スイッチ素子４１２ａがオン／オフ時、つまりＬＤ素子４１１への電流の立ち上がり時に生じ、共振周波数ｆ１は出力容量Ｃｏと配線のインダクタンスＬとで決定される。接合容量ＣｊはＬＤ素子４１１がオン状態となるため、共振周波数ｆ１にはほとんど関与しない。
【００４８】
第２の共振点は、スイッチ素子４１２ａがオフ／オン時、つまりＬＤ素子４１１の電流の立ち下がり時に生じるもので、共振周波数ｆ２は接合容量ＣｊとＬＤ素子４１１に接続された配線のインダクタンスＬとで決定される。出力容量Ｃｏはスイッチ素子４１２ａがオン状態となるため、共振周波数ｆ２にはほとんど関与しない。
【００４９】
なお、図７において理解を助けるために出力容量Ｃｏおよび接合容量Ｃｊを図示したが、実際にはそれぞれスイッチ素子４１２ａおよびＬＤ素子４１１に含まれるものである。また、Ｃｏ＞Ｃｊのため共振周波数はｆ１＜ｆ２となる。
【００５０】
このような共振を防止するため、第１の実施の形態の装置では図７に示すように、これらの異なった共振点に対して、独立した共振防止機構を備えている。すなわち、第１の共振点に対しては、スイッチ素子４１２ａに並列にコンデンサ４１２ｋ（容量Ｃ１），コイル４１２ｍ（インダクタンスＬ１）およびダンピング調整用の抵抗４１２ｎで構成される直列共振回路を接続し、Ｃ１＝Ｃｏ、Ｌ１＝Ｌとして、電流の共振成分を吸収することで共振周波数ｆ１における共振を防止できる。
【００５１】
共振周波数ｆ２の共振点に関しては、共振周波数ｆ１と同様の手段を用いることも可能であるが、第１の実施の形態の装置では図７に示すように、ＬＤ素子４１１に並列に接続された保護用のダイオード４１５に対して、ダンピング制御用の抵抗４１６を直列に接続することで同様に共振周波数ｆ２での共振を防止している。
【００５２】
図８（ａ）および（ｂ）は、それぞれスイッチ素子４１２ａのドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩLDの計測されたスイッチング波形を示す図である。図８に示すように、上記２つの共振点に対する共振防止機構によって、この様な発振のない良好なスイッチング特性が得られた。
【００５３】
図９は、スイッチ素子４１２ａにおいて、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。図９（ａ）〜（ｄ）に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えた場合に、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔonと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔoffが同一ではなく、一般的にＴoff＞Ｔonとなっている。この遷移遅延時間の差は、画像信号周波数が低い場合には問題とならないが、周波数が高くなるに従い、光源電流ＩLDにおいては、図９（ｄ）の様にオン時間がオフ時間より短くなり、結果として画像の副走査方向（図１におけるＹ軸方向）のラインおよびライン間のスペースの主走査方向（図１におけるＸ軸方向）の幅に誤差を生じ、補正を行わないと細線の線幅が減少するなど画像記録品質が低下する。
【００５４】
この問題を解決するため、第１の実施の形態ではオンとオフの遷移遅延時間の差、つまりＴoff−Ｔonだけ、スイッチ素子４１２ａのドライブ電圧Ｖｇｓのオフ期間を長くして、光源電流ＩLDのオン時間の減少を補償している。具体的には図９（ｅ）〜（ｇ）に示すようなドライブ電圧Ｖｇｓ、ドレイン電流Ｉｄ、光源電流ＩLDを得るような補償を遅延補償回路３１８において行う。図９（ｅ）と図９（ｇ）を比較すると分かるように、光源電流ＩLDはドライブ電圧Ｖｇｓに対応した期間だけオフになっており、正確なＬＤ素子４１１のオン／オフ制御が行われていることが分かる。
【００５５】
図１０は遅延補償回路３１８の構成を示す図である。遅延補償回路３１８は遅延素子３１８ａおよびＯＲ回路３１８ｂを備えている。この回路では入力された基の中間画像信号ＧＭｉと遅延素子３１８ａによりＴoff-Ｔonだけ遅延された画像信号である遅延画像信号ＧＤｉとについてＯＲ回路３１８ｂにおいて論理和演算が行われる。これによりオン／オフ遅延補償された画像信号である補償画像信号ＧＡｉが得られる。図１１は遅延補償回路３１８におけるタイミングチャートである。図１１より補償画像信号ＧＡｉが中間画像信号ＧＭｉに対してＴoff-Ｔonだけ補償（延長）されていることが分かる。
【００５６】
以上説明したように、第１の実施の形態によれば、電圧制御電流源３１３を備える光源駆動部３０と、スイッチ回路４１２およびＬＤ素子４１１を備える記録ヘッド部４０とを互いに電流ケーブル９１、信号ケーブル９２といった伝送線路で接続された別体として構成するため、記録ヘッド部４０を小型化でき、それにより記録ヘッド部４０の移動機構も小型化できるので、小型で低製造コストの装置とすることができる。
【００５７】
また、光源駆動回路３１は記録ヘッド部４０と離れ、さらに内部の電圧制御電流源３１３の熱を放熱しやすい配置となっているため、放熱特性を良好なものとすることができる。
【００５８】
また、電流ケーブル９１の特性インピーダンスに応じた終端抵抗である電流線終端３１６で電圧制御電流源３１３側を終端したため、ＬＤ素子４１１側への開放端反射波を抑えることができるので、ＬＤ素子４１１のスイッチング特性が良好なものとなり、画像記録品質を良好に保つことができる。
【００５９】
また、終端電源電圧Ｖｔｔを、電流ケーブル９１に設定電流値Ｉｓに等しい電流が流れることによりＬＤ素子４１１にそれに応じた順方向電流である光源電流ＩLDが流れる状態におけるＬＤ素子４１１による電圧降下に対応した値に制御する。より正確にはその電圧降下と電流ケーブル９１による電圧降下とを加算した値に等しい値に終端電源電圧Ｖｔｔを制御する。そのため、ＬＤ素子４１１のアクティブ時における電流線終端３１６に流れる誤差電流を抑えることができ、ＬＤ素子４１１への電流を所定の電流値に制御して、より良好な画像記録を行うことができる。なお、前述のように、電流ケーブル９１の電圧降下分は無視して、終端電源電圧Ｖｔｔを設定電流値Ｉｓに対応した光源電流ＩLDが流れるＬＤ素子４１１による電圧降下分のみと等しくするものとしても実用上問題はない。
【００６０】
また、スイッチ素子４１２ａに、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔonと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔoffが同一ではなく、これら遷移遅延時間の差（Ｔoff−Ｔon）を補償する遅延補償回路３１８を備えるため、細線など細かな画像も正確に記録でき、さらに良好な画像記録を行うことができる。
【００６１】
また、ＬＤ素子４１１とスイッチ回路４１２との間における誘導成分と容量成分とによる共振を防止する共振防止機構、を備えるため、スイッチ回路４１２を発振のない良好なスイッチング特性のものとすることができ、一層良好な画像記録を行うことができる。
【００６２】
また、画像信号がオフ状態が所定の継続期間以上継続した場合に電圧制御電流源３１３からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号がオフからオンに復帰するよりも所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させるため、画像信号がオフ状態にある期間の電圧制御電流源３１３による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【００６３】
さらに、入力画像信号ＧＩｉを所定の遅延時間だけ遅延し、遅延後の信号を中間画像信号ＧＭｉとして出力するとともに、入力画像信号ＧＩｉのレベル変化を検知することによって、画像信号がオフからオンへ変化する時点を先読みし、その検知に応答して電圧制御電流源３１３からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させる構成を容易に実現することができる。
【００６４】
＜＜１−２．第１の実施の形態の変形例＞＞
図１２は第１の実施の形態における遅延補償回路の変形例を示す図である。遅延補償回路３２０は遅延素子３２０ａ、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃおよびＯＲ回路３２０ｄを備えており、中間画像信号ＧＭｉに同期した中間画像クロック信号ＭＣＬを遅延素子３２０ａのクロック端子側に入れることで所定時間の遅延クロック信号ＣＬＤを得ることができ、それをＤ−フリップフロップ回路３２０ｃを介してＯＲ回路３２０ｄに入力し、Ｄ−フリップフロップ回路３２０ｂを経た基の中間画像信号ＧＭｉと論理和演算を行うことによって図１０と同様の遅延補償を行っている。
【００６５】
図１３はこの変形例におけるタイミングチャートである。図１３より補償画像信号ＧＡｉがＤ−フリップフロップ回路３２０ｂを経た中間画像信号ＧＭｉに対してＴoff-Ｔon時間だけ補償（延長）されていることが分かる。なお、図１２および図１３においてリセット信号ＲＳ，セット信号ＳＳは、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃの初期化時に用いられる非同期信号である。
【００６６】
前述の図１０の遅延補償回路では、記録ヘッド部においては入力画像信号ＧＩｉの数（チャンネル数ｎ）だけ遅延素子が必要となるが、この変形例の遅延補償回路では共通の入力画像クロック信号ＣＬを使用することにより、共通の遅延素子を１つ備えるだけで済むので、遅延素子が少なくて済み、マルチチャンネル構成の装置において、回路の集積化（ＬＳＩ化）やコスト低減の面において有効である。
【００６７】
＜２．第２の実施の形態＞
図１４は第２の実施の形態における光源駆動回路および記録ユニットの構成図である。図１４に示すように、第２の実施の形態では図２に示した第１の実施の形態における電流線終端３１６の接地側に定電圧源３２１を接続し、定電圧Ｖconを印加するとともに、電流線終端３１６に印加される端子間電圧ＶｂをＡＤ変換回路３２２を介して測定可能としている。具体的には、電流線終端３１６の電流ケーブル９１側の端子の電位Ｖａと定電圧源３２１の出力する定電圧Ｖcon（接地からの電位）との差を求め、それを電流線終端３１６の端子間電圧Ｖｂとしている。
【００６８】
そして、測定した端子間電圧Ｖｂと設定電流値Ｉｓとの関係および端子間電圧Ｖｂと電流ケーブル９１に供給される実電流値Ｉｒとの関係を、実際の画像記録に先立ち予め求め、さらに、その関係から設定電流値Ｉｓと実電流値Ｉｒとの関係を予め求めておく。そして、実際の画像記録の際にはＬＤ素子４１１に供給される光源電流ＩLDが描画に要求される電流値となるように電流ケーブル９１に供給される実電流値Ｉｒを制御するよう設定電流値Ｉｓを設定することで、良好な描画を行おうというものである。
【００６９】
図１５は実電流値Ｉｒと設定電流値Ｉｓの変換方法の説明図である。以下、図１５を用いて設定電流の設定手順について説明する。まず、異なる２つの設定電流値Ｉｓ１，Ｉｓ２それぞれに対する電流線終端３１６の端子間電圧Ｖｂ１およびＶｂ２を測定し、実電流値Ｉｒ１及びＩｒ２を求める。ここで、実電流値Ｉｒは次式で求められる。
【００７０】
Ｉｒ＝設定電流値Ｉｓ−（電流線終端端子間電圧Ｖｂ／電流線終端抵抗値）
つぎに、設定電流値Ｉｓ１，Ｉｓ２、端子間電圧Ｖｂ１，Ｖｂ２，および実電流値Ｉｒ１，Ｉｒ２より、図１５における補正直線ＡＬ１，ＡＬ２を求める。
【００７１】
以上の作業を予め行っておき、実際の画像記録においてはＬＤ素子４１１の駆動に要求される実電流値Ｉｒｘから逆にそれに対応する設定電流値Ｉｓｘを算出し、そのような設定電流値Ｉｓｘを設定することによりＬＤ素子４１１を実電流値Ｉｒｘで駆動することができるのである。
【００７２】
また、第２の実施の形態における光源駆動回路３１の遅延補償回路３２３は設定電流値Ｉｓに応じて異なる遅延補償時間を入力設定可能な構成となっている。
【００７３】
遷移遅延時間Ｔonと遷移遅延時間Ｔoffとの時間差により生じる光源電流ＩLDのオンとオフのタイミング補償手段については第１の実施の形態において図９を用いて既に述べたが、実際には、さらに、出力側の負荷の条件により光源電流ＩLDそのものの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが異なる。
【００７４】
図１６は光源電流ＩLDの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における光源電流ＩLDの変化に対する遅延補償時間の変化を示すタイミングチャートである。ただし、この場合も図１６に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えている。図１６では設定電流値Ｉｓを変化させた場合に必要とされる遅延補償時間ΔＴｎ（ｎは自然数）がどの程度変化するかを例示している。
【００７５】
この例において、設定電流値Ｉｓ１および設定電流値Ｉｓ２＝０．７５Ｉｓ１を設定した場合に、出力が５０％となってから、再び５０％になるまでの時間はそれぞれ時間Ｔ１およびＴ２となっており、立ち上がり時間Ｔｒと立ち下がり時間Ｔｆの時間差に対する遅延補償が必要となる。このときの具体的な遅延補償時間は以下の通りとなる。設定電流値Ｉｓ１を設定した場合には、時間Ｔ１に対する遅延補償時間としてΔＴ１＝０．５（Ｔｒ−Ｔｆ）が必要であるが、設定電流値Ｉｓ２を設定した場合には時間Ｔ２に対する遅延補償時間をΔＴ２＝０．７５×０．５（Ｔｒ−Ｔｆ）にする必要がある。
【００７６】
図１７は遅延補償回路３２３の内部構成を示す図である。図１７に示すように遅延補償回路３２３はセレクター３２３ａおよび遅延回路３２３ｂを備えている。セレクター３２３ａには図示しない設定入力手段から遅延値設定信号ＤＳが入力できるようになっているとともに、遅延回路３２３ｂから様々に異なる遅延時間だけ遅延補償された画像信号Ｄ１〜Ｄｎ（ｎ：自然数）が入力されている。そして、作業者が予め測定しておいた設定電流値Ｉｓにおける立ち上がり時間Ｔｒと立ち下がり時間Ｔｆに応じた遅延値をセレクター３２３ａに入力すると、セレクター３２３ａは、入力される中間画像信号ＧＭｉに対しその遅延値設定信号ＤＳに対応する時間だけ遅延補償された補償画像信号ＧＡｉのみを選択的に出力する。なお、このような機能を有する遅延回路３２３ｂとしては第１の実施の形態における図８に示した遅延補償回路３１８において遅延素子３１８ａの遅延時間が異なるものを複数備えたような回路とすればよい。
【００７７】
なお、具体的には遅延値を図９におけるドレイン電流Ｉｄのオフからオンまでの遷移遅延時間Ｔonとオンからオフまでの遷移遅延時間Ｔoffが同一でないことによる光源電流ＩLDのオン時間の減少を補償するいわば固定成分と、図１６における光源電流ＩLDの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差を補償するいわば変動成分との合計となるようなものとすると、上記２つの原因によるＬＤ素子のアクティブ時間と非アクティブ時間との差を補償でき、画像出力の状態が最良となる。
【００７８】
以上説明したように、第２の実施の形態によれば、第１の実施の形態における、電流線終端３１６に流れる誤差電流を抑えることによる効果以外の効果を有するとともに、電流線終端３１６が電圧制御電流源３１３と並列に接続されたものであり、さらに、電流線終端３１６と直列かつ電圧制御電流源３１３と並列に接続された定電圧源３２１と、電流線終端３１６に印加される端子間電圧Ｖｂを検出するＡＤ変換回路３２２とを備えるため、電圧制御電流源３１３に設定する設定電流値Ｉｓと電流線終端３１６に印加される端子間電圧Ｖｂとから求められた電流ケーブル９１に供給される実電流値Ｉｒと設定電流値Ｉｓとの関係を予め求めておき、理想的な電流値を電流ケーブル９１に供給するように設定電流値Ｉｓを設定できるので、ＬＤ素子４１１に供給される電流を安定させて、品質の安定した画像記録を行うことができる。
【００７９】
＜３．第３の実施の形態＞
図１８は第３の実施の形態における光源駆動部３５および記録ヘッド部４５の構成図である。図１８に示すように、第３の実施の形態では、図２に示した第１の実施の形態における光源駆動回路および記録ユニットをマルチチャンネル化した構成をそれぞれ光源駆動部３５および記録ヘッド部４５としている。すなわち、ラインドライバ３１９、信号線終端４１３以外の各構成要素をそれぞれチャンネル数分だけ備えている。
【００８０】
また、光源駆動部３５はパラレル／シリアル変換器３５１を備えるとともに、逆に、記録ヘッド部４５はシリアル／パラレル変換器４５１を備えている。ただし、遅延補償回路４５２は第１および第２の実施の形態における遅延補償回路３１８と全く同様の構造のものが、光源駆動部３５内ではなく記録ヘッド部４５内に設けられている。それに伴って光源駆動部３５と記録ヘッド部４５との間、より詳細には遅延値設定信号ＤＳを送るための光源駆動部内のラインドライバ３５２と記録ヘッド部４５内の遅延補償回路４５２との間は制御ケーブル９３により接続されている。
【００８１】
また、パラレル／シリアル変換器３５１はラインドライバ３１９および信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介して記録ヘッド部４５内のシリアル／パラレル変換器４５１に接続されている。
【００８２】
また、記録ヘッド部４５内において制御ケーブル９３には制御ケーブル９３の特性インピーダンスにほぼ等しい抵抗値を有する制御線終端４５３が設けられ、終端処理されている。同様に、記録ヘッド部４５内において同期信号ケーブル９４にも、その特性インピーダンスにほぼ等しい抵抗値を有する同期線終端４５４が設けられ、終端処理されている。
【００８３】
なお、電流ケーブル９１、信号ケーブル９２、制御ケーブル９３および同期信号ケーブル９４がケーブル束を形成している。
【００８４】
そして、パラレル化された入力画像信号ＧＩｉ（ｉ＝１〜ｎ）を、電流抑制制御部３１７で遅延させた後、パラレル／シリアル変換器３５１においてシリアル化クロック信号ＳＣＬによりパラレル／シリアル変換し、シリアル化された中間画像信号ＧＭＳと同期信号ＳＹとをラインドライバ３１９、信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介してそれぞれ記録ヘッド部４５に送る。そして記録ヘッド部４５では、送られてきたシリアル化された中間画像信号ＧＭＳと同期信号ＳＹとからシリアル／パラレル変換器４５１によって再度、パラレル化された画像信号を生成し、それを遅延補償回路３１８を介してスイッチ回路４１２に送っている。これにより、信号ケーブル数を減少させている。
【００８５】
また、遅延値設定信号ＤＳは光源駆動部３５からラインドライバ３５２、制御ケーブル９３を経て記録ヘッド部４５内の遅延補償回路３１８に送られる。
【００８６】
なお、その他の構成および各部の動作は第１の実施の形態とほぼ同様である。
【００８７】
また、制御ケーブル９３に信号ケーブル９２と同一のものを用いる場合には、制御線終端４５３は信号線終端４１３と同一の抵抗値にすることができる。
【００８８】
さらに、第３の実施の形態では、シリアル化された画像信号を１本の信号ケーブル９２で記録ヘッド部４５に送る例を示したが、複数本の信号ケーブルによってシリアル化した画像信号を送るものとしてもよい。信号ケーブルが１本の場合には、入力画像クロック信号ＣＬに対してシリアル化クロック信号ＳＣＬの周波数をＮ倍（Ｎ：自然数）にすることにより、第１および第２の実施の形態と比べて信号ケーブル９２の数を１／Ｎ本程度に減少させることが可能となる。
【００８９】
以上説明したように、第３の実施の形態によれば、第１の実施の形態と同様の効果を有するとともに、シリアル化された画像信号を伝送線路である信号ケーブル９２により記録部である記録ヘッド部４５へ送信した後、記録ヘッド部４５に設けられたシリアル／パラレル変換器４５１によってパラレル化し、それぞれの画像信号を複数の光源であるＬＤ素子４１１により画像を記録するので、パラレル化された画像信号を記録ヘッド部４５へ送る装置に比べて信号ケーブルが少なくて済み、低製造コストの装置とすることができる。
【００９０】
＜４．変形例＞
上記実施の形態において画像記録装置の例を示したが、この発明はこれに限定されるものではない。
【００９１】
例えば、上記実施の形態において電流ケーブル、信号ケーブル等の伝送ケーブルは同軸ケーブルとしたが、フィーダー線等のインピーダンスが安定した線路であればよい。
【００９２】
また、上記実施の形態において光源として、ＬＤ素子を備えるものとしたが、ガスレーザーや個体レーザーを用いるものとしてもよい。
【００９３】
また、上記実施の形態において、画像信号がオンの時にレーザー光を照射し、画像信号がオフの時にレーザー光を非照射とするものとしたが、所望の刷版フィルムがネガ型かポジ型かによって、また、画像信号の形態によってその制御を逆（画像信号がオンおよびオフに対応してレーザー光をオフおよびオンとそれぞれ制御するもの）としてもよい。
【００９４】
また、上記第１の実施の形態における電圧制御電流源３１３の出力電流を低減制御する構成として図５を用いて示したように、入力画像信号ＧＩｉを遅延させた中間画像信号ＧＭｉをＬＤ素子のオン／オフ制御に使用することによって、逆に画像信号のオフからオンへ変化する時点をいわば先読みするものとしたが、予め入力画像信号ＧＩｉがオフからオンへ遷移する前置期間前（第１の実施の形態では３クロックサイクル前）のタイミングにのみ立ち上がるパルス状の制御信号を別途準備しておき、それを入力画像信号ＧＩｉと同期させつつ監視することにより電圧制御電流源３１３の出力電流を低減制御させるものとしてもよい。
【００９５】
また、上記第１の実施の形態における図９に示した遷移遅延時間Ｔonと遷移遅延時間Ｔoffとの差の補償、第２の実施の形態における図１６に示した立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差の補償のいずれにおいてもスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを印加した場合における遅延補償を例に説明したが、スイッチ素子４１２ａにオン時間とオフ時間が異なるような装置の場合にもこれらの遅延補償は同様に行うことができる。
【００９６】
さらに、上記第３の実施の形態では画像信号処理部においてパラレル化された中間画像信号ＧＭｉをシリアル化した後、記録ヘッド部４０へ送るものとしたが、画像信号発生回路１０からのシリアルな画像信号ＧＩＳをそのまま光源駆動部３０に供給して、そのまま記録ヘッド部４０へ伝送するものとしてもよい。
【００９７】
【発明の効果】
以上説明したように、請求項１および請求項２の発明によれば、画像信号が第２レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第２レベルから第１レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させるため、画像信号が第２レベルにある期間の電源による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【００９８】
特に、請求項２の発明によれば、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力するとともに、原信号のレベル変化を検知することによって、画像信号が第２レベルから第１レベルへ変化する時点を先読みし、その検知に応答して電源からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる構成を容易に実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態である画像記録装置の概略図である。
【図２】第１の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図３】記録ユニットの回路構成を示す図である。
【図４】光源駆動回路における電圧制御電流源、バッファアンプおよび電流線終端の構成図である。
【図５】電流抑制制御部の構成図である。
【図６】第１の実施の形態における電流抑制制御部のタイミングチャートである。
【図７】記録ユニットにおける共振防止のための構成を示す図である。
【図８】スイッチ素子のドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩLDの計測されたスイッチング波形を示す図である。
【図９】スイッチ素子において、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。
【図１０】遅延補償回路の構成を示す図である。
【図１１】遅延補償回路におけるタイミングチャートである。
【図１２】遅延補償回路の変形例を示す図である。
【図１３】遅延補償回路の変形例におけるタイミングチャートである。
【図１４】第２の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図１５】実電流と設定電流値の変換方法の説明図である。
【図１６】立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における遅延補償時間の変化を示すタイミングチャートである。
【図１７】遅延補償回路の内部構成を示す図である。
【図１８】第３の実施の形態における光源駆動部および記録ヘッド部の構成図である。
【符号の説明】
１画像記録装置
３１３電圧制御電流源（電源）
３１７電流抑制制御部（制御手段）
３１７ａシフトレジスタ（遅延手段）
３１７ｂシフトレジスタ
３１７ｊＤ−フリップフロップ回路
４１１ＬＤ素子（光源）
４１２スイッチ回路
３１７１ＯＲ回路群（３１７ｂ、３１７ｊと併せて検知手段）
ＣＤ電流抑制信号
ＧＩｉ入力画像信号
ＧＭｉ中間画像信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image recording apparatus that records an image by switching between irradiation and non-irradiation of light from a light source.
[0002]
[Prior art]
In recent years, as an image recording apparatus for producing a printing plate film, a so-called CTP (Computer-To-To-Plate) film is obtained by directly recording an image on a photosensitive material by laser light emitted from a light source such as a high-power laser diode. Plate) system is becoming increasingly popular. In such an image recording apparatus, on / off control of current supply from a current source to a light source such as a laser diode is performed by a switch circuit or the like according to on / off of an image signal, thereby recording an image. .
[0003]
[Problems to be solved by the invention]
By the way, in the image recording apparatus as described above, a current is constantly supplied from the power source, and when the switch circuit is off, the current is passed to another load, and the energy is released to the outside as heat. . For this reason, a constant current continues to be supplied from the power supply even when the switch circuit is off, and the apparatus easily stores heat due to the heat generated by the power supply.
[0004]
In addition, when the switch circuit is in an off state, power is wasted due to heat generated in the other loads, so that the power consumption is large and the operation cost is high.
[0005]
The present invention is intended to overcome the above-described problems in the prior art, and an object thereof is to provide an image recording apparatus that is less likely to store heat and that has reduced operation costs.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, the current supplied from the power source is supplied to the light source when the image signal is at the first level, and the current is avoided by avoiding the light source when the image signal is at the second level. An image recording apparatus that records an image by switching between irradiation and non-irradiation of light from a light source by flowing the image signal from a power source when a state where the image signal is at the second level continues for a predetermined duration or longer. While the supply current value is reduced, the supply current value from the power source is restored at a time point that is a predetermined period before the image signal returns from the second level to the first level after the supply current value is reduced. Control means.
[0007]
Further, the invention according to claim 2 is the image recording apparatus according to claim 1, wherein the control means delays the original signal which is the basis of the image signal by a predetermined delay time, and uses the delayed signal as the image signal. A delay means for outputting; a detection means for pre-reading a time point when the image signal changes from the second level to the first level by detecting a change in the level of the original signal; and a supply current value from the power supply in response to the detection. Means for returning.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0009]
<1. First Embodiment>
<< 1-1. Configuration and Effect of First Embodiment >>
FIG. 1 is a schematic diagram of an image recording apparatus 1 according to the first embodiment. Hereinafter, a schematic configuration and a schematic operation of the image recording apparatus 1 will be described with reference to FIG.
[0010]
The image recording apparatus 1 is a so-called CTP (Computer-To-Plate) system that directly records an image on a photosensitive material as a printing plate film by a laser beam from a high-power laser diode, and is an image signal generating circuit. 10. The current / signal supply side including the image signal processing unit 20 and the light source driving unit 30, and the image recording side including the recording head unit 40, the guide 50, the linear encoder 60, the rotary encoder 70, and the recording drum 80 are separated. The multi-channel image recording apparatus 1 is configured, and the light source driving unit 30 and the recording head unit 40 are connected to each other by a cable bundle 90. The light source driving unit 30 is separated from the recording head unit 40, and is further arranged to easily dissipate heat from a voltage control current source 313 described later.
[0011]
The serial image signal GIS generated by the image signal generation circuit 10 is input to the image signal processing unit 20. The image signal processing unit 20 performs serial / parallel conversion on the image signal GIS and then inputs the parallel input image signal GIi (i) to the light source driving unit 30 so as to synchronize with the timing signal in the X-axis direction obtained from the rotary encoder 70. = 1 to n, n: number of channels) and necessary control signals are supplied to each light source driving circuit 31 of the light source driving unit 30 (illustration of signal lines is omitted).
[0012]
Each light source driving circuit 31 is electrically connected to a corresponding recording unit 41 in the recording head unit 40 by a current cable 91 and a signal cable 92, respectively. Each of the current cable 91 and the signal cable 92 is a transmission line having little loss and having stable impedance and flexibility, and is specifically configured by a coaxial cable. These are bundled together to form a cable bundle 90.
[0013]
The recording head unit 40 includes a plurality of recording units 41, is movable in the Y-axis direction along the guide 50, and a laser diode element 411 (hereinafter referred to as "LD" hereinafter) corresponding to the input image signal GIi input thereto. The laser light from each LD element 411 is turned on / off in accordance with the on / off control of the drive current supply to the element 411 ”(see FIG. 2), thereby recording an image on the entire surface of the photosensitive material SM (drawing scan). Is possible. The scanning position of the recording head unit 40 in the Y-axis direction is detected by the linear encoder 60, and the operation of the recording head unit 40 in the Y-axis direction is controlled based on the detection signal.
[0014]
Hereinafter, each part of the light source drive circuit 31 and the recording unit 41 will be described in detail.
[0015]
FIG. 2 is a configuration diagram of the light source driving circuit 31 and the recording unit 41 in the first embodiment. As shown in FIG. 2, a circuit in which a Vcc conversion table 311, a DA conversion circuit 312 a and a voltage controlled current source 313 are connected in series in the light source driving circuit 31, a Vtt conversion table 314, a DA conversion circuit 312 b, a buffer amplifier 315, and A circuit in which the current line terminations 316 are connected in series is connected in parallel to the current cable 91.
[0016]
Among them, the Vcc conversion table 311 is a voltage-controlled current source for controlling the output current from the voltage-controlled current source 313 to a value equal to an arbitrary set current value Is within a predetermined range that is input by a setting input unit (not shown). 313 is a table storing 313 control voltage Vcc. Further, in the Vtt conversion table 314, when a current equal to the set current value Is is supplied from the voltage control current source 313, the light source current ILD that is a forward current corresponding to the LD element 411 in the recording unit 41 flows. 6 is a table storing a terminal power supply voltage Vtt that is substantially equal to a voltage drop by the LD element 411 in a state. The DA conversion circuit 312b and the buffer amplifier 315 form a DC power source.
[0017]
The control voltage Vcc and the termination power supply voltage Vtt stored in these conversion tables are measured and stored in advance in consideration of the voltage drop due to the DC resistance of the current cable 91. When a set current is applied to both conversion tables, the control voltage Vcc and the termination power supply voltage Vtt are instantaneously read out and converted into analog values by the DA conversion circuits 312a and 312b, respectively, and the voltage control current source 313 and the current line are respectively converted. Applied to termination 316. In this case, the control voltage Vcc and the termination power supply voltage Vtt are values that take into account the voltage drop due to the DC resistance of the current cable 91, but actually the current is smaller than the voltage drop due to the forward current of the LD element 411. Since the voltage drop by the cable 91 is an extremely small value, it may be ignored.
[0018]
The set current value Is given from the image signal processing unit 20 is given to the voltage control current source 313 via the Vcc conversion table 311 and the DA conversion circuit 312a, and the current value controlled by the voltage control current source 313 is obtained. , And supplied from the current cable 91 to the LD element 411 of the recording unit 41.
[0019]
On the other hand, in the light source drive circuit 31, the current suppression control unit 317, the delay compensation circuit 318, and the line driver 319 are connected in series in order and connected to the signal cable 92. The timing of the input image signal GIi is corrected by the current suppression control unit 317 and the delay compensation circuit 318, and the switch circuit connected in parallel to the LD element 411 in the recording unit 41 via the line driver 319 and the signal cable 92. An on / off command of the light source current ILD is given to 412.
[0020]
The recording unit 41 mainly includes only an LD element 411, a switch circuit 412, an interface circuit (not shown) with the corresponding light source driving circuit 31, and a signal line terminal 413.
[0021]
An on / off command from the light source driving circuit 31 is input to the switch circuit 412. In the ON state of the switch circuit 412, most of the current to the LD element 411 flows through the switch circuit 412, so that the LD element 411 becomes inactive. On the other hand, when the switch circuit 412 is in the OFF state, most of the current of the voltage controlled current source 313 flows to the LD element 411, and the LD element 411 becomes active. Thus, since the LD element 411 and the switch circuit 412 operate in a complementary manner, the current flowing through the current cable 91 and the output current of the voltage control current source 313 do not change, and only the voltage value is affected by the switching operation. Will receive. The change of the voltage value due to the switching operation is transmitted from the switch circuit 412 to the voltage controlled current source 313 side via the current cable 91.
[0022]
Thus, in the apparatus of this embodiment, the light source driving circuit 31 including the voltage controlled current source 313 and the recording unit 41 including the LD element 411 and the switch circuit 412 are connected to each other by the current cable 91 and the signal cable 92. However, since the output impedance of the voltage-controlled current source 313 is generally considerably higher than the characteristic impedance of the current cable 91, the voltage-controlled current source 313 is not changed as it is (without the current line termination 316). The open-end reflected wave of change reaches the LD element 411 side, which adversely affects the operation of the LD element 411. Specifically, image recording is adversely affected, for example, ringing may occur in the obtained image signal to cause image blurring.
[0023]
Therefore, in order to prevent this in the apparatus of this embodiment, a current line termination 316 is provided as a termination resistor on the voltage controlled current source 313 side, and the resistance value of the current line termination 316 is set in accordance with the characteristic impedance of the current cable 91. Value, specifically, a substantially equal resistance value. That is, by matching the impedance, the light source driving unit 30 that is hardly affected by the length (characteristic impedance) of the current cable 91 is realized, and the above-described adverse effects on image recording are prevented.
[0024]
However, if a termination resistor is connected to the output of the current source in this way, an error current flows through the current line termination 316 according to the operating voltage value, so that the current value when the LD element 411 is active can be accurately controlled. Is important. However, the accuracy of the current value when the LD element 411 is inactive is not a problem.
[0025]
Therefore, paying attention to this point, with the configuration as described above, the termination power supply voltage Vtt of the current line termination 316 is controlled to be approximately equal to the operating voltage value at the set current value Is of the LD element 411, so that the LD element 411 is activated. The current value flowing through the current cable 91 is substantially matched with the set current value of the voltage controlled current source 313 (the error current flowing through the current line termination 316 is suppressed).
[0026]
The signal cable 92 is also connected with a signal line terminal 413 in the recording unit 41. Then, by making the resistance value of the signal line terminal 413 substantially equal to the characteristic impedance of the signal cable 92, that is, by impedance matching, reflection at the switch circuit 412 in the signal cable 92 is prevented. Details of the signal line termination 413 will be described later.
[0027]
Further, the current suppression control unit 317 is also connected to the voltage control current source 313, generates a current suppression signal CD from the input image signal GIi and the input image clock signal CL, and sends the current suppression signal CD to the voltage control current source 313. Details of the current suppression control unit 317 will be described later.
[0028]
FIG. 3 is a diagram showing a circuit configuration of the recording unit 41. A switch element 412a made of a power MOS FET is connected in parallel to the LD element 411, and the current supplied from the current cable 91 flows through the LD element 411 as it is when the switch element 412a is off. Flowing through 412a, the LD element 411 is switched to the inactive state.
[0029]
The signal cable 92 is connected to a signal line terminal 413 having a terminal resistance composed of resistors 413a and 413b, and is connected to a switch circuit 412 via a line receiver 414. The on / off control signal generated from the input image signal GIi is given to the recording unit 41 from the signal cable 92 as a digital signal. Then, the signal is inverted by the inverter 412b in the switch circuit 412, and after passing through the resistor 412c, an inverting circuit including resistors 412d and 412e and an operational amplifier 412f, a resistor 412g, and a buffer amplifier including transistors 412h and 412i After passing through a drive circuit 4121 having a resistor 412j, the gate terminal of the switch element 412a is connected. Accordingly, the LD element 411 is controlled to be turned on / off by driving the gate of the switch element 412a. A protective diode 415 is connected in parallel to the LD element 411 so as to absorb a spike in the reverse direction with respect to the LD element 411.
[0030]
Further, the parallel circuit composed of the switch element 412a, the LD element 411, and the diode 415 is provided with a resonance prevention mechanism as shown in detail later with reference to FIG.
[0031]
FIG. 4 is a configuration diagram of the voltage controlled current source 313, the buffer amplifier 315, and the current line termination 316 in the light source driving circuit 31. The control voltage Vcc supplied from the DA conversion circuit 312a in the voltage control current source 313 is applied to a current supply circuit 3131 including resistors 313a to 313d, an operational amplifier 313e, a transistor 313f, and a resistor 313g. As a result, the output current value of the transistor 313f is stabilized at (Vcc + Va) / R5. Here, the control voltage Vcc is a negative value.
[0032]
The DA conversion circuit 312b is connected to a buffer amplifier 315 including a resistor 315a, an operational amplifier 315b, and a resistor 315c, and the buffer amplifier 315 is connected to the current cable 91 via a resistor 316a of a current line termination 316.
[0033]
Then, the Vtt conversion table 314 outputs the termination power supply voltage value data corresponding to the input set current value data to the DA conversion circuit 312b, and the termination power supply voltage Vtt passes through the buffer amplifier 315 from the DA conversion circuit 312b. Is output. Therefore, an accurate terminal power supply voltage Vtt can be given.
[0034]
The current reduction circuit 3132 receives the current suppression signal CD that is an output signal of the current suppression control unit 317 of the light source driving unit 30 and reduces the output current of the voltage control current source 313.
[0035]
In general, in an image recording apparatus using a high-output light source such as a laser diode, when the switch circuit is on (the LD element 411 is inactive), the voltage value on the LD element side decreases to nearly 0 V. The heat generation in the current source that continues to flow increases. Therefore, the apparatus according to the first embodiment includes a current suppression control unit 317, and the current suppression control unit 317 continues the period during which the intermediate image signal GMi is off (the LD element 411 is inactive) for a predetermined duration or longer. In this case, the output current of the voltage controlled current source 313 is reduced, while the intermediate image signal GMi transitions from OFF to ON (the active state of the LD element 411 is required) at a time point before a predetermined pre-period. It has a function of returning the output current of the current source 313 to a set value, and the heat generation of the voltage controlled current source 313 is suppressed.
[0036]
Specifically, such control is realized by the current suppression signal CD input from the current suppression control unit 317 to the input terminal INT.
[0037]
The current suppression signal CD normally outputs an L (low) level signal, whereas the input image signal GIi is off for a predetermined duration or more and is turned on for a predetermined pre-period. This signal is an H (high) level signal only when the condition of is satisfied, and is generated by a current suppression control unit 317 described later.
[0038]
In the current reduction circuit 3132, the collector of the transistor 313s is connected to the output terminal OT of a constant current source 3132a configured by resistors 313h and 313i, a transistor 313j, and a Zener diode 313k, and the output terminal OT passes through the resistor 313m. The resistor 313n is also connected.
[0039]
When an H level current suppression signal CD is input to the current reduction circuit 3132, the transistor 313 s is turned off via the inverter 313 q whose resistance is grounded via the resistor 313 p and the resistor 313 r, and the transistor 313 t is turned on so that the resistor 313 t is turned on. By driving the potential at the middle point of 313a and 313b to near -Va, the output current of the voltage controlled current source 313 to the current cable 91 becomes approximately 0A. Conversely, when the L level current suppression signal CD is input to the current reduction circuit 3132, the transistor 313 s is turned on, the transistor 313 t is turned off, and the control voltage Vcc of the DA conversion circuit 312 a remains as it is as the voltage control current source 313. Will be given.
[0040]
FIG. 5 is a configuration diagram of the current suppression control unit 317. The input image signal GIi, which is an original signal, is simultaneously input to two shift registers 317a and 317b driven by the input image clock signal CL. Among them, the shift register 317a is a delay unit that supplies a signal delayed by a necessary predetermined clock cycle to the later-described delay compensation circuit 318 as an intermediate image signal GMi.
[0041]
The QA to QH outputs of the shift register 317b are a plurality of image signals delayed by different clock cycles. The plurality of image signals are subjected to multi-stage OR operation in an OR circuit group 3171 including OR circuits 317c to 317i, and then input to a D-flip flop circuit 317j, thereby generating a current suppression signal CD. , And supplied to the current reduction circuit 3132 of the voltage controlled current source 313.
[0042]
FIG. 6 is a timing chart of the current suppression control unit 317 in the first embodiment. In the first embodiment, the period during which the intermediate image signal GMi is off (the LD element 411 is inactive) is a continuous period, and continues for 4 clock cycles or more (for example, the period Tp1). On the contrary, the current suppression signal CD changes from the H level to the L level three clock cycles (for example, the period Tp2) as a pre-period when the intermediate image signal GMi is turned on (the LD element 411 becomes active). Switch to level. As a result, an instruction to reduce the output current value of the voltage controlled current source 313 is given, and the output current is controlled as described above.
[0043]
As shown in FIG. 6, in this example, the state in which the intermediate image signal GMi is OFF continues for 4 clock cycles, and the current suppression signal CD is set to the H level only before 3 clock cycles when the intermediate image signal GMi is turned ON. Therefore, in practice, the current suppression signal CD is output as the H level only when the input image signal GIi is kept off for 7 clock cycles or more. For example, in the period Tp3, the intermediate image signal GMi is off for 5 clock cycles, but the current suppression signal CD remains at the L level.
[0044]
The reason why the intermediate image signal GMi obtained by delaying the input image signal GIi by a predetermined period as described above is supplied to the delay compensation circuit 318 is before the input image signal GIi is turned on after the light source current ILD is suppressed. In order to bring the current suppression signal CD to the L level before the setting period (three clock cycles before in the example of FIG. 6), the image signal for turning on / off the switch circuit is reversed only for a predetermined delay period. By delaying and detecting the on / off change of the input image signal by the detecting means comprising the aforementioned 317b, 3171, 317j, the time point when the image signal changes from off to on is prefetched.
[0045]
5 and 6, the reset signal RS and the set signal SS are asynchronous signals used when the shift registers 317a and 317b and the D-flip flop circuit 317j are initialized.
[0046]
FIG. 7 is a diagram showing a configuration for preventing resonance in the recording unit 41. Regarding the connection between the switch circuit 412 and the LD element 411 in the recording unit 41, there are two resonance points as described below. The switch circuit 412 and the LD element 411 are connected by a short wiring. When the switching speed of the switch element 412a is high, the inductance L (inductive component) of this wiring is a capacitive component of other elements. Specifically, a parallel resonance circuit is formed with the output capacitance Co of the switching element 412a and the junction capacitance Cj of the LD element 411, which adversely affects the current switching characteristics of the LD element 411.
[0047]
The first resonance point occurs when the switch element 412a is turned on / off, that is, when the current to the LD element 411 rises, and the resonance frequency f1 is determined by the output capacitance Co and the wiring inductance L. Since the LD element 411 is turned on, the junction capacitance Cj is hardly involved in the resonance frequency f1.
[0048]
The second resonance point occurs when the switch element 412a is turned off / on, that is, when the current of the LD element 411 falls, and the resonance frequency f2 is the junction capacitance Cj and the inductance L of the wiring connected to the LD element 411. Determined by Since the switching element 412a is turned on, the output capacitance Co is hardly involved in the resonance frequency f2.
[0049]
In FIG. 7, the output capacitance Co and the junction capacitance Cj are shown for the sake of understanding. However, the output capacitance Co and the junction capacitance Cj are actually included in the switch element 412a and the LD element 411, respectively. Further, since Co> Cj, the resonance frequency is f1 <f2.
[0050]
In order to prevent such resonance, the apparatus of the first embodiment includes independent resonance prevention mechanisms for these different resonance points as shown in FIG. That is, for the first resonance point, a series resonance circuit including a capacitor 412k (capacitance C1), a coil 412m (inductance L1), and a damping adjustment resistor 412n is connected in parallel with the switch element 412a, and C1 Resonance at the resonance frequency f1 can be prevented by absorbing the resonance component of the current with = Co and L1 = L.
[0051]
As for the resonance point of the resonance frequency f2, it is possible to use the same means as that of the resonance frequency f1, but the apparatus of the first embodiment is connected in parallel to the LD element 411 as shown in FIG. Similarly, resonance at the resonance frequency f2 is prevented by connecting a damping control resistor 416 in series with the protective diode 415.
[0052]
FIGS. 8A and 8B are diagrams showing measured switching waveforms of the drain-source voltage Vds and the light source current ILD of the switch element 412a, respectively. As shown in FIG. 8, a good switching characteristic without such oscillation was obtained by the resonance prevention mechanism for the two resonance points.
[0053]
FIG. 9 is a timing chart showing the reason why the on / off timing compensation is necessary and how to provide the compensation value in the switch element 412a. As shown in FIGS. 9A to 9D, when the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a, the drain current Id is turned off after the drive voltage Vgs is changed from off to on. The transition delay time Ton from when the drive voltage Vgs transitions from on to off after the drive voltage Vgs transitions from on to off is not the same as the transition delay time Toff from when the drain current Id transitions from on to off. > Ton. This difference in transition delay time is not a problem when the image signal frequency is low, but as the frequency increases, in the light source current ILD, the on time becomes shorter than the off time as shown in FIG. As a result, an error occurs in the width in the main scanning direction (X-axis direction in FIG. 1) of the line in the sub-scanning direction (Y-axis direction in FIG. 1) and the space between the lines. The image recording quality deteriorates, for example, the image quality decreases.
[0054]
In order to solve this problem, in the first embodiment, the ON period of the light source current ILD is increased by increasing the OFF period of the drive voltage Vgs of the switch element 412a by the difference between the ON and OFF transition delay times, that is, Toff−Ton. Compensates for time reduction. Specifically, the delay compensation circuit 318 performs compensation so as to obtain the drive voltage Vgs, drain current Id, and light source current ILD as shown in FIGS. As can be seen by comparing FIG. 9 (e) and FIG. 9 (g), the light source current ILD is turned off only during the period corresponding to the drive voltage Vgs, and accurate on / off control of the LD element 411 is performed. I understand that.
[0055]
FIG. 10 is a diagram showing the configuration of the delay compensation circuit 318. The delay compensation circuit 318 includes a delay element 318a and an OR circuit 318b. In this circuit, the OR circuit 318b performs an OR operation on the input intermediate image signal GMi and the delayed image signal GDi which is an image signal delayed by Toff-Ton by the delay element 318a. As a result, a compensated image signal GAi, which is an on / off delay compensated image signal, is obtained. FIG. 11 is a timing chart in the delay compensation circuit 318. FIG. 11 shows that the compensated image signal GAi is compensated (extended) by Toff-Ton with respect to the intermediate image signal GMi.
[0056]
As described above, according to the first embodiment, the light source driving unit 30 including the voltage controlled current source 313 and the recording head unit 40 including the switch circuit 412 and the LD element 411 are connected to each other with the current cable 91 and the signal. Since the recording head unit 40 is configured as a separate unit connected by a transmission line such as the cable 92, the recording head unit 40 can be downsized, and the moving mechanism of the recording head unit 40 can also be downsized. Can do.
[0057]
Further, since the light source driving circuit 31 is separated from the recording head unit 40 and is arranged to easily dissipate the heat of the internal voltage control current source 313, the heat dissipation characteristics can be improved.
[0058]
In addition, since the voltage-controlled current source 313 side is terminated by the current line termination 316 that is a termination resistance corresponding to the characteristic impedance of the current cable 91, an open-end reflected wave toward the LD element 411 can be suppressed, and thus the LD element 411. Thus, the switching characteristics are good, and the image recording quality can be kept good.
[0059]
Further, the terminal power supply voltage Vtt corresponds to a voltage drop caused by the LD element 411 when a current equal to the set current value Is flows through the current cable 91 and a light source current ILD corresponding to the forward current flows through the LD element 411. Control to the specified value. More precisely, the termination power supply voltage Vtt is controlled to a value equal to the sum of the voltage drop and the voltage drop caused by the current cable 91. Therefore, an error current flowing through the current line termination 316 when the LD element 411 is active can be suppressed, and a better image recording can be performed by controlling the current to the LD element 411 to a predetermined current value. As described above, the voltage drop of the current cable 91 is ignored, and the terminal power supply voltage Vtt may be made equal to only the voltage drop caused by the LD element 411 through which the light source current ILD corresponding to the set current value Is flows. There is no practical problem.
[0060]
Further, the switching element 412a includes a transition delay time Ton until the drain current Id transitions from off to on after the drive voltage Vgs transitions from off to on, and a drain after the drive voltage Vgs transitions from on to off. The transition delay time Toff until the current Id transitions from on to off is not the same, and the delay compensation circuit 318 that compensates for the difference between these transition delay times (Toff-Ton) is provided. Can be recorded, and further excellent image recording can be performed.
[0061]
In addition, since the anti-resonance mechanism that prevents the resonance due to the inductive component and the capacitive component between the LD element 411 and the switch circuit 412 is provided, the switch circuit 412 can have good switching characteristics without oscillation. Even better image recording can be performed.
[0062]
In addition, when the image signal remains off for a predetermined duration or longer, the supply current value from the voltage control current source 313 is reduced, and after the supply current value is reduced, the image signal returns from off to on. Since the supply current value from the voltage controlled current source 313 is restored at a time point earlier than a predetermined pre-period, heat generation by the voltage controlled current source 313 during a period in which the image signal is in an off state can be suppressed, and heat storage As well as low power consumption and low operating costs.
[0063]
Further, the input image signal GIi is delayed by a predetermined delay time, the delayed signal is output as the intermediate image signal GMi, and the level of the input image signal GIi is detected to change the image signal from OFF to ON. In order to read the current time point in advance and return the supply current value from the voltage control current source 313 in response to the detection, the supply current value from the voltage control current source 313 is returned at a time point preceding by a predetermined pre-period. The configuration can be easily realized.
[0064]
<< 1-2. Modified example of the first embodiment >>
FIG. 12 is a diagram illustrating a modification of the delay compensation circuit according to the first embodiment. The delay compensation circuit 320 includes a delay element 320a, D-flip flop circuits 320b and 320c, and an OR circuit 320d. By inputting an intermediate image clock signal MCL synchronized with the intermediate image signal GMi to the clock terminal side of the delay element 320a. A delay clock signal CLD of a predetermined time can be obtained, and input to the OR circuit 320d via the D-flip flop circuit 320c, and ORed with the intermediate image signal GMi through the D-flip flop circuit 320b. By doing so, the same delay compensation as in FIG. 10 is performed.
[0065]
FIG. 13 is a timing chart in this modification. FIG. 13 shows that the compensated image signal GAi is compensated (extended) for the Toff-Ton time with respect to the intermediate image signal GMi that has passed through the D-flip flop circuit 320b. 12 and 13, the reset signal RS and the set signal SS are asynchronous signals used when the D-flip flop circuits 320b and 320c are initialized.
[0066]
In the delay compensation circuit of FIG. 10 described above, the recording head unit requires delay elements by the number of input image signals GIi (the number of channels n), but the delay compensation circuit of this modification has a common input image clock signal CL. By using this, it is only necessary to provide one common delay element, so that the number of delay elements can be reduced, and it is effective in terms of circuit integration (LSI implementation) and cost reduction in a multi-channel device. .
[0067]
<2. Second Embodiment>
FIG. 14 is a configuration diagram of a light source driving circuit and a recording unit in the second embodiment. As shown in FIG. 14, in the second embodiment, a constant voltage source 321 is connected to the ground side of the current line termination 316 in the first embodiment shown in FIG. 2, and a constant voltage Vcon is applied. The inter-terminal voltage Vb applied to the current line termination 316 can be measured via the AD conversion circuit 322. Specifically, the difference between the potential Va of the terminal on the current cable 91 side of the current line termination 316 and the constant voltage Vcon (potential from ground) output from the constant voltage source 321 is obtained, and this is calculated as the terminal of the current line termination 316. The inter-voltage Vb is used.
[0068]
Prior to actual image recording, the relationship between the measured terminal voltage Vb and the set current value Is and the relationship between the terminal voltage Vb and the actual current value Ir supplied to the current cable 91 are obtained in advance. From the relationship, a relationship between the set current value Is and the actual current value Ir is obtained in advance. In actual image recording, the set current value is controlled so as to control the actual current value Ir supplied to the current cable 91 so that the light source current ILD supplied to the LD element 411 becomes a current value required for drawing. By setting Is, good drawing is performed.
[0069]
FIG. 15 is an explanatory diagram of a method of converting the actual current value Ir and the set current value Is. Hereinafter, the setting procedure of the set current will be described with reference to FIG. First, the inter-terminal voltages Vb1 and Vb2 of the current line termination 316 with respect to two different set current values Is1 and Is2 are measured to obtain actual current values Ir1 and Ir2. Here, the actual current value Ir is obtained by the following equation.
[0070]
Ir = set current value Is− (current line termination terminal voltage Vb / current line termination resistance value)
Next, correction straight lines AL1 and AL2 in FIG. 15 are obtained from the set current values Is1 and Is2, the terminal voltages Vb1 and Vb2, and the actual current values Ir1 and Ir2.
[0071]
The above operation is performed in advance, and in actual image recording, a set current value Isx corresponding to the actual current value Irx required for driving the LD element 411 is calculated on the contrary, and such a set current value Isx is calculated. By setting, the LD element 411 can be driven with the actual current value Irx.
[0072]
Further, the delay compensation circuit 323 of the light source driving circuit 31 in the second embodiment has a configuration in which different delay compensation times can be input and set according to the set current value Is.
[0073]
The timing compensation means for turning on and off the light source current ILD caused by the time difference between the transition delay time Ton and the transition delay time Toff has already been described with reference to FIG. 9 in the first embodiment. The rise time Tr and fall time Tf of the light source current ILD itself differ depending on the load condition on the output side.
[0074]
FIG. 16 is a timing chart showing changes in delay compensation time with respect to changes in the light source current ILD when the rise time Tr and the fall time Tf of the light source current ILD are different. In this case, however, as shown in FIG. 16, the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a. FIG. 16 illustrates how much the delay compensation time ΔTn (n is a natural number) required when the set current value Is is changed.
[0075]
In this example, when the set current value Is1 and the set current value Is2 = 0.75Is1 are set, the time from when the output becomes 50% until it becomes 50% again is time T1 and T2, respectively. Therefore, delay compensation for the time difference between the rise time Tr and the fall time Tf is required. The specific delay compensation time at this time is as follows. When the set current value Is1 is set, ΔT1 = 0.5 (Tr−Tf) is necessary as the delay compensation time for the time T1, but when the set current value Is2 is set, the delay compensation time for the time T2 is set. Needs to be ΔT2 = 0.75 × 0.5 (Tr−Tf).
[0076]
FIG. 17 is a diagram showing the internal configuration of the delay compensation circuit 323. As shown in FIG. 17, the delay compensation circuit 323 includes a selector 323a and a delay circuit 323b. The selector 323a can receive a delay value setting signal DS from setting input means (not shown), and image signals D1 to Dn (n: natural number) compensated for delay by various different delay times from the delay circuit 323b. Have been entered. Then, when the delay value corresponding to the rising time Tr and the falling time Tf at the set current value Is measured in advance by the operator is input to the selector 323a, the selector 323a applies the intermediate image signal GMi to the input intermediate image signal GMi. Only the compensated image signal GAi that has been delay compensated for a time corresponding to the delay value setting signal DS is selectively output. The delay circuit 323b having such a function may be a circuit provided with a plurality of delay compensation circuits 318 shown in FIG. 8 according to the first embodiment having different delay times of the delay elements 318a. .
[0077]
Specifically, the delay value compensates for the decrease in the on time of the light source current ILD due to the fact that the transition delay time Ton from the off-to-on state of the drain current Id in FIG. In other words, if the sum of the fixed component and the so-called fluctuation component that compensates for the difference between the rise time Tr and the fall time Tf of the light source current ILD in FIG. The difference between the time and the inactive time can be compensated, and the image output state is the best.
[0078]
As described above, according to the second embodiment, there is an effect other than the effect of suppressing the error current flowing in the current line termination 316 in the first embodiment, and the current line termination 316 is a voltage. A constant voltage source 321 connected in parallel with the control current source 313 and connected in series with the current line termination 316 and in parallel with the voltage control current source 313, and between the terminals applied to the current line termination 316 Since the AD converter circuit 322 for detecting the voltage Vb is provided, the voltage is supplied to the current cable 91 obtained from the set current value Is set in the voltage controlled current source 313 and the inter-terminal voltage Vb applied to the current line termination 316. The relationship between the actual current value Ir and the set current value Is can be determined in advance, and the set current value Is can be set so that an ideal current value is supplied to the current cable 91. The current supplied to the device 411 to stabilize, it is possible to perform stable image recording quality.
[0079]
<3. Third Embodiment>
FIG. 18 is a configuration diagram of the light source driving unit 35 and the recording head unit 45 in the third embodiment. As shown in FIG. 18, in the third embodiment, the configuration in which the light source driving circuit and the recording unit in the first embodiment shown in FIG. It is said. That is, each component other than the line driver 319 and the signal line termination 413 is provided for the number of channels.
[0080]
The light source driving unit 35 includes a parallel / serial converter 351, and conversely, the recording head unit 45 includes a serial / parallel converter 451. However, the delay compensation circuit 452 having the same structure as the delay compensation circuit 318 in the first and second embodiments is provided not in the light source driving unit 35 but in the recording head unit 45. Accordingly, between the light source driving unit 35 and the recording head unit 45, more specifically, between the line driver 352 in the light source driving unit for sending the delay value setting signal DS and the delay compensation circuit 452 in the recording head unit 45. Are connected by a control cable 93.
[0081]
The parallel / serial converter 351 is connected to the serial / parallel converter 451 in the recording head unit 45 via the line driver 319, the signal cable 92, the line driver 353, and the synchronization signal cable 94.
[0082]
In the recording head unit 45, the control cable 93 is provided with a control line termination 453 having a resistance value substantially equal to the characteristic impedance of the control cable 93 and terminated. Similarly, in the recording head unit 45, the synchronization signal cable 94 is also provided with a synchronization line termination 454 having a resistance value substantially equal to its characteristic impedance, and terminated.
[0083]
The current cable 91, the signal cable 92, the control cable 93, and the synchronization signal cable 94 form a cable bundle.
[0084]
The parallel input image signal GIi (i = 1 to n) is delayed by the current suppression control unit 317, and then parallel / serial converted by the parallel / serial converter 351 using the serialized clock signal SCL. The intermediate image signal GMS and the synchronization signal SY are sent to the recording head unit 45 via the line driver 319, the signal cable 92, the line driver 353, and the synchronization signal cable 94, respectively. Then, in the recording head unit 45, the serialized parallel image signal is generated again by the serial / parallel converter 451 from the serialized intermediate image signal GMS and the synchronization signal SY that are sent, and the delay compensation circuit 318 generates the parallelized image signal. To the switch circuit 412. As a result, the number of signal cables is reduced.
[0085]
The delay value setting signal DS is sent from the light source driving unit 35 to the delay compensation circuit 318 in the recording head unit 45 via the line driver 352 and the control cable 93.
[0086]
Other configurations and operations of the respective parts are substantially the same as those in the first embodiment.
[0087]
When the same control cable 93 as the signal cable 92 is used, the control line termination 453 can have the same resistance value as the signal line termination 413.
[0088]
Furthermore, in the third embodiment, an example in which a serialized image signal is sent to the recording head unit 45 with one signal cable 92 has been shown. However, a serialized image signal is sent with a plurality of signal cables. It is good. In the case of a single signal cable, the frequency of the serialized clock signal SCL is increased by N times (N: natural number) with respect to the input image clock signal CL, compared with the first and second embodiments. It is possible to reduce the number of signal cables 92 to about 1 / N.
[0089]
As described above, according to the third embodiment, the same effect as that of the first embodiment is obtained, and the serialized image signal is recorded as a recording unit by the signal cable 92 that is a transmission line. After being transmitted to the head unit 45, it is parallelized by the serial / parallel converter 451 provided in the recording head unit 45, and each image signal is recorded by the LD elements 411 which are a plurality of light sources. Compared with a device for sending an image signal to the recording head unit 45, the number of signal cables is reduced, and the device can be manufactured at a low manufacturing cost.
[0090]
<4. Modification>
Although an example of an image recording apparatus has been described in the above embodiment, the present invention is not limited to this.
[0091]
For example, in the above embodiment, the transmission cable such as the current cable and the signal cable is a coaxial cable, but it may be a line having a stable impedance such as a feeder line.
[0092]
In the above embodiment, the LD element is provided as the light source. However, a gas laser or a solid laser may be used.
[0093]
In the above embodiment, the laser beam is irradiated when the image signal is on, and the laser beam is not irradiated when the image signal is off. However, whether the desired printing plate film is a negative type or a positive type Depending on the form of the image signal, the control may be reversed (the laser light is controlled to be turned off and on in response to the image signal being turned on and off, respectively).
[0094]
Further, as shown in FIG. 5 as a configuration for reducing and controlling the output current of the voltage controlled current source 313 in the first embodiment, the intermediate image signal GMi obtained by delaying the input image signal GIi is converted into the LD element. On the other hand, by using it for on / off control, the time point when the image signal changes from off to on is prefetched. In this embodiment, a pulsed control signal that rises only at the timing of 3 clock cycles) is prepared separately, and the output current of the voltage controlled current source 313 is monitored by monitoring it in synchronization with the input image signal GIi. Reduction control may be performed.
[0095]
Also, compensation for the difference between the transition delay time Ton and the transition delay time Toff shown in FIG. 9 in the first embodiment, and the rise time Tr and fall time Tf shown in FIG. 16 in the second embodiment. In both cases, the delay compensation when the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a has been described as an example. However, the switch element 412a has different on-time and off-time. In the case of the apparatus, these delay compensations can be similarly performed.
[0096]
Further, in the third embodiment, the intermediate image signal GMi parallelized in the image signal processing unit is serialized and then sent to the recording head unit 40. However, the serial image from the image signal generating circuit 10 is used. The signal GIS may be supplied to the light source driving unit 30 as it is and transmitted to the recording head unit 40 as it is.
[0097]
【The invention's effect】
As described above, according to the first and second aspects of the present invention, when the state in which the image signal is at the second level continues for a predetermined duration or longer, the supply current value from the power supply is reduced while the supply is reduced. After the current value is decreased, the image signal is set to the second level in order to return the supply current value from the power source at a time point that is a predetermined pre-period before the image signal returns from the second level to the first level. Therefore, heat generation by the power source during a certain period can be suppressed, heat storage is small, power consumption is small, and operation cost is low.
[0098]
In particular, according to the invention of claim 2, by delaying the original signal as the basis of the image signal by a predetermined delay time, outputting the delayed signal as the image signal, and detecting the level change of the original signal In order to pre-read the time point when the image signal changes from the second level to the first level and to restore the supply current value from the power source in response to the detection, supply from the power source at a time point before a predetermined pre-period A configuration for restoring the current value can be easily realized.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of an image recording apparatus according to a first embodiment.
FIG. 2 is a configuration diagram of a light source driving circuit and a recording unit in the first embodiment.
FIG. 3 is a diagram illustrating a circuit configuration of a recording unit.
FIG. 4 is a configuration diagram of a voltage-controlled current source, a buffer amplifier, and a current line termination in a light source driving circuit.
FIG. 5 is a configuration diagram of a current suppression control unit.
FIG. 6 is a timing chart of a current suppression control unit according to the first embodiment.
FIG. 7 is a diagram illustrating a configuration for preventing resonance in a recording unit.
FIG. 8 is a diagram showing measured switching waveforms of a drain-source voltage Vds and a light source current ILD of a switch element.
FIG. 9 is a timing chart showing the reason why on / off timing compensation is necessary and how to give a compensation value in a switch element;
FIG. 10 is a diagram illustrating a configuration of a delay compensation circuit.
FIG. 11 is a timing chart in the delay compensation circuit.
FIG. 12 is a diagram showing a modification of the delay compensation circuit.
FIG. 13 is a timing chart in a modified example of the delay compensation circuit.
FIG. 14 is a configuration diagram of a light source driving circuit and a recording unit in the second embodiment.
FIG. 15 is an explanatory diagram of a method of converting an actual current and a set current value.
FIG. 16 is a timing chart showing changes in delay compensation time when the rising time Tr and the falling time Tf are different.
FIG. 17 is a diagram illustrating an internal configuration of a delay compensation circuit.
FIG. 18 is a configuration diagram of a light source driving unit and a recording head unit in a third embodiment.
[Explanation of symbols]
1 Image recording device
313 Voltage controlled current source (power supply)
317 Current suppression control unit (control means)
317a Shift register (delay means)
317b shift register
317j D-flip flop circuit
411 LD element (light source)
412 Switch circuit
3171 OR circuit group (detection means together with 317b, 317j)
CD current suppression signal
GIi input image signal
GMi intermediate image signal

Claims

When the image signal is at the first level, a current supplied from a power source is supplied to the light source, and when the image signal is at the second level, the current is passed by avoiding the light source, thereby irradiating light from the light source. An image recording apparatus for recording an image by switching between non-irradiation,
When the state where the image signal is at the second level continues for a predetermined duration or longer, the supply current value from the power source is reduced, and after the supply current value is reduced, the image signal is changed to the second level. Control means for restoring the supply current value from the power source at a time point before a predetermined pre-period from returning from the level to the first level;
An image recording apparatus comprising:

The image recording apparatus according to claim 1,
The control means is
Delay means for delaying the original signal that is the basis of the image signal by a predetermined delay time, and outputting the delayed signal as the image signal;
Detecting means for prefetching a time point when the image signal changes from the second level to the first level by detecting a level change of the original signal;
Means for returning the supply current value from the power source in response to the detection;
An image recording apparatus comprising: