CN114421934A - 占空比调节电路及输出电路 - Google Patents

占空比调节电路及输出电路 Download PDF

Info

Publication number
CN114421934A
CN114421934A CN202111564229.4A CN202111564229A CN114421934A CN 114421934 A CN114421934 A CN 114421934A CN 202111564229 A CN202111564229 A CN 202111564229A CN 114421934 A CN114421934 A CN 114421934A
Authority
CN
China
Prior art keywords
current mode
mode logic
differential signal
circuit
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111564229.4A
Other languages
English (en)
Inventor
杨一帆
王悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puyuan Jingdian Technology Co ltd
Original Assignee
Puyuan Jingdian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puyuan Jingdian Technology Co ltd filed Critical Puyuan Jingdian Technology Co ltd
Priority to CN202111564229.4A priority Critical patent/CN114421934A/zh
Publication of CN114421934A publication Critical patent/CN114421934A/zh
Priority to PCT/CN2022/114170 priority patent/WO2023116008A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种占空比调节电路及输出电路。占空比调节电路包括：输入模块、电流模式逻辑模块和输出模块。电流模式逻辑模块，包括至少两支电流模式逻辑电路，至少两支电流模式逻辑电路工作时对差分信号占空比的调节程度不同，电流模式逻辑电路与输入模块连接，以接收输入模块输入的初始差分信号；输出模块，输出模块与至少一支电流模式逻辑电路连接，以输出目标差分信号。该占空比调节电路，各电流模式逻辑电路对差分信号占空比的调节程度不同，使得占空比调节电路对初始差分信号的占空比调节的范围可准确、灵活地调节，设计简单，具有较高的可复制性，在版图设计时更加便捷。

Description

占空比调节电路及输出电路
技术领域
本发明涉及集成电路领域，尤其涉及一种占空比调节电路及输出电路。
背景技术
差分信号常用于集成电路中，对差分信号的占空比调节是研发人员需要关注的问题。
为了实现占空比调节，可以以数模转换器(Digital to Analog Converter，DAC)控制占空比调节的模拟占空比调节电路。然而，利用数模转换器DAC控制占空比调节电路的设计复杂、版图占用资源较多。
发明内容
为了解决上述问题，本发明提供一种设计更简单的占空比调节电路及输出电路。
为解决上述技术问题，本发明是这样实现的：
第一方面，本发明提供一种占空比调节电路，所述占空比调节电路包括：
输入模块，用于将初始差分信号输入至电流模式逻辑模块；
所述电流模式逻辑模块，包括至少两支电流模式逻辑电路，所述至少两支电流模式逻辑电路工作时对差分信号占空比的调节程度不同，所述电流模式逻辑电路与所述输入模块连接，以接收所述输入模块输入的初始差分信号；
输出模块，所述输出模块与至少一支所述电流模式逻辑电路连接，以输出目标差分信号，所述目标差分信号为所述初始差分信号经至少一支所述电流模式逻辑电路调节的差分信号。
第二方面，本发明提供一种输出电路，包括初始差分信号和如上任一项所述的占空比调节电路，所述初始差分信号经所述输入模块输入至所述占空比调节电路，根据所述初始差分信号的占空比，选择所述占空比调节电路中的一支所述电流模式逻辑电路以对所述初始差分信号的占空比进行调节，所述输出模块用于输出符合预设占空比条件的目标差分信号。
本发明提供的占空比调节电路，各电流模式逻辑电路对差分信号占空比的调节程度不同，使得占空比调节电路对初始差分信号的占空比调节的范围可准确、灵活地调节，设计简单，具有较高的可复制性，在版图设计时更加便捷。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部件，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
在附图中：
图1为本发明实施例占空比调节电路的第一种实施方式的结构示意图；
图2为本发明实施例占空比调节电路的第二种实施方式的结构示意图。
附图标记：
图3为本发明实施例中经过单个电流模式逻辑电路得到目标差分信号的一种波形示意图；
图4为本发明实施例中经过单个电流模式逻辑电路得到目标差分信号的又一种波形示意图。
附图标记：
100-占空比调节电路；10-输入模块；20-输出模块；30-电流模式逻辑模块；31-第一电流模式逻辑电路；32-第二电流模式逻辑电路；33-第三电流模式逻辑电路；3N-第N电流模式逻辑电路；
VCC-电源端；GND-接地端；Q-晶体管；Rc-集电极电阻；Idc-电流源；MUX-多路选择器；VC-开关；VC1-第一开关；
Figure BDA0003421678370000021
-第二开关；VIP-第一输入端子；VIN-第二输入端子；VOP-第一输出端子；VON-第二输出端子。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部件实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了实现占空比调节，包括以互补金属氧化物半导体(ComplemeNtary Metal-Oxide-SemicoNductor，CMOS)电路为主的数字占空比调节电路和以数模转换器(Digitalto Analog Converter，DAC)控制占空比调节的模拟占空比调节电路。CMOS逻辑电路由于采用单端输入单端输出导致工作频率不能太高，使其在高频应用受限，而利用数模转换器DAC控制占空比调节的设计复杂，可见相关占空比调节电路存在无法适用于高频段或设计复杂的问题。
为此，本发明实施例提供一种占空比调节电路100。
如图1和图2所示，本发明实施例提供一种占空比调节电路100，包括输入模块10、电流模式逻辑模块30和输出模块20。其中，输入模块10用于将差分信号源输入至电流模式逻辑模块30。电流模式逻辑模块30包括至少两支电流模式逻辑电路，图1中以包括第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N为例进行说明。第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N工作时对差分信号占空比的调节程度不同。电流模块逻辑电路与输入模块10连接，以接收输入模块10输入的初始差分信号，输出模块20与至少一支电流模式逻辑电路连接，用于输出目标差分信号，该目标差分信号为初始差分信号经该电流模式逻辑电路调节的差分信号。例如图1中第二电流模式逻辑电路32与输入模块10连接，输出模块20与第二电流模式逻辑电路32连接，用于输出目标差分信号，该目标差分信号为初始差分信号经第二电流模式逻辑电路32调节的差分信号。当然，也可以是第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N均与输入模块10连接，或者，第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N均与输出模块20连接。
本发明实施例的占空比调节电路100，第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N工作时对差分信号占空比的调节程度不同，使得初始差分信号输入后占空比可以被其中一个电流模式逻辑电路调节。在占空比调节电路100中，可以根据初始差分信号与目标差分信号之间的占空比差异程度，选择不同的电流模式逻辑电路以对差分信号的占空比进行不同程度的调节；或者对初始差分信号进行不同程度的占空比调节以得到不同的目标差分信号。相比相关技术，本发明实施例提供的占空比调节电路100，各电流模式逻辑电路对差分信号占空比的调节程度不同，可以根据需要选择对占空比进行调节的电流模式逻辑电路，使得占空比调节电路对初始差分信号的占空比调节的范围可准确、灵活地调节，设计更简单，电流模式逻辑模块30中包括至少两支电流模式逻辑电路，因此具有较高的可复制性，在版图设计时更加便捷。
此外，电流模式逻辑电路可以是基于现有的电流模式逻辑(CML，CurreNt ModeLogic)中设置不同的集电极电阻得到的，由于CML能够适用于高频信号，因此，本申请的占空比调节电路100可以适用于高频的差分信号。
若占空比调节电路的电流模式逻辑模块中，多个电流模式逻辑电路对差分信号占空比的调节程度完全相同或者只设置一个电流模式逻辑电路，则在电流模式逻辑模块中只能实现对占空比的单一调节；而本申请的占空比调节电路100中，电流模式逻辑模块30中因各电流模式逻辑电路对差分信号占空比的调节程度不同，在占空比调节过程中可以灵活选择不同的电流模式逻辑电路对初始占空比进行调节。
其中，可以在一个电流模式逻辑模块30中选择一个电流模式逻辑电路对占比进行调节，即初始差分信号经过一次调节后得到目标差分信号，也可以经在多个电流模式逻辑模块中依次选择电流模式逻辑电路对占空比进行调节，即初始差分信号可以经多次调节后得到目标差分信号，因此，对占空比调节的范围更加准确和灵活。
在本发明实施例中，电流模式逻辑模块30中的电流模式逻辑电路的支数可以是两支、三支、四支及以上等等，如图1或图2中，给出了电流模式逻辑电路为N支的示意图。输入模块10可以与一支或多支电流模式逻辑电路连接。同理，输出模块20可以与一支或多支电流模式逻辑电路连接。
本发明实施例所举的实施例中，目标差分信号可以是初始差分信号经一支电流模式逻辑电路调节得到的差分信号，具体在某一时刻经一个电流模式逻辑模块30中的一支电流模式逻辑电路调节得到的差分信号，或者在前后不同时刻经一个电流模式逻辑模块30中的多支电流模式逻辑电路调节得到的差分信号，或者在前后不同时刻依次经不同的电流模式逻辑模块30调节得到的差分信号。当然，同一电流模式逻辑模块30中，为了对占空比的调节不受干扰，在同一时刻可以仅有一支电流模式逻辑电路工作并对差分信号占空比进行调节。
第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33和第N电流模式逻辑电路3N的内部结构可以相同，以下以第一电流模式逻辑电路31的为例说明其内部结构。第一电流模式逻辑电路31可以包括：电源端VCC、接地端GND、两个晶体管Q、两个集电极电阻Rc和电流源Idc。在占空比调节电路100中可以包括供电电源，供电电源连接第一电流模式逻辑电路31的电源端VCC，用于为第一电流模式逻辑电路31提供工作电压。
针对第一电流模式逻辑电路31而言，每一集电极电阻Rc的两端分别连接一个晶体管Q的集电极和电源端VCC，电流源Idc的两端则分别连接晶体管Q的发射极和接地端GND，其中，两个晶体管Q的发射极相连，即共发射极设置，两个晶体管Q的基极连接输入模块10，两个晶体管Q的集电极连接输出模块20。
在同一电流模式逻辑模块30中，每一电流模式逻辑电路都包括两个集电极电阻Rc，且不同的电流模式逻辑电路中其两个集电极电阻Rc的比值各异。由于电流模式逻辑电路中的两个集电极电阻Rc的比值可以用于确定对差分信号占空比的调节程度，因此，各所述电流模式逻辑电路中的两个所述集电极电阻Rc的比值各异，从而使得各电流模式逻辑电路工作时对差分信号占空比的调节程度不同。
在图1或图2中，电阻R1、R2、R3、R4……R2N-1、R2N可以充称为集电极电阻Rc。其中，第一电流模式逻辑电路31的集电极电阻Rc为电阻R1、R2；第二电流模式逻辑电路32的集电极电阻Rc为电阻R3、R4；第三电流模式逻辑电路33的集电极电阻Rc为电阻R5、R6；以此类推，第N电流模式逻辑电路3N的集电极电阻Rc为电阻R2N-1、R2N。
本发明实施例中，为了方便获取对初始差分信号占空比的不同调节程度，各电流模式逻辑电路的两个集电极电阻Rc的比值可以呈规律分布，例如各电流模式逻辑电路中的两个集电极电阻Rc的比值可以呈等差数列或等比数列，其中等差数列或等比数列的步长值可以为0.1、0.2、0.5、1、1.2或1.5等。当然，各电流模式逻辑电路的两个集电极电阻Rc的比值也可以不按规律分布。例如，图1或图2中的第一电流模式逻辑电路31中R1与R2的比值、第二电流模式逻辑电路32中R3与R4的比值、第三电流模式逻辑电路33中R5与R6的比值……第N电流模式逻辑电路3N中R2N-1与R2N的比值分布为以下任一种情况：1、2、3……N；N、N-1、N-2……1；1、1.1、1.21……1.1N-1；1.1N-1、1.1N-2、1.1N-3……1。本申请文件中，N可以为大于3的自然数。
再参图1，本发明实施例占空比调节电路100的第一种实施方式的结构示意图，该占空比调节电路100中还可以包括多路选择器MUX，该多路选择器MUX用于从电流模式逻辑模块30中选择经一支电流模式逻辑电路调节的差分信号作为目标差分信号，即从图1中的N支电流模式逻辑电路中选择一支电流模式逻辑电路对差分信号的占空比进行调节以输出目标差分信号。该多路选择器MUX可以包括选择输入端和选择输出端。选择输入端连接电流模式逻辑模块30中所有的晶体管Q的集电极，选择输出端连接输出模块20。该多路选择器MUX用于从电流模式逻辑模块30中选择经一支电流模式逻辑电路调节的差分信号作为目标差分信号，且该目标差分信号经选择输出端、输出模块20输出。
由于输入模块10用户输入差分信号，根据差分信号的特性，输入模块10应有两个输入端子，即为图1或图2上的第一输入端子VIP和第二输入端子VIN。同理，输出模块20有两个输出端子，即为图1或图2上的第一输出端子VOP和第二输出端子VON。选择输出端也有可以两个端子，选择输入端至少有四个端子且为偶数个。
参图2，本发明实施例占空比调节电路100的第二种实施方式的结构示意图。在各电流模式逻辑电路上可以包括开关VC，开关VC用于控制电流模式逻辑电路31的导通或断电，当电流模式逻辑电路导通时可以工作进而可以对初始差分信号占空比进行调节，当电流模式逻辑电路断电时则无法对初始差分信号占空比进行调节。在一电流模式逻辑模块30中，通过开关VC控制其中一支电流模式逻辑电路导通以对初始差分信号占空比进行调节，其余电流模式逻辑电路断电。例如，在图2中，电流模式逻辑电路的数量为N支，包括第一电流模式逻辑电路31、第二电流模式逻辑电路32、第三电流模式逻辑电路33……第N电流模式逻辑电路3N，通过开关VC控制其中的第二电流模式逻辑电路32导通以对初始长信号占空比进行调节，其余的N-1个电流模式逻辑电路均保持断电，即第一电流模式逻辑电路31、第三电流模式逻辑电路33……第N电流模式逻辑电路3N均保持断电状态。
为了确保电流模式逻辑电路能够完全断电而不对其他处于导通工作的电流模式逻辑电路产生干扰，各电流模式逻辑电路上可以包括两个开关VC，两个开关VC之一连接于电源端VCC与集电极电阻Rc之间，两个开关VC之另一连接于发射极与电流源Idc之间。例如，图2第一电流模式逻辑电路31中包括第一开关VC1和第二开关
Figure BDA0003421678370000081
第一开关VC1接于电源端VCC与电阻R1、R2之间，第一开关VC1断开时使得供电电源无法对晶体管Q供电，第二开关
Figure BDA0003421678370000082
连接于发射极与电流源Idc之间，第二开关
Figure BDA0003421678370000083
断开时使得电流源Idc无法与晶体管Q导通，从而确保图2左起第一电流模式逻辑电路31能够完全断电而不对其他电流模式逻辑电路产生干扰。同理，图2中第二电流模式逻辑电路32中也包括第一开关VC2和第二开关
Figure BDA0003421678370000084
第一开关VC2接于电源端VCC与电阻R3、R4之间，第一开关VC2断开时使得供电电源无法对晶体管Q供电，第二开关
Figure BDA0003421678370000085
连接于发射极与电流源Idc之间；第三电流模式逻辑电路33及其它电流模式逻辑电路类似设置第一开关和第二开关，此处不再赘述。
其中，同一电流模式逻辑电路上的两个开关VC之一可以为P沟道场效应管，两开关VC之另一可以为N沟道场效应管，由此可以采用互补的电压导通或断开两个开关VC。其中，电流模式逻辑电路上的两个开关VC的导通或断开可以由寄存器或译码器控制。当然，作为变形，电流模式逻辑电路上的两个开关VC可以是相同沟道的场效应管，或者不是为场效应管形式的开关VC，而是其他具有导通或断开功能的开关VC。同样，控制开关VC导通或断开的可以不是寄存器或译码器，而是其他对开关VC具有控制功能的器件。
本发明实施例中，电流模式逻辑电路可以是基于现有的CML中设置不同的集电极电阻且设置上述开关VC得到的(如图2)。
实际应用中，电流模式逻辑模块30中可以设置如图1中的多路选择器MUX而不设置图2中的开关VC，以选择经一支电流模式逻辑电路调节的差分信号作为目标差分信号；电流模式逻辑模块30中也可以不设置如图1中的多路选择器MUX而设置如图2中的开关VC；或者，既设置有如图1中的多路选择器MUX，又设置有如图2中的开关VC。
以上说明了本发明实施例中占空比调节电路100的具体实施方式，以下就电流模式逻辑电路中的两个集电极电阻Rc的比值对差分信号占空比的调节程度如何影响进行说明。以下电流模式逻辑电路中输入的初始差分信号可以是高频波，并以正弦波为例进行说明，实际应用中，初始差分信号可以是梯形波或其他波形。其中，高频波中可以不包括矩形波。
对于如图1中第一电流模式逻辑电路31而言，设第一电流模式逻辑电路31与输入模块10、输出模块20连接，它的单端输出摆幅为IDC×R。若电阻R1＝R2＝R时，第一输出端子VOP的输出电压可近似为：VOP＝VCC IDC·R-(0.5 0.5·aln(t))，而第二输出端子VON的输出电压可近似为：VON＝VCC-IDC·R·(0.5+0.5·sin(t))，那么目标差分输出电压即为VODM＝IDC·R·sin(t)。参考图3，波形A1可近似为第一输出端子VOP的输出电压波形图，波形B1可近似为第二输出端子VON的输出电压的波形图，波形A1和波形B1的占空比均为50％，且波形A1和波形B1为目标差分信号的两根信号线对应的波形，波形C1则为输出的目标差分电压的波形图，参照图3中纵轴数值对应为0的横线可知波形C1的占空比为50％，可以看到，对于占空比均为50％的波形A1和波形B1，两者的目标差分电压的占空比仍为50％。因此，在R1等于R2时，第一电流模式逻辑电路31对差分信号的占空比调节程度近乎为零。
因此，为了能够对占空比实现调节，通常各电流模式逻辑电路中的两个集电极电阻Rc的比值不为1。当然，在部分实施方式中，为了使得初始差分信号和目标差分信号的占空比一致，也可以将其中一支电流模式逻辑电路的两个集电极电阻的阻值设置成相等。
对于如图1中第一电流模式逻辑电路31而言，它的单端输出摆幅为IDC×R。若R1＝2R2＝2R时，第一输出端子VOP的输出电压可近似为VOP＝VCC-IDC·R·(0.5-0.5·sin(t))，而第二输出端子VON的输出电压可近似为VON＝VCC-2·IDC·R·(0.5+0.5·sin(t))，那么目标差分输出电压即为VCDM＝0.5·IDC·R+1.5·IDC·R·sin(t)。参考图4，波形A2可近似为第一输出端子VOP的输出电压的波形图，波形B2可近似为第二输出端子VON的输出电压的波形图，波形A2和波形B2的占空比为50％，且波形A2和波形B2为目标差分信号的两根信号线对应的波形，波形C2为输出的目标差分电压的波形图，参照图4中纵轴数值对应为0的横线可知波形C2的占空比不是50％。可以看到，对于占空比均为50％的波形A2和波形B2，两者的目标差分电压的占空比不为再50％，而是超过50％。也就是，在R1不等于R2时，第一电流模式逻辑电路31对差分信号的占空比可以实现调节，且根据公式结合图3和图4可知，该调节程度与R1和R2的差异程度相关。因此，通过改变第一电流模式逻辑电路31电阻R1和R2的阻值，可以对差分信号的占空比进行不同程度调节，而且，电阻R1和R2比值越大，对占空比的调节程度也越大。
因此，在电流模式逻辑模块30中，将第一电流模式逻辑电路31中R1与R2的比值、第二电流模式逻辑电路32中R3与R4的比值、第三电流模式逻辑电路33中R5与R6的比值……第N电流模式逻辑电路3N中R2N-1与R2N的比值设置为不同数值，可以根据需要选择不同的电流模式逻辑电路进而实现对占空比的不同程度的调节。
需要说明的是，上述公式中求得VOP、VON的过程中，系数0.5的设置是为了使得VOP、VON的电压值不超过电源端VCC所提供的电压值。借助上述分析可知，电流模式逻辑电路中，改变集电极电阻Rc可以改变对差分信号的占空比调节程度。
简而言之，在单个电流模式逻辑电路中，输入差分信号后，改变集电极电阻Rc可以改变该单个电流模式逻辑电路中对应的集电极端的电压幅度，进而使得差分信号中的两个信号的交点位于发生偏移，也就是差分信号关于0的位置发生偏移，从而调节了差分信号的占空比。
本发明实施例提供了上述的一种占空比调节电路100，本发明实施例还提供一种输出电路，该输出电路可以包括初始差分信号和上述占空比调节电路100。初始差分信号经占空比调节电路100的输入模块10输入，使用中，可以根据初始差分信号的占空比选择占空比调节电路100中的一支电流模式逻辑电路对初始差分信号的占空比进行调节，以在输出模块20输出符合预设占空比条件的目标差分信号。
其中，符合预设占空比调节的目标差分信号的占空比可以为50％，由此，可以根据初始差分信号的占空比选择一支电流模式逻辑电路，进而使得目标差分信号占空比为50％，由此，初始差分信号的占空比与所选择的一支电流模式逻辑电路31对应的占空比调节程度在理想情况下应当互补。例如，初始差分信号的占空比为45％，为了使得目标差分信号的占空比可以达到50％，应选择对占空比调节程度为55％的电流模式逻辑电路对差分信号占空比进行调节；又例如，初始差分信号的占空比为65％，为了使得目标差分信号的占空比可以达到50％，应选择对占空比调节程度为35％的电流模式逻辑电路对差分信号占空比进行调节。当然，实际应用中，初始差分信号的占空比与所选中的一支电流模式逻辑电路对应的占空比调节程度可以并不完全地互补，而是存在一定的误差区间。
当然，部分实施方式中，符合预设占空比调节的目标差分信号的占空比可以不是50％，而是60％、55％、45％或40％。则对应的，初始差分信号的占空比与所选中的一支所述电流模式逻辑电路对应的占空比调节程度可以不是互补的。
此外，本发明实施例还可以提供一种集成电路，该集成电路可具有上述的占空比调节电路100，或者具有上述的输出电路。
以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (8)

1.一种占空比调节电路，其特征在于，所述占空比调节电路包括：
输入模块，用于将初始差分信号输入至电流模式逻辑模块；
所述电流模式逻辑模块，包括至少两支电流模式逻辑电路，所述至少两支电流模式逻辑电路工作时对差分信号占空比的调节程度不同，所述电流模式逻辑电路与所述输入模块连接，以接收所述输入模块输入的初始差分信号；
输出模块，所述输出模块与至少一支所述电流模式逻辑电路连接，以输出目标差分信号，所述目标差分信号为所述初始差分信号经至少一支所述电流模式逻辑电路调节的差分信号。
2.根据权利要求1所述的占空比调节电路，其特征在于，所述电流模式逻辑电路中包括：电源端、接地端、两个晶体管、两个集电极电阻和电流源；
在各所述电流模式逻辑电路中，各所述集电极电阻的两端分别连接各所述晶体管的集电极和所述电源端，所述电流源的两端分别连接所述晶体管的发射极和所述接地端，各所述电流模式逻辑电路中的两个所述晶体管共发射极设置；两个所述晶体管的基极连接所述输入模块；两个所述晶体管的集电极连接所述输出模块；
各所述电流模式逻辑电路中的两个所述集电极电阻的比值各异，所述电流模式逻辑电路中的两个所述集电极电阻的比值用于确定对差分信号占空比的调节程度。
3.根据权利要求2所述的占空比调节电路，其特征在于，所述占空比调节电路还包括多路选择器，所述多路选择器包括选择输入端和选择输出端，所述选择输入端连接所述电流模式逻辑模块中的所述晶体管的集电极，所述选择输出端连接所述输出模块；所述多路选择器用于从所述电流模式逻辑模块中选择经一支所述电流模式逻辑电路调节的差分信号作为所述目标差分信号，并经所述选择输出端、所述输出模块输出。
4.根据权利要求2所述的占空比调节电路，其特征在于，各所述电流模式逻辑电路上包括开关，用于控制所述电流模式逻辑电路导通或断电；通过所述开关控制其中一支电流模式逻辑电路导通对初始差分信号占空比进行调节，其余所述电流模式逻辑电路断电。
5.根据权利要求4所述的占空比调节电路，其特征在于，各所述电流模式逻辑电路上包括两个所述开关，两个所述开关之一连接于所述电源端与所述集电极电阻之间、另一连接于所述发射极与所述电流源之间。
6.根据权利要求5所述的占空比调节电路，其特征在于，两个所述开关之一为P沟道场效应管，另一为N沟通场效应管。
7.根据权利要求4所述的占空比调节电路，其特征在于，所述开关的导通与断开由寄存器或译码器控制。
8.一种输出电路，其特征在于，包括初始差分信号和如权利要求1-7任一项所述的占空比调节电路，所述初始差分信号经所述输入模块输入至所述占空比调节电路，根据所述初始差分信号的占空比，选择所述占空比调节电路中的一支所述电流模式逻辑电路以对所述初始差分信号的占空比进行调节，所述输出模块用于输出符合预设占空比条件的目标差分信号。
CN202111564229.4A 2021-12-20 2021-12-20 占空比调节电路及输出电路 Pending CN114421934A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111564229.4A CN114421934A (zh) 2021-12-20 2021-12-20 占空比调节电路及输出电路
PCT/CN2022/114170 WO2023116008A1 (zh) 2021-12-20 2022-08-23 占空比调节电路及输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111564229.4A CN114421934A (zh) 2021-12-20 2021-12-20 占空比调节电路及输出电路

Publications (1)

Publication Number Publication Date
CN114421934A true CN114421934A (zh) 2022-04-29

Family

ID=81266833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111564229.4A Pending CN114421934A (zh) 2021-12-20 2021-12-20 占空比调节电路及输出电路

Country Status (2)

Country Link
CN (1) CN114421934A (zh)
WO (1) WO2023116008A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116008A1 (zh) * 2021-12-20 2023-06-29 普源精电科技股份有限公司 占空比调节电路及输出电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936186B1 (en) * 2009-12-04 2011-05-03 Intel Corporation Method and apparatus for correcting duty cycle via current mode logic to CMOS converter
US20140002156A1 (en) * 2012-06-27 2014-01-02 Arm Limited Duty cycle correction within an integrated circuit
US8994427B2 (en) * 2013-07-09 2015-03-31 Oracle International Corporation Method and apparatus for duty cycle distortion compensation
CN104270122B (zh) * 2014-09-16 2017-03-29 中国科学院微电子研究所 一种占空比校正电路
JP6701685B2 (ja) * 2015-11-17 2020-05-27 凸版印刷株式会社 デューティ比調整回路
CN114421934A (zh) * 2021-12-20 2022-04-29 普源精电科技股份有限公司 占空比调节电路及输出电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116008A1 (zh) * 2021-12-20 2023-06-29 普源精电科技股份有限公司 占空比调节电路及输出电路

Also Published As

Publication number Publication date
WO2023116008A1 (zh) 2023-06-29

Similar Documents

Publication Publication Date Title
US5801655A (en) Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
KR20040004040A (ko) 하나의 제어 회로에서 복수의 서로 다른 임피던스를제어하는 임피던스 제어 회로
KR20100058412A (ko) 가변 이득 증폭기 방법 및 시스템
CN114421934A (zh) 占空比调节电路及输出电路
JP7337561B2 (ja) アナログスイッチ回路、ボリウム回路、半導体集積回路
JPH06303060A (ja) ゲインコントロールアンプ回路
EP2518900B1 (en) Current steering circuit with feedback
US5218364A (en) D/a converter with variable biasing resistor
KR100634924B1 (ko) 저전력 조절 가능한 입력 임계 회로
TW201828607A (zh) 數位類比轉換器
JP2002204132A (ja) 高精度差動型スイッチト電流源
US20130234685A1 (en) Highly linear programmable v-i converter using a compact switching network
CN101577550A (zh) 数模转换器
US5467035A (en) Sample-and-hold circuit
JP6646227B2 (ja) バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器
WO2004012333A2 (en) Method and apparatus for common-mode level shifting
CN107453757B (zh) 线路接收器以及驱动负载的方法
JP2011258827A (ja) 可変抵抗回路を備えた半導体集積回路
CN108781062B (zh) 可变增益放大器
JP2017515419A (ja) デジタル・アナログコンバータ
TWI401891B (zh) 具高驅動能力之數位至類比轉換裝置
US7643808B2 (en) Device and method for mixing circuits
JP7444244B2 (ja) トラック・アンド・ホールド回路
CN118659776B (zh) 一种锯齿波发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination